JP3207851B2 - シリコン中の置換炭素 - Google Patents

シリコン中の置換炭素

Info

Publication number
JP3207851B2
JP3207851B2 JP50634590A JP50634590A JP3207851B2 JP 3207851 B2 JP3207851 B2 JP 3207851B2 JP 50634590 A JP50634590 A JP 50634590A JP 50634590 A JP50634590 A JP 50634590A JP 3207851 B2 JP3207851 B2 JP 3207851B2
Authority
JP
Japan
Prior art keywords
carbon
silicon
annealing
implanted
silicon wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP50634590A
Other languages
English (en)
Other versions
JPH04504634A (ja
Inventor
キヤンハム,リー・トリバー
バレツクロウ,キース・ゴードン
ダイボール,マーク・ロイ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
UK Secretary of State for Defence
Original Assignee
UK Secretary of State for Defence
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by UK Secretary of State for Defence filed Critical UK Secretary of State for Defence
Publication of JPH04504634A publication Critical patent/JPH04504634A/ja
Application granted granted Critical
Publication of JP3207851B2 publication Critical patent/JP3207851B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/265Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/265Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26593Bombardment with radiation with high-energy radiation producing ion implantation at a temperature lower than room temperature
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/004Annealing, incoherent light
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/155Solid solubility
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/914Doping
    • Y10S438/918Special or nonstandard dopant

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • High Energy & Nuclear Physics (AREA)
  • General Physics & Mathematics (AREA)
  • Toxicology (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Health & Medical Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Silicon Compounds (AREA)
  • Silicon Polymers (AREA)

Description

【発明の詳細な説明】 本発明は、シリコンに置換炭素を組込む方法、特にマ
イクロ回路作製に適した方法によって極めて高い濃度の
置換炭素を組込む方法に係る。
CS−SiI−CS〔式中、CS=置換炭素原子、SiI=格子間
シリコン原子〕中心のように発光錯体の内部に置換炭素
が存在するとき、シリコン発光ダイオード(LED)の効
率が顕著に向上することが判明した(英国特許出願第8,
711,373号)。間接バンドギャップ材料であるシリコン
から比較的効率のよいルミネセンスを得るためには、炭
素のごときドーパントが必要である。約1018原子cm-3
濃度で置換炭素が取込まれると、シリコンのルミネセン
スは103倍に増加する。
平衡条件下で単離炭素原子はシリコン格子内部の置換
サイトに存在している。Float Zone(FZ)シリコン中
の炭素の平衡溶解度は温度に伴って変化し、シリコンの
融点(1415℃)での最大値は〜3×1017cm-3であるが、
液体シリコン中の炭素の溶解度は〜5×1018cm3である
(K G Barraclough in ‘Properties in Silic
on' Chapter12,pp285〜8,296〜8,304〜6(1988)Insp
ec)。
シリコンにより高いレベルの炭素を取込ませるため及
び炭素の析出を防止するためには、平衡からはほど遠い
条件下で不純物を導入する必要がある。イオン注入によ
って最大平衡溶解度を大幅に上回る置換不純物をシリコ
ンに導入し、イオン注入後にアニーリングを行って損傷
を除去することは広く知られている。この場合、極めて
異なる2つのアニーリング方法によって好結果が得られ
ることが判明した: (a)低温炉アニーリングによる固相再結晶化(SPEG)
(J S Williams,R G Elliman,Nuclear Instrum
ental Methods,182/3 p389 1981) (b)損傷した層を溶融させるパルス化レーザを用いる
液相再結晶化(LPEG)(C W White,B R Appelet
on,S R Wilson,‘Laser Annealing of Semicondu
ctors'Chapter 5 pp112〜145,1982)。
SPEG及びLPEGのいずれにおいても、再結晶化が生じる
ときに面性界面(夫々、結晶相−アモルファス相または
結晶相−液相を分離する面)が表面に向かって移動する
という特徴が見られる。界面速度は、SPEGの場合には極
めて遅いが(例えば550℃で〜1Å/s)、LPEGの場合に
は極めて速い(例えば100cm/s)。しかしながら双方の
場合に、再結晶層中の不純物の過飽和は同じメカニズ
ム、即ち、1つの単層の再成長時間よりも滞留時間が長
いときに溶質が移動界面に捕捉されることによって生じ
る(S U Campisano他,Applied Physics Letters
37 p719 1980)。このメカニズムは概して、ゆっく
りと拡散する置換不純物には有効であるが、高速の格子
間拡散物質には有効でないことが知見されている。
ホウ素、インジウム、リン、ヒ素及びアンチモンなど
の電気的に活性の置換ドーパントに関して多量の情報が
存在しているが、シリコン中にイオン注入された炭素の
挙動に関してはほとんど解っていない。
しかしながら、非平衡条件下でのシリコン中の炭素の
挙動について判明している極めて重要な1つの特徴は、
既に確認されているワトキンスの置換メカニズム(G
D Watkins ‘Radiation Damage in Semiconducto
rs'(Paris:Dunod)pp97〜113 1965): SiI+CS→CI (1) 〔式中、SiIは格子間シリコン原子、CSは置換炭素原
子、CIは格子間炭素原子〕によって置換不純物が格子間
原子になることである 格子間炭素は置換炭素よりもかなり移動し易く、例え
ば約750℃における格子間炭素の拡散係数は置換炭素の
拡散係数の約1010倍である。高温で測定した拡散データ
を低温に補外すると、置換不純物は600℃より低温で事
実上不動であるが、格子間炭素は室温よりも低温ではじ
めて「凝固する」ことが判明した。
クラスター形成(非化学量論的な原子の集合)及びそ
の後の移動炭素の析出は、不純物の導入メカニズム、不
純物の濃度及び与えられる熱処理次第で、シリコン中に
多数の異なる化学相を出現させ得る。出現し得る代表的
な相は: (a)β−SiC (b)α−SiC(多くの多結晶質型が得られる) (c)(CI)n(格子間炭素クラスターの黒鉛型結合ま
たは四面体結合) (d)(CS)n(置換炭素クラスター形成) (e)(CSSiI)n(B渦巻型欠陥) である。
炭素富化シリコンダイオードから比較的効率のよい
(0.1%)電気ルミネセンスが得られることは公知であ
る(英国特許出願第87 11373号)。しかしながら、炭
素濃度を増加させることによって上記のごとき諸相が出
現することは、材料の電気的品質及び望ましい状態の不
純物即ち単離状態の置換原子の濃度低下の双方の見地か
ら、炭素富化シリコンLEDの効率に不利な影響を与え
る。
H J Stein(Proc 2nd International Confere
nce of Ion Implantation,Garmisch−Partenkirchen
1971 pp2〜6)は、用量7×1015cm-2で200keVのC+
を室温で注入した材料をSPEG処理するために、従来の炉
アニーリングを500℃で20分間行った結果、注入された
炭素の〜50%が置換炭素となることを知見した。K V
Vaidyanthan(Jouanal of Applied Physics 44
p4583 1973)は、55KeVの室温注入処理で同様の結果を
得た。しかしながら、かかるアニーリング後には再結晶
層の内部に多くの欠陥が残存する。これらの欠陥は強力
なキャリヤートラップとして作用し、かかる材料から作
製されたダイオードの整流特性を甚だしく損なう。この
残留損傷を除去するためにはより高い温度のアニーリン
グが必要であるが、上記の2人の研究者は、従来の炉ア
ニーリングを高温で行ったときの置換率が低い(例えば
800℃で20分間アニーリング後に20%、H J Stein、
前出)ことを知見した。他の多くの研究者たち、ればK
V Vaidyanathan(前出);J A Borders他(Appli
ed Physics Letters 18 p509 1971);W Rothemun
d他(Journal of Electrochemical Society,121 p5
86 1974);I P Akimchenko他(Radiation Effects
48 p7 1980)及びP Durupt他(Materials Resea
rch Society Symposium 23 p747 1984)は、長時
間の高温アニーリングを行なった炭素注入シリコン中に
β−SiC析出物を同定した。
A G Cullis他(Semiconductor Silicon pp518
〜525 1981)は、用量1×1016cm-2の40keVのC+を室温
で注入した材料をLPEG処理するためにパルス化レーザー
でアニーリングした結果、注入炭素の〜50%が置換炭素
となったことを証明した。しかしながら、この技術も、
シリコンマイクロ回路用の高品質炭素富化LEDの作製に
は有効でない。その理由は、 (a)SiC析出物が明らかに検出される、 (b)LPEG処理中に液体拡散及び表面偏析によって注入
プロフィルが拡大する(Cullis他,前出及びH Koyam
a,Journal of Applied Physics 51 p3202 198
0)、 (c)LPEG層の融面(melt front)の前方に点欠陥が
残存する(M S Skolnick他,Applied Physics Let
ters.38 p464 1981)、 (d)この処理は、溶融Siと素子構造のSiO2との間の界
面に関する問題があるので一般にVLSI適合性でない、 などである。
本発明によれば、発光効率を低下させる炭素の析出相
をほとんど含まず置換炭素を極めて高い濃度で含むシリ
コンの製造に関する上記の諸問題を解決するために、炭
素イオン注入シリコンの2段階アニーリングを使用し、
第1アニーリング段階を低温、第2アニーリング段階を
高温で行う。好ましい方法では、まず、ほぼ液体窒素温
度(77K)でシリコンに炭素を注入してシリコンをプレ
アモルファス化し、次いで、注入炭素の歪み補償のため
に少なくとも1種の等結合ドーパントをイオン注入す
る。
低温アニーリング及び高温アニーリングは夫々、固相
再結晶化及び損傷除去を活性化し得る。
本発明は、約1021cm-3までの極めて高い濃度の炭素を
約100%の置換率で含み、残留損傷のレベルが極めて低
い良質再結晶層(単結晶)を有するシリコンの製造方法
を提供する。本発明の方法は当業界で現在使用されてい
るVLSIシリコンダイオード処理方法に適合する。〜100
%置換炭素原子(約600℃より低温で不動性)の均一分
散固溶体を与えるので、移動炭素のクラスター形成及び
析出に起因する諸相の存在をできるだけ少なくする。そ
の結果として、これらの相に関連した炭素富化シリコン
LEDの効率低下が抑制され、より高い濃度の光学活性ド
ーパントによる効率の向上が得られる。
本発明によれば、シリコン中に高濃度の置換炭素を組
込む方法が、 シリコンウェーハにC+イオンを注入する工程と、 注入されたシリコンウェーハを、低温炉アニーリン
グ、次いで高速熱アニーリング(RTA)で処理する2段
階アニーリング工程とを順次に含む。
炭素イオン注入に適した好ましいシリコンウェーハ
は、プレアモルファス化用イオン及び歪み補償用の少な
くとも1種の等結合ドーパントの双方が予め注入された
ウェーハである。または、プレアモルファス化されてい
ないが歪み補償用の少なくとも1種の等結合ドーパント
を含むシリコンウェーハを使用してもよい。エピタキシ
ャルシリコンまたはフロートゾーン法で成長させたシリ
コンのような低酸素シリコンが好ましいタイプの出発シ
リコンウェーハである。
プレアモルファス化用の好ましいイオンはゲルマニウ
ム(Ge)、スズ(Sn)または鉛(Pb)のいずれかである
が、プレアモルファス化のためにシリコンを注入しても
よい。注入される各元素の用量は、使用されるイオン注
入エネルギー次第で、1×1014〜1×1016cm-2である。
かかる用量と共に使用される注入エネルギは、シリコン
で0〜300keV、ゲルマニウムで0〜500keV、スズで750k
eV、鉛で0〜1MeVである。
各注入段階は、室温(約300K)と液体窒素温度(77
K)との間の任意の温度で行なってよい。最も使用し易
い温度は室温であるが、SPEGアニーリング後に初期アモ
ルファス/結晶質界面より前方に残存するドーパントの
クラスター形成と残留損傷とをできるだけす少なくする
ためには、注入を液体窒素温度またはそれよりもわずか
に高い温度で行うのが好ましい(F Cembali他,Solid
State Electronics 28 p933 1985)。
歪み補償のために注入される等結合ドーパントとして
は、Ge+、Sn+またはPb+のごときイオンを使用し得る。
等結合ドーパントの注入範囲は炭素の注入範囲に等しい
かまたはほぼ等しい。歪み補償用ドーパントの最大濃度
は、Geの場合は注入炭素の最大濃度の実質的に8倍、Sn
の場合は実質的に1.74倍、Pbの場合は実質的に1.08倍で
なければならない。
シリコンの炭素注入は50〜500keVのエネルギで行な
う。注入されるC+の用量は、使用される注入エネルギー
次第で、1×1013〜5×1016cm-2の範囲でよい。
固相再結晶化を生じさせるために炉アニーリング処理
する。更に、残留損傷を除去するために高速熱アニーリ
ング処理する。好ましくは双方のアニーリングを、アル
ゴンなどの不活性ガスによって与えられる不活性雰囲気
中で行なう。SPEGアニーリングによる固相再結晶化は温
度500℃〜700℃のオーブンのような環境で30分〜2時間
行なうとよい。RTAは温度900℃〜1200℃で1秒〜30秒間
行なう。
本発明を十分に理解するために、本発明の理論的根拠
を(代表的データと共に)説明し、その種々の特徴を添
付図面を参照しながら実施例に基づいて説明する。
図1はIV族の等結合ドーパントの濃度に伴うシリコン
の格子パラメータの変化を示すグラフである。
図2は、種々のエネルギーで注入された一定用量(5
×1015cm-2)のC+注入物の二次イオン質量分析法(SIM
S)プロフィルである。
図3は、種々の用量で注入された一定エネルギー(15
0keV)のC+注入物のSIMSプロフィルである。
図4は、用量7×1015cm-2の150keVのC+を約80Kで注
入したシリコンの赤外線吸収プロフィルである。注入後
に、650℃のSPEGを1時間、次いでスペクトルに示す温
度のRTAを10秒間行なった。
図5は、図4に記載のごとく処理したシリコンの実験
ロッキングカーブである。
図6は、用量2.8×1015cm-2の55keVのC+を77Kで注入
したサンプルを、650℃のSPEGで1時間、次いで1050℃
のRTAで10秒間処理した後の実験ロッキングカーブであ
る。
図7は、用量1×1016cm-2の150keVのC+を室温(〜30
0K)で注入したサンプルを1段階アニーリング及び2段
階アニーリングでそれぞれ処理した実験のX線ロッキン
グカーブである。
図8(a)は、用量2.8×1015cm-2の55keVのC+を77K
で注入したサンプルのSIMSプロフィルである。
図8(b)は、用量5×1015cm-2の400keVのSn+を〜3
00Kで注入したサンプルのSIMSプロフィルである。
図8(c)は双方を注入した材料のSIMSプロフィルで
ある。3つのサンプルを、650℃のSPEGで1時間、次い
で1050℃のRTAで10秒間アニーリング処理した。
図9は図8のサンプルのロッキングカーブであり、図
9(a) 9(b)及び9(c)の夫々が図8(a)、
8(b)及び8(c)に対応する。
図10は本発明の好ましい方法の流れ図である。
図11は変形方法の流れ図である。
本発明の理論的根拠を検討するためには、まず、歪み
補償について考慮する必要がある。NSi原子のマトリッ
クス中のN不純物原子(N及びNSiは単位体積)の場
合、温度Tにおける固溶解度は式: 〔式中、ΔFは溶液とマトリックスとの間の自由エネル
ギの差、kBはボルツマン定数(P Cappalletti他、Phi
losophical Magazine−A 46 p863 1982)〕で示さ
れる。従って溶解度は、いくつかの要因(contribution
s)を含み得る自由エネルギΔFの総変化によって支配
される。
ΔF=ΔFel+ΔFvibr+ΔFpol+ΔFstr (3) 〔式中、 電子的要因ΔFelは不純物のイオン化に必要なエネルギ
に関連する; 振動性要因ΔFvibrは格子の振動性エントロピーの変化
に関係する; 分極要因ΔFpolは格子のイオン化後の分極可能なSi格子
の秩序化に関連する; 歪み要因ΔFstrはホスト原子とは異なる寸法の不純物を
収容するために必要な格子緩和に関連する。
炭素、ゲルマニウム、スズ及び鉛はシリコンと等結合
性である。即ち、電子外殻の各々に同数の電子を有す
る。従って、炭素がシリコン中の置換サイトを占拠する
と、炭素は電気的に不活性になり、その結果として、置
換炭素では式(3)のΔFel及びΔFpolが零になる。置
換Ge、Sn及びPbの場合も同様である。更に、振動性要因
ΔFvibrは、アインシュタインの独立発振モデルから算
定され(P Cappalletti他,前出)、自由エネルギー
(エントロピー)の極めて小さい変化を生じさせる。
従って、4種の等結合ドーパントC、Ge、Sn及びPbは
いずれも、シリコン中の夫々の溶解度がΔFstr、即ちSi
格子内部にドーパントを収容することによって誘発され
た歪みに起因する自由エネルギの変化に支配される。炭
素(共有結合半径rcov=0.77Å)はシリコン(rcov=1.
17Å)に比較して小さい原子であり、置換サイトに入る
とシリコン格子を収縮させる。対照的にGe(rcov=〜1.
22Å)、Sn(rcov=〜1.40Å)及びPb(rcov=〜1.54
Å)はすべてシリコンよりも大きい原子であり、置換サ
イトに入ると格子を膨張させる。
従って、格子を膨張させるGe、Sn及びPbの少なくとも
1つを組込むことによって、炭素に起因する収縮を相殺
し得る。互いの歪みを補償することによって2種以上の
等結合不純物が相互の溶解度を有効に増加させる。歪み
補償を達成するためには、等結合ドーパントの各々が
(所与の濃度で)単独で存在するときにシリコン格子パ
ラメータに与えられる変化を知る必要がある。純粋に弾
力的な収容の範囲では格子パラメータの変化量Δasi/a
siはドーパント濃度Ndopに正比例し、式: Δasi/asi=βNdop (4) 〔式中、βは格子の膨張または収縮係数〕で示される。
この係数の値は線形モデル: 〔rdop及びrSiは夫々ドーパント原子及びシリコン原子
の共有結合半径、NSiはシリコンの格子サイトの密度〕
によって適宜算定され得る。このモデルでは、C、Sn、
Ge及びPbに関して夫々、 β=−6.84×10-24cm3/原子 βCe=+8.55×10-25cm3/原子 βSn=+3.93×10-24cm3/原子 βPb=+6.32×10-24cm3/原子 の値が予測される。
上記不純物を極めて高度にドーピングした結果生じる
格子パラメータの変化量を図1に示す。歪みを完全に補
償するために予測される理論値は、 Si:Ge,C中で〔Ge〕の所要値は〜8.0〔C〕、 Si:Sn,C中で〔Sn〕の所要値は〜1.74〔C〕、 Si:Pb,C中で〔Pb〕の所要値は〜1.08〔C〕 である。
Ge、SnまたはPbは、上記のごとくシリコン格子中の高
レベルの炭素を安定化させるために注入され、また、炭
素注入に先立ってシリコン層をアモルファス化する(即
ち、シリコンの互いに最も近い結合中の短距離秩序をか
なりの程度まで維持しながらシリコンの長距離秩序の大
部分を破壊する)ために注入され得る。注入ホウ素を極
めて狭い表面領域に保持することが必要なVLSIの浅いダ
イオード構造を作製するために、Ge及びSnの双方が有用
なプレアモルファス化剤として作用することは既に証明
されている(GeはD K Sadana他,Journal of the
Electrochemical Society 131 p943 1984によっ
て、SnはF Cemebali他,Solid State Electronics
28 p933 1985によって)。結晶格子中には多数の「通
路」(チャネル)が存在し、この通路に沿ったイオンは
ランダム方向に入射したときよりも深く侵入し得る。完
全なアモルファス化によってこのようなチャネルが除去
される。また、欠陥の多い結晶質層はアモルファス層よ
りも完全アニーリングが難しいので、ドーパント富化層
の再成長によってより良質の材料が得られる。
上記に説明したごとく、処理のすべての段階で炭素ク
ラスター形成をできるだけ少なくしなければならない。
結晶質シリコンに低濃度(1012〜1015cm-2)の炭素を室
温で注入すると、弱いG中心(CS−SiI−CS)ルミネセ
ンスが生じ、これは、注入工程中に炭素対合が生じるこ
との明白な証拠である(C G Kirpatrick他,Radiati
on Effects 31 p175 1977)。高度に移動性の炭素
格子間型の凝集によって、より高い秩序(即ち炭素原子
3つ以上)の光学不活性の炭素クラスターも形成され得
る。炭素注入には室温よりも低温(液体窒素)を用いる
のが好ましい。その理由は、低温の注入温度を用いると
置換炭素と格子間炭素との双方が注入サイトで凝固する
からである。これが、後でアニーリング処理する以前の
クラスター形成を抑える。
炭素クラスター形成はアニーリング中にも生じる。SP
EGアニーリングの前には、注入炭素原子が四面体配位し
たアモルファスSi1-xCx希薄合金として存在する。化学
的秩序化が存在しない完全にランダムな分布では、最も
近くに隣接するCS−CSが対になる確率は4x2(1−x)
であり、2番目に近接するCS−CSが対になる確率は22
x2(1−x)であり、3つの炭素原子のクラスターが
形成される確率は6x3(1−x)である。従って、10
20cm-3のCS(従ってxは2×10-3)が存在する固溶体中
のC−C対の数は〜1015cm-3であり、その次に短い対の
数は〜1016cm-3であろう。3原子クラスターの濃度はは
るかに小さく(〜5×1012cm-3)、より高い秩序のクラ
スターは更に少ない。従ってSPEGアニーリングの前の炭
素クラスター形成レベルは、注入した用量に比べて無視
し得る量であるから、完全に許容範囲である。
アニーリングサイクル中の平均拡散距離が炭素原子間
の平均距離よりも大きいとき、即ち 〔式中、 は拡散距離〕のとき、小さい炭素集塊の核生成が極めて
大規模で開始される。SPEGアニーリング中はアモルファ
ス相でも結晶質相でも炭素クラスター形成をできるだけ
少なくしなければならない。しかしながら、平衡条件下
で、結晶質シリコン中の置換炭素の拡散率は、R C
Newman(Materials Research Society Symposium 5
9 pp403〜417 1986)によって式: で与えられる。
例えば原子数が〜1020cm-3の場合、600℃で1時間SPE
Gアニーリングしたときの の値は〜10Åであり、この値は不純物間の平均距離より
も小さい。従って、650℃以下の従来のSPEGアニーリン
グを行っても多量のクラスター形成は促進されない。
対照的に、残留損傷の殆どを除去するために必要な高
温(即ち、900℃)を用いると、置換炭素の拡散率が大
きくなるので、炉アニーリングに伴って多量のクラスタ
ー形成が生じることは避けられない。従って(例えば、
従来のドーパントを使用したときの結果に基づいて)RT
Aを併用し高温を数秒間だけ維持するようにして、損傷
の除去と炭素の析出との適当に調整する(J Narayan
& C W Holland,Journal of Applied Physic
s 56 p2913 1984)。種々のドーパントを含有するシ
リコンに用いられるRTAの代表的な温度範囲は約30秒ま
での時間で〜(900℃〜1200℃)である。
歪み補償及び炭素クラスター形成の抑制に関する理論
的な予測は、注入層の総炭素含量を測定する二次イオン
質量分析法(SIMS)、アニーリングされた材料中の置換
サイトに単離状態で残存する炭素の割合を決定する赤外
線(mid−IR)吸収及びX線回折ロッキングカーブを使
用した実験結果によって証明された。
SIMSを使用すると、ホスト材料中のドーパントの深度
分布が判明する。図2及び図3は、種々の注入エネルギ
ー及び注入ドーパント濃度によって夫々得られた代表的
な注入プロフィルを示す。図2から明らかなように、注
入エネルギーを増加させると、ピーク濃度及び全体分布
が材料中のより深い処で生じる。注入エネルギーを一定
にして注入用量を増加させると全体濃度分布及び濃度ピ
ークは実質的に同じプロフィルで同じ深度に局在する
が、総濃度が増加する。これは図3から明らかであろ
う。
Canham(‘Properties of Silicon'Chapter 12 p
p 316〜320 Inspec.1980)は、シリコン中の炭素によ
るIR吸収で得られたデータを再検討した。単離された置
換炭素は、604.9cm-1(290K)に十分に研究された局在
振動モード(LVM)吸収線を生じる。標準的な多くの研
究(例えばJ L Regolini他,Journal of the Ele
ctrochemical Society 133 p2165 1986)は、この
吸収線の強度が置換炭素の濃度に正比例することを示
し、また現行のASTM標準(Annual Book of ASTM st
andard(ASTM Philadelphia 1981)procedure F120
pp543〜547)は、式: [CS]=1.1×1017αmcm-3 (7) 〔式中、αはfull width half−hieight measurem
ent(FWHM)測定値として7cm-1を与えるように設定され
た機器解像度で室温で測定されたピーク吸収係数〕を与
える。更に、立方β−SiCの形態の析出炭素は、800cm-1
の近傍に広い吸収帯を生じる。その幅及びピーク一は内
部粒子の寸法呼び形状に依存する。
図4は、650℃でSPEGアニーリングした後の炭素注入
層を種々の温度範囲でRTA処理したときに得られた赤外
線データを示す。1050℃で10秒間アニーリングすると、
置換炭素に起因する吸収は650℃のSPEGアニーリングだ
けの場合と同様の強さであり、式(7)から実質的に10
0%の置換率に対応する。更に、この方法ではSiCが検出
されない(800cm-1付近の弱い吸収は、シリコン格子の
下層の2つのフォノンの吸収に起因する)。しかしなが
ら、1100℃よりも高温でRTA処理を行なうと、CS線の強
度が減少し、800cm-1付近にSiCの吸収特性が出現する。
1200℃でRTA処理した場合には検出可能な置換炭素が全
く存在しない。
ロッキングカーブのX線回折分析は、イオン注入層の
内部の歪みをモニターする高感度の手段である(例え
ば、M Servidori他,Journal of Applied Crystall
ography 21 p176 1988)。高度にコリメートされた
単色X線ビームを用いて回折強度を入射角の関数として
測定する。回折ピークの角位置は、ブラッグの法則: λ=2dsinθ (8) 〔式中、λは入射光線の波長、dは面間隔、θは入射
角〕 を介して格子面間隔によって支配される。
図5は、図4に示す測定値を得るために使用した同じ
注入層から得られた典型的なロッキングカーブを示す。
ロッキングカーブプロフイルを得るために、入射X線が
強力に回折される位置にサンプルを設置する。次に、サ
ンプル周囲のX線の入射点に心合わせしたサンプルの鉛
直軸の回りで回転させることによってサンプルを設置位
置から移動させる。次いでサンプルをこの鉛直軸を通る
軸の方向にサンプルを「揺動」させ、X線の入射角を変
化させる。
図5において、最も強いピークは、表面付近の歪みを
決定する基準点として使用される下層の非注入基板から
の反射に対応する。図5においては全部の付加的構造が
より大きい入射角で発生しており、式(8)から負の歪
み即ち格子収縮であると判断される。これらの構造では
基板ピークからの角距離が小さいほど、注入層の面間隔
と基板の面間隔との差が小さい。図5から明らかなよう
に、RTA温度を次第に高くすると層内部の歪みが劇的に
減少する。
図4と図5との比較によって、置換炭素の存在を測定
可能な格子収縮と相関させ、βSiCの析出をこの歪みの
除去と相関させる。炭素原子1つあたりに誘発される歪
みの量を別々の2つの実験によって測定した。これらの
実験では、格子収縮係数が式(5)の線形モデルによっ
て予想された値とほぼ一致した。Baker他(Journal of
Applied Physics 39 p4365 1968)及びWindisch
& Bauer(Philosphical Magazine A 55 p435
1988)は夫々、βが−6.5×10-24cm3atom-1及び−6.9
(0.5)×10-24cm3atom-1であると知見した。従って、
層内部の歪みの測定値と炭素原子1つあたりに誘発され
る既知の歪み量とを組み合わせると、注入層の置換率を
モニターする第2の手段が与えられる。
図6は、(55keVのC+を用量2.8×1015cm-2で)注入
し、SPEGで650℃で1時間次いでRTAで1050℃で10秒間ア
ニーリングしたサンプルの実験ロッキングカーブを示
す。実線は挿入グラフに観察されるような歪みプロフィ
ルを用いたときのコンピュータシミュレーションを示
す。図6は、ある種のアニーリング条件後では実験ロッ
キングカーブがSIMSデータから決定された歪み深度プロ
フィルによって正確にシミュレートできることを示す。
これは、観察された格子収縮が置換サイトの注入不純物
の存在のみに起因することを立証する。再測定されたピ
ーク歪み(〜0.29%)は、実質的に100%の置換率が得
られることを示している。
図7は、種々のアニーリング処理を行った室温C+注入
物の典型的なロッキングカーブを示す。RTA単独では格
子収縮(従って炭素の有意な置換率)が得られるが、2
段階アニーリングでは歪みがより大きく、従って炭素の
析出/クラスター形成がより少ない。
図8及び図9は、歪み補償の現像を示す。図8(a)
は、用量2.8×1015cm-2の55keVのC+を77Kで注入したサ
ンプル、図8(b)は用量5×1015cm-2の400keVのSn+
を300Kで注入したサンプル、図8(c)は8(a)及び
8(b)の注入の双方を行なった二重注入材料のSIMSプ
ロフィルを夫々示す。各サンプルをSPEGで650℃で1時
間次いでRTAで1050℃で10秒間アニーリングした。歪み
補償を得るために、注入物のエネルギ及び用量は、二重
注入サンプル中の注入スズのピーク濃度(3.5×1020cm
-3)が注入炭素濃度(2×1020cm-3)の〜1.7倍となる
ように選択する。
図9は図8(a)、8(b)及び8(c)のサンプル
から得られたロッキングカーブを示す。図9(a)、9
(b)及び9(c)が図8(a)、8(b)及び8
(c)に夫々対応する。二重注入層の場合、スズに起因
する格子膨張が炭素に起因する格子収縮を補償し、その
結果として注入層の歪みが大幅に減少している。
図10は本発明方法の流れ図を示す。代表的な出発ウェ
ーハは、n+チョクラルスキ成長したシリコン基板上の5
μ厚のn-エピタキシャルシリコン層である。用量5×10
15cm-2及びエネルギ450keVのゲルマニウムをシリコンに
注入する。これは液体窒素で冷却したブロック(〜77
K)で行なう。この段階をプレアモルファス化注入と呼
び、約0.25μの深度に最大ゲルマニウム濃度〜2×1020
cm-3が得られる。プレアモルファス化注入の結果、シリ
コンウェーハの上面は約0.5μの深さまでアモルファス
になる。
プレアモルファス化注入後に歪み補償のためにスズを
室温で注入する。ここでは用量5×1015cm-2の400keVの
Sn+を注入する。この結果、約0.15μの深度に最大スズ
濃度約3.5×1020cm-3が得られる。
次に、用量2.8×1015cm-2の55keVの炭素を約77Kで注
入する。約0.15μの深度に最大炭素濃度約2×1020が得
られる。
温度650℃の炉でSPEGアニーリングを1時間行なって
固相再結晶化を生じさせる。アニーリングをアルゴンガ
スの不活性雰囲気中で行なう。アルゴン雰囲気中の高速
熱アニーリング(RTA)を1050℃で10秒間行なって損傷
を除去する。AG Associates Heatpulse 2101高速ア
ニーラーでRTAを行なう。ウェーハを石英絶縁室内部で
高純度アルゴン雰囲気中で加熱し、石英ピンによって支
持する。輻射エネルギは1.5kWのタングステンハロゲン
ランプ列から供給する。注入されたウェーハの表面温度
を50℃/秒の割合で必要なアニーリング温度まで上昇さ
せ、約30℃/秒の割合で室温に戻す。
図10の方法の変形を図11に示す。図10の方法をルート
A(実線)で示す。ルートB(一点鎖線)ではシリコン
ウェーハのプレアモルファス化段階を省略している。ル
ートC(点線)はプレアモルファス化または歪み補償を
伴わずにシリコンウェーハの注入を行なう。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 バレツクロウ,キース・ゴードン イギリス国、ウスターシヤー・ダブリ ユ・アール・14・3・エイ・ジー、マル バン、アベニユー・ロード・2 (72)発明者 ダイボール,マーク・ロイ イギリス国、ウスターシヤー・ダブリ ユ・アール・14・1・ワイ・イー、マル バン・リンク、ウインザ・クロウズ・2 (56)参考文献 特開 昭55−12740(JP,A) 国際公開88/9060(WO,A) (58)調査した分野(Int.Cl.7,DB名) H01L 21/265 H01L 33/00 INSPEC(DIALOG)

Claims (20)

    (57)【特許請求の範囲】
  1. 【請求項1】シリコンウェーハにC+イオンを注入する工
    程と、 注入されたシリコンウェーハを、低温炉アニーリング、
    次いで高速熱アニーリングで処理する2段階アニーリン
    グ工程とを順次に含む高濃度の置換炭素の混入方法であ
    って、低温炉アニーリングは500℃〜700℃の温度範囲の
    SPEGアニーリングであり、高速熱アニーリングは1〜30
    秒間行われることを特徴とする前記混入方法。
  2. 【請求項2】注入工程以前に、少なくとも1種の等結合
    ドーパントをシリコンウェーハに注入することを特徴と
    する請求項1に記載の方法。
  3. 【請求項3】少なくとも1種の等結合ドーパント及びC+
    イオンの注入を行う前に、プレアモルファス化用ドーパ
    ントをシリコンウェーハに注入することを特徴とする請
    求項2に記載の方法。
  4. 【請求項4】シリコンウェーハにC+イオンを注入する工
    程を77K〜300Kの範囲の温度で行なうことを特徴とする
    請求項1に記載の方法。
  5. 【請求項5】注入を77Kで行なうことを特徴とする請求
    項4に記載の方法。
  6. 【請求項6】少なくとも1種の等結合ドーパントの注入
    を温度77K〜300Kの範囲で行うことを特徴とする請求項
    2に記載の方法。
  7. 【請求項7】注入を77Kで行うことを特徴とする請求項
    6に記載の方法。
  8. 【請求項8】プレアモルファス化用ドーパントの注入を
    温度77K〜300Kの範囲で行うことを特徴とする請求項3
    に記載の方法。
  9. 【請求項9】プレアモルファス化用ドーパントの注入を
    77Kで行うことを特徴とする請求項3に記載の方法。
  10. 【請求項10】シリコンウェーハへの注入を50keV〜500
    keVのエネルギで行なうことを特徴とする請求項1に記
    載の方法。
  11. 【請求項11】シリコンウェーハへの注入をC+用量1×
    1013〜5×1016cm-2で行うことを特徴とする請求項10に
    記載の方法。
  12. 【請求項12】SPEGアニーリングを30分〜2時間行うこ
    とを特徴とする請求項1に記載の方法。
  13. 【請求項13】高速熱アニーリングを900℃〜1200℃の
    温度範囲で行なうことを特徴とする請求項1に記載の方
    法。
  14. 【請求項14】Ge+、Sn+及びPb+の少なくとも1種を用
    いて少なくとも1種の等結合ドーパントを注入すること
    を特徴とする請求項2に記載の方法。
  15. 【請求項15】プレアモルファス化用のイオンドーパン
    トがSi+、Ge+、Sn+及びPb+のいずれかであることを特徴
    とする請求項3に記載の方法。
  16. 【請求項16】Si+の注入を0〜300keVのエネルギで行
    なうことを特徴とする請求項15に記載の方法。
  17. 【請求項17】Ge+の注入を0〜500keVのエネルギで行
    なうことを特徴とする請求項15に記載の方法。
  18. 【請求項18】Sn+の注入を0〜750keVのエネルギで行
    なうことを特徴とする請求項15に記載の方法。
  19. 【請求項19】Pb+の注入を0〜1MeVのエネルギで行な
    うことを特徴とする請求項15に記載の方法。
  20. 【請求項20】請求項1から3のいずれか一項に記載の
    方法で作製された高濃度の置換炭素を含むシリコンウェ
    ーハ。
JP50634590A 1989-04-14 1990-04-11 シリコン中の置換炭素 Expired - Fee Related JP3207851B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GB8908509.6 1989-04-14
GB898908509A GB8908509D0 (en) 1989-04-14 1989-04-14 Substitutional carbon in silicon

Publications (2)

Publication Number Publication Date
JPH04504634A JPH04504634A (ja) 1992-08-13
JP3207851B2 true JP3207851B2 (ja) 2001-09-10

Family

ID=10655066

Family Applications (1)

Application Number Title Priority Date Filing Date
JP50634590A Expired - Fee Related JP3207851B2 (ja) 1989-04-14 1990-04-11 シリコン中の置換炭素

Country Status (10)

Country Link
US (1) US5212101A (ja)
EP (1) EP0467944B1 (ja)
JP (1) JP3207851B2 (ja)
AT (1) ATE124168T1 (ja)
CA (1) CA2054722C (ja)
DE (1) DE69020344T2 (ja)
DK (1) DK0467944T3 (ja)
ES (1) ES2073568T3 (ja)
GB (3) GB8908509D0 (ja)
WO (1) WO1990013138A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010512006A (ja) * 2006-12-01 2010-04-15 インターナショナル・ビジネス・マシーンズ・コーポレーション 逆行性炭素プロファイルを有する低欠陥Si:C層
JP2012525709A (ja) * 2009-05-01 2012-10-22 バリアン・セミコンダクター・エクイップメント・アソシエイツ・インコーポレイテッド 低温炭素及び/又は分子炭素注入された歪み薄膜上の隆起型ソース/ドレインの形成

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100355938B1 (ko) 1993-05-26 2002-12-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치제작방법
US6090646A (en) 1993-05-26 2000-07-18 Semiconductor Energy Laboratory Co., Ltd. Method for producing semiconductor device
US5360986A (en) * 1993-10-05 1994-11-01 Motorola, Inc. Carbon doped silicon semiconductor device having a narrowed bandgap characteristic and method
US5565690A (en) * 1995-02-02 1996-10-15 Motorola, Inc. Method for doping strained heterojunction semiconductor devices and structure
US6258695B1 (en) 1999-02-04 2001-07-10 International Business Machines Corporation Dislocation suppression by carbon incorporation
US6235599B1 (en) * 1999-10-25 2001-05-22 Advanced Micro Devices, Inc. Fabrication of a shallow doped junction having low sheet resistance using multiple implantations
US6702407B2 (en) 2000-01-31 2004-03-09 Semiconductor Energy Laboratory Co., Ltd. Color image display device, method of driving the same, and electronic equipment
DE10024857A1 (de) * 2000-05-19 2001-11-29 Infineon Technologies Ag Verfahren zur Herstellung einer einkristallinen SiC-Schicht durch Ionenstrahlsynthese
US6498078B2 (en) * 2000-09-05 2002-12-24 The Regents Of The University Of California Method for enhancing the solubility of boron and indium in silicon
US7041581B2 (en) * 2001-11-16 2006-05-09 International Business Machines Corporation Method and structure for improving latch-up immunity using non-dopant implants
US6806151B2 (en) * 2001-12-14 2004-10-19 Texas Instruments Incorporated Methods and apparatus for inducing stress in a semiconductor device
US20040121524A1 (en) * 2002-12-20 2004-06-24 Micron Technology, Inc. Apparatus and method for controlling diffusion
US7297617B2 (en) * 2003-04-22 2007-11-20 Micron Technology, Inc. Method for controlling diffusion in semiconductor regions
US7479431B2 (en) 2004-12-17 2009-01-20 Intel Corporation Strained NMOS transistor featuring deep carbon doped regions and raised donor doped source and drain
US7438760B2 (en) 2005-02-04 2008-10-21 Asm America, Inc. Methods of making substitutionally carbon-doped crystalline Si-containing materials by chemical vapor deposition
US8110469B2 (en) 2005-08-30 2012-02-07 Micron Technology, Inc. Graded dielectric layers
US7666771B2 (en) * 2005-12-09 2010-02-23 Semequip, Inc. System and method for the manufacture of semiconductor devices by the implantation of carbon clusters
US20070238267A1 (en) * 2006-03-28 2007-10-11 International Business Machines Corporation Epitaxy of Silicon-Carbon Substitutional Solid Solutions by Ultra-Fast Annealing of Amorphous Material
EP1884985A1 (en) * 2006-08-04 2008-02-06 Interuniversitair Microelektronica Centrum Method for junction formation in a semiconductor device and the semiconductor device thereof
US7582547B2 (en) 2006-08-04 2009-09-01 Interuniversitair Microelektronica Centrum Vzw (Imec) Method for junction formation in a semiconductor device and the semiconductor device made thereof
JP2008091876A (ja) * 2006-08-04 2008-04-17 Interuniv Micro Electronica Centrum Vzw 半導体装置の接合形成方法およびそれにより作製された半導体装置
JP5037988B2 (ja) * 2007-03-29 2012-10-03 新電元工業株式会社 SiC半導体装置の製造方法
US8072791B2 (en) * 2007-06-25 2011-12-06 Sandisk 3D Llc Method of making nonvolatile memory device containing carbon or nitrogen doped diode
US7902032B2 (en) * 2008-01-21 2011-03-08 Texas Instruments Incorporated Method for forming strained channel PMOS devices and integrated circuits therefrom
JP2010016302A (ja) * 2008-07-07 2010-01-21 Panasonic Corp 半導体装置及びその製造方法
JP5315897B2 (ja) * 2008-09-30 2013-10-16 信越半導体株式会社 シリコンウエーハの評価方法及びシリコンウエーハの製造方法
US8124487B2 (en) * 2008-12-22 2012-02-28 Varian Semiconductor Equipment Associates, Inc. Method for enhancing tensile stress and source/drain activation using Si:C
US20110212590A1 (en) * 2010-02-26 2011-09-01 Taiwan Semiconductor Manufacturing Company, Ltd. High temperature implantation method for stressor formation
US10128115B2 (en) * 2010-02-26 2018-11-13 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming ultra-shallow junctions in semiconductor devices
WO2012117711A1 (ja) * 2011-02-28 2012-09-07 パナソニック株式会社 赤外発光素子の製造方法
GB201114365D0 (en) 2011-08-22 2011-10-05 Univ Surrey Method of manufacture of an optoelectronic device and an optoelectronic device manufactured using the method
US20140360546A1 (en) * 2013-06-08 2014-12-11 Alphabet Energy, Inc. Silicon-based thermoelectric materials including isoelectronic impurities, thermoelectric devices based on such materials, and methods of making and using same
JP6686419B2 (ja) * 2015-12-18 2020-04-22 株式会社Sumco シリコンゲルマニウムエピタキシャルウェーハの製造方法およびシリコンゲルマニウムエピタキシャルウェーハ
RU2687087C1 (ru) * 2018-07-12 2019-05-07 Федеральное государственное автономное образовательное учреждение высшего образования "Национальный исследовательский Нижегородский государственный университет им. Н.И. Лобачевского" Способ формирования гексагональной фазы кремния

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE220814C (ja) * 1900-01-01
DE220812C (ja) *
US3622382A (en) * 1969-05-05 1971-11-23 Ibm Semiconductor isolation structure and method of producing
JPS56105652A (en) * 1980-01-28 1981-08-22 Mitsubishi Electric Corp Manufacture of semiconductor device
NL8103649A (nl) * 1981-08-03 1983-03-01 Philips Nv Halfgeleiderinrichting en werkwijze voor het vervaardigen van de halfgeleiderinrichting.
JPS5846617A (ja) * 1981-09-14 1983-03-18 Nec Corp 化合物半導体pn接合の形成方法
US4617066A (en) * 1984-11-26 1986-10-14 Hughes Aircraft Company Process of making semiconductors having shallow, hyperabrupt doped regions by implantation and two step annealing
GB8711373D0 (en) * 1987-05-14 1987-06-17 Secr Defence Electroluminescent silicon device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010512006A (ja) * 2006-12-01 2010-04-15 インターナショナル・ビジネス・マシーンズ・コーポレーション 逆行性炭素プロファイルを有する低欠陥Si:C層
JP2012525709A (ja) * 2009-05-01 2012-10-22 バリアン・セミコンダクター・エクイップメント・アソシエイツ・インコーポレイテッド 低温炭素及び/又は分子炭素注入された歪み薄膜上の隆起型ソース/ドレインの形成

Also Published As

Publication number Publication date
ATE124168T1 (de) 1995-07-15
GB9006047D0 (en) 1990-05-09
CA2054722C (en) 2001-03-20
EP0467944B1 (en) 1995-06-21
GB9120345D0 (en) 1992-01-22
JPH04504634A (ja) 1992-08-13
DE69020344T2 (de) 1995-12-21
GB2249664A (en) 1992-05-13
CA2054722A1 (en) 1990-10-15
GB8908509D0 (en) 1989-06-01
ES2073568T3 (es) 1995-08-16
US5212101A (en) 1993-05-18
WO1990013138A1 (en) 1990-11-01
GB2249664B (en) 1993-05-12
EP0467944A1 (en) 1992-01-29
DE69020344D1 (de) 1995-07-27
DK0467944T3 (da) 1995-11-20

Similar Documents

Publication Publication Date Title
JP3207851B2 (ja) シリコン中の置換炭素
KR100745309B1 (ko) 이상적인 산소 침전 실리콘 웨이퍼에서 디누드 구역깊이를 조절하기 위한 방법
JPH02303121A (ja) 半導体デバイスの製造方法
Heft et al. Damage production and annealing of ion implanted silicon carbide
US6001715A (en) Non-thermal process for annealing crystalline materials
Komarov et al. Structure and optical properties of silicon layers with GaSb nanocrystals created by ion‐beam synthesis
JP3410828B2 (ja) シリコンウェーハの製造方法
US4584028A (en) Neutralization of acceptor levels in silicon by atomic hydrogen
US6383902B1 (en) Method for producing a microelectronic semiconductor component
Nissim et al. cw laser assisted diffusion and activation of tin in GaAs from a SnO2/SiO2 source
Zvanut Electron paramagnetic resonance of electronic-grade SiC substrates
Mercier Physical and Electrical Investigations on Silicon Epitaxial Layers on Sapphire Substrates
Takamura et al. Diffuse x-ray scattering and transmission electron microscopy study of defects in antimony-implanted silicon
Hart et al. High-fluence implantations of Ge into< 111> Si
Dixit et al. Effect of lithium ion irradiation on the transport and optical properties of Bridgman grown n-type InSb single crystals
Fatemi et al. Double crystal x‐ray analysis of strain distribution in rapid thermal annealed, S‐implanted GaAs
WO2021199687A1 (ja) シリコン単結晶基板中のドナー濃度の制御方法
Fourches et al. Implanted buried strained germanium rich layers in silicon: ab-initio investigations and phonons properties
Komarov et al. Self‐Annealing in Ion‐Implaned Silicon
Kuri et al. Comparative study of MeV C+ and C 2+ ion implantation in GaAs (100): Surface roughness and evaluation of lattice strain
Kobayashi et al. Growth of Si1-x. Snx Layers on Si by Ion-Beam-Induced Epitaxial Crystallization (Ibiec) and Solid Phase Epitaxial Growth (Speg)
Bercu et al. Annealing behavior of crystalline silicon heavily implanted with oxygen at low temperature
Ashok et al. HYDROGEN EFFECT ON TRANSFORMATION OF ELECTRICAL AND STRUCTURAL PROPERTIES OF SUBSURFACE ION IMPLANTED SILICON LAYERS
Hernandes et al. The Influence of As Over-Pressure on Sn Rapid thermal Diffusion from SOG into GaAs
Naidenov et al. Nuclear methods in technology of Si: Er structures

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees