CN109817514A - 绝缘层上半导体基板与其形成方法 - Google Patents

绝缘层上半导体基板与其形成方法 Download PDF

Info

Publication number
CN109817514A
CN109817514A CN201811269495.2A CN201811269495A CN109817514A CN 109817514 A CN109817514 A CN 109817514A CN 201811269495 A CN201811269495 A CN 201811269495A CN 109817514 A CN109817514 A CN 109817514A
Authority
CN
China
Prior art keywords
active layers
germanium
substrate
silicon layer
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811269495.2A
Other languages
English (en)
Other versions
CN109817514B (zh
Inventor
郑有宏
许咏恩
陈龙
吴政达
杜友伦
蔡维恭
杨明哲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN109817514A publication Critical patent/CN109817514A/zh
Application granted granted Critical
Publication of CN109817514B publication Critical patent/CN109817514B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76294—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using selective deposition of single crystal silicon, i.e. SEG techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02293—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process formation of epitaxial layers by a deposition process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76256—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques using silicon etch back techniques, e.g. BESOI, ELTRAN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI

Abstract

本公开一些实施例关于形成绝缘层上半导体基板的方法。方法可包括外延形成硅锗层于牺牲基板上，以及外延形成第一主动层于硅锗层上。第一主动层的组成不同于硅锗层的组成。翻转牺牲基板，并将第一主动层接合至第一基板上的介电层上表面上。移除牺牲基板与硅锗层，并蚀刻第一主动层以定义外侧侧壁并露出介电层上表面的外侧边缘。外延形成第二主动层于第一主动层上，以形成相连的主动层。第一主动层与第二主动层具有实质上相同的组成。

Description

绝缘层上半导体基板与其形成方法
技术领域
本公开关于绝缘层上半导体基板与其形成方法，更特别关于绝缘层上半导体基板中实质上无错位缺陷的单晶主动层与其形成方法。
背景技术
集成电路形成于半导体基板上，经封装后形成芯片或微芯片。现有的集成电路形成于基体半导体基板上，且基板组成为半导体材料如硅。在近几年中，绝缘层上半导体基板作为替代选择。绝缘层上半导体基板具有薄层的主动半导体材料(如硅)，其与下方的处理基板之间隔有绝缘材料层。绝缘材料层可电型隔离薄层的主动半导体材料与处理基板，以减少形成于薄层的主动半导体材料中的装置漏电流。薄层的主动半导体材料亦可提供其他优点，比如较快的切换时间、较低的操作电压、与较小封装。
发明内容
本公开一实施例提供的绝缘层上半导体基板的形成方法，包括：外延形成硅锗层于牺牲基板上；外延形成第一主动层于硅锗层上，且第一主动层的组成不同于硅锗层的组成；接合第一主动层至第一基板上的介电层上；移除牺牲基板与硅锗层；蚀刻第一主动层，以露出介电层的上表面的外侧边缘；以及外延形成第二主动层于第一主动层上，以形成相连的主动层，其中第一主动层与第二主动层具有实质上相同的组成。
本公开一实施例提供的绝缘层上半导体基板的形成方法，包括：外延形成硅锗层于牺牲基板上。外延形成第一厚度的第一主动层于硅锗层的上表面上，且第一主动层包含半导体材料。翻转牺牲基板，并将第一主动层接合至第一基板上的介电层上。移除牺牲基板与硅锗层的部分，并留下硅锗层的残留部分以覆盖第一主动层的上表面。移除硅锗层的残留部分与第一主动层的上侧部分。形成第二主动层于第一主动层上，第一主动层与第二主动层具有合并的第二厚度，且第二厚度大于第一厚度。
本公开一实施例提供的绝缘层上半导体基板，包括：介电层，位于第一基板上，其中介电层的外侧边缘对准第一基板的外侧边缘。主动层，覆盖介电层的第一环形部分。以及介电层的上表面的第二环形部分，围绕第一环形部分并延伸至介电层的外侧边缘。主动层未覆盖第二环形部分。
附图说明
图1A至图1C是本公开一些实施例中，绝缘层上半导体基板的剖视图。
图2至图11是本公开一些实施例中，形成绝缘层上半导体基板的方法的剖视图。
图12是本公开一些实施例中，形成绝缘层上半导体基板的方法的流程图。
附图标记说明：
thk、thk1、thk2、206、302 厚度
100 绝缘层上半导体基板
102 第一基板
104 介电层
104s、106s、108s、202s、204s 上表面
106 主动层
108 第一主动层
110 第二主动层
114 最大宽度
116 外侧边缘宽度
118 第一环状部分
120 第二环形部分
122 下侧部分
124 上侧部分
126 晶面形状
200、300、400、500、600、700、800、900、1000、1100 剖视图
202 硅锗层
204 牺牲基板
304 图表
602 上侧部分
604 残余的硅锗层
702 薄层
802 遮罩层
1002 半导体装置
1004 内连线结构
1006 金属内连线层
1008 层间介电结构
1102 晶粒
1104 切割线
1200 方法
1202、1204、1206、1208、1210、1212、1214、1216 步骤
具体实施方式
本公开实施例提供的不同实施例或实例可实施本公开的不同结构。特定构件与排列的实施例是用以简化本公开而非局限本公开。举例来说，形成第一构件于第二构件上的叙述包含两者直接接触，或两者之间隔有其他额外构件而非直接接触。此外，本公开的多种例子中可重复标号，但这些重复仅用以简化与清楚说明，不代表不同实施例及/或设置之间具有相同标号的单元之间具有相同的对应关系。
此外，空间性的相对用语如“下方”、“其下”、“下侧”、“上方”、“上侧”、或类似用语可用于简化说明某一元件与另一元件在图示中的相对关系。空间性的相对用语可延伸至以其他方向使用的元件，而非局限于图示方向。元件亦可转动90°或其他角度，因此方向性用语仅用以说明图示中的方向。此外，用语“第一”、“第二”、“第三”、“第四”、与类似用语仅用于区分，且多种实施例中可互换上述用语。举例来说，当一些实施例中的某一单元(如开口)被称作“第一单元”时，其于其他实施例中可称作“第二单元”。
绝缘层上半导体基板用于许多现代的射频装置，比如硅为主的光子与高准确性的微机电系统。与形成于基体基板中的装置相较，形成于绝缘层上半导体基板中的装置可具有改良效能及较小封装。绝缘层上半导体基板中的主动半导体材料，在理想上可具有松弛的单晶晶格，且不具有缺陷与错位。主动半导体材料中的此结构促进更有效的电流以用于埋置的半导体装置。
用于形成绝缘层上半导体基板的方法之一，包含外延成长单晶硅层于牺牲基板上的硅锗层上。接着将硅锗层接合至氧化物层，而氧化物层原本贴合至处理基板。接着采用蚀刻工艺移除牺牲基板与硅锗层以保留绝缘层上半导体基板，蚀刻工艺对单晶硅层具有蚀刻选择性，且绝缘层层上半导体基板具有单晶硅层、氧化物层、与处理基板。
然而目前已知难以形成所需厚度(比如射频应用所需的厚度，介于近似75nm至近似150nm之间)的单晶硅层于硅锗层上，因为硅锗层的晶格不匹配所造成的应力。举例来说，采用低锗浓度的硅锗层，可形成厚的单晶层于牺牲基板上。然而这种作法对单晶硅层的厚度控制差，因为单晶硅层的蚀刻选择性低。另一方面，采用高浓度的硅锗层对单晶硅层的总厚度变异的控制较好，因为高锗浓度的硅锗层比硅具有更高的蚀刻选择性。但这种作法亦让单晶硅层更易沿着层状物上表面产生错位缺陷，因为硅锗层的晶格不匹配造成的高应力。举例来说，外延成长厚度介于70nm至150nm的单晶硅层，可能沿着单晶硅层的上表面产生错位。错位的蚀刻速率高于其余单晶硅层的蚀刻速率，可能沿着单晶硅层的上表面形成凹洞(divot)。凹洞将负面地影响绝缘层上半导体基板中的装置效能。
在本公开一些实施例中，可采用低成本的方法制作绝缘层上半导体基板，其具有实质上无错位缺陷的单晶主动层。上述方法包括外延形成硅锗层于牺牲基板上。外延形成主动层于硅锗层上，且主动层的组成不同于硅锗层的组成。翻转牺牲基板，并将主动层接合至第一基板上的介电层上表面。移除牺牲基板与硅锗层，接着进行选择性外延成长以增加主动层厚度。在移除硅锗层后采用选择性外延成长增加主动层厚度，在增加主动层厚度时不会产生错位缺陷于主动层中。此外，具有高锗浓度的硅锗层具有良好的蚀刻选择性，可改善主动层的整体厚度变异。
图1A是一些实施例中，具有实质上无错位缺陷的单晶主动层的绝缘层上基板的剖视图。
绝缘层上半导体基板100包含覆盖介电层104的第一基板102。举例来说，第一基板102可为基体硅基板，其形态为碟状基板。在一些实施例中，第一基板102的厚度介于近似200μm至近似1000μm之间。举例来说，介电层104可为或可包含氧化硅、碳化硅、氮化硅、富硅氧化物、或类似物。
主动层106直接位于介电层104上。主动层106配置于介电层104上。在一些实施例中，主动层106具有厚度thk。在一些实施例中，主动层106的厚度thk介于近似70nm至近似150nm之间。在一些实施例中，主动层106的厚度thk可高达约2000nm。主动层106具有松弛的单晶晶格，且实质上不具有错位缺陷。在一些实施例中，主动层106可包含单晶硅。在其他实施例中，主动层106可包含不同的半导体材料。在一些实施例中，主动层106亦可为半导体化合物，其由两种或更多不同元素组成。举例来说，这些元素可形成二元合金(如砷化镓)、三元合金(如砷化铟镓或砷化铝镓)、或四元合金(如磷化铝铟镓)。
主动层106具有侧壁定义的最大宽度114，且侧壁与介电层104的外侧边缘之间隔有横向的外侧边缘宽度116。由于介电层104与主动层106之间隔有横向距离，因此露出介电层104的上表面。在一些实施例中，外侧边缘宽度116可介于近似1mm至近似2mm之间。
图1B显示图1A的绝缘层上半导体基板100的俯视图。如图1B所示，主动层106覆盖介电层104的上表面104s的第一环状部分118。主动层106的侧壁的最外侧边缘，定义介电层104的上表面的第二环状部分的内侧边界。第二环形部分120围绕第一环形部分118，并横向延伸越过外侧边缘宽度116到介电层104与第一基板102的最外侧边缘。主动层106未覆盖第二环形部分120、且第二环形部分120暴露于介电层104的上表面104s上。
如图1C所示，主动层106的侧壁(在剖视图中)包括下侧部分122与上侧部分124。下侧部分122具有自介电层104向上垂直延伸的实质上线性轮廓。上侧部分124具有斜角轮廓，其晶面形状126朝主动层106的上表面106s向内倾斜。主动层106的上表面106s的宽度，小于主动层106的最大宽度114。在一些实施例中，主动层106的外延成长可使主动层106的侧壁其上侧部分124具有晶面形状126。在一些实施例中，晶面形状126的结晶结构可为Miller指数(1,1,1)。在其他实施例中，晶面形状126的结晶结构可为不同的Miller指数(比如(1,1,0)、(0,0,1)、或其他值)。
如此一来，本公开实施例的绝缘层上半导体基板100具有主动层106，其为半导体材料的相连主动层，具有实质上松弛的晶格结构且实质上不具有缺陷，且其厚度高达150nm或更厚。
图2至图11是一些实施例中，对应形成绝缘层上半导体结构的方法的剖视图，且绝缘层上半导体结构具有实质上无错位缺陷的单晶主动层。此方法可让最终主动层具有良好的总厚度变异。举例来说，最终主动层的总厚度变异可小于约4nm。虽然图2至图11用于说明方法，但应理解图2至图11的结构不限于以说明的方法形成，而可独立于方法之外。
如图2的剖视图200所示，外延形成硅锗层202于牺牲基板204的上表面204s上。举例来说，牺牲基板204可为基体硅结构，其形态为碟形基板。举例来说，此基板的直径可为1英寸(25mm)、2英寸(51mm)、3英寸(76mm)、4英寸(100mm)、5英寸(130nm)、125mm(4.9英寸)、150mm(5.9英寸，通常称作6英寸)、200mm(7.9英寸，通常称作8英寸)、300mm(11.8英寸，通常称作12英寸)、或450mm(17.7英寸，通常称作18英寸)。在一些实施例中，牺牲基板204可具有p型掺杂(如p+掺杂)。在其他实施例中，牺牲基板204可具有n型掺杂。在一些实施例中，牺牲基板204的厚度介于近似200μm至近似1000μm之间。
在一些实施例中，硅锗层202可直接形成于牺牲基板204上，且形成方法可为外延成长工艺。在其他实施例中，在形成硅锗层202之前，可形成与牺牲基板204具有相同组成(如硅)的额外半导体层(未图示)于牺牲基板204上。在这些实施例中，额外半导体层与牺牲基板204相较，其掺杂(如p型掺杂)的浓度较低。
在多种实施例中，硅锗层202的形成方法可为外延成长工艺，比如分子束外延、化学气相沉积、或低压化学气相沉积。在化学气相沉积工艺中，可将牺牲基板204暴露至一或多种挥发性气体前驱物，其可于牺牲基板204的上表面204s上分解及反应，以建立所需厚度206的硅锗层202。在一些实施例中，硅锗层202的厚度206可介于近似20nm至近似200nm之间。
在一些实施例中，硅锗层202的整个厚度206中可含实质上固定的锗原子％。在一些实施例中，上述实质上固定的锗原子％可介于近似10原子％至近似100原子％之间。在一些实施例中，上述实质上固定的锗原子％可介于近似25原子％至近似35原子％之间。在其他实施例中，硅锗层202的锗原子％可随厚度206变化，其可由改变硅锗层202的沉积工艺中的前驱物气体所实现。举例来说，一开始选择的气体前驱物与工艺条件有利于形成高浓度的硅与低浓度的锗，有利于形成的硅锗层202与下方的牺牲基板204的上表面之间的晶格不匹配程度降低，且与牺牲基板204的粘着性提高。在沉积硅锗层时，可逐步改变气体前驱物与工艺条件，以增加靠近硅锗层202的上表面202s的锗浓度(如原子％)。沿着硅锗层202的上表面202s的较高锗浓度，有利于提高后续蚀刻工艺中的蚀刻选择性。在一些实施例中，牺牲基板204的锗浓度(相对于硅浓度)可介于约0至20原子％之间。在一些实施例中，硅锗层202的上表面202s的锗浓度(相对于硅浓度)，可介于近似10原子％至100原子％之间。
如图3A的剖视图300所示，外延成长第一主动层108于硅锗层202上。第一主动层108的材料组成不同于硅锗层202的材料组成。举例来说，第一主动层108可包含半导体材料如硅。在一些实施例中，第一主动层108可包含单晶硅层。第一主动层108亦可为半导体化合物，其由两种或更多不同元素组成。举例来说，这些元素可形成二元合金(如砷化镓)、三元合金(如砷化铟镓或砷化铝镓)、或四元合金(如磷化铝铟镓)。
在多种实施例中，第一主动层108的外延成长方法可采用气相外延、分子束外延、液相外延、或类似方法。在一些实施例中，气相外延工艺可在升高的温度(如约1200℃)下，使四氯硅烷与氢气反应以沉积硅。在其他实施例中，气相外延可在较低温度(如约650℃)下采用硅烷、二氯硅烷、及/或三氯硅烷沉积硅。此工艺不产生氯化氢等可能蚀刻硅的副产物。控制硅的成长速率，可达单晶或多晶的硅结构。
第一主动层108可成长至所需的厚度302。在一些实施例中，第一主动层108的厚度302可介于近似20nm至近似50nm之间。第一主动层108的厚度302可依硅锗层202中的锗原子％调整，因此第一主动层108可具有硅锗层202施加的应力，而不会产生错位缺陷。
举例来说，图3B所示的图表304为锗含量函数的关键厚度(即超过此厚度即形成缺陷于外延硅的第一主动层中)。如图3B所示，随着锗含量增加，第一主动层108所能具有的厚度减少。举例来说，在锗浓度为0.3时，第一主动层108的厚度近似20nm时仍不具有缺陷。在锗浓度为0.2时，第一主动层108的厚度可高达近似200μm而不具有缺陷。
如图4的剖视图400所示，翻转牺牲基板204，并将第一主动层108接合至第一基板102的介电层104的上表面104s。在一些实施例中，可采用直接接合工艺或熔融接合工艺。直接接合工艺取决于分子间作用力如凡德瓦力、氢键、或共价键，以形成两个配合表面之间的键结。接合工艺不需额外或中间层于所需接合的表面之间。在一些实施例中，为增加接合强度，可在接合前先形成氧化物层(未图示)于介电层104的上表面上，接着将氧化物层接合至第一主动层108的配合表面。可在室温下进行直接接合，接着升温以回火接合后的结构。
在一些实施例中，第一基板102用于提供结构所需的支撑，因此不需展现于装置结构或内连线结构中。在许多例子中，第一基板102的形态为碟状基板。在一些实施例中，第一基板102与牺牲基板204的直径可相同。第一基板102可包含基体硅基板，且其厚度可介于近似300nm至近似1000nm之间。
如图5的剖视图500所示，在接合至第一基板102之后移除牺牲基板204。在一些实施例中，牺牲基板204的移除方法可为蚀刻、机械研磨、及/或化学机械平坦化工艺。蚀刻工艺可包含湿蚀刻或干蚀刻。在一些实施例中，蚀刻工艺可采用含氢氧化四甲基铵的湿蚀刻剂。在其他实施例中，湿蚀刻剂可包含氢氟酸、硝酸、与醋酸的混合物；氢氧化钾；及/或缓冲氧化物蚀刻剂。在一些实施例中，湿蚀刻步骤包含薄化牺牲基板204、接着以化学机械研磨完全移除牺牲基板204。在一些实施例中，薄化步骤包含干蚀刻工艺。
如图6的剖视图600所示，部分地移除硅锗层202。在一些实施例中，可部分地移除硅锗层202，以保留残余的硅锗层604以覆盖第一主动层108的上表面108s。在一些实施例中，湿蚀刻工艺采用氢氧化四甲基铵或氢氧化钾，其可选择性地移除硅锗层202的上侧部分602。当蚀刻剂如氢氧化四甲基铵对下方的外延材料如硅的蚀刻性速率，大于对硅锗材料的蚀刻速率时，湿蚀刻工艺在到达第一主动层108的上表面108s之前即终止，否则会在外延材料中造成不想要的高总厚度变异。
在一些实施例中，用以移除硅锗层202的湿蚀刻工艺亦可移除额外半导体层(未图示)，且额外半导体层的掺杂浓度低于牺牲基板204的掺杂浓度。由于氢氧化四甲基铵对硅与硅锗具有高蚀刻选择性，比如对硅的蚀刻速率比对硅锗的蚀刻速率高过20倍，在移除额外半导体层时可提供良好的总厚度变异。
如图7的剖视图700所示，完全移除残留的硅锗层604。在一些实施例中，可采用干蚀刻法或湿蚀刻法以移除残留的硅锗层。可选择湿蚀刻法或干蚀刻法，以优选地蚀刻残留的硅锗层604而不蚀刻第一主动层108。在一些实施例中，干蚀刻法可采用氯化氢蚀刻剂。在一些实施例中，此蚀刻工艺的温度介于500℃至700℃之间，优选接近500℃。低温工艺可减少第一主动层108中的结晶变化或缺陷产生。在其他实施例中，含氯化氢的湿蚀刻工艺可用以完全移除残留的硅锗层604。
在一些实施例中，干蚀刻或湿蚀刻可持续至完全移除残留的硅锗层604，以自第一主动层108的上表面108s移除具有应变的薄层702(比如蚀刻移除第一主动层108的应变部分)。通过移除薄层702，第一主动108的结晶结构转变为实质上松弛。在一些实施例中，移除的薄层702其厚度可介于近似5nm至近似10nm之间。在一些实施例中，移除薄层702所减少的第一主动层108的厚度，可介于近似10nm至近似40nm之间。
在一些实施例中，在移除残留的硅锗层604之前，进行初始清洁工艺。初始清洁工艺可移除残留的硅锗层604中的原生氧化物，其来自于部分移除硅锗层202的工艺。在一些实施例中，清洁工艺可包含等离子体辅助的干蚀刻工艺，使残留的硅锗层604同时暴露至氢、三氟化氮、与氨的等离子体与副产物。在一些实施例中，此清洁工艺的温度可小于400℃，以减少第一主动层108中的结晶变化与缺陷产生。
如图8的剖视图800所示，选择性地蚀刻第一主动层108以定义最外侧的侧壁，并露出介电层104的上表面104s的外侧边缘宽度116。在一些实施例中，可形成遮罩层802于第一主动层108的上表面108s其碟形的第一环状部分118上。遮罩层802可自第一主动层108的上表面108s径向延伸至覆盖第一环形部分118的外侧半径，以露出第一主动层108将被蚀刻的外侧边缘。在一些实施例中，遮罩层802可包含有机材料(如光刻胶、非晶碳、硅氧烷为主的材料、或类似物)，或无机材料(如氧化硅、氮化硅、氮化钛、或类似物)。在一些实施例中，介电层的外侧边缘宽度116可介于1mm至约2mm之间。在一些实施例中，选择性蚀刻第一主动层108以露出外侧边缘宽度116的工艺，其采用的蚀刻剂可包含氯化氢或氢氧化四甲基铵。
选择性蚀刻第一主动层108，以露出外侧边缘宽度116的作法，可有效减少第一主动层108的总厚度变异。用于移除硅锗层202与第一主动层108的薄层702的蚀刻工艺，可能导致更多侵蚀，因此在第一主动层108的外侧边缘造成更多厚度变异。蚀刻第一主动层108的外侧边缘，即可移除局部高厚度变异的材料，使第一主动层108的整体厚度变异较低。上述步骤亦沿着第一主动层108的边缘移除芯片缺陷，而这些缺陷来自于接合第一主动层108至介电层104的步骤。
如图9的剖视图900所示，外延成长第二主动层110于第一主动层108上。第二主动层的结晶结构(如晶格)基本上重复第一主动层108的结晶结构。由于第一主动层108为实质上不具有错位缺陷的松弛层，第二主动层110可形成至所需厚度而不具有错位缺陷。在一些实施例中，第二主动层110与第一主动层108一并形成相连的主动层106。在一些实施例中，主动层106包含硅。在一些实施例中，主动层106的总厚度介于约70nm至150nm之间。在其他实施例中，主动层106的总厚度大于150nm。
第一主动层108或第二主动层110未覆盖介电层104的上表面104s的外侧边缘。在剥除遮罩层802之后，第一主动层108(以虚线表示)具有基板上平坦的上表面与实质上垂直的侧壁，且介电层104的上表面104s的露出的外侧边缘宽度116将围绕第一主动层108。外侧边缘宽度116自第一主动层108的侧壁的最外侧边缘，横向延伸至介电层104的外侧边缘。
第二主动层110的形成方法可为选择性外延成长工艺，其采用第一主动层108作为成长第二主动层110的晶种。在一些实施例中，第一主动层108可包含硅，而选择性外延成长工艺可外延成长硅于第一主动层108的露出表面上。在一些实施例中，选择性外延成长工艺可包含前驱物气体，其包括二氯硅烷搭配(或不搭配)氯化氢；或者硅烷、二硅烷、或三硅烷搭配(或不搭配)氯化氢。在一些实施例中，可采用循环沉积-蚀刻方式以达选择性外延成长。此工艺可采用硅烷主的前驱物气体，且工艺温度可低于550℃。
在一些实施例中，外延成长的第二主动层110可具有主动层106的侧壁的上侧部分124的晶面形状126。在一些实施例中，晶面形状126的结晶取向可为Miller指数定义的数值，比如(1,1,1)。在其他实施例中，晶面形状126的结晶取向可为Miller指数定义的其他数值，比如(1,1,0)、(0,0,1)、或其他数值。第二主动层110的选择性外延一般为非等向的模式，即垂直方向的延伸与横向方向的延伸之间的比例为约1：1。在一些实施例中，选择性外延成长工艺产生硅的单晶层，如已知的外延横向过成长层。
第二主动层110的横向成长，造成第二主动层110成长于第一主动层108的侧壁上并邻接介电层104的上表面104s的露出的外侧边缘宽度116。虽然露出的外侧边缘宽度116产生一些很小的缩减，这些缩减为纳米级，约等于第二主动层110的成长厚度(如厚度thk2减掉厚度thk1)。保留的露出的外侧边缘宽度116，基本上介于约1mm至2mm之间。
在一些实施例中，主动层106的剖面轮廓侧壁具有下侧部分122与上侧部分124。下侧下侧部分122具有自介电层104向上垂直延伸的实质上线性轮廓。上侧部分124具有斜角轮廓，其晶面或锥形的形状朝主动层106的上表面106s向内倾斜。主动层106的上表面106s的宽度，小于主动层106的最大宽度114。在一些实施例中，主动层106的侧壁的上侧部分124其取向与剖面轮廓，端视第一主动层与第二主动层的特定材料成笨与晶格特性而变化。在一些实施例中，主动层106的结晶结构可由Miller指数表示，其具有的多种数值包含(1,1,1)。
如图10的剖视图1000所示，形成多个半导体装置1002于主动层106中。在多种实施例中，多个半导体装置1002可包含金属氧化物半导体场效晶体管及/或其他场效晶体管。虽然未图示，但晶体管可为其他形态，比如鳍状场效晶体管装置、双极接面晶体管、或其他晶体管。
接着可制作内连线结构1004于主动层106的上表面106s上。内连线结构包含多个金属内连线层1006(如金属线路、通孔、与接点)耦接至多个半导体装置1002，且层间介电结构1008围绕金属内连线层1006。在一些实施例中，金属内连线层1006可包含铜、钨、铝、金、钛、或氮化钛。在一些实施例中，层间介电结构1008可包含氧化硅、氮化硅、氮氧化硅、低介电常数的介电材料、极低介电常数的介电材料、一些其他介电材料、或任何上述的组合。
如图11的剖视图1100所示，自第一基板102切割基板，以形成多个个别的晶粒1102。在一些实施例中，自第一基板102切割个别晶粒的方法可沿着切割线1104切割或破坏，比如采用切割锯的机械切割、激光切割、或其他可行的切割方法。
图12是形成绝缘层上半导体基板的方法的一些实施例的流程图。
此处所述的方法1200以一是列的步骤或事件说明，但应理解步骤或事件的顺序仅用以说明而非局限本公开实施例。举例来说，可采用不同顺序进行一些步骤，及/或同时进行一些步骤与其他步骤，而与此处所述的顺序不同。此外，此处所述的一或多个实施例不需进行所有步骤。此外，此处所述的一或多个步骤可由一或多个分开的步骤及/或实施方式进行。
在步骤1202中，外延形成硅锗层于牺牲基板上。图2所示的剖视图200对应步骤1202的一些实施例。
在步骤1204中，外延形成第一主动层于硅锗层上，且第一主动层的组成不同于硅锗层的组成。图3所示的剖视图300对应步骤1204的一些实施例。
在步骤1206中，翻转牺牲基板，并将第一主动层接合至第一基板上的介电层上表面。图4所示的剖视图400对应步骤1206的一些实施例。
在步骤1208中，移除牺牲基板与硅锗层。第5至7图所示的剖视图500、600、与700对应步骤1208的一些实施例。
在步骤1210中，蚀刻第一主动层以定义最外侧的侧壁并露出介电层的上表面的外侧边缘。图8所示的剖视图800对应步骤1210的一些实施例。
在步骤1212中，外延形成第二主动层于第一主动层上，且第一主动层或第二主动层未覆盖介电层的上表面的外侧边缘宽度。第一主动层与第二主动层一并形成相连主动层。图9所示的剖视图900对应步骤1212的一些实施例。
在步骤1214中，形成多个半导体装置于第一主动层与第二主动层中，并形成内连线结构于半导体装置上。图10所示的剖视图1000对应步骤1214的一些实施例。
在步骤1216中，进行切割工艺以形成多个分开的晶粒。图11所示的剖视图1100对应步骤1216的一些实施例。
综上所述，本公开一些实施例关于具有较厚(大于75nm)且实质上不具有错位缺陷的单晶主动层的绝缘层上半导体基板的形成方法。上述方法提供的主动层具有良好的厚度变异(比如小于4nm)。
如前所述，本公开一些实施例提供制作绝缘层上半导体基板的方法，包括外延形成硅锗层于牺牲基板上。外延形成第一主动层于硅锗层上，且第一主动层的组成不同于硅锗层的组成。接合第一主动层至第一基板上的介电层上。移除牺牲基板与硅锗层。蚀刻第一主动层，以露出介电层的上表面的外侧边缘。外延形成第二主动层于第一主动层上，以形成相连的主动层，其中第一主动层与第二主动层具有实质上相同的组成。
在一些实施例中，上述方法中第一主动层或第二主动层均未覆盖介电层的上表面的外侧边缘宽度。
在一些实施例中，上述方法中相连的主动层包括硅。
在一些实施例中，上述方法中相连的主动层的厚度介于近似70nm至近似150nm之间。
在一些实施例中，上述方法中相连的主动层包括具有侧壁垂直延伸的下侧部分，以及具有晶面形状朝相连的主动层上表面向内倾斜的上侧部分。
在一些实施例中，上述方法中相连的主动层的结晶结构包括的Miller指数为(1,1,1)。
在一些实施例中，上述方法中硅锗层包含的锗浓度介于10原子％至100原子％之间。
在一些实施例中，上述方法中硅锗层包含的锗浓度介约25原子％至35原子％之间。
在一些实施例中，上述方法中移除硅锗层的步骤包括部分地移除硅锗层，并留下残留部分以覆盖第一主动层，并将残留部分同时暴露至氢、三氟化氮、与氨等离子体与副产物以清洁残留部分。
在一些实施例中，上述方法包括以氯化氢蚀刻工艺移除硅锗层的残留部分。
在一些实施例中，上述方法包括在移除硅锗层之后与外延形成第二主动层之前，移除第一主动层的一部分。
在一些实施例中，上述方法中第一主动层的厚度成长至介于约20nm至50nm之间，而硅锗层的厚度成长至介于约20nm至约200nm之间。
此外，本公开其他实施例提供的方法包括外延形成硅锗层于牺牲基板上。外延形成第一厚度的第一主动层于硅锗层的上表面上，且第一主动层包含半导体材料。翻转牺牲基板，并将第一主动层接合至第一基板上的介电层上。移除牺牲基板与硅锗层的部分，并留下硅锗层的残留部分以覆盖第一主动层的上表面。移除硅锗层的残留部分与第一主动层的上侧部分。形成第二主动层于第一主动层上，第一主动层与第二主动层具有合并的第二厚度，且第二厚度大于第一厚度。
在一些实施例中，上述方法移除硅锗层的部分的步骤包括以氢氧化四甲基铵或氢氧化钾进行蚀刻。
在一些实施例中，上述方法包括：蚀刻第一主动层以定义最外侧侧壁，并露出介电层面对第一主动层的表面其外侧边缘。
在一些实施例中，上述方法移除硅锗层的残留部分的步骤包括以氯化氢进行蚀刻。
在一些实施例中，上述方法的第二主动层沿着第二主动层的最下侧表面具有下侧总宽度，沿着第二主动层的最上侧表面具有上侧总宽度，且下侧总宽度大于上侧总宽度。
此外，本公开其他实施例提供绝缘层上半导体基板，包括介电层，位于第一基板上，其中介电层的外侧边缘对准第一基板的外侧边缘。主动层，覆盖介电层的第一环形部分。以及介电层的上表面的第二环形部分，围绕第一环形部分并延伸至介电层的外侧边缘。主动层未覆盖第二环形部分。
在一些实施例中，上述绝缘层上半导体基板的主动层高度介于约70nm至约150nm之间。
在一些实施例中，上述绝缘层上半导体基板的主动层包括具有侧壁垂直延伸的下侧部分，以及具有晶面形状朝主动层上表面向内倾斜的上侧部分。
上述实施例的特征有利于本技术领域中技术人员理解本公开实施例。本技术领域中技术人员应理解可采用本公开实施例作基础，设计并变化其他工艺与结构以完成上述实施例的相同目的及/或相同优点。本技术领域中技术人员亦应理解，这些等效置换并未脱离本公开构思与范围，并可在未脱离本公开的构思与范围的前提下进行改变、替换、或变动。

Claims (10)

1.一种绝缘层上半导体基板的形成方法，包括：
外延形成一硅锗层于一牺牲基板上；
外延形成一第一主动层于该硅锗层上，且该第一主动层的组成不同于该硅锗层的组成；
接合该第一主动层至一第一基板上的一介电层上；
移除该牺牲基板与该硅锗层；
蚀刻该第一主动层，以露出该介电层的上表面的外侧边缘；以及
外延形成一第二主动层于该第一主动层上，以形成一相连的主动层，其中该第一主动层与该第二主动层具有实质上相同的组成。
2.如权利要求1所述的绝缘层上半导体基板的形成方法，其中该第一主动层或该第二主动层均未覆盖该介电层的上表面的外侧边缘宽度。
3.如权利要求1所述的绝缘层上半导体基板的形成方法，其中该相连的主动层包括具有侧壁垂直延伸的下侧部分，以及具有晶面形状朝相连的主动层上表面向内倾斜的上侧部分。
4.如权利要求3所述的绝缘层上半导体基板的形成方法，其中该相连的主动层的结晶结构包括的Miller指数为(1,1,1)。
5.如权利要求1所述的绝缘层上半导体基板的形成方法，其中移除该硅锗层的步骤包括部分地移除该硅锗层，并留下一残留部分以覆盖该第一主动层，并将该残留部分同时暴露至氢、三氟化氮、与氨等离子体与副产物以清洁该残留部分。
6.一种绝缘层上半导体基板的形成方法，包括：
外延形成一硅锗层于一牺牲基板上；
外延形成一第一厚度的一第一主动层于该硅锗层的上表面上，且该第一主动层包含一半导体材料；
翻转该牺牲基板，并将该第一主动层接合至一第一基板上的一介电层上；
移除该牺牲基板与该硅锗层的部分，并留下该硅锗层的一残留部分以覆盖该第一主动层的上表面；
移除该硅锗层的该残留部分与该第一主动层的上侧部分；以及
形成一第二主动层于该第一主动层上，该第一主动层与该第二主动层具有合并的一第二厚度，且该第二厚度大于该第一厚度。
7.如权利要求6所述的绝缘层上半导体基板的形成方法，还包括：蚀刻该第一主动层以定义一最外侧侧壁，并露出面对该第一主动层的该介电层的表面的一外侧边缘。
8.如权利要求6所述的绝缘层上半导体基板的形成方法，其中该第二主动层沿着该第二主动层的最下侧表面具有一下侧总宽度，沿着该第二主动层的最上侧表面具有一上侧总宽度，且该下侧总宽度大于该上侧总宽度。
9.一种绝缘层上半导体基板，包括：
一介电层，位于一第一基板上，其中该介电层的外侧边缘对准该第一基板的外侧边缘；
一主动层，覆盖该介电层的第一环形部分；以及
该介电层的上表面的第二环形部分，围绕该第一环形部分并延伸至该介电层的外侧边缘，其中该主动层未覆盖该第二环形部分。
10.如权利要求9所述的绝缘层上半导体基板，其中该主动层包括具有侧壁垂直延伸的下侧部分，以及具有晶面形状朝主动层上表面向内倾斜的上侧部分。
CN201811269495.2A 2017-11-22 2018-10-29 绝缘层上半导体基板与其形成方法 Active CN109817514B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762589894P 2017-11-22 2017-11-22
US62/589,894 2017-11-22
US15/904,915 US10304723B1 (en) 2017-11-22 2018-02-26 Process to form SOI substrate
US15/904,915 2018-02-26

Publications (2)

Publication Number Publication Date
CN109817514A true CN109817514A (zh) 2019-05-28
CN109817514B CN109817514B (zh) 2021-08-31

Family

ID=66533301

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811269495.2A Active CN109817514B (zh) 2017-11-22 2018-10-29 绝缘层上半导体基板与其形成方法

Country Status (3)

Country Link
US (2) US10304723B1 (zh)
KR (1) KR102196071B1 (zh)
CN (1) CN109817514B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11610808B2 (en) 2019-08-23 2023-03-21 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor wafer with low defect count and method for manufacturing thereof
JP7345334B2 (ja) * 2019-09-18 2023-09-15 東京エレクトロン株式会社 エッチング方法及び基板処理システム
DE102021105476B3 (de) * 2021-03-08 2022-03-17 Infineon Technologies Dresden GmbH & Co. KG Verfahren zur herstellung eines halbleiterbauelements und halbleiterbauelement

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8173551B2 (en) * 2006-09-07 2012-05-08 Taiwan Semiconductor Manufacturing Co., Ltd. Defect reduction using aspect ratio trapping
CN104160475A (zh) * 2012-03-12 2014-11-19 索泰克公司 “绝缘体上硅”(soi)型衬底的活性硅层的薄化方法
US20150179520A1 (en) * 2012-07-31 2015-06-25 Soitec Methods for fabrication of semiconductor structures using laser lift-off process, and related semiconductor structures
US9553056B1 (en) * 2015-10-27 2017-01-24 International Business Machines Corporation Semiconductor chip having tampering feature

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2762103B2 (ja) * 1989-03-20 1998-06-04 三洋電機株式会社 Ｓｏｉ膜の形成方法
JPH0719737B2 (ja) * 1990-02-28 1995-03-06 信越半導体株式会社 Ｓ０１基板の製造方法
US5997638A (en) * 1990-03-23 1999-12-07 International Business Machines Corporation Localized lattice-mismatch-accomodation dislocation network epitaxy
KR0169344B1 (ko) * 1994-12-16 1999-02-01 심상철 바이어스 방법에 의해 형성된 두께가 매우 얇고 균일한 단결정 실리콘 박막을 갖는 에스-오-아이 웨이퍼의 제조방법 및 그 구조
JP2000012864A (ja) * 1998-06-22 2000-01-14 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US6429484B1 (en) * 2000-08-07 2002-08-06 Advanced Micro Devices, Inc. Multiple active layer structure and a method of making such a structure
JP2004327926A (ja) * 2003-04-28 2004-11-18 Matsushita Electric Ind Co Ltd 半導体装置
US20110180849A1 (en) 2008-10-02 2011-07-28 Sumitomo Chemical Company, Limited Semiconductor substrate, electronic device and method for manufacturing semiconductor substrate
KR20110010326A (ko) * 2009-07-24 2011-02-01 한국전자거래진흥원 에스오아이 웨이퍼 제조방법
US8999803B2 (en) * 2013-05-31 2015-04-07 Globalfoundries Singapore Pte. Ltd. Methods for fabricating integrated circuits with the implantation of fluorine
US20150034088A1 (en) * 2013-08-01 2015-02-05 Alexander Luchinskiy Method and Device for the Protection of a Resiratory Tract
US9761721B2 (en) * 2014-05-20 2017-09-12 International Business Machines Corporation Field effect transistors with self-aligned extension portions of epitaxial active regions
US9711463B2 (en) * 2015-01-14 2017-07-18 Taiwan Semiconductor Manufacturing Co., Ltd. Dicing method for power transistors
JP6785057B2 (ja) 2016-05-02 2020-11-18 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
WO2018052475A1 (en) * 2016-09-16 2018-03-22 Applied Materials, Inc. Integrated system and method for source/drain engineering
US10217839B2 (en) * 2017-03-24 2019-02-26 Globalfoundries Inc. Field effect transistor (FET) with a gate having a recessed work function metal layer and method of forming the FET

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8173551B2 (en) * 2006-09-07 2012-05-08 Taiwan Semiconductor Manufacturing Co., Ltd. Defect reduction using aspect ratio trapping
CN104160475A (zh) * 2012-03-12 2014-11-19 索泰克公司 “绝缘体上硅”(soi)型衬底的活性硅层的薄化方法
US20150179520A1 (en) * 2012-07-31 2015-06-25 Soitec Methods for fabrication of semiconductor structures using laser lift-off process, and related semiconductor structures
US9553056B1 (en) * 2015-10-27 2017-01-24 International Business Machines Corporation Semiconductor chip having tampering feature

Also Published As

Publication number Publication date
US11158534B2 (en) 2021-10-26
CN109817514B (zh) 2021-08-31
KR20190059253A (ko) 2019-05-30
US20190259655A1 (en) 2019-08-22
KR102196071B1 (ko) 2020-12-31
US10304723B1 (en) 2019-05-28
US20190157138A1 (en) 2019-05-23

Similar Documents

Publication Publication Date Title
US8212294B2 (en) Structure having silicon CMOS transistors with column III-V transistors on a common substrate
US7101772B2 (en) Means for forming SOI
TWI801447B (zh) 使用工程設計過的基板結構來實施的功率及rf設備
US7749863B1 (en) Thermal management substrates
JP2015503215A (ja) 炭化ケイ素エピタキシャル成長法
CN109817514A (zh) 绝缘层上半导体基板与其形成方法
US6580104B1 (en) Elimination of contaminants prior to epitaxy and related structure
US11587824B2 (en) Method for manufacturing semiconductor structure
WO2007114983A2 (en) Method of making a multiple crystal orientation semiconductor device
US11011410B2 (en) Substrate having two semiconductor materials on insulator
US7749817B2 (en) Single-crystal layer on a dielectric layer
TWI230418B (en) A method of forming an element of a microelectronic circuit
US6673696B1 (en) Post trench fill oxidation process for strained silicon processes
KR20050060982A (ko) 에스오아이 웨이퍼의 제조 방법
JPH09129631A (ja) 絶縁物上シリコン技術のための分離酸化物形成方法
JP2008205062A (ja) 半導体基板の製造方法および半導体基板
TWI758562B (zh) 絕緣層上半導體基板與其形成方法
CN105655398A (zh) 半导体结构及其形成方法
US20230010039A1 (en) Semiconductor Structure
US20200105575A1 (en) Method of forming an rf silicon on insulator device
JP2001320033A (ja) 半導体部材の製造方法およびそれを用いた半導体部材、半導体装置
JP2009187993A (ja) Ｓｏｉウエハの製造方法
JP2005191457A (ja) 半導体基体とその作製方法、半導体装置
JPS61131525A (ja) 分子線エピタキシヤル成長法
JPS6116544A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant