EP1547145A2 - PROCEDE DE FABRICATION D' UN SUBSTRAT COMPOSITE DU TYPE SiCOI COMPRENANT UNE ETAPE D' EPITAXIE - Google Patents

PROCEDE DE FABRICATION D' UN SUBSTRAT COMPOSITE DU TYPE SiCOI COMPRENANT UNE ETAPE D' EPITAXIE

Info

Publication number
EP1547145A2
EP1547145A2 EP03780258A EP03780258A EP1547145A2 EP 1547145 A2 EP1547145 A2 EP 1547145A2 EP 03780258 A EP03780258 A EP 03780258A EP 03780258 A EP03780258 A EP 03780258A EP 1547145 A2 EP1547145 A2 EP 1547145A2
Authority
EP
European Patent Office
Prior art keywords
sic
layer
epitaxy
polytype
thin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
EP03780258A
Other languages
German (de)
English (en)
Inventor
Léa Di Cioccio
François Templier
Thierry Billon
Fabrice Letertre
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Commissariat a lEnergie Atomique CEA
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat a lEnergie Atomique CEA, Soitec SA filed Critical Commissariat a lEnergie Atomique CEA
Publication of EP1547145A2 publication Critical patent/EP1547145A2/fr
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/7602—Making of isolation regions between components between components manufactured in an active substrate comprising SiC compounds
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02447—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer

Definitions

  • the invention relates to a method of manufacturing a composite substrate of the SiCOI type comprising an epitaxy step carried out on the SiC layer of the composite substrate.
  • Silicon carbide or SiC is a material which has physicochemical and electronic properties well suited to power electronics. These power devices operate vertically, the active layer being an epitaxial layer on a monocrystalline SiC substrate. Unfortunately, the crystalline growth of solid substrate is carried out by a sublimation type technique at more than 2000 ° C. and does not make it possible to obtain substrates with qualities, diameters and costs comparable with silicon substrates for example.
  • the properties required for the solid SiC substrate are low electrical resistivity, excellent thermal conductivity and good epitaxial quality of the active layer epitaxied on this substrate.
  • these substrates are not four inches in size and moreover are very expensive.
  • a first solution consists of starting from an SOI substrate (obtained by the SIMOX or Smart-Cut " processes) and re-epitaxial of the cubic SiC after partial conversion of the surface silicon layer. In this case, only the 3C polytype is obtained.
  • a second solution consists in making a stack of SiC material on an electrically insulating substrate. It is for example a stack of SiC / oxide / Si. This stacking is carried out by the Smart-Cut ® process . It has the advantage of making it possible to obtain SiC 6H, 4H and 3C as a thin layer. postponed. However, as explained above and taking into account the use of equipment commonly used in the microelectronics industry, in particular ion implantation equipment, the maximum thickness of the electrically active SiC films is of the order of 1 ⁇ m.
  • the presence of the silicon support limits the epitaxy temperature to around 1413 ° C. maximum if one does not want the silicon to melt. However, this temperature is barely sufficient to obtain the 6H and 4H polytypes (1450 ° C. would allow better results). Cubic SiC inclusions in the layer are observed at the slightest surface defect. On the other hand, the unintentional doping of the SiC layers is increased at low temperature.
  • the presence of oxide makes it a priori impossible to withstand the pseudo-substrate at the epitaxy temperatures required for silicon carbide.
  • the oxide is strongly attacked in a hydrogen atmosphere which is the atmosphere for the epitaxy. This is confirmed by the article "Selective Epitaxial Growth of Silicon Carbide on Patterned Silicon Substrates using Hexachlorodisilane and Propane "by Chacko Jacob et al., Materials Science Forum Vols. 338-342 (2000), pages 249 to 252.
  • the oxide vaporizes from 1200 ° C.
  • silicon oxide as a bonding layer with silicon nitride, however for many applications, it is very important from an electrical point of view to have a layer of buried silicon oxide.
  • a third solution consists in making a stack of SiC material on an electrically insulating substrate holding the high temperature. It is thus possible to produce a SiCOI substrate on a polycrystalline SiC or monocrystalline SiC support of poor quality or on another support holding the high temperature. It is the same stack as above where the support silicon is, for example, replaced by polycrystalline SiC. This solves the problem of silicon fusion. But there remains the problem of the degradation of the oxide. Obtaining such a stack is done by the Smart-Cut process. The SiC of the thin layer is of the desired polytype. There is apparently no mention in the corresponding technical literature of work on epitaxies of SiC of polytype 6H or 4H on SiCOI substrates.
  • the inventors of the present invention have however managed to achieve epitaxies on all these different types of materials and have unexpectedly obtained several satisfactory results.
  • the oxide did not deteriorate at high temperature (1410 ° C - 1600 ° C) when epitaxies were carried out on SiCOI substrates formed of an SiC support successively supporting a layer of silicon oxide and a layer thin SiC, allowing the realization of good quality epitaxies, comparable to epitaxies on massive SiC.
  • the inventors also carried out epitaxies of SiC of polytype 6H and 4H on SiCOI substrates for which the support is made of silicon. Encouraging results have been obtained.
  • the subject of the invention is therefore a method of manufacturing a composite substrate of the SiCOI type comprising the following steps: supplying an initial substrate comprising an Si or SiC support supporting a layer of Si0 2 on which a layer is applied thin SiC,
  • - SiC epitaxy on the thin SiC layer characterized in that the epitaxy is carried out at the following temperatures: - from 1450 ° C. to obtain a epitaxy of polytype 6H or 4H on a thin transferred layer of polytype 6H or 4H respectively, if the support is in Sic, from 1350 ° C to obtain an epitaxy of polytype 3C on a thin transferred layer of polytype 3C, if the support is in Si or Sic, from 1350 ° C to obtain an epitaxy of polytype 6H or 4H on a thin transferred layer of polytype 6H or 4H respectively, if the support is in Si.
  • a step can be provided for preparing the initial substrate in order to improve the surface quality of the transferred thin layer of SiC.
  • This preparation step can consist in subjecting the surface of the transferred thin layer of SiC to an operation chosen from polishing, etching and etching with hydrogen.
  • the invention also relates to the use of the composite substrate of the SiCOI type obtained by the above manufacturing process for the production of semiconductor devices.
  • the invention also relates to a semiconductor device produced on a composite substrate of the SiCOI type obtained by the above manufacturing process.
  • FIG. 1 is a cross-sectional view of a SiCOI substrate, the thin layer of SiC of which has received an epitaxy of SiC, according to the invention
  • FIG. 2 is a cross-sectional view of a Schottky diode produced by applying the method according to the invention
  • FIG. 3 is a cross-sectional view of a bipolar diode, of PIN type, produced by applying the method according to the invention
  • FIG. 4 is a cross-sectional view of a MESFET transistor produced by applying the method according to the invention
  • - Figure 5 is a cross-sectional view of a MOSFET transistor produced by applying the method according to the invention.
  • Epitaxies of SiC have been produced on SiCOI substrates such as that shown in FIG. 1 and formed of a support 1 successively supporting a layer of silicon oxide 2 and a thin layer of SiC 3.
  • the thin layer 3 is a postponed layer.
  • the carry-over can be obtained by the Smart-Cut technique " .
  • the pressure was atmospheric pressure or vacuum pressure.
  • the gases used were hydrogen H 2 for a flow of 3 to
  • silane SiH 4 at 4 to 2000 normal cm 3 / min (4 to 2000 sccm) and propane C 3 H 8 at 4 to 2000 normal cm 3 / min (4 to 2000 sccm) .
  • the dopant used to deposit doped layers of SiC was nitrogen at the rate of 2 to 2000 normal cm 3 / min (2 to 2000 sccm).
  • the epitaxy was performed by a CVD technique. Prior to epitaxy, the thin layer
  • the thin layer 3 can be prepared by polishing or etching in order to improve the surface. It is also possible to carry out in situ an attack on the surface of the thin layer 3 with hydrogen.
  • epitaxy qualities and the doping levels obtained are equivalent to those obtained starting from massive substrates.
  • Epitaxies of SiC of polytype 6H and 4H on SiCOI substrates with thin layer of SiC of corresponding polytype and with silicon support were also carried out.
  • the advantages of the epitaxy chain on solid substrate are preserved: epitaxial quality of the active layer equivalent to the quality epitaxied on this substrate, low resistance to the passing state according to the architecture of the component, the choice of support plate or sole doping for ohmic contact, - good thermal conductivity (depending on the architecture of the component).
  • the thickness of SiC on oxide can be increased in a controlled manner and without limitation, which is not the case with stacks comprising a film of transferred SiC whose thickness is limited to About 1 ⁇ m.
  • the re-epitaxy also allows technological stacking of different doping layers, which is obviously not the case with simple SiCOI.
  • the epitaxial layer or layers allow the production of a pseudo-vertical device on SiC and insulating substrate (SiCOI) whatever the support of the transfer.
  • FIG. 2 is a cross-sectional view of a Schottky diode produced by applying the method according to the invention.
  • the initial SiCOI substrate comprises a support 101 in Si or in SiC successively supporting a layer of silicon oxide 102 and a thin layer transferred or transferred
  • FIG. 2 levels of lithography make it possible to obtain the structure shown in FIG. 2 as well as the Schottky contact 105 on the epitaxial layer 114 and the ohmic contacts 106 on the epitaxial layer 104
  • An etching 107 makes it possible to isolate the structure obtained ..
  • the epitaxial layers are more doped than the commercially available substrates, which is another advantage.
  • the initial SiCOI substrate comprises a support 201 in Si or in SiC successively supporting a layer of silicon oxide 202 and a thin layer transferred or transferred 203 in SiC. Three successive SiC epitaxies were carried out to obtain a first epitaxial layer
  • Lithography levels make it possible to obtain the structure shown in FIG. 3 as well as the ohmic contact 205 on the epitaxial layer 224 and the ohmic contacts 206 on the epitaxial layer 204.
  • FIG. 4 is a cross-sectional view of a MESFET transistor produced by applying the method according to the invention.
  • the initial SiCOI substrate comprises a support 301 made of Si or SiC successively supporting a layer of silicon oxide 302 and a thin layer transferred or transferred 303 into SiC. Two successive SiC epitaxies were performed to obtain a first epitaxial layer
  • FIG. 5 is a cross-sectional view of a MOSFET transistor produced by applying the method according to the invention.
  • the initial SiCOI substrate comprises a support 401 made of Si or SiC successively supporting a layer of silicon oxide 402 and a thin layer transferred or transferred 403 into SiC.
  • An epitaxy of SiC was carried out to obtain a p-doped 404 epitaxial layer.
  • Two surface areas 405 and 406 of the epitaxial layer were n + doped by implantation.
  • Ohmic contacts 407 and 408 were made on the surface areas 405 and 406 respectively.
  • a layer of silicon oxide 410 was created until overlapping the surface areas 405 and 406.
  • a grid 409 for example made of polysilicon, was deposited on the layer of gate oxide 410.
  • the invention applies to any device for which the active layer obtained by the transfer of the Smart-Cut type onto a substrate of the insulating type on material does not have a satisfactory thickness or electrical qualities.

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Recrystallisation Techniques (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Thin Film Transistor (AREA)

Abstract

L'invention concerne un procédé de fabrication d'un substrat composite du type SiCOI comprenant les étages suivantes : fourniture d'un substrat initial comprenant un support (1) en Si ou en SiC supportant une couche (2) de SiO2 sur laquelle est reportée une couche mince (3) de SiC, épitaxie de SiC (4) sur la couche mince (3) de SiC. L'épitaxie est réalisée aux températures suivantes : à partir de 1450°C pour obtenir une épitaxie (4) de polytype 6H ou 4H sur une couche mince reportée (3) de polytype 6H ou 4H respectivement, si le support (I) est en SiC, à partir de 1350°C pour obtenir une épitaxie (4) de polytype 3C sur une couche mince reportée (3) de polytype 3C, si le support (1) est en Si ou en SiC, à partir de 1350°C pour obtenir une épitaxie (4) de polytype 6H ou 4H sur une couche mince reportée (3) de polytype 6H ou 4H respectivement, si le support (1) est en Si.

Description

PROCEDE DE FABRICATION D'UN SUBSTRAT COMPOSITE DU TYPE SiCOI COMPRENANT UNE ETAPE D" EPITAXIE
DESCRIPTION
DOMAINE TECHNIQUE
L'invention concerne un procédé de fabrication d'un substrat composite du type SiCOI comprenant une étape d' épitaxie réalisée sur la couche de SiC du substrat composite.
ETAT DE LA TECHNIQUE ANTERIEURE
Le carbure de silicium ou SiC est un matériau qui a des propriétés physico-chimiques et électroniques bien adaptées à l'électronique de puissance. Ces dispositifs de puissance fonctionnent en vertical, la couche active étant une couche épitaxiée sur un substrat monocristallin de SiC. Malheureusement, la croissance cristalline de substrat massif est réalisée par une technique de type sublimation à plus de 2000°C et ne permet pas d'obtenir des substrats avec des qualités, diamètres et coûts comparables avec les substrats de silicium par exemple. La fabrication de substrats composites possédant une couche mince monocristalline de SiC liée fermement à un substrat support bas coût (SiC polycristallin ou SiC monocristallin dégradé en qualité cristalline ou en silicium) par exemple représente donc un intérêt important.
P.our la réalisation d'un dispositif de puissance' de type diode Schottky, diode PIN ou interrupteur de puissance sur SiC, les propriétés requises pour le substrat massif en SiC sont une faible résistivité électrique, une excellente conductivité thermique et une bonne qualité épitaxiale de la couche active épitaxiée sur ce substrat. Cependant, ces substrats ne sont pas en taille quatre pouces et de plus sont très chers .
Actuellement, les dispositifs de puissance sont réalisés à partir de substrats et d'épitaxies de polytype 4H ou 6H. Le polytype cubique du carbure de silicium qui a des propriétés adéquates pour la réalisation de tels dispositifs n'est cependant pas disponible en substrat massif.
La fabrication de ces substrats composites, que l'on obtient en règle générale par la technique connue sous le nom Smart-Cut", laisse l'entière liberté quant au choix de la barrière de collage entre la couche mince monocristalline reportée et le support et également dans le choix de la résistivité électrique de ce support. Le document FR-A-2 774 214, correspondant au brevet américain N°β 391 799, divulgue un procédé de réalisation d'une structure SOI. Cependant, dans le cas du SiC, ces couches reportées ont une épaisseur de l'ordre de 1 μm et typiquement de 0,5 μm pour obtenir une activité électrique dans cette couche.
La réalisation de dispositifs, sur ce type de substrat composite, nécessiterait une reprise d' épitaxie pour obtenir une couche active sans limitation d'épaisseur, nécessaire à la tenue en tension des composants de puissance.
Il est possible de réaliser des empilements SiCOI (SiC/oxyde /support) par diverses techniques. Une première solution consiste à partir d'un substrat SOI (obtenu par les procédés SIMOX ou Smart-Cut") et de réépitaxier du SiC cubique après conversion partielle de la couche de silicium superficielle. Dans ce cas, seul le polytype 3C est obtenu. De plus, des trous sont créés dans la couche d'oxyde pendant l' épitaxie comme cela est rapporté par les articles "Sélective Déposition of 3C-SiC Epitaxially Gro n on SOI Substrates" de M.Eickhoff et al., Materials Science Forum Vols. 353-356 (2001) pages 175 à 178 et "Rôle of SIMOX defects on the structural properties of β-SiC/SIMOX" de G. Ferro et al., Materials Science and Engineering B61-62 (1999) pages 586 à 592. On a observé que ces défauts pouvaient être réduits en éliminant les trous dans la couche superficielle de SiC. Il a été proposé également mais sans succès d'intercaler une couche de Si3N4. On peut se référer à ce sujet à l'article "Stabilization of the 3C-SiC/SOI System an intermediate silicon nitride layer" de S . Zappe et al., Materials Science and Engineering B61-62 (1999), pages 522 à 525. Le polytype cubique est épitaxie à une température de l'ordre de 1350°C et la tendance est de développer des procédés à des températures de 1250°C environ pour limiter la dégradation de l'oxyde.
Une deuxième solution consiste à réaliser un empilement de matériau SiC sur un substrat électriquement isolant. Il s'agit par exemple d'un empilement SiC/oxyde/Si . Cet empilement est réalisé par le procédé Smart-Cut®. Il a l'avantage de permettre l'obtention de SiC 6H, 4H et 3C comme couche mince reportée. Mais, comme expliqué précédemment et compte tenu de l'utilisation d'équipements utilisés couramment dans l'industrie de la microélectronique, notamment les équipements d'implantation ionique, l'épaisseur maximale des films de SiC transférés électriquement actifs est de l'ordre de 1 μm.
Pour la réalisation de dispositifs électroniques, il est souvent nécessaire de disposer d'une couche mince de SiC plus épaisse avec des niveaux de dopage différents et fortement contrôlés. Il semble donc nécessaire de recourir à une étape de dépôt épitaxial comme c'est le cas pour les substrats massifs en SiC. Cependant, la reprise d' épitaxie sur de tels substrats composites pose problème, et ce pour deux raisons principales.
Tout d'abord, la présence du support de silicium limite la température d' épitaxie aux alentours de 1413°C maximum si l'on ne veut pas que le silicium fonde. Or, cette température est à peine suffisante pour obtenir les polytypes 6H et 4H (1450°C permettrait d'obtenir de meilleurs résultats). Des inclusions de SiC cubique dans la couche sont observées au moindre défaut de surface. D'autre part, le dopage non intentionnel des couches de SiC est augmenté à basse température.
De plus, la présence d'oxyde rend a priori impossible la tenue du pseudo-substrat aux températures d' épitaxie nécessitées pour le carbure de silicium. En effet aux températures d' épitaxie classique, c'est-à- dire 1450°C et au-delà l'oxyde est fortement attaqué en ambiance hydrogène qui est l'ambiance pour l' épitaxie. Ceci est confirmé par l'article "Sélective Epitaxial Growth of Silicon Carbide on Patterned Silicon Substrates using Hexachlorodisilane and Propane" de Chacko Jacob et al., Materials Science Forum Vols. 338- 342 (2000), pages 249 à 252. Cependant, même sans ambiance hydrogène, sous vide l'oxyde se vaporise dès 1200°C. On pourrait envisager de remplacer l'oxyde de silicium comme couche de collage par du nitrure de silicium, cependant pour de nombreuses applications, il est très important d'un point de vue électrique d'avoir une couche d'oxyde de silicium enterrée.
Une troisième solution consiste à réaliser un empilement de matériau SiC sur un substrat électriquement isolant tenant la haute température. On peut ainsi réaliser un substrat SiCOI sur support SiC polycristallin ou SiC monocristallin de mauvaise qualité ou sur un autre support tenant la haute température. Il s'agit du même empilement que précédemment où le silicium support est, par exemple, remplacé par du SiC polycristallin. Cela permet de lever le problème de la fusion du silicium. Mais il reste le problème de la dégradation de l'oxyde. L'obtention d'un tel empilement se fait par le procédé Smart-Cut . Le SiC de la couche mince est du polytype voulu . II n'est apparemment pas fait état dans la littérature technique correspondante de travaux sur des épitaxies de SiC de polytype 6H ou 4H sur des substrats SiCOI. Cela est dû au fait qu'il est acquis que, pour des températures allant jusqu'à 1350°C, la qualité de 1' épitaxie de polytypes 6H et 4H sera de piètre qualité (cas de l' épitaxie sur SICOI avec plaque support silicium). D'autre part, au-delà de 1400°C, l'oxyde sera dégradé, c'est-à-dire détruit, voire recristallisé.
EXPOSE DE L'INVENTION
Les inventeurs de la présente invention sont cependant parvenus à réaliser des épitaxies sur tous ces différents types de matériaux et ont obtenu plusieurs résultats satisfaisants de façon inattendue. L'oxyde ne s'est pas détérioré à haute température (1410°C - 1600°C) quand on a réalisé des épitaxies sur des substrats SiCOI formés d'un support en SiC supportant successivement une couche d'oxyde de silicium et une couche mince de SiC, permettant la réalisation d' épitaxies de bonne qualité, comparables aux épitaxies sur du SiC massif.
Les inventeurs ont également réalisé des épitaxies de SiC de polytype 6H et 4H sur des substrats SiCOI pour lesquels le support est en silicium. Des résultats encourageants ont été obtenus.
L'invention a donc pour objet un procédé de fabrication d'un substrat composite du type SiCOI comprenant les étapes suivantes : fourniture d'un substrat initial comprenant un support en Si ou en SiC supportant une couche de Si02 sur laquelle est reportée une couche mince de SiC,
- épitaxie de SiC sur la couche mince de SiC, caractérisé en ce que l' épitaxie est réalisée aux températures suivantes : - à partir de 1450°C pour obtenir une épitaxie de polytype 6H ou 4H sur une couche mince reportée de polytype 6H ou 4H respectivement, si le support est en Sic, à partir de 1350°C pour obtenir une épitaxie de polytype 3C sur une couche mince reportée de polytype 3C, si le support est en Si ou en Sic, à partir de 1350°C pour obtenir une épitaxie de polytype 6H ou 4H sur une couche mince reportée de polytype 6H ou 4H respectivement, si le support est en Si .
Avant l'étape d' épitaxie, il peut être prévu une étape de préparation du substrat initial pour améliorer la qualité de surface de la couche mince reportée de SiC. Cette étape de préparation peut consister à soumettre la surface de la couche mince reportée de SiC à une opération choisie parmi le polissage, la gravure et une attaque à l'hydrogène.
Plusieurs couches de SiC peuvent être successivement épitaxiées sur la couche mince de SiC. L'invention a également pour objet l'utilisation du substrat composite du type SiCOI obtenu par le procédé de fabrication ci-dessus pour la réalisation de dispositifs semiconducteurs.
L'invention a encore pour objet un dispositif semiconducteur réalisé sur un substrat composite du type SiCOI obtenu par le procédé de fabrication ci-dessus.
BREVE DESCRIPTION DES DESSINS L'invention sera mieux comprise et d'autres avantages et particularités apparaîtront à la lecture de la description qui va suivre, donnée à titre d'exemple non limitatif, accompagnée des dessins annexés parmi lesquels : la figure 1 est une vue en coupe transversale d'un substrat SiCOI dont la couche mince de SiC a reçu une épitaxie de SiC, selon l'invention, la figure 2 est une vue en cupe transversale d'une diode Schottky réalisée en appliquant le procédé selon l'invention, la figure 3 est une vue en coupe transversale d'une diode bipolaire, de type PIN, réalisée en appliquant le procédé selon l'invention, la figure 4 est une vue en coupe transversale d'un transistor MESFET réalisé en appliquant le procédé selon l'invention, - la figure 5 est une vue en coupe transversale d'un transistor MOSFET réalisé en appliquant le procédé selon l'invention.
DESCRIPTION DETAILLEE DE MODES DE REALISATION DE L'INVENTION
Des épitaxies de SiC ont été réalisées sur des substrats SiCOI tels que celui représenté à la figure 1 et formé d'un support 1 supportant successivement une couche d'oxyde de silicium 2 et une couche mince de SiC 3. La couche mince 3 est une couche reportée . Le report peut être obtenu par la technique Smart-Cut" .
Pour un support 1 en SiC, on a réalisé des épitaxies de SiC de polytype 6H et 4H sur des couches minces 3 respectivement de polytype 6H et 4H à une température de 1450°C à 1550°C. On a aussi réalisé une épitaxie de SiC de polytype 3C sur une couche mince 3 de polytype 3C à partir de 1350 °C. Ces couches épitaxiées sont référencées 4 sur la figure 1.
Durant l' épitaxie, la pression était la pression atmosphérique ou la pression du vide. Les gaz utilisés étaient de l'hydrogène H2 pour un flux de 3 à
200 1/min, du silane SiH4 à raison de 4 à 2000 cm3 normaux/min (4 à 2000 sccm) et du propane C3H8 à raison de 4 à 2000 cm3 normaux/min (4 à 2000 sccm) . Le dopant utilisé pour déposer des couches dopées de SiC était l'azote à raison de 2 à 2000 cm3 normaux/min (2 à 2000 sccm). L' épitaxie a été réalisée par une technique CVD. Préalablement à l' épitaxie, la couche mince
3 peut être préparée par polissage ou gravure afin d'en améliorer la surface. On peut également effectuer in situ une attaque de la surface de la couche mince 3 par de 1 ' hydrogène .
Les qualités d' épitaxie et les niveaux de dopage obtenus sont équivalents à ceux obtenus en partant de substrats massifs. Des épitaxies de SiC de polytype 6H et 4H sur des substrats SiCOI à couche mince de SiC de polytype correspondant et à support en silicium ont également été effectuées.
De façon inattendue, des épitaxies de bonne qualité ont été obtenues à 1400°C sur une couche mince reportée de SiC de polytype 4H à désorientation de surface de 8°off.
Dans le cas d'une couche mince de SiC de polytype 6H, des inclusions de cubique ont été observées. Ceci est probalement dû à la désorientation de surface du matériau utilisé, pour la couche mince.
Cette désorientation était de 3,5°off. Il apparaît qu'une couche mince de SiC 6H désorienté de 8°off fournirait le même résultat que pour la couche mince de SiC 4H précédente.
Il est également possible d'épitaxier du SiC 3C à partir de 1413°C en utilisant des substrats composite initiaux formé d'un support 1 en SiC, d'une couche d'oxyde de silicium 2 et d'une couche mince de SiC 3C. Le fait d'utiliser un support en SiC plutôt qu'en silicium permet d'épitaxier à plus haute température.
Avec le procédé selon l'invention, les avantages de la filière épitaxie sur substrat massif sont conservés : qualité épitaxiale de la couche active équivalente à la qualité épitaxiée sur ce substrat, faible résistance à l'état passant suivant l'architecture du composant, du choix de la plaque support ou du dopage de la sole pour la prise de contact ohmique, - bonne conductivité thermique (suivant l'architecture du composant).
On obtient même des avantages supplémentaires : possibilité d'avoir une résistivité électrique plus faible puisque la sole conductrice n+ est faite par épitaxie et peut atteindre des dopages plus élevés que ceux des substrats, possibilité d'utiliser des plaques support de diamètre quatre pouces ou au delà pour être compatible avec les lignes de production silicium.
La démonstration de la faisabilité de ces épitaxies permet d'envisager la réalisation de nombreuses applications. En effet, par la démonstration de ces possibilités, l'épaisseur de SiC sur oxyde peut être augmentée de façon maîtrisée et sans limitation, ce qui n'est pas le cas des empilements comprenant un film de SiC transféré dont l'épaisseur est limitée à 1 μm environ. La réépitaxie permet également l'empilement technologique de couches de dopages différents, ce qui n'est évidemment pas le cas du SiCOI simple. Plusieurs applications peuvent être mentionnées à titre d'exemple.
La ou les couches épitaxiées permettent la réalisation d'un dispositif pseudo-vertical sur SiC et substrat isolant (SiCOI) quel que soit le support du transfert.
La figure 2 est une vue en coupe transversale d'une diode Schottky réalisée en appliquant le procédé selon l'invention. Le substrat SiCOI initial comprend un support 101 en Si ou en SiC supportant successivement une couche d'oxyde de silicium 102 et une couche mince reportée ou transférée
103 en SiC. Deux épitaxies de SiC successives ont été réalisées pour obtenir une première couche épitaxiée
104 dopée n+ et une deuxième couche épitaxiée 114 dopée n" . Des niveaux de lithographie permettent d'obtenir la structure représentée à la figure 2 ainsi que le contact Schottky 105 sur la couche épitaxiée 114 et les contacts ohmiques 106 sur la couche épitaxiée 104. Une gravure 107 permet d'isoler la structure obtenue. . La prise de contact en face avant sur la couche tampon 104, fortement dopée et épitaxiée sous la couche active 114, remplace la prise de contact face arrière des dispositifs de l'art connu. Les couches épitaxiées sont plus dopées que les substrats disponibles dans le commerce, ce qui est un autre avantage . La figure 3 est une vue en coupe transversale d'une diode bipolaire, de type PIN, réalisée en appliquant le procédé selon l'invention. Le substrat SiCOI initial comprend un support 201 en Si ou en SiC supportant successivement une couche d'oxyde de silicium 202 et une couche mince reportée ou transférée 203 en SiC. Trois épitaxies de SiC successives ont été réalisées pour obtenir une première couche épitaxiée
204 dopée n+, une deuxième couche épitaxiée 214 dopée n" et une troisième couche épitaxiée 224 dopée p. Des niveaux de lithographie permettent d'obtenir la structure représentée à la figure 3 ainsi que le contact ohmique 205 sur la couche épitaxiée 224 et les contacts ohmiques 206 sur la couche épitaxiée 204.
La figure 4 est une vue en coupe transversale d'un transistor MESFET réalisé en appliquant le procédé selon l'invention. Le substrat SiCOI initial comprend un support 301 en Si ou en SiC supportant successivement une couche d'oxyde de silicium 302 et une couche mince reportée ou transférée 303 en SiC. Deux épitaxies de SiC successives ont été réalisées pour obtenir une première couche épitaxiée
304 dopée p" ou constituant une couche tampon semi- isolante et une deuxième couche épitaxiée 314 dopée n" . Deux zones de surface 305 et 306 de la deuxième couche épitaxiée ont été dopées n+ par implantation. Des contacts ohmiques 307 et 308 ont été réalisés sur les zones de surface 305 et 306 respectivement. Un contact Schottky 309 a été réalisé sur la deuxième couche épitaxiée 314, entre les zones de surface 305 et 306.
La figure 5 est une vue en coupe transversale d'un transistor MOSFET réalisé en appliquant le procédé selon l'invention. Le substrat SiCOI initial comprend un support 401 en Si ou en SiC supportant successivement une couche d'oxyde de silicium 402 et une couche mince reportée ou transférée 403 en SiC. Une épitaxie de SiC a été réalisée pour obtenir une couche épitaxiée 404 dopée p. Deux zones de surface 405 et 406 de la couche épitaxiée ont été dopées n+ par implantation. Des contacts ohmiques 407 et 408 ont été réalisés sur les zones de surface 405 et 406 respectivement. Entre les contacts ohmiques 407 et 408, une couche d'oxyde de silicium 410 a été créée jusqu'à chevaucher les zones de surface 405 et 406. Enfin, une grille 409, par exemple en polysilicium, a été déposée sur la couche d'oxyde de grille 410.
Plus généralement, l'invention s'applique à tout dispositif pour lequel la couche active obtenue par le transfert de type Smart-Cut sur un substrat de type isolant sur matériau ne présente pas une épaisseur ou des qualités électriques satisfaisantes.
La démonstration de l' épitaxie sur ce type de support permet d'extrapoler l'utilisation d'empilement SiC transféré (avec plaque support qui tient la température de l' épitaxie considérée) pour élaborer des substrats massifs en les utilisant comme germe de croissance pour les techniques de massif ou comme substrat d' épitaxie pour toute technique d' épitaxie à forte vitesse de croissance.
La démonstration de l' épitaxie de SiC 3C monocristallin sur un support autre que du silicium permet d'envisager l'utilisation de ce matériau pour les applications haute puissance et même hyperfréquence pour ce polytype particulier.

Claims

REVENDICATIONS
1. Procédé de fabrication d'un substrat composite du type SiCOI comprenant les étapes suivantes : fourniture d'un substrat initial comprenant un support (1) en Si ou en SiC supportant une couche (2) de Si02 sur laquelle est reportée une couche mince (3) de SiC,
- épitaxie de SiC (4) sur la couche mince
(3) de SiC, caractérisé en ce que 1 ' épitaxie est réalisée aux températures suivantes : - à partir de 1450°C pour obtenir une épitaxie (4) de polytype 6H ou 4H sur une couche mince reportée (3) de polytype 6H ou 4H respectivement, si le support (1) est en SiC, à partir de 1350°C pour obtenir une épitaxie (4) de polytype 3C sur une couche mince reportée (3) de polytype 3C, si le support (1) est en
Si ou en SiC, à partir de 1350°C pour obtenir une épitaxie (4) de polytype 6H ou 4H sur une couche mince reportée (3) de polytype 6H ou 4H respectivement, si le support (1) est en Si.
2. Procédé selon la revendication 1, caractérisé en ce qu'avant l'étape d' épitaxie, il est prévu une étape de préparation du substrat initial pour améliorer la qualité de surface de la couche mince reportée (3) de SiC.
3. Procédé selon la revendication 2, caractérisé en ce que l'étape de préparation consiste à soumettre la surface de la couche mince reportée (3) de SiC à une opération choisie parmi le polissage, la gravure et une attaque à l'hydrogène.
4. Procédé selon la revendication 1, caractérisé en ce que plusieurs couches de SiC sont successivement épitaxiées sur la couche mince de SiC.
5. Utilisation du substrat composite du type SiCOI obtenu par le procédé de fabrication selon l'une quelconque des revendications 1 à 4 à la réalisation de dispositifs semiconducteurs.
6. Dispositif semiconducteur réalisé sur un substrat composite du type SiCOI obtenu par le procédé de fabrication selon l'une quelconque des revendications 1 à 4.
EP03780258A 2002-09-03 2003-09-01 PROCEDE DE FABRICATION D' UN SUBSTRAT COMPOSITE DU TYPE SiCOI COMPRENANT UNE ETAPE D' EPITAXIE Withdrawn EP1547145A2 (fr)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR0210884A FR2844095B1 (fr) 2002-09-03 2002-09-03 Procede de fabrication d'un substrat composite du type sicoi comprenant une etape d'epitaxie
FR0210884 2002-09-03
PCT/FR2003/050044 WO2004027844A2 (fr) 2002-09-03 2003-09-01 PROCEDE DE FABRICATION D'UN SUBSTRAT COMPOSITE DU TYPE SiCOI COMPRENANT UNE ETAPE D'EPITAXIE

Publications (1)

Publication Number Publication Date
EP1547145A2 true EP1547145A2 (fr) 2005-06-29

Family

ID=31503071

Family Applications (1)

Application Number Title Priority Date Filing Date
EP03780258A Withdrawn EP1547145A2 (fr) 2002-09-03 2003-09-01 PROCEDE DE FABRICATION D' UN SUBSTRAT COMPOSITE DU TYPE SiCOI COMPRENANT UNE ETAPE D' EPITAXIE

Country Status (6)

Country Link
US (1) US20060125057A1 (fr)
EP (1) EP1547145A2 (fr)
JP (1) JP2005537678A (fr)
FR (1) FR2844095B1 (fr)
TW (1) TW200416878A (fr)
WO (1) WO2004027844A2 (fr)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7230274B2 (en) * 2004-03-01 2007-06-12 Cree, Inc Reduction of carrot defects in silicon carbide epitaxy
CA2584950A1 (fr) * 2006-04-26 2007-10-26 Kansai Paint Co., Ltd. Composition d'appret en poudre et methode pour former un film de revetement
US7696000B2 (en) * 2006-12-01 2010-04-13 International Business Machines Corporation Low defect Si:C layer with retrograde carbon profile
FR2977069B1 (fr) 2011-06-23 2014-02-07 Soitec Silicon On Insulator Procede de fabrication d'une structure semi-conductrice mettant en oeuvre un collage temporaire
JP2017055086A (ja) 2015-09-11 2017-03-16 昭和電工株式会社 ＳｉＣエピタキシャルウェハの製造方法及びＳｉＣエピタキシャルウェハの製造装置
JP6723416B2 (ja) * 2019-06-28 2020-07-15 昭和電工株式会社 ＳｉＣエピタキシャルウェハの製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63103893A (ja) * 1986-10-20 1988-05-09 Sanyo Electric Co Ltd ６Ｈ−ＳｉＣ基板の製造方法
JPH01220458A (ja) * 1988-02-29 1989-09-04 Fujitsu Ltd 半導体装置
JPH06188163A (ja) * 1992-12-21 1994-07-08 Toyota Central Res & Dev Lab Inc 半導体装置作製用ＳｉＣ単結晶基板とその製造方法
US5840221A (en) * 1996-12-02 1998-11-24 Saint-Gobain/Norton Industrial Ceramics Corporation Process for making silicon carbide reinforced silicon carbide composite
US5880491A (en) * 1997-01-31 1999-03-09 The United States Of America As Represented By The Secretary Of The Air Force SiC/111-V-nitride heterostructures on SiC/SiO2 /Si for optoelectronic devices
JP3719323B2 (ja) * 1997-03-05 2005-11-24 株式会社デンソー 炭化珪素半導体装置
JPH10261615A (ja) * 1997-03-17 1998-09-29 Fuji Electric Co Ltd ＳｉＣ半導体の表面モホロジー制御方法およびＳｉＣ半導体薄膜の成長方法
JPH10279376A (ja) * 1997-03-31 1998-10-20 Toyo Tanso Kk 炭素−炭化ケイ素複合材料を用いた連続鋳造用部材
FR2774214B1 (fr) * 1998-01-28 2002-02-08 Commissariat Energie Atomique PROCEDE DE REALISATION D'UNE STRUCTURE DE TYPE SEMI-CONDUCTEUR SUR ISOLANT ET EN PARTICULIER SiCOI
US6328796B1 (en) * 1999-02-01 2001-12-11 The United States Of America As Represented By The Secretary Of The Navy Single-crystal material on non-single-crystalline substrate
JP2000223683A (ja) * 1999-02-02 2000-08-11 Canon Inc 複合部材及びその分離方法、貼り合わせ基板及びその分離方法、移設層の移設方法、並びにｓｏｉ基板の製造方法
DE69930266T2 (de) * 1999-07-30 2006-11-30 Nissin Electric Co., Ltd. Material zum ziehen von sic-einkristallen und verfahren zur herstellung von sic-einkristallen
FR2817395B1 (fr) * 2000-11-27 2003-10-31 Soitec Silicon On Insulator Procede de fabrication d'un substrat notamment pour l'optique, l'electronique ou l'optoelectronique et substrat obtenu par ce procede
JP2002220299A (ja) * 2001-01-19 2002-08-09 Hoya Corp 単結晶ＳｉＣ及びその製造方法、ＳｉＣ半導体装置並びにＳｉＣ複合材料

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See references of WO2004027844A2 *

Also Published As

Publication number Publication date
WO2004027844A2 (fr) 2004-04-01
WO2004027844A3 (fr) 2004-05-21
FR2844095A1 (fr) 2004-03-05
JP2005537678A (ja) 2005-12-08
FR2844095B1 (fr) 2005-01-28
US20060125057A1 (en) 2006-06-15
TW200416878A (en) 2004-09-01

Similar Documents

Publication Publication Date Title
JP6650463B2 (ja) 電荷トラップ層を備えた高抵抗率の半導体・オン・インシュレーターウェハーの製造方法
EP0996150B1 (fr) Procédé de réalisation de composants passifs et actifs sur un même substrat isolant
JP7275172B2 (ja) 優れた性能、安定性および製造性を有する無線周波数シリコン・オン・インシュレータ・ウエハ・プラットフォーム
EP3127142A1 (fr) Procédé de fabrication d'une plaque de semi-conducteur adaptée pour la fabrication d'un substrat soi, et plaque de substrat soi ainsi obtenue
EP2332171B1 (fr) Procede de fabrication d'une structure semi-conductrice plan de masse enterre
EP1332517B1 (fr) Procede de revelation de defauts cristallins et/ou de champs de contraintes a l'interface d'adhesion moleculaire de deux materiaux solides
EP1547145A2 (fr) PROCEDE DE FABRICATION D' UN SUBSTRAT COMPOSITE DU TYPE SiCOI COMPRENANT UNE ETAPE D' EPITAXIE
JPWO2020014007A5 (fr)
FR3068506A1 (fr) Procede pour preparer un support pour une structure semi-conductrice
JPWO2020014441A5 (fr)
FR3118828A1 (fr) Procédé de collage direct de substrats
EP0901158B1 (fr) Circuit intégré de puissance, procédé de fabrication d'un tel circuit et convertisseur incluant un tel circuit
WO2024088942A1 (fr) Procédé de fabrication d'un empilement semiconducteur hautement résistif et empilement associé
EP4235749A1 (fr) Procédé de collage par activation de surface par bombardement d'ions ou d'atomes d'une première surface d'un premier substrat à une deuxième surface d'un deuxième substrat
JPH09328333A (ja) 絶縁体上半導体構造およびその製造方法

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 20050211

AK Designated contracting states

Kind code of ref document: A2

Designated state(s): AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LI LU MC NL PT RO SE SI SK TR

RAP1 Party data changed (applicant data changed or rights of an application transferred)

Owner name: S.O.I.TEC SILICON ON INSULATOR TECHNOLOGIES

Owner name: COMMISSARIAT A L'ENERGIE ATOMIQUE

17Q First examination report despatched

Effective date: 20090709

RAP1 Party data changed (applicant data changed or rights of an application transferred)

Owner name: S.O.I.TEC SILICON ON INSULATOR TECHNOLOGIES

Owner name: COMMISSARIAT A L'ENERGIE ATOMIQUE ET AUX ENERGIES

RAP1 Party data changed (applicant data changed or rights of an application transferred)

Owner name: SOITEC

Owner name: COMMISSARIAT A L'ENERGIE ATOMIQUE ET AUX ENERGIES

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION IS DEEMED TO BE WITHDRAWN

18D Application deemed to be withdrawn

Effective date: 20120403