JP2005531146A - Nromメモリセル、メモリアレイ、関連デバイス及び方法 - Google Patents
Nromメモリセル、メモリアレイ、関連デバイス及び方法 Download PDFInfo
- Publication number
- JP2005531146A JP2005531146A JP2004515933A JP2004515933A JP2005531146A JP 2005531146 A JP2005531146 A JP 2005531146A JP 2004515933 A JP2004515933 A JP 2004515933A JP 2004515933 A JP2004515933 A JP 2004515933A JP 2005531146 A JP2005531146 A JP 2005531146A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- source
- array
- region
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000015654 memory Effects 0.000 title claims abstract description 159
- 238000000034 method Methods 0.000 title claims description 93
- 239000012212 insulator Substances 0.000 claims abstract description 107
- 230000006386 memory function Effects 0.000 claims abstract description 32
- 230000002829 reductive effect Effects 0.000 claims abstract description 14
- 239000000758 substrate Substances 0.000 claims description 48
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 40
- 239000010410 layer Substances 0.000 claims description 40
- 229910052710 silicon Inorganic materials 0.000 claims description 32
- 239000010703 silicon Substances 0.000 claims description 32
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 30
- 238000007667 floating Methods 0.000 claims description 29
- 239000004065 semiconductor Substances 0.000 claims description 24
- 230000002441 reversible effect Effects 0.000 claims description 17
- 239000002131 composite material Substances 0.000 claims description 16
- 239000002784 hot electron Substances 0.000 claims description 16
- 238000002347 injection Methods 0.000 claims description 15
- 239000007924 injection Substances 0.000 claims description 15
- 235000012239 silicon dioxide Nutrition 0.000 claims description 15
- 239000000377 silicon dioxide Substances 0.000 claims description 15
- 239000002800 charge carrier Substances 0.000 claims description 13
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 12
- 230000008859 change Effects 0.000 claims description 12
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 12
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 11
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 11
- 238000012545 processing Methods 0.000 claims description 10
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 10
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 8
- 230000005540 biological transmission Effects 0.000 claims description 7
- 230000008878 coupling Effects 0.000 claims description 7
- 238000010168 coupling process Methods 0.000 claims description 7
- 238000005859 coupling reaction Methods 0.000 claims description 7
- 239000000463 material Substances 0.000 claims description 7
- 229920005591 polysilicon Polymers 0.000 claims description 7
- 238000009279 wet oxidation reaction Methods 0.000 claims description 7
- 230000005669 field effect Effects 0.000 claims description 6
- 238000004519 manufacturing process Methods 0.000 claims description 6
- 229910044991 metal oxide Inorganic materials 0.000 claims description 6
- 150000004706 metal oxides Chemical class 0.000 claims description 6
- 229910018072 Al 2 O 3 Inorganic materials 0.000 claims description 5
- 230000036961 partial effect Effects 0.000 claims description 5
- 238000003860 storage Methods 0.000 claims description 5
- 239000010936 titanium Substances 0.000 claims description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 2
- 230000006870 function Effects 0.000 claims description 2
- 239000005543 nano-size silicon particle Substances 0.000 claims description 2
- 239000002105 nanoparticle Substances 0.000 claims description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 2
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 2
- 239000002356 single layer Substances 0.000 claims description 2
- 229910052715 tantalum Inorganic materials 0.000 claims description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 2
- 229910052719 titanium Inorganic materials 0.000 claims description 2
- 238000009413 insulation Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 12
- 238000005516 engineering process Methods 0.000 description 10
- 239000000969 carrier Substances 0.000 description 7
- 238000013500 data storage Methods 0.000 description 6
- 150000004767 nitrides Chemical class 0.000 description 6
- 230000008569 process Effects 0.000 description 6
- 238000003491 array Methods 0.000 description 5
- 238000009825 accumulation Methods 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 3
- 238000012937 correction Methods 0.000 description 3
- 238000006731 degradation reaction Methods 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 235000012431 wafers Nutrition 0.000 description 3
- 239000008186 active pharmaceutical agent Substances 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 102100037807 GATOR complex protein MIOS Human genes 0.000 description 1
- 101000950705 Homo sapiens GATOR complex protein MIOS Proteins 0.000 description 1
- 101150022794 IDS2 gene Proteins 0.000 description 1
- 101100491259 Oryza sativa subsp. japonica AP2-2 gene Proteins 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000001364 causal effect Effects 0.000 description 1
- 238000012512 characterization method Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000005516 deep trap Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000001803 electron scattering Methods 0.000 description 1
- 238000010893 electron trap Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000004886 process control Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
- H01L29/7926—Vertical transistors, i.e. transistors having source and drain not in the same horizontal plane
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5692—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency read-only digital stores using storage elements with more than two stable states
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0466—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS]
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0466—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS]
- G11C16/0475—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS] comprising two or more independent storage sites which store independent data
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
- H01L29/7889—Vertical transistors, i.e. transistors having source and drain not in the same horizontal plane
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
- H01L29/7923—Programmable transistors with more than two possible different levels of programmation
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B20/00—Read-only memory [ROM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
- H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
- H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
- H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
- H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
Description
Claims (112)
- 1F2当り少なくとも1ビットを記憶するよう構成されたメモリセルのアレイを作製する方法であって、
半導体基板に第1の領域をドープによって形成し、
基板を刻設して、実質的に縦型のエッジ表面を有するエッジのアレイを設け、一対の前記エッジ表面は、互いに対向すると共に、前記エッジのアレイのピッチの半分に等しい距離で離間するものとし、
前記一対のエッジ表面間に第2の領域をドープによって形成し、
それぞれ電子メモリ機能を与える各々の構造を、エッジ表面の少なくとも幾つかの各々の上に配置し、
第1及び第2の領域に対して電気的コンタクトを設けることを特徴とする方法。 - 請求項1記載の方法において、
配置するに際し、前記エッジ表面の少なくとも幾つかの各々の上にONO構造を形成し、前記ONO構造の上に各々のゲートを形成することを特徴とする方法。 - 請求項1記載の方法において、
配置するに際し、前記エッジ表面の少なくとも幾つかの各々の上にONO構造を形成し、前記ONO構造の上に各々のゲートを形成し、
前記ONO構造を形成するに際し、
前記エッジ表面のシリコンから二酸化シリコンを成長させ、
前記二酸化シリコンの上に窒化シリコンを形成し、
前記窒化シリコンの上に二酸化シリコンを形成することを特徴とする方法。 - 請求項1記載の方法において、
配置するに際し、前記エッジ表面の各々の上にそれぞれポリシリコンゲートを形成することを特徴とする方法。 - 請求項1記載の方法において、
配置するに際し、
前記エッジ表面の上に第1のゲート誘電体を形成し、
第1のゲート誘電体の上にフローティングゲートを形成し、
前記フローティングゲートの上に第2のゲート誘電体を形成し、
第2のゲート誘電体の上に制御ゲートを形成することを特徴とする方法。 - 請求項1記載の方法において、
配置するに際し、それぞれゲート当り1ビットを超えて記憶するよう構成されたゲートからなる構造を配置することを特徴とする方法。 - 請求項1記載の方法において、
配置するに際し、
前記エッジ表面の上に第1のゲート誘電体を形成し、
前記第1のゲート誘電体の上にフローティングゲートを形成し、
前記フローティングゲートの上に第2のゲート誘電体を形成し、
前記第2のゲート誘電体の上に制御ゲートを形成し、
前記フローティングゲートは、フローティングゲート当り1ビットを超えて記憶することを特徴とする方法。 - 請求項1記載の方法において、
配置するに際し、
前記エッジ表面の少なくとも幾つかの上にONO構造を形成し、
前記ONO構造の上にそれぞれゲートを形成し、
前記電子メモリの機能を与える前記構造は、ゲート当り1ビットを超えて記憶することを特徴とする方法。 - 請求項1記載の方法において、
半導体基板はシリコンからなることを特徴とする方法。 - 1F2当り少なくとも1ビットを記憶するよう構成されたメモリセルのアレイを作製する方法であって、
アレイの最小ピッチの半分に等しい距離で離間した電子メモリ機能を与える非横型の構造を配置し、
前記非横型の構造を含むメモリセルに対して電気的コンタクトを設けることを特徴とする方法。 - 請求項10記載の方法において、
基板を刻設して、実質的に縦型のエッジ表面のアレイを設け、一対の前記エッジ表面は互いに対向すると共に、前記エッジのアレイの最小ピッチの半分に等しい距離で離間するものとし、
前記一対のエッジ表面間に第2の領域をドープによって形成することをさらに含み、
配置するに際し、実質的に縦型のエッジ表面の上に非横型の構造を配置し、
電気的コンタクトを設けるに際し、第1及び第2の領域に対して、並びに非横型の構造に対して電気的コンタクトを設けることを特徴とする方法。 - 請求項11記載の方法において、
実質的に前記縦型のエッジ表面の上に前記非横型の構造を配置するに際し、
前記エッジ表面の少なくとも幾つかの上にONO構造を形成し、
前記ONO構造の上にそれぞれゲートを形成し、
前記電子メモリ機能を与える構造は、ゲート当り1ビットを超えて記憶することを特徴とする方法。 - 請求項11記載の方法において、
実質的に前記縦型のエッジ表面の上に前記非横型の構造を配置するに際し、
前記エッジ表面の少なくとも幾つかの上にONO構造を形成し、
前記ONO構造の上にそれぞれゲートを形成することを特徴とする方法。 - 請求項10記載の方法において、
前記電子メモリ機能を与える前記構造は、ゲート当り1ビットを超えて記憶するよう構成することを特徴とする方法。 - 請求項11記載の方法において、
非横型の構造を配置するに際し、
前記エッジ表面の上に第1のゲート誘電体を形成し、
前記第1のゲート誘電体の上にフローティングゲートを形成し、
前記フローティングゲートの上に第2のゲート誘電体を形成し、
前記第2のゲート誘電体の上に制御ゲートを形成し、
前記フローティングゲートは、フローティングゲート当り1ビットを超えて記憶することを特徴とする方法。 - 請求項11記載の方法において、
実質的に前記縦型のエッジ表面の上に前記非横型の構造を配置するに際し、
前記エッジ表面の上に第1のゲート誘電体を形成し、
前記第1のゲート誘電体の上にフローティングゲートを形成し、
前記フローティングゲートの上に第2のゲート誘電体を形成し、
前記第2のゲート誘電体の上に制御ゲートを形成することを特徴とする方法。 - 請求項11記載の方法において、
配置するに際し、前記エッジ表面の上にそれぞれポリシリコンゲートを形成することを特徴とする方法。 - 請求項10記載の方法において、
配置するに際し、それぞれポリシリコンゲートを形成することを特徴とする方法。 - 請求項10記載の方法において、
配置するに際し、正孔を記憶することによって電子メモリ機能を与えるように構成された構造を配置することを特徴とする方法。 - 請求項10記載の方法において、
非横型の構造を配置するに際し、実質的に縦型の構造を配置することを特徴とする方法。 - 1F2当り少なくとも1ビットを記憶するよう構成されたメモリセルのアレイを作製する方法であって、
アレイの最小ピッチの半分に等しい距離で離間した電子メモリ機能を与える非横型の構造を配置し、
前記非横型の構造を含むメモリセルに対して電気的コンタクトを設け、
前記電子メモリ機能を与える前記構造は、ゲート当り1ビットを超えて記憶することを特徴とする方法。 - 請求項21記載の方法において、
非横型の構造を配置するに際し、実質的に縦型の構造を配置することを特徴とする方法。 - 1F2当り少なくとも1ビットを記憶するよう構成されたメモリセルのアレイであって、
デコーディング回路の各々の行及び列にそれぞれ結合した行及び列に配置されたメモリセルとを有し、
各メモリセルは、
半導体基板の表面上に形成された第1のドープ領域と、
実質的に縦型のエッジ表面のアレイを与えるよう基板内に形成された刻設体のアレイであって、一対の前記エッジ表面は互いに対向すると共に、前記エッジ表面のアレイのピッチの半分に等しい距離で離間したアレイと、
前記一対のエッジ表面の間に形成された第2のドープ領域と、
前記エッジ表面の少なくとも幾つかの各々の上に配置されたそれぞれ電子メモリ機能を与える各々の構造と、
第1及び第2の領域に対する、並びに電子メモリ機能を与える構造に対する電気的コンタクトとを有することを特徴とするメモリセルのアレイ。 - 請求項23記載のアレイにおいて、
電子メモリ機能を与える前記構造は、それぞれ
前記エッジ表面の少なくとも幾つかの各々の上に形成されたONO構造と、
前記ONO構造の上に形成された各々のゲートとを有することを特徴とするアレイ。 - 請求項23記載のアレイにおいて、
電子メモリ機能を与える前記構造は、それぞれ
前記エッジ表面の少なくとも幾つかの各々の上にそれぞれ形成されたONO構造と、
前記ONO構造の上に形成された各々のゲートとを有し、
前記ONO構造は、
前記エッジ表面のシリコンから成長した二酸化シリコンと、
前記二酸化シリコンの上に形成された窒化シリコンと、
前記窒化シリコンの上に形成された二酸化シリコンとを有するることを特徴とするアレイ。 - 請求項23記載のアレイにおいて、
電子メモリ機能を与える前記構造は、それぞれ前記表面エッジの各々の上に形成された各々のポリシリコンゲートを有することを特徴とするアレイ。 - 請求項23記載のアレイにおいて、
電子メモリ機能を与える前記構造は、それぞれ
前記エッジ表面の上に形成された第1のゲート誘電体と、
前記第1のゲート誘電体の上に形成されたフローティングゲートと、
前記フローティングゲートの上に形成された第2のゲート誘電体と、
前記第2のゲート誘電体の上に形成された制御ゲートとを有することを特徴とするアレイ。 - 請求項23記載のアレイにおいて、
電子メモリ機能を与える前記構造は、それぞれゲート当り1ビットを超えて記憶するよう構成された構造を有することを特徴とするアレイ。 - 請求項23記載のアレイにおいて、
電子メモリ機能を与える前記構造は、それぞれ
前記エッジ表面の上に形成された第1のゲート誘電体と、
前記第1のゲート誘電体の上に形成されたフローティングゲートと、
前記フローティングゲートの上に形成された第2のゲート誘電体と、
前記第2のゲート誘電体の上に形成された制御ゲートとを有し、
フローティングゲート当り1ビットを超えて記憶することを特徴とするアレイ。 - 請求項23記載のアレイにおいて、
電子メモリ機能を与える前記構造は、それぞれ
前記エッジ表面の少なくとも幾つかの上に形成されたONO構造と、
前記ONO構造の上に形成された各々のゲートとを有し、
前記電子メモリ機能を与える前記構造は、ゲート当り1ビットを超えて記憶することを特徴とするアレイ。 - 請求項23記載のアレイにおいて、
前記半導体基板はシリコンからなることを特徴とするアレイ。 - 1F2当り少なくとも1ビットを記憶するよう構成されたメモリセルのアレイであって、
デコーディング回路の各々の行及び列にそれぞれ結合した行及び列に配置されたメモリセルを有し
各メモリセルは、
アレイの最小ピッチの半分に等しい距離で離間した電子メモリ機能を与える実質的に縦型の構造と、
前記実質的に縦型の構造を含むメモリセルに対する電気的コンタクトとを有することを特徴とするメモリセルのアレイ。 - 請求項32記載のアレイにおいて、
実質的に縦型のエッジ表面のアレイを与える前記基板内の刻設体であって、一対の前記エッジ表面は互いに対向すると共に、前記エッジ表面のアレイの最小ピッチの半分に等しい距離で離間した刻設体と、
前記一対のエッジ表面間に形成された第2のドープ領域とをさらに含み、
前記実質的に縦型の構造は、前記実質的に縦型のエッジ表面の上に形成され、
前記電気的コンタクトは、前記第1及び第2の領域に対する電気的コンタクトと前記実質的に縦型の構造に対する電気的コンタクトとを含むことを特徴とするアレイ。 - 請求項33記載のアレイにおいて、
前記実質的に縦型のエッジ表面の上の前記実質的に縦型の構造は、
前記エッジ表面の少なくとも幾つかの上に形成されたONO構造と、
前記ONO構造の上に形成された各々のゲートとを有し、
前記電子メモリ機能を与える構造は、ゲート当り1ビットを超えて記憶することを特徴とするアレイ。 - 請求項33記載のアレイにおいて、
前記実質的に縦型のエッジ表面の上に配置された前記実質的に縦型の構造は、
前記エッジ表面の少なくとも幾つかの上に形成されたONO構造と、
前記ONO構造の上に形成された各々のゲートとを有することを特徴とするアレイ。 - 請求項32記載のアレイにおいて、
前記電子メモリ機能を与える構造は、ゲート当り1ビットを超えて記憶するよう構成されていることを特徴とするアレイ。 - 請求項33記載のアレイにおいて、
実質的に縦型の構造は、それぞれ
前記エッジ表面の上に形成された第1のゲート誘電体と、
前記第1のゲート誘電体の上に形成されたフローティングゲートと、
前記フローティングゲートの上に形成された第2のゲート誘電体と、
前記第2のゲート誘電体の上に形成された制御ゲートとを有し、
フローティングゲート当り1ビットを超えて記憶することを特徴とするアレイ。 - 請求項33記載のアレイにおいて、
前記実質的に縦型のエッジ表面の上の実質的に縦型の構造は、それぞれ
前記表面エッジの上に形成された第1のゲート誘電体と、
前記第1のゲート誘電体の上に形成されたフローティングゲートと、
前記フローティングゲートの上に形成された第2のゲート誘電体と、
前記第2のゲート誘電体の上に形成された制御ゲートとを有することを特徴とするアレイ。 - 請求項33記載のアレイにおいて、
前記実質的に縦型の構造は、それぞれ前記エッジ表面の上に形成された各々のポリシリコンゲートを含むことを特徴とするアレイ。 - 請求項32記載のアレイにおいて、
前記実質的に縦型の構造は、各々のポリシリコンゲートを有することを特徴とするアレイ。 - 請求項32記載のアレイにおいて、
前記実質的に縦型の構造は、正孔を記憶することによって電子メモリ機能を与えることを特徴とするアレイ。 - 1F2当り少なくとも1ビットを記憶するよう構成されたメモリセルのアレイであって、
アレイの最小ピッチの半分に等しい距離で離間した電子メモリ機能を与える実質的に縦型の構造と、
前記実質的に縦型の構造を含むメモリセルに対する電気的コンタクトとを有し、
前記構造は、ゲート当り1ビットを超えて記憶する前記電子メモリ機能を与えることを特徴とするメモリセルのアレイ。 - F2当り少なくとも1ビットを記憶するよう構成されたメモリセルのアレイにおいてメモリセルをプログラムする方法であって、
第1の電極を第1の電位に結合させ、
第2の電極を第2の電位に結合させ、
複数の実質的に縦型の構造の1つに隣接して形成されたゲートに第3の電極を結合させ、
1つの前記実質的に縦型の構造に電荷担体を蓄積し、
前記第1の電極は、半導体基板の表面上に配置された第1のドープ領域及び前記基板表面に形成された複数のトレンチの1つの底面上に配置された第2のドープ領域の一方に結合され、
前記第2の電極は、第1及び第2のドープ領域の他方に結合され、
前記実質的に縦型の構造は、それぞれ電子メモリ機能を与えると共に、第1及び第2のドープ領域の間で複数のトレンチの対向する側壁上のアレイの最小ピッチの半分に等しい距離で離間され、
前記電子メモリ機能を与える構造は、ゲート当り1ビットを超えて記憶することを特徴とする方法。 - 請求項43記載の方法において、
前記実質的に縦型の構造はONO構造を有し、前記電荷担体は電子からなり、前記電荷担体は、第1及び第2のドープ領域の一方又は他方に隣接して配置される前記ONO構造のエッジに蓄積されることを特徴とする方法。 - 請求項43記載の方法において、
前記実質的に縦型の構造はONO構造を有し、前記電荷担体は電子からなり、前記ONO構造は、第1及び第2のドープ領域に隣接して配置された前記ONO構造の少なくとも1つのエッジに電荷を蓄積可能なように構成されることを特徴とする方法。 - 請求項43記載の方法において、
前記ONO構造に蓄積された電荷担体を移動させるのに有効な条件を前記ONO構造に施すことをさらに含むことを特徴とする方法。 - 請求項43記載の方法において、
1つの実質的に縦型の構造に電荷担体を蓄積するに際し、前記1つの実質的に縦型の構造における第1の物理的位置に電荷担体を蓄積することを含み、さらに第1及び第2の電位を逆転させ、前記1つの実質的に縦型の構造内の第2の物理的位置に電荷担体を蓄積することを含むことを特徴とする方法。 - 1F2当り少なくとも1ビットを記憶するよう構成されたメモリセルのアレイであって、
デコーディング回路の各々の行及び列にそれぞれ結合した行及び列に配置されたメモリセルを有し、
各メモリセルは、
アレイの最小ピッチの半分に等しい距離により離間した電子メモリ機能を与える離間した構造と、
前記離間した構造を含むメモリセルに対する電気的コンタクトとを有することを特徴とするメモリセルのアレイ。 - 請求項48記載のアレイにおいて、
前記離間した構造は、実質的に縦型の構造を有することを特徴とするアレイ。 - 請求項49記載のアレイにおいて、
実質的に縦型のエッジ表面のアレイを与える基板内の刻設体と、
前記一対のエッジ表面間に形成された第2のドープ領域とをさらに含み、
前記一対のエッジ表面は互いに対向すると共に、前記エッジ表面のアレイの最小ピッチの半分に等しい距離で離間され、
前記実質的に縦型の構造は、前記実質的に縦型のエッジ表面の上に形成され、
前記電気的コンタクトは、前記第1及び第2の領域に対する電気的コンタクトと前記実質的に縦型の構造に対する電気的コンタクトとを含むことを特徴とするアレイ。 - 請求項50記載のアレイにおいて、
前記実質的に縦型のエッジ表面の上の前記実質的に縦型の構造は、それぞれ
少なくとも幾つかの前記エッジ表面の上に形成されたONO構造と、
前記ONO構造の上に形成された各々のゲートとを有し、
前記電子メモリ機能を与える構造は、ゲート当り1ビットを超えて記憶することを特徴とするアレイ。 - 縦型の多重状態セルであって、
基板から外方に延在し、第1のソース/ドレイン領域と、第2のソース/ドレイン領域と、前記第1及び第2のソース/ドレイン領域間のチャネル領域と、ゲート絶縁物によって前記チャネル領域から離間したゲートとを有する縦型の金属酸化物半導体電界効果トランジスタ(MOSFET)と、
前記縦型のMOSFETに隣接したトレンチに形成され、前記第1のソース/ドレイン領域に結合されたソース線と、
前記第2のソース/ドレイン領域に結合された伝送線とを有し、
前記MOSFETは、前記第1のソース/ドレイン領域に隣接した前記ゲート絶縁物にトラップされた多数の電荷レベルの1つを有するプログラムされたMOSFETであり、前記チャネル領域が第1のしきい値電圧領域(Vt1)と第2のしきい値電圧領域(Vt2)とを有し、低減されたドレインソース電流で動作することを特徴とする縦型の多重状態セル。 - 請求項52記載の多重状態セルにおいて、
前記MOSFETの前記第1のソース/ドレイン領域はソース領域を含み、前記MOSFETの前記第2のソース/ドレイン領域はドレイン領域を含むことを特徴とする多重状態セル。 - 請求項52記載の多重状態セルにおいて、
前記伝送線はビット線を含むことを特徴とする多重状態セル。 - 請求項52記載の多重状態セルにおいて、
前記第1のソース/ドレイン領域に隣接した前記ゲート絶縁物にトラップされた前記多数の電荷レベルは、トラップされた電子電荷を含むことを特徴とする多重状態セル。 - 請求項52記載の多重状態セルにおいて、
前記チャネルにおける前記第2のしきい値電圧領域(Vt2)は、前記第1のソース/ドレイン領域に隣接し、前記チャネルにおける前記第1のしきい値電圧領域(Vt1)は、前記第2のソース/ドレイン領域に隣接することを特徴とする多重状態セル。 - 請求項56記載の多重状態セルにおいて、
前記Vt2は前記Vt1より高いしきい値電圧を有することを特徴とする多重状態セル。 - 請求項52記載の多重状態セルにおいて、
前記ゲート絶縁物は、約10ナノメータ(nm)の厚さを有することを特徴とする多重状態セル。 - 請求項58記載の多重状態セルにおいて、
前記ゲート絶縁物は、湿式酸化によって形成された二酸化シリコン(SiO2)、酸窒化シリコン(SON)、シリコンリッチ酸化物(SRO)、及び酸化アルミニウム(Al2O3)よりなる群から選択されるゲート絶縁物を含むことを特徴とする多重状態セル。 - 縦型の多重状態セルであって、
基板から外方に延在し、ソース領域と、ドレイン領域と、前記ソース領域と前記ドレイン領域間のチャネル領域と、ゲート絶縁物によって前記チャネル領域から離間したゲートとを有する縦型の金属酸化物半導体電界効果トランジスタ(MOSFET)と、
ゲートに結合したワード線と、
前記縦型のMOSFETに隣接したトレンチ内に形成され、前記ソース領域に結合されたソース線と、
前記ドレイン領域に結合されたビット線とを有し、
前記MOSFETは、前記ソース領域に隣接した前記ゲート絶縁物にトラップされた多数の電荷レベルを有するプログラムされたMOSFETであり、前記チャネル領域が前記ドレイン領域に隣接する第1のしきい値電圧領域(Vt1)と前記ソース領域に隣接する第2のしきい値電圧領域(Vt2)とを有し、Vt2がVt1より高いしきい値電圧を有することを特徴とする縦型の多重状態セル。 - 請求項60記載の多重状態セルにおいて、
前記ゲート絶縁物は、約10ナノメータ(nm)の厚さを有することを特徴とする多重状態セル。 - 請求項61記載の多重状態セルにおいて、
前記ゲート絶縁物は、シリコンリッチの酸化アルミニウム絶縁物、シリコンのナノ粒子の含有物を有するシリコンリッチの酸化物、シリコン炭化物のナノ粒子の含有物を有する酸化シリコン絶縁物、及びシリコンオキシカーバイド絶縁物よりなる群から選択されるゲート絶縁物を含むことを特徴とする多重状態セル。 - 請求項60記載の多重状態セルにおいて、
前記ゲート絶縁物は複合層を含むことを特徴とする多重状態セル。 - 請求項63記載の多重状態セルにおいて、
前記複合層は、酸化物−酸化アルミニウム(Al2O3)−酸化物複合層、及び酸化物−シリコンオキシカーバイド−酸化物複合層よりなる群から選択される複合層を含むことを特徴とする多重状態セル。 - 請求項63記載の多重状態セルにおいて、
前記複合層は、シリコン(Si)、チタン(Ti)、及びタンタル(Ta)よりなる群から選択される2以上の材料の非化学量論的単一層又は複合層を含むことを特徴とする多重状態セル。 - 請求項60記載の多重状態セルにおいて、
前記ゲート絶縁物は、酸化物−窒化物−酸化物(ONO)の多層膜を含むことを特徴とする多重状態セル。 - メモリアレイであって、
基板から延在すると共にトレンチによって離間し、それぞれ、第1のソース/ドレイン領域と、第2のソース/ドレイン領域と、前記第1及び第2のソース/ドレイン領域間のチャネル領域と、ゲート絶縁物によって前記チャネル領域から離間したゲートとを含む縦型の多重状態セルと、
前記メモリアレイの行に沿ってそれぞれの多重状態セルの前記第2のソース/ドレイン領域に結合された多数のビット線と、
前記メモリアレイの列に沿ってそれぞれの多重状態セルの前記ゲートに結合された多数のワード線と、
基板から延在する前記多数の縦型の多重状態セル間のトレンチにおいて行に沿ってそれぞれの縦型の多重状態セルの前記第1のソース/ドレイン領域に結合された多数のソース線と、
少なくとも1つの多重状態セルは、前記第1のソース/ドレイン領域に隣接した前記ゲート絶縁物にトラップされた多数の電荷レベルの1つを有するプログラムされたMOSFETであり、前記チャネル領域が第1のしきい値電圧領域(Vt1)と第2のしきい値電圧領域(Vt2)とを有し、低減されたドレインソース電流で動作することを特徴とするメモリアレイ。 - 請求項67記載のメモリアレイにおいて、
前記ゲート絶縁物にトラップされる多数の電荷レベルの1つは、約10電子の前記ソースに隣接する電荷を含むことを特徴とするメモリアレイ。 - 請求項67記載のメモリアレイにおいて、
前記MOSFETの前記第1のソース/ドレイン領域はソース領域を含み、前記MOSFETの前記第2のソース/ドレイン領域はドレイン領域を含むことを特徴とするメモリアレイ。 - 請求項67記載のメモリアレイにおいて、
前記チャネルにおける前記第2のしきい値電圧領域(Vt2)は前記第1のソース/ドレイン領域に隣接し、前記チャネルにおける前記第1のしきい値電圧領域(Vt1)は第2のソース/ドレイン領域に隣接し、Vt2はVt1より高いしきい値電圧を有することを特徴とするメモリアレイ。 - 請求項67記載のメモリアレイにおいて、
それぞれの多重状態セルの前記ゲート絶縁物は、約10ナノメータ(nm)の厚さを有することを特徴とするメモリアレイ。 - 請求項71記載のメモリアレイにおいて、
前記ゲート絶縁物は、湿式酸化によって形成された二酸化シリコン(SiO2)、酸窒化シリコン(SON)、及びシリコンリッチ酸化アルミニウムよりなる群から選択されるゲート絶縁物を含むことを特徴とするメモリアレイ。 - 請求項71記載のメモリアレイにおいて、
基板から延在する前記多数の縦型の多重状態セルは、1.0リソグラフィック加工寸法の面積(1F2)より遥かに小さい大きさを有するトランジスタとして動作することを特徴とするメモリアレイ。 - メモリアレイであって、
基板から外方に延在すると共に多数のトレンチによって離間した行及び列で形成された多数の縦型のピラーであって、それぞれ、第1のソース/ドレイン領域と、第2のソース/ドレイン領域と、前記第1及び第2のソース/ドレイン領域間のチャネル領域と、ピラーの行に沿ったトレンチ内のゲート絶縁物によって前記チャネル領域から離間したゲートとを備えるトランジスタとして働き、ピラーの列に沿って隣接するピラーが、トレンチの一方の側で多重状態セルとして動作するトランジスタと、前記トレンチの他方の側でプログラムされた導通状態を有する参照セルとして動作するトランジスタとを含む多数の縦型のピラーと、
前記メモリアレイの行に沿って各トランジスタの前記第2のソース/ドレイン領域に結合された多数のビット線と、
前記メモリアレイの列に沿って各トランジスタのゲートと結合された多数のワード線と、
ピラーの行の間で前記トレンチの底部に形成されると共に、ピラーの行に沿って各トランジスタの前記第1のソース/ドレイン領域に結合された多数のソース線とを有し、
ピラーに隣接する列において前記ピラーの列に沿う各トランジスタの第1のソース/ドレイン領域は、共有されたトレンチにおいてソース線と結合され、
多重状態セルトランジスタと参照セルトランジスタとが共通のソース線を共有し、
少なくとも1つの多重状態セルトランジスタは、前記第1のソース/ドレイン領域に隣接した前記ゲート絶縁物にトラップされた多数の電荷レベルの1つを有するプログラムされたMOSFETであり、前記トランジスタの前記チャネル領域は、第1のしきい値電圧領域(Vt1)と第2のしきい値電圧領域(Vt2)とを有し、前記プログラムされたMOSFETは、低減されたドレインソース電流で動作することを特徴とするメモリアレイ。 - 請求項74記載のメモリアレイにおいて、
ピラーの行の間でトレンチの底部に形成された多数のソース線は、前記トレンチの前記底部に埋め込まれたドープ領域を含むことを特徴とするメモリアレイ。 - 請求項74記載のメモリアレイにおいて、
前記ゲート絶縁物にトラップされる多数の電荷レベルは、約10電子のソースに隣接する電荷を含むことを特徴とするメモリアレイ。 - 請求項74記載のメモリアレイにおいて、
前記チャネルにおける第2のしきい値電圧領域(Vt2)は前記第1のソース/ドレイン領域に隣接し、前記チャネルにおける第1のしきい値電圧領域(Vt1)は前記第2のソース/ドレイン領域に隣接し、Vt2はVt1より高いしきい値電圧を有することを特徴とするメモリアレイ。 - 請求項74記載のメモリアレイにおいて、
各多重状態セルトランジスタの前記ゲート絶縁物は、約10ナノメータ(nm)の厚さを有することを特徴とするメモリアレイ。 - 請求項78記載のメモリアレイにおいて、
各多重状態セルトランジスタの前記ゲート絶縁物は、湿式酸化によって形成された二酸化シリコン(SiO2)、酸窒化シリコン(SON)、及びシリコンリッチ酸化アルミニウムよりなる群から選択されるゲート絶縁物を含むことを特徴とするメモリアレイ。 - 請求項74記載のメモリアレイにおいて、
各多重状態セルトランジスタは、1.0リソグラフィック加工寸法の面積(1F2)より遥かに小さい大きさを有するトランジスタとして動作することを特徴とするメモリアレイ。 - メモリデバイスであって、
基板から外方に延在すると共にトレンチによって離間した多数の縦型の多重状態セルを含み、各多重状態セルが、ソース領域と、ドレイン領域と、前記ソース領域と前記ドレイン領域間のチャネル領域と、ゲート絶縁物によって前記チャネル領域から離間したゲートとを含むメモリアレイと、
前記メモリアレイの行に沿って各縦型の多重状態セルのドレイン領域に結合された多数のビット線と、
前記メモリアレイの列に沿って各縦型の多重状態セルのゲートに結合された多数のワード線と、
基板から延在する前記多数の縦型の多重状態セル間のトレンチにおいて行に沿って各縦型の多重状態セルの前記第1のソース/ドレイン領域と結合された多数のソース線と
前記多数のワード線に結合されたワード線アドレスデコーダと、
前記多数のビット線に結合されたビット線アドレスデコーダと、
前記多数のビット線に結合されたセンスアンプとを有し、
各センスアンプは、プログラムされた導電状態を有する多数の参照セルにさらに結合され、
多重状態セルの少なくとも1つは、前記ソース領域に隣接した前記ゲート絶縁物にトラップされた1以上の電荷レベルを有するプログラムされたMOSFETであり、前記チャネル領域は、第1のしきい値電圧領域(Vt1)と第2のしきい値電圧領域(Vt2)とを有し、前記プログラムされたMOSFETは、低減されたドレインソース電流で動作することを特徴とするメモリデバイス。 - 請求項81記載のメモリデバイスにおいて、
前記ゲート絶縁物にトラップされる1以上のチャージレベルは、約10電子のソースに隣接する電荷を含むことを特徴とするメモリデバイス。 - 請求項81記載のメモリデバイスにおいて、
前記チャネルにおける第2のしきい値電圧領域(Vt2)はソース領域に隣接し、前記チャネルにおける第1のしきい値電圧領域(Vt1)はドレイン領域に隣接し、Vt2はVt1より高いしきい値電圧を有することを特徴とするメモリデバイス。 - 請求項83記載のメモリデバイスにおいて、
各多重状態セルトランジスタの前記ゲート絶縁物は、酸化物−窒化物−酸化物(ONO)の絶縁物を含むことを特徴とするメモリデバイス。 - 請求項84記載のメモリデバイスにおいて、
各多重状態セルの前記ゲート絶縁物は、約10ナノメータ(nm)の厚さを有することを特徴とするメモリデバイス。 - 請求項81記載のメモリデバイスにおいて、
前記ワード線アドレスデコーダ及び前記ビット線アドレスデコーダは、それぞれ二酸化シリコン(SiO2)により形成された薄いゲート絶縁物を有する慣用的に作製されたMOSFETトランジスタを含むことを特徴とするメモリデバイス。 - 請求項81記載のメモリデバイスにおいて、
前記センスアンプは、二酸化シリコン(SiO2)により形成された薄いゲート絶縁物を有する慣用的に作製されたMOSFETトランジスタを含むことを特徴とするメモリデバイス。 - 電子システムであって、
プロセッサと、
前記プロセッサに結合したメモリデバイスとを有し、
前記メモリデバイスは、メモリアレイを含み、
前記メモリアレイは、
基板から外方に延在すると共に多数のトレンチによって離間した行及び列で形成された多数の縦型のピラーであって、第1のソース/ドレイン領域と、第2のソース/ドレイン領域と、前記第1及び第2のソース/ドレイン領域間のチャネル領域と、ピラーの行に沿ってトレンチ内のゲート絶縁物によって前記チャネル領域から離間したゲートとを備えるトランジスタとして働き、ピラーの列に沿って隣接するピラーが、トレンチの一方の側で多重状態セルとして動作するトランジスタと、前記トレンチの他方の側でプログラムされた導電状態を有する参照セルとして動作するトランジスタとを含む多数の縦型のピラーと、
前記メモリアレイの行に沿って各トランジスタの前記第2のソース/ドレイン領域に結合された多数のビット線と、
前記メモリアレイの列に沿って各トランジスタのゲートと結合された多数のワード線と、
ピラーの行の間で前記トレンチの底部に形成されると共に、ピラーの行に沿って各トランジスタの前記第1のソース/ドレイン領域に結合された多数のソース線とを有し、
ピラーに隣接する列において前記ピラーの列に沿う各トランジスタの第1のソース/ドレイン領域は、共有されたトレンチにおいてソース線と結合され、
多重状態セルトランジスタと参照セルトランジスタとが共通のソース線を共有し、
少なくとも1つの多重状態セルトランジスタは、前記第1のソース/ドレイン領域に隣接した前記ゲート絶縁物にトラップされた多数の電荷レベルの1つを有するプログラムされたMOSFETであり、前記トランジスタの前記チャネル領域は、第1のしきい値電圧領域(Vt1)と第2のしきい値電圧領域(Vt2)とを有し、前記プログラムされたMOSFETは、低減されたドレインソース電流で動作することを特徴とする電子システム。 - 請求項88記載の電子システムにおいて、
前記ゲート絶縁物においてトラップされる多数の電荷レベルの1つは、約10電子の電荷を含むことを特徴とする電子システム。 - 請求項88記載の電子システムにおいて、
各多重状態セルトランジスタの前記ゲート絶縁物は、湿式酸化によって形成された二酸化シリコン(SiO2)、酸窒化シリコン(SON)、及びシリコンリッチ酸化アルミニウムよりなる群から選択されるゲート絶縁物を含むことを特徴とする電子システム。 - 請求項88記載の電子システムにおいて、
各多重状態セルトランジスタの前記ゲート絶縁物は、酸化物−窒化物−酸化物(ONO)の絶縁物を含むことを特徴とする電子システム。 - 請求項88記載の電子システムにおいて、
各多重状態セルトランジスタは、1.0リソグラフィック加工寸法の面積(1F2)より遥かに小さい大きさを有するトランジスタとして動作することを特徴とする電子システム。 - 請求項88記載の電子システムにおいて、
読み出し動作に際し、
トレンチを共有する2つの列で隣接するピラーについてのソース線を接地電位に結合し、
トレンチを共有する列で隣接するピラーのドレイン領域をVDDの部分電圧に予備充電し、
トレンチを共有する列で隣接するピラーの各ゲートを指定して、
多重状態セルメモリセルトランジスタの導電状態を、参照セルの電導状態と比較し得るようにすることを特徴とする電子システム。 - 請求項88記載の電子システムにおいて、
書き込み動作に際し、
トレンチを共有する2つの列で隣接するピラーについてのソース線に対して、VDDより高い電圧のバイアスをかけ、
トレンチを共有する列で隣接するピラーのドレイン領域の1つを接地電位に結合し、
トレンチを共有する列で隣接するピラーのそれぞれについてのゲートを、ワード線の電位によって指定することを特徴とする電子システム。 - メモリを動作させる方法であって、
基板から外方に延在すると共にDRAMアレイ内のトレンチによって離間した1以上の縦型のMOSFETを逆方向にプログラムすることを含み、
前記DRAMアレイにおける各MOSFETは、ソース領域と、ドレイン領域と、前記ソース及びドレイン領域間のチャネル領域と、トレンチ内のゲート絶縁物によって前記チャネル領域から離間したゲートとを含み、
前記DRAMアレイは、前記縦型のMOSFETの行の間における前記トレンチの底部に形成され、且つ、前記縦型のMOSFETの行に沿って各トランジスタのソース領域に結合された多数のソース線を含み、
前記縦型のMOSFETの列に沿ってそれぞれの列で隣接する前記縦型のMOSFETのソース領域は、共有されたトレンチ内の前記ソース線に結合され、
前記DRAMアレイは、前記DRAMアレイにおける行に沿って前記ドレイン領域に結合された多数のビット線を含み、
前記1以上の縦型のMOSFETを逆方向でプログラムするに際し、
前記縦型のMOSFETのドレイン領域に第1の電圧電位を印加し、
前記縦型のMOSFETのソース領域に第2の電圧電位を印加し、
前記縦型のMOSFETのゲートにゲート電位を印加することを含み、
前記1以上の縦型のMOSFETに第1、第2、及びゲート電位を印加するに際し、前記ソース領域に隣接する前記1以上のMOSFETの前記ゲート絶縁物へのホットエレクトロン注入を生じさせることで、前記1以上の縦型のMOSFETが、前記ゲート絶縁物にトラップされた多数の電荷レベルの1つを有するプログラムされたMOSFETとなり、プログラムされたMOSFETが、低減されたドレインソース電流で順方向に動作することを特徴とするメモリを動作させる方法。 - 請求項95記載の方法において、
前記縦型のMOSFETのドレイン領域に第1の電圧電位を印加するに際し、前記縦型のMOSFETのドレイン領域を接地することを含むことを特徴とする方法。 - 請求項95記載の方法において、
前記ソース領域に第2の電圧電位を印加するに際し、これに結合されたソース線に高い電圧電位(VDD)を印加することを含むことを特徴とする方法。 - 請求項95記載の方法において、
前記縦型のMOSFETのゲートにゲート電位を印加するに際し、前記縦型のMOSFETの前記ソース及びドレイン領域の間で導通チャネルを生成するために、前記ゲートにゲート電位を印加することを含むことを特徴とする方法。 - 請求項95記載の方法において、
指定された縦型のMOSFETを順方向に動作させることにより、前記DRAMアレイ内の1以上の縦型のMOSFETを読み出すことをさらに含み、前記縦型のMOSFETを順方向に動作させるに際し、
トレンチを共有する2つの列で隣接するピラーに関するソース線を接地し、
トレンチを共有する列で隣接するピラーのドレイン領域をVDDの部分電圧に予備充電し、
トレンチを共有する列で隣接するピラーのそれぞれについて、約1.0ボルトのゲート電位を前記ゲートに印加することにより、前記指定された縦型のMOSFETの導電状態を、参照セルの導電状態と比較し得るようにすることを含むことを特徴とする方法。 - 請求項95記載の方法において、
前記ソース領域に隣接する1以上の縦型のMOSFETの前記ゲート絶縁物へのホットエレクトロン注入を生じさせるに際し、前記ドレイン領域に隣接する第1のしきい値電圧領域(Vt1)を生成し、前記ソース領域に隣接する第2のしきい値電圧領域(Vt2)を生成することを含むことを特徴とする方法。 - 請求項95記載の方法において、
前記ソース領域に隣接する前記1以上の縦型のMOSFETの前記ゲート絶縁物へのホットエレクトロン注入を生じさせるに際し、前記ソースに隣接する前記縦型のMOSFETに関するしきい値電圧を約0.16ボルト変化させることを含むことを特徴とする方法。 - 多重状態メモリのための方法であって、
基板から外方に延在すると共にDRAMアレイ内のトレンチによって離間した行及び列に配置された1以上の縦型のMOSFETを逆方向に書き込みを行うこと、
前記DRAMアレイにおける1以上の縦型のMOSFETを順方向に読み出すことを含み、
DRAMアレイにおける各MOSFETは、ソース領域と、ドレイン領域と、前記ソース及びドレイン領域間のチャネル領域と、トレンチ内のゲート絶縁物によって前記チャネル領域から離間したゲートとを含み、
前記DRAMアレイは、前記縦型のMOSFETの行の間における前記トレンチの底部に形成され、且つ、前記縦型のMOSFETの行に沿って各トランジスタのソース領域に結合された多数のソース線を含み、
前記縦型のMOSFETの列に沿ってそれぞれの列で隣接する前記縦型のMOSFETのソース領域は、共有されたトレンチ内の前記ソース線に結合され、
前記DRAMアレイは、前記DRAMアレイにおける行に沿って前記ドレイン領域に結合された多数のビット線を含み、
前記1以上の縦型のMOSFETを逆方向にプログラムするに際し、
トレンチを共有する2つの列で隣接する縦型のMOSFETについてのソース線に対してVDDより高い電圧のバイアスをかけ、
プログラムされる前記縦型のMOSFETにおいて、2つの列で隣接する縦型のMOSFETの前記ドレイン領域の1つに結合されたビット線を接地し、
2つの列で隣接する縦型のMOSFETの各ゲートにゲート電位を印加して、前記ソース領域に隣接したプログラムされる前記縦型のMOSFETの前記ゲート絶縁物へのホットエレクトロン注入を生じさせることで、前記指定されたMOSFETが、プログラムされたMOSFETとなり、低減されたドレインソース電流で順方向に動作し、
前記1以上のMOSFETを順方向に読み出すに際し、
トレンチを共有する2つの列の縦型のMOSFETに関するソース線を接地し、
トレンチを共有する2つの列で隣接する縦型のMOSFETの前記ドレイン領域をVDDの部分電圧へと予備充電し、
トレンチを共有する2つの列で隣接する縦型のMOSFETの各ゲートに約1.0ボルトのゲート電位を印加することにより、指定された縦型のMOSFETの導電状態を参照セルの導電状態と比較し得るようにすることを含むことを特徴とする方法。 - 請求項102記載の方法において、
前記ソース領域に隣接する前記指定されたMOSFETの前記ゲート絶縁物へのホットエレクトロン注入を生じさせるに際し、前記ドレイン領域に隣接する第1のしきい値電圧領域(Vt1)を生成し、前記ソース領域に隣接する第2のしきい値電圧領域(Vt2)を生成することを含み、Vt2がVt1より大きいことを特徴とする方法。 - 請求項102記載の方法において、
前記ソース領域に隣接する前記指定されたMOSFETの前記ゲート絶縁物へのホットエレクトロン注入を生じさせるに際し、前記ソースに隣接する前記MOSFETに関するしきい値電圧を約0.16ボルト変化させることを含むことを特徴とする方法。 - 請求項102記載の方法において、
前記ソース領域に隣接する前記指定された前記MOSFETの前記ゲート絶縁物へのホットエレクトロン注入を生じさせるに際し、約10電子の前記ソースに隣接する前記指定されたMOSFETの前記ゲート絶縁物内に蓄積された電荷をトラップすることを含むことを特徴とする方法。 - 請求項102記載の方法において、
前記1以上のMOSFETを順方向に読み出すに際し、
指定されたMOSFETが、プログラムされたMOSFETであるか否かを検出するためにセンスアンプを使用することを含み、
プログラムされたMOSFETは、約10nsにわたって指定された際に、約4.0μAの合成されたドレイン電流における変化を示し得ることを特徴とする方法。 - 多重状態メモリアレイを形成する方法であって、
基板から外方に延在すると共に多数のトレンチによって離間した行及び列の多数の縦型のピラーを形成し、
前記多数の縦型のピラーは、第1のソース/ドレイン領域と、第2のソース/ドレイン領域と、前記第1及び第2のソース/ドレイン領域間のチャネル領域と、ピラーの行に沿ったトレンチ内のゲート絶縁物によって前記チャネル領域から離間したゲートとを含むトランジスタとして働き、ピラーの列に沿って隣接するピラーは、トレンチの一方の側で多重状態セルとして動作するトランジスタと、トレンチの他方の側でプログラムされた導電状態を有する参照セルとして動作するトランジスタとを含むものとし、
前記メモリアレイの行に沿って各トランジスタの前記第2のソース/ドレイン領域に結合される多数のビット線を形成し、
前記メモリアレイの列に沿って各トランジスタの前記ゲートに結合される多数のワード線を形成し、
ピラーの行の間のトレンチの底部に形成され、ピラーの行に沿って各トランジスタの前記第1のソース/ドレイン領域に結合される多数のソース線を形成し、
ピラーの列に沿って列で隣接するピラーにおける各トランジスタの前記第1のソース/ドレイン領域を、共有されたトレンチ内の前記ソース線に結合することことにより、多重状態セルトランジスタと参照セルトランジスタが共通のソース線を共有するようにし、
多数の縦型のピラーを逆方向にプログラムし、VDDより高い電圧へとソース線にバイアスをかけ、ビット線を接地し、ワード線アドレスによってゲートを選択することにより、前記第1のソース/ドレイン領域に隣接する前記ゲート絶縁物においてトラップされる多数の電荷レベルの1つを有するようにすることを特徴とする多重状態メモリアレイを形成する方法。 - 請求項107記載の方法において、
前記ピラーの行の間のトレンチの底部に形成される多数のソース線を形成するに際し、前記トレンチの底部にドープ領域を埋め込むことを含むことを特徴とする方法。 - 請求項107記載の方法において、
ピラーの行に沿ったトレンチ内のチャネル領域の上方にゲート絶縁物を形成するに際し、少なくとも10ナノメータ(nm)の厚さを有するゲート絶縁物を形成することを含むことを特徴とする方法。 - 請求項107記載の方法において、
ピラーの行に沿ったトレンチ内のチャネル領域の上方にゲート絶縁物を形成するに際し、湿式酸化によって形成された二酸化シリコン(SiO2)、酸窒化シリコン(SON)、及びシリコンリッチ酸化アルミニウムよりなる群から選択されるゲート絶縁物を形成することを含むことを特徴とする方法。 - 請求項107記載の方法において、
ピラーの行に沿ったトレンチ内のチャネル領域の上方にゲート絶縁物を形成するに際し、酸化物−窒化物−酸化物(ONO)の絶縁物を形成することを含むことを特徴とする方法。 - 請求項107記載の方法において、
基板から外方に延在し多数のトレンチによって離間した行及び列における多数の縦型のピラーを形成するに際し、トランジスタとして働く多数の縦型のピラーは、1.0リソグラフィック加工寸法の単位面積(1F2)のそれぞれについて1ビットより遥かに大きい記憶密度を有するよう形成されることを含むことを特徴とする方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/177,211 US20030235076A1 (en) | 2002-06-21 | 2002-06-21 | Multistate NROM having a storage density much greater than 1 Bit per 1F2 |
US10/232,411 US20040041214A1 (en) | 2002-08-29 | 2002-08-29 | One F2 memory cell, memory array, related devices and methods |
PCT/US2003/019303 WO2004001802A2 (en) | 2002-06-21 | 2003-06-19 | Nrom memory cell, memory array, related devices and methods |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010263464A Division JP2011071536A (ja) | 2002-06-21 | 2010-11-26 | メモリセルのアレイを作製する方法、メモリセルのアレイ及びメモリセルのアレイにおいてメモリセルを動作させる方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005531146A true JP2005531146A (ja) | 2005-10-13 |
JP4678760B2 JP4678760B2 (ja) | 2011-04-27 |
Family
ID=30002651
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004515933A Expired - Lifetime JP4678760B2 (ja) | 2002-06-21 | 2003-06-19 | メモリセルのアレイ、メモリアレイ、メモリデバイス及び多重状態セルを有するメモリアレイを形成する方法 |
JP2010263464A Pending JP2011071536A (ja) | 2002-06-21 | 2010-11-26 | メモリセルのアレイを作製する方法、メモリセルのアレイ及びメモリセルのアレイにおいてメモリセルを動作させる方法 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010263464A Pending JP2011071536A (ja) | 2002-06-21 | 2010-11-26 | メモリセルのアレイを作製する方法、メモリセルのアレイ及びメモリセルのアレイにおいてメモリセルを動作させる方法 |
Country Status (8)
Country | Link |
---|---|
US (3) | US7220634B2 (ja) |
EP (1) | EP1530803A2 (ja) |
JP (2) | JP4678760B2 (ja) |
KR (1) | KR100864135B1 (ja) |
CN (1) | CN100407427C (ja) |
AU (1) | AU2003263748A1 (ja) |
SG (1) | SG125143A1 (ja) |
WO (1) | WO2004001802A2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007537599A (ja) * | 2004-05-10 | 2007-12-20 | マイクロン テクノロジー、インコーポレイテッド | Nromデバイス |
JP2016509758A (ja) * | 2013-03-14 | 2016-03-31 | シリコン ストーリッジ テクノロージー インコーポレイテッドSilicon Storage Technology, Inc. | トレンチ内に電荷トラップ層を有する不揮発性メモリセル、アレイ、及びその製造方法 |
Families Citing this family (136)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20040041214A1 (en) * | 2002-08-29 | 2004-03-04 | Prall Kirk D. | One F2 memory cell, memory array, related devices and methods |
JP4334315B2 (ja) * | 2003-10-10 | 2009-09-30 | 株式会社ルネサステクノロジ | 半導体記憶装置の製造方法 |
TWI251337B (en) * | 2003-12-29 | 2006-03-11 | Powerchip Semiconductor Corp | Non-volatile memory cell and manufacturing method thereof |
KR100546409B1 (ko) * | 2004-05-11 | 2006-01-26 | 삼성전자주식회사 | 리세스 채널을 구비한 2-비트 소노스형 메모리 셀 및 그제조방법 |
DE102004028679A1 (de) * | 2004-06-14 | 2006-01-05 | Infineon Technologies Ag | Isolationsgrabenanordnung |
US7190616B2 (en) * | 2004-07-19 | 2007-03-13 | Micron Technology, Inc. | In-service reconfigurable DRAM and flash memory device |
KR100634266B1 (ko) * | 2004-09-02 | 2006-10-13 | 삼성전자주식회사 | 불휘발성 메모리 장치, 이를 제조하는 방법 및 이를동작시키는 방법 |
US7271052B1 (en) * | 2004-09-02 | 2007-09-18 | Micron Technology, Inc. | Long retention time single transistor vertical memory gain cell |
US7053447B2 (en) * | 2004-09-14 | 2006-05-30 | Infineon Technologies Ag | Charge-trapping semiconductor memory device |
TWI253748B (en) * | 2004-09-17 | 2006-04-21 | Powerchip Semiconductor Corp | Nonvolatile memory and manufacturing method and operating method thereof |
US7518179B2 (en) | 2004-10-08 | 2009-04-14 | Freescale Semiconductor, Inc. | Virtual ground memory array and method therefor |
KR100630725B1 (ko) * | 2004-12-17 | 2006-10-02 | 삼성전자주식회사 | 매립된 비트라인을 가진 반도체 소자 및 그 제조방법 |
US7365382B2 (en) * | 2005-02-28 | 2008-04-29 | Infineon Technologies Ag | Semiconductor memory having charge trapping memory cells and fabrication method thereof |
US7256454B2 (en) * | 2005-07-25 | 2007-08-14 | Freescale Semiconductor, Inc | Electronic device including discontinuous storage elements and a process for forming the same |
US7314798B2 (en) * | 2005-07-25 | 2008-01-01 | Freescale Semiconductor, Inc. | Method of fabricating a nonvolatile storage array with continuous control gate employing hot carrier injection programming |
US7642594B2 (en) | 2005-07-25 | 2010-01-05 | Freescale Semiconductor, Inc | Electronic device including gate lines, bit lines, or a combination thereof |
US7619275B2 (en) | 2005-07-25 | 2009-11-17 | Freescale Semiconductor, Inc. | Process for forming an electronic device including discontinuous storage elements |
US7250340B2 (en) * | 2005-07-25 | 2007-07-31 | Freescale Semiconductor, Inc. | Method of fabricating programmable structure including discontinuous storage elements and spacer control gates in a trench |
US7112490B1 (en) * | 2005-07-25 | 2006-09-26 | Freescale Semiconductor, Inc. | Hot carrier injection programmable structure including discontinuous storage elements and spacer control gates in a trench |
US7582929B2 (en) | 2005-07-25 | 2009-09-01 | Freescale Semiconductor, Inc | Electronic device including discontinuous storage elements |
US7262997B2 (en) * | 2005-07-25 | 2007-08-28 | Freescale Semiconductor, Inc. | Process for operating an electronic device including a memory array and conductive lines |
US7394686B2 (en) * | 2005-07-25 | 2008-07-01 | Freescale Semiconductor, Inc. | Programmable structure including discontinuous storage elements and spacer control gates in a trench |
US20070020840A1 (en) * | 2005-07-25 | 2007-01-25 | Freescale Semiconductor, Inc. | Programmable structure including nanocrystal storage elements in a trench |
US7619270B2 (en) | 2005-07-25 | 2009-11-17 | Freescale Semiconductor, Inc. | Electronic device including discontinuous storage elements |
US7285819B2 (en) * | 2005-07-25 | 2007-10-23 | Freescale Semiconductor, Inc. | Nonvolatile storage array with continuous control gate employing hot carrier injection programming |
US7592224B2 (en) | 2006-03-30 | 2009-09-22 | Freescale Semiconductor, Inc | Method of fabricating a storage device including decontinuous storage elements within and between trenches |
KR100777016B1 (ko) | 2006-06-20 | 2007-11-16 | 재단법인서울대학교산학협력재단 | 기둥 구조를 갖는 낸드 플래시 메모리 어레이 및 그제조방법 |
US7906804B2 (en) * | 2006-07-19 | 2011-03-15 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory device and manufacturing method thereof |
US7785965B2 (en) * | 2006-09-08 | 2010-08-31 | Spansion Llc | Dual storage node memory devices and methods for fabricating the same |
KR101427362B1 (ko) * | 2006-09-19 | 2014-08-07 | 샌디스크 테크놀로지스, 인코포레이티드 | 기판 트렌치에 스페이서로 형성된 플로팅 게이트를 구비하는 비휘발성 메모리 셀의 어레이 |
US7838920B2 (en) * | 2006-12-04 | 2010-11-23 | Micron Technology, Inc. | Trench memory structures and operation |
JP2008166528A (ja) * | 2006-12-28 | 2008-07-17 | Spansion Llc | 半導体装置およびその製造方法 |
US7572699B2 (en) | 2007-01-24 | 2009-08-11 | Freescale Semiconductor, Inc | Process of forming an electronic device including fins and discontinuous storage elements |
US7838922B2 (en) | 2007-01-24 | 2010-11-23 | Freescale Semiconductor, Inc. | Electronic device including trenches and discontinuous storage elements |
US7651916B2 (en) * | 2007-01-24 | 2010-01-26 | Freescale Semiconductor, Inc | Electronic device including trenches and discontinuous storage elements and processes of forming and using the same |
JP5301123B2 (ja) * | 2007-07-25 | 2013-09-25 | スパンション エルエルシー | 半導体装置及びその製造方法 |
US8320191B2 (en) | 2007-08-30 | 2012-11-27 | Infineon Technologies Ag | Memory cell arrangement, method for controlling a memory cell, memory array and electronic device |
US8650352B2 (en) * | 2007-09-20 | 2014-02-11 | Densbits Technologies Ltd. | Systems and methods for determining logical values of coupled flash memory cells |
WO2009095902A2 (en) | 2008-01-31 | 2009-08-06 | Densbits Technologies Ltd. | Systems and methods for handling immediate data errors in flash memory |
US8694715B2 (en) | 2007-10-22 | 2014-04-08 | Densbits Technologies Ltd. | Methods for adaptively programming flash memory devices and flash memory systems incorporating same |
WO2009053961A2 (en) | 2007-10-25 | 2009-04-30 | Densbits Technologies Ltd. | Systems and methods for multiple coding rates in flash devices |
US8335977B2 (en) | 2007-12-05 | 2012-12-18 | Densbits Technologies Ltd. | Flash memory apparatus and methods using a plurality of decoding stages including optional use of concatenated BCH codes and/or designation of “first below” cells |
WO2009072105A2 (en) * | 2007-12-05 | 2009-06-11 | Densbits Technologies Ltd. | A low power chien-search based bch/rs decoding system for flash memory, mobile communications devices and other applications |
US8341335B2 (en) | 2007-12-05 | 2012-12-25 | Densbits Technologies Ltd. | Flash memory apparatus with a heating system for temporarily retired memory portions |
US8359516B2 (en) | 2007-12-12 | 2013-01-22 | Densbits Technologies Ltd. | Systems and methods for error correction and decoding on multi-level physical media |
US8276051B2 (en) | 2007-12-12 | 2012-09-25 | Densbits Technologies Ltd. | Chien-search system employing a clock-gating scheme to save power for error correction decoder and other applications |
WO2009078006A2 (en) | 2007-12-18 | 2009-06-25 | Densbits Technologies Ltd. | Apparatus for coding at a plurality of rates in multi-level flash memory systems, and methods useful in conjunction therewith |
US8710576B2 (en) * | 2008-02-12 | 2014-04-29 | Halo Lsi Inc. | High density vertical structure nitride flash memory |
US8972472B2 (en) * | 2008-03-25 | 2015-03-03 | Densbits Technologies Ltd. | Apparatus and methods for hardware-efficient unbiased rounding |
JP2010003916A (ja) * | 2008-06-20 | 2010-01-07 | Elpida Memory Inc | 半導体装置及びその製造方法 |
US8332725B2 (en) | 2008-08-20 | 2012-12-11 | Densbits Technologies Ltd. | Reprogramming non volatile memory portions |
KR101529575B1 (ko) * | 2008-09-10 | 2015-06-29 | 삼성전자주식회사 | 트랜지스터, 이를 포함하는 인버터 및 이들의 제조방법 |
KR101517390B1 (ko) * | 2008-11-03 | 2015-05-04 | 삼성전자주식회사 | 수직형 반도체 소자 및 이의 제조 방법. |
US8458574B2 (en) * | 2009-04-06 | 2013-06-04 | Densbits Technologies Ltd. | Compact chien-search based decoding apparatus and method |
US8819385B2 (en) | 2009-04-06 | 2014-08-26 | Densbits Technologies Ltd. | Device and method for managing a flash memory |
US8566510B2 (en) | 2009-05-12 | 2013-10-22 | Densbits Technologies Ltd. | Systems and method for flash memory management |
US8868821B2 (en) | 2009-08-26 | 2014-10-21 | Densbits Technologies Ltd. | Systems and methods for pre-equalization and code design for a flash memory |
US8305812B2 (en) * | 2009-08-26 | 2012-11-06 | Densbits Technologies Ltd. | Flash memory module and method for programming a page of flash memory cells |
US8995197B1 (en) | 2009-08-26 | 2015-03-31 | Densbits Technologies Ltd. | System and methods for dynamic erase and program control for flash memory device memories |
US9330767B1 (en) | 2009-08-26 | 2016-05-03 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Flash memory module and method for programming a page of flash memory cells |
US8730729B2 (en) | 2009-10-15 | 2014-05-20 | Densbits Technologies Ltd. | Systems and methods for averaging error rates in non-volatile devices and storage systems |
US8724387B2 (en) | 2009-10-22 | 2014-05-13 | Densbits Technologies Ltd. | Method, system, and computer readable medium for reading and programming flash memory cells using multiple bias voltages |
US8626988B2 (en) * | 2009-11-19 | 2014-01-07 | Densbits Technologies Ltd. | System and method for uncoded bit error rate equalization via interleaving |
US9037777B2 (en) * | 2009-12-22 | 2015-05-19 | Densbits Technologies Ltd. | Device, system, and method for reducing program/read disturb in flash arrays |
US8508997B2 (en) | 2009-12-23 | 2013-08-13 | Intel Corporation | Multi-cell vertical memory nodes |
US8222140B2 (en) * | 2009-12-23 | 2012-07-17 | Intel Corporation | Pitch division patterning techniques |
US8607124B2 (en) * | 2009-12-24 | 2013-12-10 | Densbits Technologies Ltd. | System and method for setting a flash memory cell read threshold |
US8885407B1 (en) * | 2010-01-19 | 2014-11-11 | Perumal Ratnam | Vertical memory cells and methods, architectures and devices for the same |
KR20110085179A (ko) * | 2010-01-19 | 2011-07-27 | 주식회사 하이닉스반도체 | 반도체 메모리 소자 및 그 제조방법 |
US8700970B2 (en) * | 2010-02-28 | 2014-04-15 | Densbits Technologies Ltd. | System and method for multi-dimensional decoding |
US8516274B2 (en) | 2010-04-06 | 2013-08-20 | Densbits Technologies Ltd. | Method, system and medium for analog encryption in a flash memory |
US8527840B2 (en) | 2010-04-06 | 2013-09-03 | Densbits Technologies Ltd. | System and method for restoring damaged data programmed on a flash device |
US8745317B2 (en) | 2010-04-07 | 2014-06-03 | Densbits Technologies Ltd. | System and method for storing information in a multi-level cell memory |
CN102222524B (zh) * | 2010-04-14 | 2014-07-16 | 旺宏电子股份有限公司 | 记忆胞的操作方法 |
CN101847655B (zh) * | 2010-04-22 | 2014-10-22 | 上海华虹宏力半导体制造有限公司 | 一种可提高沟槽栅mos器件性能的沟槽栅及其制造方法 |
US9021177B2 (en) | 2010-04-29 | 2015-04-28 | Densbits Technologies Ltd. | System and method for allocating and using spare blocks in a flash memory |
TWI426600B (zh) * | 2010-05-13 | 2014-02-11 | Macronix Int Co Ltd | 記憶胞的操作方法 |
US8535992B2 (en) * | 2010-06-29 | 2013-09-17 | Micron Technology, Inc. | Thyristor random access memory device and method |
US8621321B2 (en) | 2010-07-01 | 2013-12-31 | Densbits Technologies Ltd. | System and method for multi-dimensional encoding and decoding |
US8539311B2 (en) | 2010-07-01 | 2013-09-17 | Densbits Technologies Ltd. | System and method for data recovery in multi-level cell memories |
US8467249B2 (en) | 2010-07-06 | 2013-06-18 | Densbits Technologies Ltd. | Systems and methods for storing, retrieving, and adjusting read thresholds in flash memory storage system |
US20120019284A1 (en) * | 2010-07-26 | 2012-01-26 | Infineon Technologies Austria Ag | Normally-Off Field Effect Transistor, a Manufacturing Method Therefor and a Method for Programming a Power Field Effect Transistor |
US8964464B2 (en) | 2010-08-24 | 2015-02-24 | Densbits Technologies Ltd. | System and method for accelerated sampling |
US8508995B2 (en) | 2010-09-15 | 2013-08-13 | Densbits Technologies Ltd. | System and method for adjusting read voltage thresholds in memories |
US9063878B2 (en) | 2010-11-03 | 2015-06-23 | Densbits Technologies Ltd. | Method, system and computer readable medium for copy back |
TWI427775B (zh) * | 2010-11-25 | 2014-02-21 | Macronix Int Co Ltd | 半導體積體電路裝置及其製造方法 |
US8850100B2 (en) | 2010-12-07 | 2014-09-30 | Densbits Technologies Ltd. | Interleaving codeword portions between multiple planes and/or dies of a flash memory device |
US10079068B2 (en) | 2011-02-23 | 2018-09-18 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Devices and method for wear estimation based memory management |
US8693258B2 (en) | 2011-03-17 | 2014-04-08 | Densbits Technologies Ltd. | Obtaining soft information using a hard interface |
US8990665B1 (en) | 2011-04-06 | 2015-03-24 | Densbits Technologies Ltd. | System, method and computer program product for joint search of a read threshold and soft decoding |
KR20120117127A (ko) * | 2011-04-14 | 2012-10-24 | 삼성전자주식회사 | 소자 분리막 구조물 및 그 형성 방법 |
US9501392B1 (en) | 2011-05-12 | 2016-11-22 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Management of a non-volatile memory module |
US9372792B1 (en) | 2011-05-12 | 2016-06-21 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Advanced management of a non-volatile memory |
US8996790B1 (en) | 2011-05-12 | 2015-03-31 | Densbits Technologies Ltd. | System and method for flash memory management |
US9110785B1 (en) | 2011-05-12 | 2015-08-18 | Densbits Technologies Ltd. | Ordered merge of data sectors that belong to memory space portions |
US9396106B2 (en) | 2011-05-12 | 2016-07-19 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Advanced management of a non-volatile memory |
US9195592B1 (en) | 2011-05-12 | 2015-11-24 | Densbits Technologies Ltd. | Advanced management of a non-volatile memory |
US8667211B2 (en) | 2011-06-01 | 2014-03-04 | Densbits Technologies Ltd. | System and method for managing a non-volatile memory |
US8588003B1 (en) | 2011-08-01 | 2013-11-19 | Densbits Technologies Ltd. | System, method and computer program product for programming and for recovering from a power failure |
US8553468B2 (en) | 2011-09-21 | 2013-10-08 | Densbits Technologies Ltd. | System and method for managing erase operations in a non-volatile memory |
US8947941B2 (en) | 2012-02-09 | 2015-02-03 | Densbits Technologies Ltd. | State responsive operations relating to flash memory cells |
US8996788B2 (en) | 2012-02-09 | 2015-03-31 | Densbits Technologies Ltd. | Configurable flash interface |
US8575035B2 (en) * | 2012-02-22 | 2013-11-05 | Omnivision Technologies, Inc. | Methods of forming varying depth trenches in semiconductor devices |
US8996793B1 (en) | 2012-04-24 | 2015-03-31 | Densbits Technologies Ltd. | System, method and computer readable medium for generating soft information |
US8838937B1 (en) | 2012-05-23 | 2014-09-16 | Densbits Technologies Ltd. | Methods, systems and computer readable medium for writing and reading data |
US8879325B1 (en) | 2012-05-30 | 2014-11-04 | Densbits Technologies Ltd. | System, method and computer program product for processing read threshold information and for reading a flash memory module |
US9921954B1 (en) | 2012-08-27 | 2018-03-20 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Method and system for split flash memory management between host and storage controller |
US8796751B2 (en) * | 2012-11-20 | 2014-08-05 | Micron Technology, Inc. | Transistors, memory cells and semiconductor constructions |
US9368225B1 (en) | 2012-11-21 | 2016-06-14 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Determining read thresholds based upon read error direction statistics |
US9069659B1 (en) | 2013-01-03 | 2015-06-30 | Densbits Technologies Ltd. | Read threshold determination using reference read threshold |
US20140264557A1 (en) * | 2013-03-15 | 2014-09-18 | International Business Machines Corporation | Self-aligned approach for drain diffusion in field effect transistors |
US9136876B1 (en) | 2013-06-13 | 2015-09-15 | Densbits Technologies Ltd. | Size limited multi-dimensional decoding |
US9413491B1 (en) | 2013-10-08 | 2016-08-09 | Avago Technologies General Ip (Singapore) Pte. Ltd. | System and method for multiple dimension decoding and encoding a message |
US9348694B1 (en) | 2013-10-09 | 2016-05-24 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Detecting and managing bad columns |
US9786388B1 (en) | 2013-10-09 | 2017-10-10 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Detecting and managing bad columns |
US9397706B1 (en) | 2013-10-09 | 2016-07-19 | Avago Technologies General Ip (Singapore) Pte. Ltd. | System and method for irregular multiple dimension decoding and encoding |
US9263349B2 (en) * | 2013-11-08 | 2016-02-16 | Globalfoundries Inc. | Printing minimum width semiconductor features at non-minimum pitch and resulting device |
US9536612B1 (en) | 2014-01-23 | 2017-01-03 | Avago Technologies General Ip (Singapore) Pte. Ltd | Digital signaling processing for three dimensional flash memory arrays |
US10120792B1 (en) | 2014-01-29 | 2018-11-06 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Programming an embedded flash storage device |
US9542262B1 (en) | 2014-05-29 | 2017-01-10 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Error correction |
US9892033B1 (en) | 2014-06-24 | 2018-02-13 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Management of memory units |
US9972393B1 (en) | 2014-07-03 | 2018-05-15 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Accelerating programming of a flash memory module |
US9584159B1 (en) | 2014-07-03 | 2017-02-28 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Interleaved encoding |
US9449702B1 (en) | 2014-07-08 | 2016-09-20 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Power management |
TWI555120B (zh) | 2014-10-14 | 2016-10-21 | 力晶科技股份有限公司 | 半導體元件及其製作方法 |
US9524211B1 (en) | 2014-11-18 | 2016-12-20 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Codeword management |
CN105810684A (zh) * | 2014-12-31 | 2016-07-27 | 上海复旦微电子集团股份有限公司 | Nand闪存存储单元、存储单元阵列结构及其形成方法 |
US10305515B1 (en) | 2015-02-02 | 2019-05-28 | Avago Technologies International Sales Pte. Limited | System and method for encoding using multiple linear feedback shift registers |
US10628255B1 (en) | 2015-06-11 | 2020-04-21 | Avago Technologies International Sales Pte. Limited | Multi-dimensional decoding |
US9851921B1 (en) | 2015-07-05 | 2017-12-26 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Flash memory chip processing |
US9954558B1 (en) | 2016-03-03 | 2018-04-24 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Fast decoding of data stored in a flash memory |
TWI601215B (zh) * | 2016-09-26 | 2017-10-01 | 台灣半導體股份有限公司 | 利用氧化層與氮化層依序包覆電極部之場效電晶體及其製造方法 |
FR3080949B1 (fr) * | 2018-05-04 | 2021-05-28 | St Microelectronics Rousset | Dispositif de memoire non volatile du type a piegeage de charges et procede de fabrication |
KR102615012B1 (ko) | 2018-11-12 | 2023-12-19 | 삼성전자주식회사 | 메모리 장치 및 그것의 동작 방법 |
US11605438B2 (en) | 2020-11-16 | 2023-03-14 | Ememory Technology Inc. | Memory device for improving weak-program or stuck bit |
CN113629059B (zh) * | 2021-05-21 | 2024-05-10 | 长江存储科技有限责任公司 | 3d存储器件的制造方法及3d存储器件 |
Citations (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6240774A (ja) * | 1985-08-16 | 1987-02-21 | Nippon Denso Co Ltd | 不揮発性半導体記憶装置 |
JPH0613628A (ja) * | 1992-06-26 | 1994-01-21 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
JPH07302848A (ja) * | 1994-04-29 | 1995-11-14 | Internatl Business Mach Corp <Ibm> | 低電圧メモリ |
JPH08186183A (ja) * | 1994-12-28 | 1996-07-16 | Sony Corp | 不揮発性半導体メモリ装置およびその製造方法 |
US5617351A (en) * | 1992-03-12 | 1997-04-01 | International Business Machines Corporation | Three-dimensional direct-write EEPROM arrays and fabrication methods |
JPH09199620A (ja) * | 1996-01-08 | 1997-07-31 | Siemens Ag | 電気的にプログラム可能なメモリセル装置及びその製造方法 |
US5768192A (en) * | 1996-07-23 | 1998-06-16 | Saifun Semiconductors, Ltd. | Non-volatile semiconductor memory cell utilizing asymmetrical charge trapping |
JPH118325A (ja) * | 1997-04-25 | 1999-01-12 | Nippon Steel Corp | 不揮発性半導体記憶装置、その製造方法、その書き込み方法、その読み出し方法、記録媒体並びに半導体記憶装置 |
US6114725A (en) * | 1997-01-22 | 2000-09-05 | International Business Machines Corporation | Structure for folded architecture pillar memory cell |
JP2000515326A (ja) * | 1996-08-01 | 2000-11-14 | シーメンス アクチエンゲゼルシヤフト | 不揮発性メモリセル |
JP2000515327A (ja) * | 1996-08-01 | 2000-11-14 | シーメンス アクチエンゲゼルシヤフト | メモリセル装置の作動方法 |
JP2001077219A (ja) * | 1999-06-29 | 2001-03-23 | Toshiba Corp | 不揮発性半導体記憶装置及びその製造方法 |
Family Cites Families (117)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US531887A (en) * | 1895-01-01 | Paper or bill file and punch | ||
US4184207A (en) * | 1978-01-27 | 1980-01-15 | Texas Instruments Incorporated | High density floating gate electrically programmable ROM |
US4420504A (en) | 1980-12-22 | 1983-12-13 | Raytheon Company | Programmable read only memory |
JPS61150369A (ja) * | 1984-12-25 | 1986-07-09 | Toshiba Corp | 読み出し専用半導体記憶装置およびその製造方法 |
US4881114A (en) * | 1986-05-16 | 1989-11-14 | Actel Corporation | Selectively formable vertical diode circuit element |
US5042011A (en) | 1989-05-22 | 1991-08-20 | Micron Technology, Inc. | Sense amplifier pulldown device with tailored edge input |
US5341328A (en) * | 1991-01-18 | 1994-08-23 | Energy Conversion Devices, Inc. | Electrically erasable memory elements having reduced switching current requirements and increased write/erase cycle life |
US5406509A (en) * | 1991-01-18 | 1995-04-11 | Energy Conversion Devices, Inc. | Electrically erasable, directly overwritable, multibit single cell memory elements and arrays fabricated therefrom |
US5241496A (en) * | 1991-08-19 | 1993-08-31 | Micron Technology, Inc. | Array of read-only memory cells, eacch of which has a one-time, voltage-programmable antifuse element constructed within a trench shared by a pair of cells |
US5280205A (en) | 1992-04-16 | 1994-01-18 | Micron Technology, Inc. | Fast sense amplifier |
US5379253A (en) * | 1992-06-01 | 1995-01-03 | National Semiconductor Corporation | High density EEPROM cell array with novel programming scheme and method of manufacture |
US5330930A (en) * | 1992-12-31 | 1994-07-19 | Chartered Semiconductor Manufacturing Pte Ltd. | Formation of vertical polysilicon resistor having a nitride sidewall for small static RAM cell |
US5378647A (en) * | 1993-10-25 | 1995-01-03 | United Microelectronics Corporation | Method of making a bottom gate mask ROM device |
US5397725A (en) * | 1993-10-28 | 1995-03-14 | National Semiconductor Corporation | Method of controlling oxide thinning in an EPROM or flash memory array |
US5440505A (en) * | 1994-01-21 | 1995-08-08 | Intel Corporation | Method and circuitry for storing discrete amounts of charge in a single memory element |
US5429967A (en) * | 1994-04-08 | 1995-07-04 | United Microelectronics Corporation | Process for producing a very high density mask ROM |
US5610099A (en) * | 1994-06-28 | 1997-03-11 | Ramtron International Corporation | Process for fabricating transistors using composite nitride structure |
US5576236A (en) * | 1995-06-28 | 1996-11-19 | United Microelectronics Corporation | Process for coding and code marking read-only memory |
US5627785A (en) | 1996-03-15 | 1997-05-06 | Micron Technology, Inc. | Memory device with a sense amplifier |
JP3191693B2 (ja) * | 1996-08-29 | 2001-07-23 | 日本電気株式会社 | 半導体記憶装置の製造方法 |
US6028342A (en) * | 1996-11-22 | 2000-02-22 | United Microelectronics Corp. | ROM diode and a method of making the same |
US5792697A (en) * | 1997-01-07 | 1998-08-11 | United Microelectronics Corporation | Method for fabricating a multi-stage ROM |
TW319904B (en) * | 1997-01-20 | 1997-11-11 | United Microelectronics Corp | Three dimensional read only memory and manufacturing method thereof |
TW347581B (en) * | 1997-02-05 | 1998-12-11 | United Microelectronics Corp | Process for fabricating read-only memory cells |
US6190966B1 (en) * | 1997-03-25 | 2001-02-20 | Vantis Corporation | Process for fabricating semiconductor memory device with high data retention including silicon nitride etch stop layer formed at high temperature with low hydrogen ion concentration |
US5966603A (en) * | 1997-06-11 | 1999-10-12 | Saifun Semiconductors Ltd. | NROM fabrication method with a periphery portion |
US6297096B1 (en) * | 1997-06-11 | 2001-10-02 | Saifun Semiconductors Ltd. | NROM fabrication method |
US6072209A (en) * | 1997-07-08 | 2000-06-06 | Micro Technology, Inc. | Four F2 folded bit line DRAM cell structure having buried bit and word lines |
US5936274A (en) * | 1997-07-08 | 1999-08-10 | Micron Technology, Inc. | High density flash memory |
US6150687A (en) | 1997-07-08 | 2000-11-21 | Micron Technology, Inc. | Memory cell having a vertical transistor with buried source/drain and dual gates |
US5973356A (en) * | 1997-07-08 | 1999-10-26 | Micron Technology, Inc. | Ultra high density flash memory |
IL125604A (en) * | 1997-07-30 | 2004-03-28 | Saifun Semiconductors Ltd | Non-volatile electrically erasable and programmble semiconductor memory cell utilizing asymmetrical charge |
US6768165B1 (en) * | 1997-08-01 | 2004-07-27 | Saifun Semiconductors Ltd. | Two bit non-volatile electrically erasable and programmable semiconductor memory cell utilizing asymmetrical charge trapping |
US6232643B1 (en) | 1997-11-13 | 2001-05-15 | Micron Technology, Inc. | Memory using insulator traps |
TW406378B (en) * | 1998-02-03 | 2000-09-21 | Taiwan Semiconductor Mfg | The structure of read-only memory (ROM) and its manufacture method |
US6124729A (en) * | 1998-02-27 | 2000-09-26 | Micron Technology, Inc. | Field programmable logic arrays with vertical transistors |
US5991225A (en) * | 1998-02-27 | 1999-11-23 | Micron Technology, Inc. | Programmable memory address decode array with vertical transistors |
US6093606A (en) | 1998-03-05 | 2000-07-25 | Taiwan Semiconductor Manufacturing Company | Method of manufacture of vertical stacked gate flash memory device |
US6144093A (en) | 1998-04-27 | 2000-11-07 | International Rectifier Corp. | Commonly housed diverse semiconductor die with reduced inductance |
US6030871A (en) * | 1998-05-05 | 2000-02-29 | Saifun Semiconductors Ltd. | Process for producing two bit ROM cell utilizing angled implant |
US6215148B1 (en) * | 1998-05-20 | 2001-04-10 | Saifun Semiconductors Ltd. | NROM cell with improved programming, erasing and cycling |
US6348711B1 (en) * | 1998-05-20 | 2002-02-19 | Saifun Semiconductors Ltd. | NROM cell with self-aligned programming and erasure areas |
US6133102A (en) * | 1998-06-19 | 2000-10-17 | Wu; Shye-Lin | Method of fabricating double poly-gate high density multi-state flat mask ROM cells |
TW380318B (en) * | 1998-07-29 | 2000-01-21 | United Semiconductor Corp | Manufacturing method for flash erasable programmable ROM |
US6251731B1 (en) | 1998-08-10 | 2001-06-26 | Acer Semiconductor Manufacturing, Inc. | Method for fabricating high-density and high-speed nand-type mask roms |
US6184089B1 (en) * | 1999-01-27 | 2001-02-06 | United Microelectronics Corp. | Method of fabricating one-time programmable read only memory |
US6134156A (en) * | 1999-02-04 | 2000-10-17 | Saifun Semiconductors Ltd. | Method for initiating a retrieval procedure in virtual ground arrays |
US6108240A (en) * | 1999-02-04 | 2000-08-22 | Tower Semiconductor Ltd. | Implementation of EEPROM using intermediate gate voltage to avoid disturb conditions |
US6256231B1 (en) * | 1999-02-04 | 2001-07-03 | Tower Semiconductor Ltd. | EEPROM array using 2-bit non-volatile memory cells and method of implementing same |
US6081456A (en) * | 1999-02-04 | 2000-06-27 | Tower Semiconductor Ltd. | Bit line control circuit for a memory array using 2-bit non-volatile memory cells |
US6157570A (en) | 1999-02-04 | 2000-12-05 | Tower Semiconductor Ltd. | Program/erase endurance of EEPROM memory cells |
US6147904A (en) | 1999-02-04 | 2000-11-14 | Tower Semiconductor Ltd. | Redundancy method and structure for 2-bit non-volatile memory cells |
US6181597B1 (en) * | 1999-02-04 | 2001-01-30 | Tower Semiconductor Ltd. | EEPROM array using 2-bit non-volatile memory cells with serial read operations |
US6487050B1 (en) | 1999-02-22 | 2002-11-26 | Seagate Technology Llc | Disc drive with wear-resistant ramp coating of carbon nitride or metal nitride |
US6044022A (en) * | 1999-02-26 | 2000-03-28 | Tower Semiconductor Ltd. | Programmable configuration for EEPROMS including 2-bit non-volatile memory cell arrays |
US6174758B1 (en) * | 1999-03-03 | 2001-01-16 | Tower Semiconductor Ltd. | Semiconductor chip having fieldless array with salicide gates and methods for making same |
GB9906247D0 (en) | 1999-03-18 | 1999-05-12 | Koninkl Philips Electronics Nv | An electronic device comprising a trench gate field effect device |
GB9907184D0 (en) | 1999-03-30 | 1999-05-26 | Philips Electronics Nv | A method of manufacturing a semiconductor device |
US6404007B1 (en) * | 1999-04-05 | 2002-06-11 | Fairchild Semiconductor Corporation | Trench transistor with superior gate dielectric |
US6208557B1 (en) * | 1999-05-21 | 2001-03-27 | National Semiconductor Corporation | EPROM and flash memory cells with source-side injection and a gate dielectric that traps hot electrons during programming |
US6218695B1 (en) * | 1999-06-28 | 2001-04-17 | Tower Semiconductor Ltd. | Area efficient column select circuitry for 2-bit non-volatile memory cells |
US6255166B1 (en) * | 1999-08-05 | 2001-07-03 | Aalo Lsi Design & Device Technology, Inc. | Nonvolatile memory cell, method of programming the same and nonvolatile memory array |
US6204529B1 (en) * | 1999-08-27 | 2001-03-20 | Hsing Lan Lung | 8 bit per cell non-volatile semiconductor memory structure utilizing trench technology and dielectric floating gate |
US6303436B1 (en) * | 1999-09-21 | 2001-10-16 | Mosel Vitelic, Inc. | Method for fabricating a type of trench mask ROM cell |
FR2799570B1 (fr) * | 1999-10-08 | 2001-11-16 | Itt Mfg Enterprises Inc | Commutateur electrique perfectionne a effet tactile a plusieurs voies et a organe de declenchement unique |
US6175523B1 (en) * | 1999-10-25 | 2001-01-16 | Advanced Micro Devices, Inc | Precharging mechanism and method for NAND-based flash memory devices |
US6240020B1 (en) * | 1999-10-25 | 2001-05-29 | Advanced Micro Devices | Method of bitline shielding in conjunction with a precharging scheme for nand-based flash memory devices |
US6429063B1 (en) * | 1999-10-26 | 2002-08-06 | Saifun Semiconductors Ltd. | NROM cell with generally decoupled primary and secondary injection |
US6303479B1 (en) * | 1999-12-16 | 2001-10-16 | Spinnaker Semiconductor, Inc. | Method of manufacturing a short-channel FET with Schottky-barrier source and drain contacts |
US6291854B1 (en) * | 1999-12-30 | 2001-09-18 | United Microelectronics Corp. | Electrically erasable and programmable read only memory device and manufacturing therefor |
US6222768B1 (en) * | 2000-01-28 | 2001-04-24 | Advanced Micro Devices, Inc. | Auto adjusting window placement scheme for an NROM virtual ground array |
US6272043B1 (en) * | 2000-01-28 | 2001-08-07 | Advanced Micro Devices, Inc. | Apparatus and method of direct current sensing from source side in a virtual ground array |
US6201737B1 (en) * | 2000-01-28 | 2001-03-13 | Advanced Micro Devices, Inc. | Apparatus and method to characterize the threshold distribution in an NROM virtual ground array |
TW439276B (en) | 2000-02-14 | 2001-06-07 | United Microelectronics Corp | Fabricating method of read only memory |
US6215702B1 (en) * | 2000-02-16 | 2001-04-10 | Advanced Micro Devices, Inc. | Method of maintaining constant erasing speeds for non-volatile memory cells |
US6266281B1 (en) * | 2000-02-16 | 2001-07-24 | Advanced Micro Devices, Inc. | Method of erasing non-volatile memory cells |
US6243300B1 (en) * | 2000-02-16 | 2001-06-05 | Advanced Micro Devices, Inc. | Substrate hole injection for neutralizing spillover charge generated during programming of a non-volatile memory cell |
US6275414B1 (en) * | 2000-05-16 | 2001-08-14 | Advanced Micro Devices, Inc. | Uniform bitline strapping of a non-volatile memory cell |
US6269023B1 (en) * | 2000-05-19 | 2001-07-31 | Advanced Micro Devices, Inc. | Method of programming a non-volatile memory cell using a current limiter |
US6282118B1 (en) * | 2000-10-06 | 2001-08-28 | Macronix International Co. Ltd. | Nonvolatile semiconductor memory device |
TW469601B (en) * | 2000-12-08 | 2001-12-21 | Ememory Technology Inc | Dual bit trench type gate non-volatile flash memory cell structure and the operating method thereof |
US6602805B2 (en) * | 2000-12-14 | 2003-08-05 | Macronix International Co., Ltd. | Method for forming gate dielectric layer in NROM |
JP2002280465A (ja) * | 2001-03-19 | 2002-09-27 | Sony Corp | 不揮発性半導体記憶装置およびその製造方法 |
US6461949B1 (en) * | 2001-03-29 | 2002-10-08 | Macronix International Co. Ltd. | Method for fabricating a nitride read-only-memory (NROM) |
TW480677B (en) * | 2001-04-04 | 2002-03-21 | Macronix Int Co Ltd | Method of fabricating a nitride read only memory cell |
TW480678B (en) * | 2001-04-13 | 2002-03-21 | Macronix Int Co Ltd | Method for producing nitride read only memory (NROM) |
US6576511B2 (en) * | 2001-05-02 | 2003-06-10 | Macronix International Co., Ltd. | Method for forming nitride read only memory |
TW494541B (en) * | 2001-05-28 | 2002-07-11 | Macronix Int Co Ltd | Method for producing silicon nitride read-only-memory |
US6531887B2 (en) * | 2001-06-01 | 2003-03-11 | Macronix International Co., Ltd. | One cell programmable switch using non-volatile cell |
US6580135B2 (en) * | 2001-06-18 | 2003-06-17 | Macronix International Co., Ltd. | Silicon nitride read only memory structure and method of programming and erasure |
TW495974B (en) * | 2001-06-21 | 2002-07-21 | Macronix Int Co Ltd | Manufacturing method for nitride read only memory |
DE10130766B4 (de) * | 2001-06-26 | 2005-08-11 | Infineon Technologies Ag | Vertikal-Transistor, Speicheranordnung sowie Verfahren zum Herstellen eines Vertikal-Transistors |
US6432778B1 (en) * | 2001-08-07 | 2002-08-13 | Macronix International Co. Ltd. | Method of forming a system on chip (SOC) with nitride read only memory (NROM) |
US6617204B2 (en) * | 2001-08-13 | 2003-09-09 | Macronix International Co., Ltd. | Method of forming the protective film to prevent nitride read only memory cell charging |
WO2003028112A1 (fr) * | 2001-09-20 | 2003-04-03 | Renesas Technology Corp. | Dispositif de circuit integre a semi-conducteur et son procede de fabrication |
TW495977B (en) * | 2001-09-28 | 2002-07-21 | Macronix Int Co Ltd | Erasing method for p-channel silicon nitride read only memory |
US6541815B1 (en) * | 2001-10-11 | 2003-04-01 | International Business Machines Corporation | High-density dual-cell flash memory structure |
TW507369B (en) * | 2001-10-29 | 2002-10-21 | Macronix Int Co Ltd | Silicon nitride read only memory structure for preventing antenna effect |
US6514831B1 (en) * | 2001-11-14 | 2003-02-04 | Macronix International Co., Ltd. | Nitride read only memory cell |
US6486028B1 (en) | 2001-11-20 | 2002-11-26 | Macronix International Co., Ltd. | Method of fabricating a nitride read-only-memory cell vertical structure |
US6417053B1 (en) * | 2001-11-20 | 2002-07-09 | Macronix International Co., Ltd. | Fabrication method for a silicon nitride read-only memory |
US6885585B2 (en) * | 2001-12-20 | 2005-04-26 | Saifun Semiconductors Ltd. | NROM NOR array |
US6421275B1 (en) * | 2002-01-22 | 2002-07-16 | Macronix International Co. Ltd. | Method for adjusting a reference current of a flash nitride read only memory (NROM) and device thereof |
TW521429B (en) * | 2002-03-11 | 2003-02-21 | Macronix Int Co Ltd | Structure of nitride ROM with protective diode and method for operating the same |
US6498377B1 (en) | 2002-03-21 | 2002-12-24 | Macronix International, Co., Ltd. | SONOS component having high dielectric property |
TW529168B (en) * | 2002-04-02 | 2003-04-21 | Macronix Int Co Ltd | Initialization method of P-type silicon nitride read only memory |
DE10219917A1 (de) * | 2002-05-03 | 2003-11-13 | Infineon Technologies Ag | Grabentransistor in einem Halbleiterkörper aus Silizium und Herstellungsverfahren |
TW554489B (en) * | 2002-06-20 | 2003-09-21 | Macronix Int Co Ltd | Method for fabricating mask ROM device |
US20030235076A1 (en) * | 2002-06-21 | 2003-12-25 | Micron Technology, Inc. | Multistate NROM having a storage density much greater than 1 Bit per 1F2 |
US20040041214A1 (en) * | 2002-08-29 | 2004-03-04 | Prall Kirk D. | One F2 memory cell, memory array, related devices and methods |
US6853587B2 (en) * | 2002-06-21 | 2005-02-08 | Micron Technology, Inc. | Vertical NROM having a storage density of 1 bit per 1F2 |
US7221586B2 (en) * | 2002-07-08 | 2007-05-22 | Micron Technology, Inc. | Memory utilizing oxide nanolaminates |
US6607957B1 (en) * | 2002-07-31 | 2003-08-19 | Macronix International Co., Ltd. | Method for fabricating nitride read only memory |
US6940125B2 (en) * | 2002-08-19 | 2005-09-06 | Silicon Storage Technology, Inc. | Vertical NROM and methods for making thereof |
US6610586B1 (en) * | 2002-09-04 | 2003-08-26 | Macronix International Co., Ltd. | Method for fabricating nitride read-only memory |
DE10241173A1 (de) * | 2002-09-05 | 2004-03-11 | Infineon Technologies Ag | Halbleiterspeicher mit vertikalen Speichertransistoren in einer Zellenfeldanordnung mit 1-2F2-Zellen |
US7050330B2 (en) * | 2003-12-16 | 2006-05-23 | Micron Technology, Inc. | Multi-state NROM device |
-
2003
- 2003-06-19 EP EP03761130A patent/EP1530803A2/en not_active Withdrawn
- 2003-06-19 WO PCT/US2003/019303 patent/WO2004001802A2/en active Application Filing
- 2003-06-19 SG SG200500951A patent/SG125143A1/en unknown
- 2003-06-19 AU AU2003263748A patent/AU2003263748A1/en not_active Abandoned
- 2003-06-19 KR KR1020047020733A patent/KR100864135B1/ko active IP Right Grant
- 2003-06-19 CN CN038196913A patent/CN100407427C/zh not_active Expired - Lifetime
- 2003-06-19 JP JP2004515933A patent/JP4678760B2/ja not_active Expired - Lifetime
- 2003-12-16 US US10/738,408 patent/US7220634B2/en not_active Expired - Lifetime
-
2006
- 2006-02-02 US US11/346,413 patent/US7541242B2/en not_active Expired - Lifetime
- 2006-02-02 US US11/346,049 patent/US7535048B2/en not_active Expired - Lifetime
-
2010
- 2010-11-26 JP JP2010263464A patent/JP2011071536A/ja active Pending
Patent Citations (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6240774A (ja) * | 1985-08-16 | 1987-02-21 | Nippon Denso Co Ltd | 不揮発性半導体記憶装置 |
US5617351A (en) * | 1992-03-12 | 1997-04-01 | International Business Machines Corporation | Three-dimensional direct-write EEPROM arrays and fabrication methods |
JPH0613628A (ja) * | 1992-06-26 | 1994-01-21 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
JPH07302848A (ja) * | 1994-04-29 | 1995-11-14 | Internatl Business Mach Corp <Ibm> | 低電圧メモリ |
JPH08186183A (ja) * | 1994-12-28 | 1996-07-16 | Sony Corp | 不揮発性半導体メモリ装置およびその製造方法 |
JPH09199620A (ja) * | 1996-01-08 | 1997-07-31 | Siemens Ag | 電気的にプログラム可能なメモリセル装置及びその製造方法 |
US5768192A (en) * | 1996-07-23 | 1998-06-16 | Saifun Semiconductors, Ltd. | Non-volatile semiconductor memory cell utilizing asymmetrical charge trapping |
JP2000515326A (ja) * | 1996-08-01 | 2000-11-14 | シーメンス アクチエンゲゼルシヤフト | 不揮発性メモリセル |
JP2000515327A (ja) * | 1996-08-01 | 2000-11-14 | シーメンス アクチエンゲゼルシヤフト | メモリセル装置の作動方法 |
US6114725A (en) * | 1997-01-22 | 2000-09-05 | International Business Machines Corporation | Structure for folded architecture pillar memory cell |
JPH118325A (ja) * | 1997-04-25 | 1999-01-12 | Nippon Steel Corp | 不揮発性半導体記憶装置、その製造方法、その書き込み方法、その読み出し方法、記録媒体並びに半導体記憶装置 |
JP2001077219A (ja) * | 1999-06-29 | 2001-03-23 | Toshiba Corp | 不揮発性半導体記憶装置及びその製造方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007537599A (ja) * | 2004-05-10 | 2007-12-20 | マイクロン テクノロジー、インコーポレイテッド | Nromデバイス |
JP2016509758A (ja) * | 2013-03-14 | 2016-03-31 | シリコン ストーリッジ テクノロージー インコーポレイテッドSilicon Storage Technology, Inc. | トレンチ内に電荷トラップ層を有する不揮発性メモリセル、アレイ、及びその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
KR20050013221A (ko) | 2005-02-03 |
US20060126398A1 (en) | 2006-06-15 |
US20060124998A1 (en) | 2006-06-15 |
US7535048B2 (en) | 2009-05-19 |
CN100407427C (zh) | 2008-07-30 |
US20040130934A1 (en) | 2004-07-08 |
US7541242B2 (en) | 2009-06-02 |
AU2003263748A8 (en) | 2004-01-06 |
KR100864135B1 (ko) | 2008-10-16 |
EP1530803A2 (en) | 2005-05-18 |
AU2003263748A1 (en) | 2004-01-06 |
US20090010075A9 (en) | 2009-01-08 |
SG125143A1 (en) | 2006-09-29 |
US20090072303A9 (en) | 2009-03-19 |
WO2004001802A3 (en) | 2004-08-05 |
JP2011071536A (ja) | 2011-04-07 |
CN1675770A (zh) | 2005-09-28 |
WO2004001802A2 (en) | 2003-12-31 |
US7220634B2 (en) | 2007-05-22 |
JP4678760B2 (ja) | 2011-04-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4678760B2 (ja) | メモリセルのアレイ、メモリアレイ、メモリデバイス及び多重状態セルを有するメモリアレイを形成する方法 | |
US7750389B2 (en) | NROM memory cell, memory array, related devices and methods | |
US7238599B2 (en) | Multi-state NROM device | |
KR100698977B1 (ko) | 수직 nrom | |
US7133315B2 (en) | Write once read only memory employing charge trapping in insulators | |
US20030235076A1 (en) | Multistate NROM having a storage density much greater than 1 Bit per 1F2 | |
KR20070017554A (ko) | 다중-상태 nrom 트랜지스터, 그 어레이 및 전자 시스템 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081028 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20090128 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20090204 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20090227 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20090306 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20090318 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20090326 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090424 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20091110 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100310 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20100506 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20100527 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100727 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20101027 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20101104 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101126 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110111 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110128 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4678760 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140210 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |