JP2007537599A - Nromデバイス - Google Patents
Nromデバイス Download PDFInfo
- Publication number
- JP2007537599A JP2007537599A JP2007513217A JP2007513217A JP2007537599A JP 2007537599 A JP2007537599 A JP 2007537599A JP 2007513217 A JP2007513217 A JP 2007513217A JP 2007513217 A JP2007513217 A JP 2007513217A JP 2007537599 A JP2007537599 A JP 2007537599A
- Authority
- JP
- Japan
- Prior art keywords
- region
- nrom
- transistor
- channel
- trench
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 claims abstract description 89
- 238000003860 storage Methods 0.000 claims abstract description 17
- 239000010410 layer Substances 0.000 claims description 170
- 239000000758 substrate Substances 0.000 claims description 42
- 238000000034 method Methods 0.000 claims description 32
- 229910052710 silicon Inorganic materials 0.000 claims description 24
- 239000010703 silicon Substances 0.000 claims description 22
- 239000002131 composite material Substances 0.000 claims description 21
- 238000004519 manufacturing process Methods 0.000 claims description 20
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 19
- 150000004767 nitrides Chemical class 0.000 claims description 17
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 16
- 230000006870 function Effects 0.000 claims description 15
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 12
- 238000007667 floating Methods 0.000 claims description 11
- 239000012212 insulator Substances 0.000 claims description 8
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 8
- 230000005669 field effect Effects 0.000 claims description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 5
- 238000012545 processing Methods 0.000 claims description 5
- 229920005591 polysilicon Polymers 0.000 claims description 4
- 239000002356 single layer Substances 0.000 claims description 4
- 238000009279 wet oxidation reaction Methods 0.000 claims description 4
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- 238000009792 diffusion process Methods 0.000 claims description 3
- 239000005543 nano-size silicon particle Substances 0.000 claims description 3
- 239000002105 nanoparticle Substances 0.000 claims description 3
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 3
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 3
- 229910052715 tantalum Inorganic materials 0.000 claims description 3
- 229910052719 titanium Inorganic materials 0.000 claims description 3
- 238000000137 annealing Methods 0.000 claims description 2
- 229910052735 hafnium Inorganic materials 0.000 claims description 2
- 229910052746 lanthanum Inorganic materials 0.000 claims description 2
- 238000001459 lithography Methods 0.000 claims description 2
- 229910052757 nitrogen Inorganic materials 0.000 claims description 2
- 239000002210 silicon-based material Substances 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 24
- 239000004065 semiconductor Substances 0.000 description 18
- 230000008859 change Effects 0.000 description 16
- 230000002441 reversible effect Effects 0.000 description 14
- 239000002800 charge carrier Substances 0.000 description 13
- 239000002784 hot electron Substances 0.000 description 12
- 238000002347 injection Methods 0.000 description 10
- 239000007924 injection Substances 0.000 description 10
- 230000008569 process Effects 0.000 description 8
- 229910052581 Si3N4 Inorganic materials 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 7
- 229910004298 SiO 2 Inorganic materials 0.000 description 6
- 230000005540 biological transmission Effects 0.000 description 6
- 238000009825 accumulation Methods 0.000 description 4
- 230000006399 behavior Effects 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 4
- 238000012937 correction Methods 0.000 description 4
- 238000006731 degradation reaction Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 3
- 238000001514 detection method Methods 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 229910044991 metal oxide Inorganic materials 0.000 description 3
- 150000004706 metal oxides Chemical class 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- 230000005641 tunneling Effects 0.000 description 3
- 235000012431 wafers Nutrition 0.000 description 3
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 2
- 238000003491 array Methods 0.000 description 2
- 238000012512 characterization method Methods 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000013500 data storage Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 230000005689 Fowler Nordheim tunneling Effects 0.000 description 1
- 102100037807 GATOR complex protein MIOS Human genes 0.000 description 1
- 101000950705 Homo sapiens GATOR complex protein MIOS Proteins 0.000 description 1
- 101150022794 IDS2 gene Proteins 0.000 description 1
- 101100491259 Oryza sativa subsp. japonica AP2-2 gene Proteins 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000005516 deep trap Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000005264 electron capture Effects 0.000 description 1
- 238000010893 electron trap Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000004886 process control Methods 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5692—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency read-only digital stores using storage elements with more than two stable states
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0466—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS]
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0466—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS]
- G11C16/0475—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS] comprising two or more independent storage sites which store independent data
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66833—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
- H01L29/7926—Vertical transistors, i.e. transistors having source and drain not in the same horizontal plane
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
【解決手段】NROMフラッシュメモリセルのアレイは、4F2あたり少なくとも2ビットを記憶するように構成される。スプリット縦型チャネルは、隣接する柱状部の各側面に沿って形成される。単一の制御ゲートが柱状部及び柱状部間のトレンチ内にわたって形成される。スプリットチャネルは、トレンチ底部のn+領域、又はトレンチ底部を覆うように形成されるチャネルによって接続され得る。各ゲート絶縁層は、チャネル長の増大により、他の電荷記憶領域から十分に分離した状態で電荷を記憶することができる。
【選択図】図11
Description
24、26…ドーピング領域 28…キャップ
32…厚い酸化物領域 34…ONO領域
36…側壁 38…ゲート層
40、62、64…伝導層 42…薄い酸化物層
44、707B…窒化物層 46、707A…酸化物層
48…浮遊ゲート 49…絶縁層
50…メモリセルアレイ 52…メモリセル面積
54、116、216、413、513、612−1、612−2、813、980…ワード線
56、58、114、411−1、411−2、608−1、608−2、960…ビット線
60…相互接続構成 65…中間誘電体層
67…トレンチ分離領域
70、70´、70´´、76、76´、76´´、78、78´´…ノード
100、200、303…基板 101…MOSFET
102、502、802−1…ソース領域
104、506…ドレイン領域
106、206、305、405、505…チャネル領域
108、208、309、409、509、614−1、614−2、807…ゲート
110、210…ゲート酸化物層
112、304、504、604、804…ソース線
117…電子
201、601−1、601−2、701、900…多値セル
202、302−1、302−2、402−1、402−2、602−1、602−2…第1ソース/ドレイン領域
204、306−1、306−2、406−1、406−2、606−1、606−2…第2ソース/ドレイン領域
212…第1伝送線 214…第2伝送線
217…電荷 301−1、301−2…縦型柱状部
307、407、707、817…ゲート絶縁層
340…トレンチ 401−1、401−2…縦型多値セル
415…共通ソース線 511…ビット線又はデータ線
600、942…メモリアレイ 610…センスアンプ
624…データ書き込み/プリチャージ回路
702…ソース 705…チャネル
801−1、801−2…トランジスタ
802−2…参照セル又はダミーセル
811−1、811−2…ドレイン線 940…メモリデバイス
944…行デコーダ 946…センスアンプ回路
948…列デコーダ 961…アドレス/制御線
962…列選択線 963…入出力データ線
1000…プロセッサをベースにしたシステム
1002…CPU 1004…フロッピディスクドライブ
1006…CD ROMドライブ 1008、1010…I/Oデバイス
1012…多値メモリセル 1014…ROM
1020…バス 1701、1702…柱状部
1703、1720、1721、1803、1804…n+領域
1704…制御ゲート 1706、1708…窒化物記憶領域
1710、1711…スプリットチャネル
1801…チャネル
Claims (35)
- 上部ドーピング領域をそれぞれ有する複数の縦型柱状部を有する基板と、
前記複数の縦型柱状部の第1柱状部と第2柱状部の対向する側面に沿って形成されたゲート絶縁層と、
前記ゲート絶縁層と前記柱状部を覆うように形成された制御ゲートと、
前記第1柱状部と前記第2柱状部との間に配置されたトレンチの下に形成された下部ドーピング領域と、
を備える多値NROMトランジスタであって、
トランジスタ動作中において、前記下部ドーピング領域は、前記第1柱状部の前記対向する側面に沿って形成される第1チャネルと前記第2柱状部の前記対向する側面に沿って形成される第2チャネルとを接続することを特徴とする多値NROMトランジスタ。 - 請求項1記載の多値NROMトランジスタにおいて、前記上部ドーピング領域及び前記下部ドーピング領域は、p型基板に設けられたn+ドーピング領域であり、前記上部ドーピング領域は、各柱状部の略頂部に配置されていることを特徴とする多値NROMトランジスタ。
- 請求項1記載の多値NROMトランジスタにおいて、前記下部ドーピング領域は、電気接続部に接続されていないことを特徴とする多値NROMトランジスタ。
- 請求項1記載の多値NROMトランジスタにおいて、前記トランジスタは、リソグラフィの1.0加工寸法の二乗(1F2)よりも小さいサイズを有するトランジスタと同等に動作することを特徴とする多値NROMトランジスタ。
- 請求項1記載の多値NROMトランジスタにおいて、前記ゲート絶縁層はそれぞれ、電荷記憶領域を定義することを特徴とする多値NROMトランジスタ。
- 請求項1記載の多値NROMトランジスタにおいて、前記第1チャネル及び前記第2チャネルは、書き込み動作中に、前記上部ドーピング領域と前記下部ドーピング領域との間に形成されることを特徴とする多値NROMトランジスタ。
- 請求項1記載の多値NROMトランジスタにおいて、前記ゲート絶縁層は、酸化物−窒化物−酸化物複合構造で構成されることを特徴とする多値NROMトランジスタ。
- 請求項1記載の多値NROMトランジスタにおいて、前記ゲート絶縁層は、酸化物−窒化物−酸化アルミニウム、酸化物−酸化アルミニウム−酸化物、酸化物−シリコンオキシカーバイド−酸化物、のうちの1つの複合構造で構成されることを特徴とする多値NROMトランジスタ。
- 請求項1記載の多値NROMトランジスタにおいて、前記ゲート絶縁層は、アニールではなく湿式酸化によって形成された酸化ケイ素、シリコンのナノ粒子を含むシリコンリッチ酸化物、シリコンオキシナイトライド層、シリコンリッチ酸化アルミニウム絶縁体、シリコンオキシカーバイド絶縁体、シリコンカーバイドのナノ粒子を含む酸化ケイ素絶縁体、の非複合構造のうちの1つで構成されることを特徴とする多値NROMトランジスタ。
- 請求項1記載の多値NROMトランジスタにおいて、前記ゲート絶縁層は非化学量論的単一層で構成されることを特徴とする多値NROMトランジスタ。
- 請求項10記載の多値NROMトランジスタにおいて、前記非化学量論的単一層は、Si、N、Al、Ti、Ta、Hf、Laのうちのひとつを含むことを特徴とする多値NROMトランジスタ。
- トレンチで分離され上部ドーピング領域をそれぞれ有する複数の縦型柱状部を有する基板と、
前記複数の縦型柱状部のうち隣接する柱状部の対向する側面に沿って形成された複数のゲート絶縁層と、
前記複数の縦型柱状部を覆うように前記トレンチに形成された制御ゲートと、
前記トレンチのそれぞれの下に形成された複数の下部ドーピング領域と、
を備える多値NROMトランジスタのアレイであって、
前記上部ドーピング領域はそれぞれ、前記アレイの第1ビット線に接続され、
前記制御ゲートは、多値NROMトランジスタの前記アレイの行のNROMトランジスタ間にワード線を形成し、
前記下部ドーピング領域はそれぞれ、前記トランジスタの動作中において、第1トレンチの第1側面に沿って第1柱状部に形成される第1チャネルと前記第1トレンチの第2側面に沿って第2柱状部に形成される第2チャネルとを接続し、前記下部ドーピング領域はそれぞれ、前記アレイの第2ビット線に接続されることを特徴とする多値NROMトランジスタのアレイ。 - 請求項12記載の多値NROMトランジスタのアレイにおいて、前記基板は、シリコン材料で構成され、前記制御ゲートは、ポリシリコンで構成されることを特徴とする多値NROMトランジスタのアレイ。
- 請求項12記載の多値NROMトランジスタのアレイにおいて、前記複数の下部ドーピング領域は電気接続部によってアクセスできないことを特徴とする多値NROMトランジスタのアレイ。
- 請求項12記載の多値NROMトランジスタのアレイにおいて、前記ゲート絶縁層は、複合構造又は非化学量論的単一層のうちの1つで構成されることを特徴とする多値NROMトランジスタのアレイ。
- 請求項12記載の多値NROMトランジスタのアレイにおいて、前記第1チャネルと前記第2チャネルは、少なくとも2つの電荷記憶領域を有するトランジスタを2個直列に接続したものとして機能することを特徴とする多値NROMトランジスタのアレイ。
- メモリ制御信号を生成するプロセッサ回路と、
複数の多値NROMトランジスタを有し、前記プロセッサ回路に接続されたNROMフラッシュメモリデバイスと、
を備える電子システムであって、
前記トランジスタはそれぞれ、
複数の縦型柱状部を有する基板と、
第1ゲート絶縁層と、
第2ゲート絶縁層と、
制御ゲートと、
下部ドーピング領域と、
を備え、
前記複数の縦型柱状部はそれぞれ、上部ドーピング領域を有し、トレンチによって、隣接する柱状部から分離され、
前記第1ゲート絶縁層は、第1トレンチの第1側面に沿って形成され、
前記第2ゲート絶縁層は、前記第1トレンチの対向する第2側面に沿って形成され、
前記制御ゲートは、前記複数の縦型柱状部を覆うように前記第1トレンチに形成され、
前記下部ドーピング領域は、前記第1トレンチの下に形成され、
前記下部ドーピング領域は、トランジスタ動作中において、前記第1ゲート絶縁層の近傍に形成される第1チャネルと前記第2ゲート絶縁層の近傍に形成される第2チャネルとを接続することを特徴とする電子システム。 - 請求項17記載の電子システムにおいて、前記トランジスタ動作中において、前記第1ゲート絶縁層及び前記第2ゲート絶縁層はそれぞれ、電荷記憶領域を備えることを特徴とする電子システム。
- 請求項17記載の電子システムにおいて、前記第1ゲート絶縁層及び前記第2ゲート絶縁層は、酸化物−窒化物−酸化物複合体で構成されることを特徴とする電子システム。
- 請求項17記載の電子システムにおいて、前記第1トレンチ近傍の第1柱状部の上部ドーピング領域はドレイン領域として機能し、前記第1トレンチ近傍の第2柱状部の上部ドーピング領域はソース領域として機能することを特徴とする電子システム。
- ドーピング領域をそれぞれ有する複数の縦型柱状部を有する基板と、
前記複数の縦型柱状部の第1柱状部及び第2柱状部の対向する側面に沿って形成されたゲート絶縁層と、
前記ゲート絶縁層と前記柱状部とを覆うように形成された制御ゲートと、
を備える多値NROMトランジスタであって、
トランジスタ動作中において、前記第1柱状部のドーピング領域と前記第2柱状部の前記ドーピング領域との間にチャネルが形成されることを特徴とする多値NROMトランジスタ。 - 請求項21記載の多値NROMトランジスタにおいて、トランジスタ動作中は、第1ドーピング領域がソース領域として機能し、第2ドーピング領域がドレイン領域として機能することを特徴とする多値NROMトランジスタ。
- 請求項21記載の多値NROMトランジスタにおいて、前記トランジスタ動作は、書き込み動作であることを特徴とする多値NROMトランジスタ。
- 複数の縦型柱状部を有する基板と、
複数のゲート絶縁層と、
制御ゲートと、
を備える多値NROMトランジスタのアレイであって、
前記柱状部は各前記柱状部の間にトレンチを有し、前記柱状部はそれぞれドーピング領域を有し、
前記ゲート絶縁層はそれぞれ、各前記トレンチの対向する側面に沿って形成され、
前記制御ゲートは、前記複数の縦型柱状部を覆うように各前記トレンチに形成されてワード線を形成し、
トランジスタ動作中は、前記第1柱状部のドーピング領域と前記第2柱状部の前記ドーピング領域との間にチャネルが形成されることを特徴とする多値NROMトランジスタのアレイ。 - 請求項24記載の多値NROMトランジスタのアレイにおいて、前記ドーピング領域はビット線に接続され、前記ビット線は前記ワード線の下方に存在し、前記ワード線に対して略垂直であることを特徴とする多値NROMトランジスタのアレイ。
- 基板を刻設して、一対で1つの柱状部を定義する複数のトレンチを形成するステップと、
各前記柱状部の上部領域にドーピングするステップと、
各前記トレンチの下の下部領域にドーピングするステップと、
隣接する前記柱状部の対向する側面のそれぞれに窒化物で構成される記憶領域を形成するステップと、
前記柱状部と前記複数のトレンチの内側とを覆うように制御ゲートを形成するステップと、
を備えるスプリットチャネルトランジスタの製造方法であって、
前記トランジスタの書き込み動作中に、隣接する柱状部の前記対向する側面に沿って、チャネルが形成され、前記チャネルはドーピングされた前記下部領域によって接続され、ドーピングされた前記下部領域は電気接続部に接続されていないことを特徴とするスプリットチャネルトランジスタの製造方法。 - 請求項26記載のスプリットチャネルトランジスタの製造方法において、前記基板と前記制御ゲートとの間の各前記トレンチに誘電体を形成するステップをさらに備えることを特徴とするスプリットチャネルトランジスタの製造方法。
- 請求項26記載のスプリットチャネルトランジスタの製造方法において、前記制御ゲートはポリシリコンであることを特徴とするスプリットチャネルトランジスタの製造方法。
- 請求項26記載のスプリットチャネルトランジスタの製造方法において、前記スプリットチャネルトランジスタは直列に接続された2つの電界効果トランジスタを形成することを特徴とするスプリットチャネルトランジスタの製造方法。
- 請求項26記載のスプリットチャネルトランジスタの製造方法において、第1柱状部の第1ドーピング領域はドレイン領域であり、隣接する第2柱状部の第2ドーピング領域はソース領域であることを特徴とするスプリットチャネルトランジスタの製造方法。
- 請求項26記載のスプリットチャネルトランジスタの製造方法において、前記ドーピングするステップは、p型基板にn+領域を形成するステップであることを特徴とするスプリットチャネルトランジスタの製造方法。
- トレンチを形成する一対の柱状部と、前記トレンチの対向する側面に沿って形成された窒化物の電荷記憶領域と、前記窒化物の電荷記憶領域及び前記一対の柱状部を覆う制御ゲートとを有するスプリットチャネルへの書き込み方法であって、各前記柱状部はソース/ドレイン領域を有し、前記トレンチは電気的に接続していない浮遊したn+拡散領域を有し、前記スプリットチャネルへの書き込み方法は、
第1ソース/ドレイン領域を接地するステップと、
前記制御ゲートにゲート電圧を印加するステップと、
第2ソース/ドレイン領域にドレイン電圧を印加して、前記第1ソース/ドレイン領域と前記第2ソース/ドレイン領域との間の前記トレンチの前記対向する側面に沿って、及び前記トレンチの下に、チャネルを形成するステップと、
を備えることを特徴とするスプリットチャネルへの書き込み方法。 - 請求項32記載のスプリットチャネルへの書き込み方法において、前記トレンチの各側面に沿った前記チャネルは前記浮遊したn+拡散領域によって接続されることを特徴とするスプリットチャネルへの書き込み方法。
- トレンチを形成する一対の柱状部と、前記トレンチの対向する側面に沿って形成された窒化物の電荷記憶領域と、前記窒化物の電荷記憶領域及び前記一対の柱状部とを覆う制御ゲートとを有するスプリットチャネルへの書き込み方法であって、各前記柱状部はソース/ドレイン領域を有し、
前記スプリットチャネルへの書き込み方法は、
第1ソース/ドレイン領域を接地するステップと、
前記制御ゲートにゲート電圧を印加するステップと、
第2ソース/ドレイン領域にドレイン電圧を印加して、前記第1ソース/ドレイン領域と前記第2ソース/ドレイン領域との間の前記トレンチの前記対向する側面に沿って、及び前記トレンチの下に、チャネルを形成するステップと、
を備えることを特徴とするスプリットチャネルへの書き込み方法。 - 基板を刻設して、一対で1つの柱状部を定義する複数のトレンチを形成するステップと、
各前記柱状部の上部領域にドーピングするステップと、
隣接する柱状部の対向する側面のそれぞれに窒化物で構成される記憶領域を形成するステップと、
前記柱状部と前記複数のトレンチの内側を覆うように制御ゲートを形成するステップと、
を備えたスプリットチャネルトランジスタの製造方法であって、
前記トランジスタの書き込み動作中に、隣接する柱状部の前記対向する側面に沿って、チャネルが形成され、前記チャネルは各前記トレンチの下で互いに接続されることを特徴とするスプリットチャネルトランジスタの製造方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/842,304 US7050330B2 (en) | 2003-12-16 | 2004-05-10 | Multi-state NROM device |
PCT/US2005/015624 WO2005112119A1 (en) | 2004-05-10 | 2005-05-04 | Nrom device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007537599A true JP2007537599A (ja) | 2007-12-20 |
Family
ID=34967810
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007513217A Pending JP2007537599A (ja) | 2004-05-10 | 2005-05-04 | Nromデバイス |
Country Status (5)
Country | Link |
---|---|
US (3) | US7050330B2 (ja) |
EP (1) | EP1745512A1 (ja) |
JP (1) | JP2007537599A (ja) |
CN (1) | CN100536143C (ja) |
WO (1) | WO2005112119A1 (ja) |
Families Citing this family (63)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6840904B2 (en) * | 2001-10-11 | 2005-01-11 | Jason Goldberg | Medical monitoring device and system |
KR100864135B1 (ko) * | 2002-06-21 | 2008-10-16 | 마이크론 테크놀로지, 인크. | Nrom 메모리 셀, 메모리 어레이, 관련 디바이스 및 방법 |
KR100546391B1 (ko) * | 2003-10-30 | 2006-01-26 | 삼성전자주식회사 | 소노스 소자 및 그 제조 방법 |
KR100526478B1 (ko) * | 2003-12-31 | 2005-11-08 | 동부아남반도체 주식회사 | 반도체 소자 및 그 제조방법 |
US7138681B2 (en) * | 2004-07-27 | 2006-11-21 | Micron Technology, Inc. | High density stepped, non-planar nitride read only memory |
US7442976B2 (en) * | 2004-09-01 | 2008-10-28 | Micron Technology, Inc. | DRAM cells with vertical transistors |
US7053447B2 (en) * | 2004-09-14 | 2006-05-30 | Infineon Technologies Ag | Charge-trapping semiconductor memory device |
US7518179B2 (en) | 2004-10-08 | 2009-04-14 | Freescale Semiconductor, Inc. | Virtual ground memory array and method therefor |
WO2006077585A2 (en) * | 2005-01-18 | 2006-07-27 | Shye Shapira | Apparatus and method for control of tunneling in a small-scale electronic structure |
US7384851B2 (en) * | 2005-07-15 | 2008-06-10 | International Business Machines Corporation | Buried stress isolation for high-performance CMOS technology |
US7211858B2 (en) * | 2005-07-25 | 2007-05-01 | Freescale Semiconductor, Inc. | Split gate storage device including a horizontal first gate and a vertical second gate in a trench |
US7205608B2 (en) * | 2005-07-25 | 2007-04-17 | Freescale Semiconductor, Inc. | Electronic device including discontinuous storage elements |
US7619270B2 (en) * | 2005-07-25 | 2009-11-17 | Freescale Semiconductor, Inc. | Electronic device including discontinuous storage elements |
US7619275B2 (en) | 2005-07-25 | 2009-11-17 | Freescale Semiconductor, Inc. | Process for forming an electronic device including discontinuous storage elements |
US7314798B2 (en) * | 2005-07-25 | 2008-01-01 | Freescale Semiconductor, Inc. | Method of fabricating a nonvolatile storage array with continuous control gate employing hot carrier injection programming |
US7285819B2 (en) * | 2005-07-25 | 2007-10-23 | Freescale Semiconductor, Inc. | Nonvolatile storage array with continuous control gate employing hot carrier injection programming |
US7112490B1 (en) | 2005-07-25 | 2006-09-26 | Freescale Semiconductor, Inc. | Hot carrier injection programmable structure including discontinuous storage elements and spacer control gates in a trench |
US7256454B2 (en) * | 2005-07-25 | 2007-08-14 | Freescale Semiconductor, Inc | Electronic device including discontinuous storage elements and a process for forming the same |
US7582929B2 (en) * | 2005-07-25 | 2009-09-01 | Freescale Semiconductor, Inc | Electronic device including discontinuous storage elements |
US7262997B2 (en) * | 2005-07-25 | 2007-08-28 | Freescale Semiconductor, Inc. | Process for operating an electronic device including a memory array and conductive lines |
US7226840B2 (en) * | 2005-07-25 | 2007-06-05 | Freescale Semiconductor, Inc. | Process for forming an electronic device including discontinuous storage elements |
US20070020840A1 (en) * | 2005-07-25 | 2007-01-25 | Freescale Semiconductor, Inc. | Programmable structure including nanocrystal storage elements in a trench |
US7642594B2 (en) * | 2005-07-25 | 2010-01-05 | Freescale Semiconductor, Inc | Electronic device including gate lines, bit lines, or a combination thereof |
US7250340B2 (en) * | 2005-07-25 | 2007-07-31 | Freescale Semiconductor, Inc. | Method of fabricating programmable structure including discontinuous storage elements and spacer control gates in a trench |
US7211487B2 (en) * | 2005-07-25 | 2007-05-01 | Freescale Semiconductor, Inc. | Process for forming an electronic device including discontinuous storage elements |
US7394686B2 (en) * | 2005-07-25 | 2008-07-01 | Freescale Semiconductor, Inc. | Programmable structure including discontinuous storage elements and spacer control gates in a trench |
US20070045722A1 (en) * | 2005-08-31 | 2007-03-01 | Tzyh-Cheang Lee | Non-volatile memory and fabrication thereof |
US7388252B2 (en) * | 2005-09-23 | 2008-06-17 | Macronix International Co., Ltd. | Two-bits per cell not-and-gate (NAND) nitride trap memory |
US8022465B2 (en) * | 2005-11-15 | 2011-09-20 | Macronrix International Co., Ltd. | Low hydrogen concentration charge-trapping layer structures for non-volatile memory |
US7608886B2 (en) * | 2006-01-06 | 2009-10-27 | Macronix International Co., Ltd. | Systems and methods for a high density, compact memory array |
US20070158734A1 (en) * | 2006-01-09 | 2007-07-12 | Freescale Semiconductor, Inc. | Electronic device with a multi-gated electrode structure and a process for forming the electronic device |
US7811935B2 (en) * | 2006-03-07 | 2010-10-12 | Micron Technology, Inc. | Isolation regions and their formation |
US7592224B2 (en) | 2006-03-30 | 2009-09-22 | Freescale Semiconductor, Inc | Method of fabricating a storage device including decontinuous storage elements within and between trenches |
KR100707217B1 (ko) * | 2006-05-26 | 2007-04-13 | 삼성전자주식회사 | 리세스-타입 제어 게이트 전극을 구비하는 반도체 메모리소자 및 그 제조 방법 |
US7879708B2 (en) * | 2006-09-21 | 2011-02-01 | Macronix International Co. Ltd. | Apparatus and associated method for making a floating gate cell with increased overlay between the control gate and floating gate |
KR20080035211A (ko) | 2006-10-18 | 2008-04-23 | 삼성전자주식회사 | 리세스-타입 제어 게이트 전극을 구비하는 반도체 메모리소자 |
US7838920B2 (en) * | 2006-12-04 | 2010-11-23 | Micron Technology, Inc. | Trench memory structures and operation |
JP2008166528A (ja) * | 2006-12-28 | 2008-07-17 | Spansion Llc | 半導体装置およびその製造方法 |
US7838922B2 (en) | 2007-01-24 | 2010-11-23 | Freescale Semiconductor, Inc. | Electronic device including trenches and discontinuous storage elements |
US7572699B2 (en) * | 2007-01-24 | 2009-08-11 | Freescale Semiconductor, Inc | Process of forming an electronic device including fins and discontinuous storage elements |
US7651916B2 (en) * | 2007-01-24 | 2010-01-26 | Freescale Semiconductor, Inc | Electronic device including trenches and discontinuous storage elements and processes of forming and using the same |
US7416945B1 (en) * | 2007-02-19 | 2008-08-26 | Freescale Semiconductor, Inc. | Method for forming a split gate memory device |
US7872297B2 (en) * | 2007-04-17 | 2011-01-18 | Snu R&Db Foundation | Flash memory device and fabricating method thereof comprising a body recess region |
KR20080099485A (ko) * | 2007-05-09 | 2008-11-13 | 주식회사 하이닉스반도체 | 반도체 소자의 트랜지스터 및 그 제조 방법 |
US7923373B2 (en) | 2007-06-04 | 2011-04-12 | Micron Technology, Inc. | Pitch multiplication using self-assembling materials |
US7749838B2 (en) * | 2007-07-06 | 2010-07-06 | Macronix International Co., Ltd. | Fabricating method of non-volatile memory cell |
US20090016118A1 (en) * | 2007-07-12 | 2009-01-15 | Silicon Storage Technology, Inc. | Non-volatile dram with floating gate and method of operation |
US7981745B2 (en) * | 2007-08-30 | 2011-07-19 | Spansion Llc | Sacrificial nitride and gate replacement |
US8045373B2 (en) * | 2007-10-02 | 2011-10-25 | Cypress Semiconductor Corporation | Method and apparatus for programming memory cell array |
US8409952B2 (en) * | 2008-04-14 | 2013-04-02 | Spansion Llc | Method of forming an electronic device including forming a charge storage element in a trench of a workpiece |
JP5112201B2 (ja) * | 2008-07-11 | 2013-01-09 | 株式会社東芝 | 不揮発性半導体記憶装置 |
WO2010024883A1 (en) * | 2008-08-25 | 2010-03-04 | Halo Lsi, Inc | Complementary reference method for high reliability trap-type non-volatile memory |
US8102709B2 (en) * | 2009-06-02 | 2012-01-24 | Micron Technology, Inc. | Transistor having peripheral channel |
CN102456403B (zh) | 2010-10-22 | 2014-11-12 | 北京大学 | 利用分裂槽栅快闪存储器实现四位存储的方法 |
KR20120129608A (ko) * | 2011-05-20 | 2012-11-28 | 에스케이하이닉스 주식회사 | 비휘발성 메모리 장치 및 그 제조 방법 |
CN102593158B (zh) * | 2012-03-09 | 2017-12-08 | 上海华虹宏力半导体制造有限公司 | 闪存单元结构以及闪存装置 |
JP5938272B2 (ja) * | 2012-05-23 | 2016-06-22 | ルネサスエレクトロニクス株式会社 | トランジスタ及びその製造方法 |
US8796751B2 (en) | 2012-11-20 | 2014-08-05 | Micron Technology, Inc. | Transistors, memory cells and semiconductor constructions |
US9548380B2 (en) * | 2013-03-14 | 2017-01-17 | Silicon Storage Technology, Inc. | Non-volatile memory cell having a trapping charge layer in a trench and an array and a method of manufacturing therefor |
US10707355B2 (en) | 2014-05-25 | 2020-07-07 | Ramot At Tel Aviv University Ltd. | Multiple state electrostatically formed nanowire transistors |
US9716155B2 (en) | 2015-12-09 | 2017-07-25 | International Business Machines Corporation | Vertical field-effect-transistors having multiple threshold voltages |
JP6306233B1 (ja) * | 2017-02-28 | 2018-04-04 | ウィンボンド エレクトロニクス コーポレーション | フラッシュメモリおよびその製造方法 |
US10593730B1 (en) * | 2018-10-10 | 2020-03-17 | Micron Technology, Inc. | Three-dimensional memory array |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2003001600A2 (de) * | 2001-06-21 | 2003-01-03 | Infineon Technologies Ag | Speicherzelle, speicherzellenanordnung und herstellungsverfahren |
WO2004001802A2 (en) * | 2002-06-21 | 2003-12-31 | Micron Technology, Inc. | Nrom memory cell, memory array, related devices and methods |
Family Cites Families (120)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4184207A (en) * | 1978-01-27 | 1980-01-15 | Texas Instruments Incorporated | High density floating gate electrically programmable ROM |
US4420504A (en) | 1980-12-22 | 1983-12-13 | Raytheon Company | Programmable read only memory |
JPS61150369A (ja) * | 1984-12-25 | 1986-07-09 | Toshiba Corp | 読み出し専用半導体記憶装置およびその製造方法 |
US4881114A (en) | 1986-05-16 | 1989-11-14 | Actel Corporation | Selectively formable vertical diode circuit element |
US5049515A (en) * | 1990-03-09 | 1991-09-17 | Intel Corporation, Inc. | Method of making a three-dimensional memory cell with integral select transistor |
US5341328A (en) * | 1991-01-18 | 1994-08-23 | Energy Conversion Devices, Inc. | Electrically erasable memory elements having reduced switching current requirements and increased write/erase cycle life |
US5406509A (en) * | 1991-01-18 | 1995-04-11 | Energy Conversion Devices, Inc. | Electrically erasable, directly overwritable, multibit single cell memory elements and arrays fabricated therefrom |
US5241496A (en) * | 1991-08-19 | 1993-08-31 | Micron Technology, Inc. | Array of read-only memory cells, eacch of which has a one-time, voltage-programmable antifuse element constructed within a trench shared by a pair of cells |
US5467305A (en) | 1992-03-12 | 1995-11-14 | International Business Machines Corporation | Three-dimensional direct-write EEPROM arrays and fabrication methods |
US5379253A (en) * | 1992-06-01 | 1995-01-03 | National Semiconductor Corporation | High density EEPROM cell array with novel programming scheme and method of manufacture |
US5330930A (en) * | 1992-12-31 | 1994-07-19 | Chartered Semiconductor Manufacturing Pte Ltd. | Formation of vertical polysilicon resistor having a nitride sidewall for small static RAM cell |
US5378647A (en) * | 1993-10-25 | 1995-01-03 | United Microelectronics Corporation | Method of making a bottom gate mask ROM device |
US5397725A (en) * | 1993-10-28 | 1995-03-14 | National Semiconductor Corporation | Method of controlling oxide thinning in an EPROM or flash memory array |
US5440505A (en) * | 1994-01-21 | 1995-08-08 | Intel Corporation | Method and circuitry for storing discrete amounts of charge in a single memory element |
US5429967A (en) | 1994-04-08 | 1995-07-04 | United Microelectronics Corporation | Process for producing a very high density mask ROM |
US5610099A (en) * | 1994-06-28 | 1997-03-11 | Ramtron International Corporation | Process for fabricating transistors using composite nitride structure |
US5576236A (en) | 1995-06-28 | 1996-11-19 | United Microelectronics Corporation | Process for coding and code marking read-only memory |
US5998263A (en) * | 1996-05-16 | 1999-12-07 | Altera Corporation | High-density nonvolatile memory cell |
US5768192A (en) * | 1996-07-23 | 1998-06-16 | Saifun Semiconductors, Ltd. | Non-volatile semiconductor memory cell utilizing asymmetrical charge trapping |
JP3191693B2 (ja) * | 1996-08-29 | 2001-07-23 | 日本電気株式会社 | 半導体記憶装置の製造方法 |
US6028342A (en) * | 1996-11-22 | 2000-02-22 | United Microelectronics Corp. | ROM diode and a method of making the same |
US5792697A (en) * | 1997-01-07 | 1998-08-11 | United Microelectronics Corporation | Method for fabricating a multi-stage ROM |
TW319904B (en) * | 1997-01-20 | 1997-11-11 | United Microelectronics Corp | Three dimensional read only memory and manufacturing method thereof |
US5990509A (en) * | 1997-01-22 | 1999-11-23 | International Business Machines Corporation | 2F-square memory cell for gigabit memory applications |
TW347581B (en) * | 1997-02-05 | 1998-12-11 | United Microelectronics Corp | Process for fabricating read-only memory cells |
US6190966B1 (en) * | 1997-03-25 | 2001-02-20 | Vantis Corporation | Process for fabricating semiconductor memory device with high data retention including silicon nitride etch stop layer formed at high temperature with low hydrogen ion concentration |
US6297096B1 (en) * | 1997-06-11 | 2001-10-02 | Saifun Semiconductors Ltd. | NROM fabrication method |
US5966603A (en) * | 1997-06-11 | 1999-10-12 | Saifun Semiconductors Ltd. | NROM fabrication method with a periphery portion |
US6150687A (en) | 1997-07-08 | 2000-11-21 | Micron Technology, Inc. | Memory cell having a vertical transistor with buried source/drain and dual gates |
US6072209A (en) * | 1997-07-08 | 2000-06-06 | Micro Technology, Inc. | Four F2 folded bit line DRAM cell structure having buried bit and word lines |
US5936274A (en) * | 1997-07-08 | 1999-08-10 | Micron Technology, Inc. | High density flash memory |
US5973356A (en) * | 1997-07-08 | 1999-10-26 | Micron Technology, Inc. | Ultra high density flash memory |
IL125604A (en) * | 1997-07-30 | 2004-03-28 | Saifun Semiconductors Ltd | Non-volatile electrically erasable and programmble semiconductor memory cell utilizing asymmetrical charge |
US6768165B1 (en) * | 1997-08-01 | 2004-07-27 | Saifun Semiconductors Ltd. | Two bit non-volatile electrically erasable and programmable semiconductor memory cell utilizing asymmetrical charge trapping |
TW406378B (en) * | 1998-02-03 | 2000-09-21 | Taiwan Semiconductor Mfg | The structure of read-only memory (ROM) and its manufacture method |
US6124729A (en) * | 1998-02-27 | 2000-09-26 | Micron Technology, Inc. | Field programmable logic arrays with vertical transistors |
US5991225A (en) | 1998-02-27 | 1999-11-23 | Micron Technology, Inc. | Programmable memory address decode array with vertical transistors |
US6093606A (en) * | 1998-03-05 | 2000-07-25 | Taiwan Semiconductor Manufacturing Company | Method of manufacture of vertical stacked gate flash memory device |
US6144093A (en) | 1998-04-27 | 2000-11-07 | International Rectifier Corp. | Commonly housed diverse semiconductor die with reduced inductance |
US6030871A (en) * | 1998-05-05 | 2000-02-29 | Saifun Semiconductors Ltd. | Process for producing two bit ROM cell utilizing angled implant |
US6215148B1 (en) * | 1998-05-20 | 2001-04-10 | Saifun Semiconductors Ltd. | NROM cell with improved programming, erasing and cycling |
US6348711B1 (en) * | 1998-05-20 | 2002-02-19 | Saifun Semiconductors Ltd. | NROM cell with self-aligned programming and erasure areas |
US6133102A (en) * | 1998-06-19 | 2000-10-17 | Wu; Shye-Lin | Method of fabricating double poly-gate high density multi-state flat mask ROM cells |
TW380318B (en) * | 1998-07-29 | 2000-01-21 | United Semiconductor Corp | Manufacturing method for flash erasable programmable ROM |
US6251731B1 (en) * | 1998-08-10 | 2001-06-26 | Acer Semiconductor Manufacturing, Inc. | Method for fabricating high-density and high-speed nand-type mask roms |
US6184089B1 (en) * | 1999-01-27 | 2001-02-06 | United Microelectronics Corp. | Method of fabricating one-time programmable read only memory |
US6256231B1 (en) * | 1999-02-04 | 2001-07-03 | Tower Semiconductor Ltd. | EEPROM array using 2-bit non-volatile memory cells and method of implementing same |
US6181597B1 (en) * | 1999-02-04 | 2001-01-30 | Tower Semiconductor Ltd. | EEPROM array using 2-bit non-volatile memory cells with serial read operations |
US6108240A (en) * | 1999-02-04 | 2000-08-22 | Tower Semiconductor Ltd. | Implementation of EEPROM using intermediate gate voltage to avoid disturb conditions |
US6147904A (en) | 1999-02-04 | 2000-11-14 | Tower Semiconductor Ltd. | Redundancy method and structure for 2-bit non-volatile memory cells |
US6157570A (en) | 1999-02-04 | 2000-12-05 | Tower Semiconductor Ltd. | Program/erase endurance of EEPROM memory cells |
US6081456A (en) * | 1999-02-04 | 2000-06-27 | Tower Semiconductor Ltd. | Bit line control circuit for a memory array using 2-bit non-volatile memory cells |
US6134156A (en) * | 1999-02-04 | 2000-10-17 | Saifun Semiconductors Ltd. | Method for initiating a retrieval procedure in virtual ground arrays |
US6487050B1 (en) | 1999-02-22 | 2002-11-26 | Seagate Technology Llc | Disc drive with wear-resistant ramp coating of carbon nitride or metal nitride |
US6044022A (en) * | 1999-02-26 | 2000-03-28 | Tower Semiconductor Ltd. | Programmable configuration for EEPROMS including 2-bit non-volatile memory cell arrays |
US6174758B1 (en) * | 1999-03-03 | 2001-01-16 | Tower Semiconductor Ltd. | Semiconductor chip having fieldless array with salicide gates and methods for making same |
GB9906247D0 (en) | 1999-03-18 | 1999-05-12 | Koninkl Philips Electronics Nv | An electronic device comprising a trench gate field effect device |
GB9907184D0 (en) | 1999-03-30 | 1999-05-26 | Philips Electronics Nv | A method of manufacturing a semiconductor device |
US6208557B1 (en) * | 1999-05-21 | 2001-03-27 | National Semiconductor Corporation | EPROM and flash memory cells with source-side injection and a gate dielectric that traps hot electrons during programming |
US6218695B1 (en) * | 1999-06-28 | 2001-04-17 | Tower Semiconductor Ltd. | Area efficient column select circuitry for 2-bit non-volatile memory cells |
US6255166B1 (en) * | 1999-08-05 | 2001-07-03 | Aalo Lsi Design & Device Technology, Inc. | Nonvolatile memory cell, method of programming the same and nonvolatile memory array |
US6204529B1 (en) * | 1999-08-27 | 2001-03-20 | Hsing Lan Lung | 8 bit per cell non-volatile semiconductor memory structure utilizing trench technology and dielectric floating gate |
JP4058219B2 (ja) * | 1999-09-17 | 2008-03-05 | 株式会社ルネサステクノロジ | 半導体集積回路 |
US6303436B1 (en) * | 1999-09-21 | 2001-10-16 | Mosel Vitelic, Inc. | Method for fabricating a type of trench mask ROM cell |
FR2799570B1 (fr) * | 1999-10-08 | 2001-11-16 | Itt Mfg Enterprises Inc | Commutateur electrique perfectionne a effet tactile a plusieurs voies et a organe de declenchement unique |
US6240020B1 (en) * | 1999-10-25 | 2001-05-29 | Advanced Micro Devices | Method of bitline shielding in conjunction with a precharging scheme for nand-based flash memory devices |
US6175523B1 (en) * | 1999-10-25 | 2001-01-16 | Advanced Micro Devices, Inc | Precharging mechanism and method for NAND-based flash memory devices |
US6429063B1 (en) * | 1999-10-26 | 2002-08-06 | Saifun Semiconductors Ltd. | NROM cell with generally decoupled primary and secondary injection |
US6303479B1 (en) * | 1999-12-16 | 2001-10-16 | Spinnaker Semiconductor, Inc. | Method of manufacturing a short-channel FET with Schottky-barrier source and drain contacts |
US6291854B1 (en) * | 1999-12-30 | 2001-09-18 | United Microelectronics Corp. | Electrically erasable and programmable read only memory device and manufacturing therefor |
US6272043B1 (en) * | 2000-01-28 | 2001-08-07 | Advanced Micro Devices, Inc. | Apparatus and method of direct current sensing from source side in a virtual ground array |
US6201737B1 (en) * | 2000-01-28 | 2001-03-13 | Advanced Micro Devices, Inc. | Apparatus and method to characterize the threshold distribution in an NROM virtual ground array |
US6222768B1 (en) * | 2000-01-28 | 2001-04-24 | Advanced Micro Devices, Inc. | Auto adjusting window placement scheme for an NROM virtual ground array |
TW439276B (en) | 2000-02-14 | 2001-06-07 | United Microelectronics Corp | Fabricating method of read only memory |
US6243300B1 (en) * | 2000-02-16 | 2001-06-05 | Advanced Micro Devices, Inc. | Substrate hole injection for neutralizing spillover charge generated during programming of a non-volatile memory cell |
US6215702B1 (en) * | 2000-02-16 | 2001-04-10 | Advanced Micro Devices, Inc. | Method of maintaining constant erasing speeds for non-volatile memory cells |
US6266281B1 (en) * | 2000-02-16 | 2001-07-24 | Advanced Micro Devices, Inc. | Method of erasing non-volatile memory cells |
US6275414B1 (en) * | 2000-05-16 | 2001-08-14 | Advanced Micro Devices, Inc. | Uniform bitline strapping of a non-volatile memory cell |
US6269023B1 (en) * | 2000-05-19 | 2001-07-31 | Advanced Micro Devices, Inc. | Method of programming a non-volatile memory cell using a current limiter |
US6282118B1 (en) * | 2000-10-06 | 2001-08-28 | Macronix International Co. Ltd. | Nonvolatile semiconductor memory device |
US6602805B2 (en) * | 2000-12-14 | 2003-08-05 | Macronix International Co., Ltd. | Method for forming gate dielectric layer in NROM |
JP2002280465A (ja) * | 2001-03-19 | 2002-09-27 | Sony Corp | 不揮発性半導体記憶装置およびその製造方法 |
US6461949B1 (en) * | 2001-03-29 | 2002-10-08 | Macronix International Co. Ltd. | Method for fabricating a nitride read-only-memory (NROM) |
TW480677B (en) * | 2001-04-04 | 2002-03-21 | Macronix Int Co Ltd | Method of fabricating a nitride read only memory cell |
TW480678B (en) * | 2001-04-13 | 2002-03-21 | Macronix Int Co Ltd | Method for producing nitride read only memory (NROM) |
US6576511B2 (en) * | 2001-05-02 | 2003-06-10 | Macronix International Co., Ltd. | Method for forming nitride read only memory |
TW494541B (en) * | 2001-05-28 | 2002-07-11 | Macronix Int Co Ltd | Method for producing silicon nitride read-only-memory |
US6531887B2 (en) * | 2001-06-01 | 2003-03-11 | Macronix International Co., Ltd. | One cell programmable switch using non-volatile cell |
US6580135B2 (en) * | 2001-06-18 | 2003-06-17 | Macronix International Co., Ltd. | Silicon nitride read only memory structure and method of programming and erasure |
TW495974B (en) | 2001-06-21 | 2002-07-21 | Macronix Int Co Ltd | Manufacturing method for nitride read only memory |
DE10130766B4 (de) * | 2001-06-26 | 2005-08-11 | Infineon Technologies Ag | Vertikal-Transistor, Speicheranordnung sowie Verfahren zum Herstellen eines Vertikal-Transistors |
US6432778B1 (en) * | 2001-08-07 | 2002-08-13 | Macronix International Co. Ltd. | Method of forming a system on chip (SOC) with nitride read only memory (NROM) |
US6617204B2 (en) * | 2001-08-13 | 2003-09-09 | Macronix International Co., Ltd. | Method of forming the protective film to prevent nitride read only memory cell charging |
JPWO2003028112A1 (ja) * | 2001-09-20 | 2005-01-13 | 株式会社ルネサステクノロジ | 半導体集積回路装置及びその製造方法 |
TW495977B (en) * | 2001-09-28 | 2002-07-21 | Macronix Int Co Ltd | Erasing method for p-channel silicon nitride read only memory |
US6541815B1 (en) * | 2001-10-11 | 2003-04-01 | International Business Machines Corporation | High-density dual-cell flash memory structure |
TW507369B (en) | 2001-10-29 | 2002-10-21 | Macronix Int Co Ltd | Silicon nitride read only memory structure for preventing antenna effect |
US6925007B2 (en) * | 2001-10-31 | 2005-08-02 | Sandisk Corporation | Multi-state non-volatile integrated circuit memory systems that employ dielectric storage elements |
US6897522B2 (en) * | 2001-10-31 | 2005-05-24 | Sandisk Corporation | Multi-state non-volatile integrated circuit memory systems that employ dielectric storage elements |
US6514831B1 (en) * | 2001-11-14 | 2003-02-04 | Macronix International Co., Ltd. | Nitride read only memory cell |
US6486028B1 (en) | 2001-11-20 | 2002-11-26 | Macronix International Co., Ltd. | Method of fabricating a nitride read-only-memory cell vertical structure |
US6417053B1 (en) * | 2001-11-20 | 2002-07-09 | Macronix International Co., Ltd. | Fabrication method for a silicon nitride read-only memory |
US6885585B2 (en) * | 2001-12-20 | 2005-04-26 | Saifun Semiconductors Ltd. | NROM NOR array |
US6421275B1 (en) * | 2002-01-22 | 2002-07-16 | Macronix International Co. Ltd. | Method for adjusting a reference current of a flash nitride read only memory (NROM) and device thereof |
TW521429B (en) * | 2002-03-11 | 2003-02-21 | Macronix Int Co Ltd | Structure of nitride ROM with protective diode and method for operating the same |
US6498377B1 (en) | 2002-03-21 | 2002-12-24 | Macronix International, Co., Ltd. | SONOS component having high dielectric property |
TW529168B (en) * | 2002-04-02 | 2003-04-21 | Macronix Int Co Ltd | Initialization method of P-type silicon nitride read only memory |
JP4647175B2 (ja) * | 2002-04-18 | 2011-03-09 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置 |
TW554489B (en) * | 2002-06-20 | 2003-09-21 | Macronix Int Co Ltd | Method for fabricating mask ROM device |
US6853587B2 (en) * | 2002-06-21 | 2005-02-08 | Micron Technology, Inc. | Vertical NROM having a storage density of 1 bit per 1F2 |
US20030235076A1 (en) * | 2002-06-21 | 2003-12-25 | Micron Technology, Inc. | Multistate NROM having a storage density much greater than 1 Bit per 1F2 |
US7221586B2 (en) * | 2002-07-08 | 2007-05-22 | Micron Technology, Inc. | Memory utilizing oxide nanolaminates |
US7221017B2 (en) * | 2002-07-08 | 2007-05-22 | Micron Technology, Inc. | Memory utilizing oxide-conductor nanolaminates |
US6607957B1 (en) * | 2002-07-31 | 2003-08-19 | Macronix International Co., Ltd. | Method for fabricating nitride read only memory |
US6940125B2 (en) * | 2002-08-19 | 2005-09-06 | Silicon Storage Technology, Inc. | Vertical NROM and methods for making thereof |
JP4030839B2 (ja) * | 2002-08-30 | 2008-01-09 | スパンション エルエルシー | メモリ集積回路装置の製造方法 |
US6610586B1 (en) * | 2002-09-04 | 2003-08-26 | Macronix International Co., Ltd. | Method for fabricating nitride read-only memory |
DE10241173A1 (de) * | 2002-09-05 | 2004-03-11 | Infineon Technologies Ag | Halbleiterspeicher mit vertikalen Speichertransistoren in einer Zellenfeldanordnung mit 1-2F2-Zellen |
TW583755B (en) * | 2002-11-18 | 2004-04-11 | Nanya Technology Corp | Method for fabricating a vertical nitride read-only memory (NROM) cell |
US6979857B2 (en) * | 2003-07-01 | 2005-12-27 | Micron Technology, Inc. | Apparatus and method for split gate NROM memory |
-
2004
- 2004-05-10 US US10/842,304 patent/US7050330B2/en not_active Expired - Fee Related
-
2005
- 2005-05-04 JP JP2007513217A patent/JP2007537599A/ja active Pending
- 2005-05-04 WO PCT/US2005/015624 patent/WO2005112119A1/en active Application Filing
- 2005-05-04 CN CNB2005800146712A patent/CN100536143C/zh active Active
- 2005-05-04 EP EP05741958A patent/EP1745512A1/en not_active Withdrawn
-
2006
- 2006-03-09 US US11/371,545 patent/US7238599B2/en not_active Expired - Lifetime
- 2006-03-09 US US11/372,290 patent/US7371642B2/en not_active Expired - Lifetime
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2003001600A2 (de) * | 2001-06-21 | 2003-01-03 | Infineon Technologies Ag | Speicherzelle, speicherzellenanordnung und herstellungsverfahren |
JP2004531084A (ja) * | 2001-06-21 | 2004-10-07 | インフィネオン テクノロジーズ アクチェンゲゼルシャフト | メモリセル、メモリセル構成、および製造方法 |
WO2004001802A2 (en) * | 2002-06-21 | 2003-12-31 | Micron Technology, Inc. | Nrom memory cell, memory array, related devices and methods |
JP2005531146A (ja) * | 2002-06-21 | 2005-10-13 | マイクロン テクノロジー インコーポレイテッド | Nromメモリセル、メモリアレイ、関連デバイス及び方法 |
Also Published As
Publication number | Publication date |
---|---|
CN1954433A (zh) | 2007-04-25 |
WO2005112119A1 (en) | 2005-11-24 |
US7050330B2 (en) | 2006-05-23 |
US20050128804A1 (en) | 2005-06-16 |
US7238599B2 (en) | 2007-07-03 |
EP1745512A1 (en) | 2007-01-24 |
US7371642B2 (en) | 2008-05-13 |
US20060166443A1 (en) | 2006-07-27 |
CN100536143C (zh) | 2009-09-02 |
US20060152978A1 (en) | 2006-07-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2007537599A (ja) | Nromデバイス | |
JP4678760B2 (ja) | メモリセルのアレイ、メモリアレイ、メモリデバイス及び多重状態セルを有するメモリアレイを形成する方法 | |
US8441056B2 (en) | NROM memory cell, memory array, related devices and methods | |
US6842370B2 (en) | Vertical NROM having a storage density of 1 bit per 1F2 | |
US20030235076A1 (en) | Multistate NROM having a storage density much greater than 1 Bit per 1F2 | |
KR20070017554A (ko) | 다중-상태 nrom 트랜지스터, 그 어레이 및 전자 시스템 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100514 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100525 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100825 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100901 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100924 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20101001 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20101022 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20101029 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101124 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110913 |