JP2005515615A - ダイ上のボンディングパッドの拡張による超小型電子デバイスの実装方法 - Google Patents

ダイ上のボンディングパッドの拡張による超小型電子デバイスの実装方法 Download PDF

Info

Publication number
JP2005515615A
JP2005515615A JP2002592188A JP2002592188A JP2005515615A JP 2005515615 A JP2005515615 A JP 2005515615A JP 2002592188 A JP2002592188 A JP 2002592188A JP 2002592188 A JP2002592188 A JP 2002592188A JP 2005515615 A JP2005515615 A JP 2005515615A
Authority
JP
Japan
Prior art keywords
layer
die
bonding pad
semiconductor wafer
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002592188A
Other languages
English (en)
Inventor
ブ，クアト
トウレ，スティーブン
ジョーンズ，マーサ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of JP2005515615A publication Critical patent/JP2005515615A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0495—5th Group
    • H01L2924/04953—TaN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0504—14th Group
    • H01L2924/05042—Si3N4
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

半導体ウェハをダイシングして個々の回路チップにする前に、ウェハ上のパッシベーション層の上に拡張ボンディングパッドを形成する。ダイシングの後、各チップをパッケージコア内に固定し、その結果得られたアセンブリ上に１またはそれ以上のメタライゼーション層を積み上げることにより、個々のチップを実装する。少なくとも１つの実施例では、Ｃ４法の高融点（鉛なし）オルターナティブ・バンプ・メタラジー（ＡＢＭ）方式を用いて、ウェハ上のボンディングパッドの上に比較的幅広の導電プラットフォームを形成する。

Description

本発明は、一般的に、超小型電子回路に関し、さらに詳細には、かかる回路の実装構造及び技術に関する。
超小型電子回路チップ（即ち、ダイ）は、作製後実装して販売するのが一般的である。パッケージは、チップを保護するだけでなく外部システム内にチップを取り付ける便利で標準化されることの多い方法を提供する。回路パッケージは、回路チップの種々の端子と外部環境との間を導電接続する何らかの手段を備えなければならない。過去において、この接続を実現する多種多様な実装技術が用いられている。特定のチップに使用するパッケージの種類は、デバイスの完成品の性能に有意なインパクトを与えることがある。通常、大量生産の環境では、コストは実装方式を選択する上で主要な関心事である。性能もまた非常に重要な基準のひとつである。回路の小型化及び高速化が進むにつれて、革新的で低コストの実装技術が常に求められている。
本発明の実施例の以下の詳細な説明において、本願の一部であり、本発明の特定の好ましい実施例を例示する添付図面を参照する。これらの実施例は、当業者が本発明を実施できるように十分に詳しく記載されており、本発明の種々の実施例は互いに相違するが、必ずしも相互に排他的ではないことを理解されたい。例えば、１つの実施例に関連して述べる特定の特徴、構造または特性は、本発明の思想及び範囲から逸脱することなく他の実施例において実現可能である。さらに、図示説明する各実施例の個々の構成要素の位置または配置構成は本発明の思想及び範囲から逸脱することなく変更可能であることを理解されたい。従って、以下の詳細な説明は限定的な意味で解釈すべきでなく、本発明の範囲は、頭書の特許請求の範囲だけにより規定し、また、それらの特許請求の範囲が享受する均等物の全範囲を踏まえて適宜解釈される。
本発明は、超小型電子ダイの表面上のビルドアッププロセスにより超小型電子回路を実装する技術及び構造に関する。即ち、実装プロセスの一部として、ダイの上に１またはそれ以上のメタライゼーション層をビルドアップする（積み上げる）ことにより、ダイの端子と外部環境（例えば、外部の回路基板）とを電気的に相互接続する。ウェハのレベルの処理を行う間、多数の拡張ボンディングパッドを半導体ウェハの表面上のパッシベーション層の上に形成する。各拡張ボンディングパッドは、パッシベーション層の対応する開口を介してウェハの上側金属層の上の関連のボンディングパッドに導電結合される。好ましい方式によると、拡張ボンディングパッドは、（少なくともパッシベーション層の平面内において）ウェハの上側層の上のボンディングパッドより有意に大きい。拡張ボンディングパッドを形成した後、ウェハをダイシングして超小型電子ダイを得るが、ダイは実装しなければならない。
１つの実装方式では、個々のダイをパッケージコア内に固定して、ダイ／コアアセンブリを形成する。その後、１またはそれ以上のメタライゼーション層をダイ／コアアセンブリ上に積み上げる。各拡張ボンディングパッドはパッシベーション層の下方の関連のボンディングパッドよりも大きいため、パッケージとダイのビアを整列させる余裕度が有意に増加する。拡張ボンディングパッドはパッケージレベルではなくてウェハレベルで堆積させるため、ウェハレベルの処理及び製造処理能力を活用できる。かかる方法によると、製造プロセス時に有意なコスト優位性が得られると思われる。拡張ボンディングパッドをウェハ処理レベルで適用すると、選別用プローブ接点の表面積が増加するため、製造時におけるダイ選別能力を改善することができる。本発明の方法は、例えば、デジタルデータ処理デバイス及び論理回路を含む多種多様な超小型電子回路と組み合わせて利用することができる。これらの方法は、多数のチップモジュールと組み合わせて用いると特に有利である。
周知のように、半導体ウェハは通常、数百または数千の回路を支持できる大型ディスク状構造である。本明細書の用語「個々の回路」は、ウェハのダイシング時に最終的に分離されるウェハ上の個々の回路またはシステムのことを言う。ウェハレベルの処理の間、ウェハはその上側表面にわたって分布する複数の回路（例えば、マイクロプロセッサ回路）が形成されるように公知の態様で処理される。ウェハ上の個々の回路はそれぞれ、多数の内部回路の層を備えるのが一般的である。ボンディングパッドをウェハの上面に形成して、内部回路への電気的インターフェイスを形成する。ウェハの処理が完了した後、ウェハを切断してそれぞれ別個の回路チップまたはダイスにするのが一般的である。
図１、２、３、４、５、６及び７は、本発明の一実施例による超小型電子ダイの作製方法を説明するための単純化した一連の図である。図１は、回路及び関連のボンディングパッド１２を形成した後のウェハ１０の一部を示す側断面図である。図示を容易にするため、個々の回路の層はこれらの図には示さない。図１には、個々のダイを形成するために最終的にどこでウェハ１０を切断するかがわかる境界線１４を示す。従って、２つの境界線１４の間のウェハ１０の領域は１つの独立した回路に相当する。図１において、境界線１４の間に６個のボンディングパッド１２を示す。特定の回路に使用するボンディングパッド１２の実際の数は、例えば、回路の複雑さに応じて異なることを理解されたい。１つの実施例において、ウェハ上のボンディングパッド１２は厚さが通常は４マイクロメートル以下の比較的薄い金属構造である。これらのボンディングパッド１２の寸法は通常、電気テスト及び組み立てのための最小必要条件及びダイサイズ減少のために利用する全面積を最小限に抑えたいと言う要望（例えば、１枚のウェハからより多くのダイを得たいと言う要望）により決まる。
図２を参照して、次に、ウェハ１０の上側表面上にパッシベーション層１６を堆積させる。パッシベーション層１４はとりわけ、下層の回路を周囲環境から保護する機能を有する。このパッシベーション層１６は通常、例えば、窒化シリコンのような誘電材料より成る。他の材料及び／または材料の組み合わせを使用することも可能である。パッシベーション層１６を堆積させた後、図３に示すように、この層に開口１８を形成して下層のボンディングパッド１２の少なくとも一部を露出させる。１つの方式として、最初にパッシベーション層１６の上に所望の開口パターンを有するマスク（図示せず）を形成し、その後、マスクにより開口１８をエッチングする。次いで、マスク材料を除去する。パッシベーション層１６に開口１８を形成する他の方法もまた公知である。開口１８が形成されると、完成したパッシベーション層１６は、好ましくはボンディングパッドの端縁部とオーバーラップしてこれを覆うため、耐湿障壁が提供される。
図４に示すように、次のステップとして、ウェハ１０の上に接着層２０を堆積させる。この接着層２０は、後で堆積させる金属のパッシベーション材料への接着性を増加するように働く。好ましい実施例では、チタンの層をウェハ１０の上にスパッタリングにより堆積させて接着層２０とする。他の材料（例えば、クロム、タングステン、タンタル、窒化タンタルなど）または合金及び他の堆積プロセスも使用可能である。図５を参照して、次に、オプションとしてのシード層２２をウェハ１０の上に堆積させて、ウェハ１０の端縁部への電気的接続部を形成する。シード層２２は、接着層２０及びその下の金属の保護障壁としても働く。好ましい方式では、銅をウェハ１０の上にスパッタリングにより堆積させて、このシード層２２を形成する。少なくとも１つの実施例では、接着層２０及びシード層２２の両方の機能を有する単一の層を設けられる。
シード層２２を適用した後、図６に示すように、多数の拡張ボンディングパッド２４をウェハ１０の上に形成する。ボンディングパッドの長さ、幅及びピッチは、拡張ボンディングパッドの形成に使用するリソグラフィーまたはパターン形成プロセスにより決定され、主として、これらのプロセスの制約を受ける。拡張ボンディングパッド２４は、比較的薄い構造（例えば、８マイクロメートル以上）の構造であるのが好ましい。従って、これらの拡張ボンディングパッド２４は、比較的薄いボンディングパッド１２よりはビルドアッププロセスに対する相性がよい。拡張ボンディングパッド２４をウェハレベルで堆積させるため、ウェハレベルの処理及び製造処理能力をこの拡張ボンディングパッド２４の形成に使用できる。好ましい方式では、オルターナティブ・バンプ・メタラジー（ＡＢＭ）プロセスを用いて拡張ボンディングパッド２４を形成する。ＡＢＭをウェハ上に堆積させるプロセスは、コントロールド・コラプス・チップ・コネクト（Ｃ４）法による処理に常用されるプロセスと類似である。しかしながら、ＡＢＭは、鉛を使用せず、高い温度に耐えることができ、それと共に、この例においてＣ４法と同様な特性を与える（通常は元のボンディングパッドに比べて長さ、幅、高さの大きいアスペクト比で、組み立てのためのダイボンディングパッド上の電気的接続を可能にするウェハレベルのプロセスである）。１つの実施例において、ＡＢＭプロセスを用いて、比較的広い銅プラットフォームをウェハ１０の各ボンディングパッド１２の上方に形成する。
拡張ボンディングパッド２４は、少なくとも１つの寸法（例えば、パッシベーション層１６により画定される平面における長さ及び／または幅）がパッシベーション層１６のボンディングパッド用開口１８よりも有意に大きいのが好ましい。以下に詳述するように、サイズがこのように増加するため、通常、第１のビルドアップ層内の関連のビアの整列余裕度が有意に改善される。図示の実施例において、拡張ボンディングパッド２４の幅（即ち、紙面上の横方向寸法）は、関連のボンディングパッド用開口１８の約２倍である。図示しないが、拡張ボンディングパッド２４はまた、関連のボンディングパッド用開口１８の長さ（即ち、ページ貫通方向の寸法）の約２倍である。本発明によると、ボンディングパッド拡張比率を最大４０にすることが可能であると思われる。拡張ボンディングパッド２４は、ボンディングパッド１２と同じ形状にするかまたは異なる形状にすることができる。１つの方式として、拡張ボンディングパッド２４を、使用ウェハ上の特定の堆積プロセスの能力範囲内で信頼性を損なわないようにできるだけ大きくする。ボンディングパッド用開口１８は、各ボンディングパッド１２とその関連の拡張ボンディングパッド２４との間の整列余裕度を増加するために小さくすることも可能である。ある特定の回路設計の要望によるかまたは他の処理ステップの能力の制約により、多数の下層のボンディングパッド１２を覆う１またはそれ以上の拡張ボンディングパッド２４を形成することが可能である。
拡張ボンディングパッド２４を形成した後、通常はエッチングにより拡張ボンディングパッド２４間の領域からシード層２２を除去する。さらに、拡張ボンディングパッド２４間の領域から接着層２０を除去する。堆積させたパッド材料は、拡張ボンディングパッド２４の直下の接着材料を保護するマスクとして働く。従って、接着材料が各拡張ボンディングパッド２４とその下のボンディングパッド１２及びパッシベーション層１６との間の界面に残るため、それらの間の接着性が増加する。図７に示すように、ウェハ１０は最終的に切断して個々の超小型電子回路ダイ２６を形成する。周知のように、通常の製造環境の下では、性能レベルにより個々のチップを選り分けるため、そして／または各チップが機能するか否かを判定するため、ウェハをダイシングする前にチップ選別作業を実行する。従って、ウェハレベル処理時に拡張ボンディングパッド２４を堆積させる利点の１つは、選別時に個々のダイのテストに使用するプローブの接触領域が増加する点にある。
ウェハをダイシングした後、個々のダイ２６をそれぞれ実装する。チップの製造者は、分離したダイを実装を行うために実装業者へ配送することが多い。上述したように、好ましい方式によると、個々のダイ２６の実装は、ダイの表面上に１またはそれ以上の金属層をビルドアップすることにより行う。最初に、パッケージコアの開口内にダイ２６を装着してダイ／コアアセンブリを形成する。その後、とりわけ、ダイ２６の端子とパッケージのリードまたはコンタクトとの間の導電接続を行うために、ダイ／コアアセンブリ上に金属層をビルドアップする。図８は、本発明の一実施例によるダイ／コアアセンブリ３４の単純化した上面図である。図示のように、ダイ２６は気密封止材料３２（例えば、プラスチック、樹脂、エポキシ、エラストマなど）によりパッケージコア３０の開口３６内に固定されている。まず第１に、ダイ２６を開口３６内に位置決めし、その後、ダイ２６とコア３０との間のギャップに気密封止材料３２を注入して流動させ、硬化させる。パッケージコア３０は多種多様な材料で形成することができる。例えば、コア材料として、ビスマレイミドトリアジン（ＢＴ）、種々の樹脂系材料、難燃性ガラス／エポキシ材料（例えば、ＦＲ４）、ポリイミド系材料、セラミック材料、金属材料（例えば、銅）などが含まれる。
図９、１０、１１、１２及び１３は、本発明の一実施例によるダイ２６の実装方法を説明する一連の図である。図９は、図８のダイ／コアアセンブリ３４の側断面図である。図示のように、ダイ２６は、そのパッシベーション層１６の上側表面がパッケージコア３０の上側表面（そして気密封止材料３２の上側表面）と実質的に同一平面になるようにパッケージコア３０の開口３６内に固定されている。コア３０にダイ２６を固定する他の構成も使用可能である（例えば、パッシベーション層１６の上側表面をコア３０の上側表面よりも高くできるなど）。開口３６がパッケージコア３０を貫通するように形成する（図９に図示）か、または開口３６の全部または一部にフロア部分を設けるようにしてもよい。
図１０を参照して、次のステップとして、ダイ／コアアセンブリ３４の上に誘電材料の層３８を堆積させる。この誘電体層３８は、例えば、ガラス粒子充填エポキシ樹脂（例えば、味の素から市販される味の素ビルドアップ膜（ＡＢＦ））、ビスベンゾシクロブテン（ＢＣＢ）（Dowから市販される）、ポリイミド、シリコーンゴム材料（例えば、Dow ChemicalのDC6812）、種々の低ｋ誘電体（例えば、Dow ChemicalのSiLK）、IPN（イビデンから市販される）などを含む多種多様な材料のうち任意のもので形成可能である。誘電体層３８を適用した後、図１１に示すように、誘電体層３８の拡張ボンディングパッド２４に対応する場所に多数のビアホール４０を形成する。ビアホール４０を形成するために、例えば、レーザー法、ウェットまたはドライエッチングを用いる光リソグラフィー法、光像形成誘電材料などの使用を含む任意の方法を使用できる。拡張ボンディングパッド２４は比較的幅広に形成されているため、ビアホール４０の整列余裕度は、ビアホール４０をパッシベーション層１６の小さいボンディングパッド用開口１８に整列させる必要がある場合に比べて実質的に大きい。事実、ビアの最小サイズがボンディングパッド用開口１８の所望のサイズよりも大きい場合が多く、ビアの形成及び充填プロセスの複雑さを増加させるランドのないビアが必要である。レーザーアブレーションをビアの形成に使用する場合、ボンディングパッド上にまたは多数の異なる材料の上(即ち、ランドのないビアではそうであるように、ボンディングパッド及びパッシベーション層の上)でなくて、拡張ボンディングパッド上にビアのランドを形成する（即ち、そこで穿孔を停止する）方が通常は簡単である。重要なことは、ビルドアッププロセスのこの段階で、パネル内の多数のパッケージを同時に整列させるためにパッケージ毎の整列関係からシフトさせると、パッケージの間のダイとダイの不整列により整列余裕度の制約が増加する。ボンディングパッドを最大限に拡張すればするほど、この制約は小さくなる。加えて、拡張ボンディングパッド２４はパッシベーション層１６から盛り上がっているため、拡張ボンディングパッド２４により、ダイ２６の表面がパッケージのビルドアッププロセスの際に通常遭遇する形状（ビルドアップ層それ自体の形状）に非常によく似たものになる。拡張ボンディングパッド２４の材料を、ビルドアップ層の材料と相性のよいものにすることもできる。１つの実施例では、例えば、拡張ボンディングパッド２４とビルドアップ層のメタライゼーションの両方を銅により形成する。
ビアホール４０を形成した後、図１２に示すように、第１のビルドアップメタライゼーション層４２を誘電体層３８上に堆積させる。図示のように、第１のビルドアップメタライゼーション層４２は、各々が対応のビアホール４０を介して関連の拡張ボンディングパッド２４と導電結合された多数の導電要素４４を含む。第１のビルドアップメタライゼーション層４２（及びそれ以外のビルドアップ層、もしあれば）は、セミアディティブめっき（semi-additive plating）法及び光リソグラフィー法を含む（それらに限定されない）公知の方法により形成することができる。例示的なセミアディティブめっき法は、誘電体層３８上にスパッタリングまたは無電解めっきにより堆積される金属のようなシード層を堆積させるものでもよい。その後、シード層の上にレジスト層をパターン形成し、次いでパターン形成したレジスト層の開いた領域により露出されるシード層の上に銅のような金属層を電解めっきする。パターン形成したレジスト層を除去し、金属層がめっきされていないシード層の部分をエッチングにより除去する。導電要素４４を形成する他の方法は、当業者に明らかであろう。その後、図１３に示すように、別の誘電体層４６及び第２のビルドアップメタライゼーション層４８を堆積させる。また、さらに別のビルドアップ層を適用してもよい。最終的に、多数の外部パッケージコンタクトまたはリードを、外部回路へのインターフェイスとして形成する。
上述したように、少なくとも１つの実施例では、本発明の原理を利用してマルチチップモジュール（ＭＣＭ）を作製する。図１４は、本発明の一実施例に従ってＭＣＭを形成するために使用可能なマルチチップダイ／コアアセンブリ５０を示す単純化した側断面図である。図示のように、各々が拡張ボンディングパッド２４を堆積させた多数のダイ２６をパッケージコア３０の開口３６内に固定する。別の実施例では、各ダイ２６をパッケージコア３０の別個の開口内に固定する。気密封止材料３２を加えて硬化させる前に、ダイ２６を相互に整列させるための精度の高いチップ整列操作が必要であるかもしれない。マルチチップダイ／コアアセンブリ５０を形成した後、ビルドアッププロセスは実質的に上述したように進行することができる。例えば、図１５を参照すると、第１の誘電体層３８を堆積させた後、その層を貫通するようにビアホール４０を形成することができる。その後、第１のビルドアップ層４２を第１の誘電体層３８上に適用することができる。同様に、第２の誘電体層４６を第１のビルドアップ層４２上に堆積させ、ビアホール５２を形成することが可能である。第２の誘電体層４６上には、第２のビルドアップ層４８を堆積させることができる。重要なことは、ビルドアップ層４２、４８を、モジュールのダイ２６間におけるチップ間通信に利用することができる。例えば、図１５に示すように、第１のビルドアップ層４２上に１またはそれ以上のトレース５４を設けて、１つのダイの内部のボンディングパッド１２（または多数のボンディングパッド１２）と、別のダイの内部のボンディングパッド１２（または多数のボンディングパッド１２）との間で通信を行えるようにすることができる。
上述したこととは別に、本発明の原理を利用して、１つのパネル上に多数の超小型電子デバイスを作製し、その後でパネルを切断して個々の実装デバイスに形成することが可能である。実装デバイスは、単一チップまたはマルチチップデバイスの何れでもよい。各々が拡張ボンディングパッドを有する多数のダイを、最初にパネルの対応開口内に固定する。パネルは、作製中の各デバイスのパッケージコアを構成する。その後、パネル上に１またはそれ以上のビルドアップメタライゼーション層を形成する。次いで、パネルを多数の個々の超小型電子デバイスに分割する。
図１６は、本発明の一実施例による超小型電子ダイの製造プロセスを示す流れ図である。まず第１に、上側表面にわたって多数の独立した回路が分布する半導体ウェハを用意する（ブロック７０）。各回路は、ウェハの上側表面上に多数のボンディングパッドを有する。かかるウェハの作製方法は当該技術分野でよく知られているため、さらに説明しない。一般的に、ウェハ上の個々の独立した回路はそれ以外の回路と同一である。多種多様な回路（例えば、デジタル処理デバイス、論理回路など）のうちの任意のものを形成することができる。次に、ウェハの上側表面上にパッシベーション層を堆積させる（ブロック７２）。次いで、パッシベーション層に開口を形成して各回路のボンディングパッドの一部を露出させる（ブロック７４）。その後、拡張ボンディングパッドをパッシベーション層の一部または全部の開口を覆うように形成した後、パッシベーション層の下の独立した回路に導電結合する（ブロック７６）。接着層及び／またはシード層を拡張ボンディングパッドを形成するプロセスの一部としてパッシベーション層の上に適用して、パッシベーション材料への金属の接着性を増加させることが可能である。その後、ウェハを個々の回路ダイに切断して、実装を待つ状態にする（ブロック７８）。ウェハを切断する前に個々のダイを電気的にテストしてもよい。
図１７は、本発明の一実施例による超小型電子ダイの実装方法を説明する流れ図である。パッシベーション層の開口上に拡張ボンディングパッドを有する超小型電子ダイを用意する（ブロック８０）。各拡張ボンディングパッドは、パッシベーション層の対応する開口を介してダイの１またはそれ以上の関連するボンディングパッドと導電結合されている。拡張ボンディングパッドはそれぞれ、パッシベーション層の関連するボンディングパッド用開口よりも大きい寸法を有する。その後、拡張ボンディングパッドを有する超小型電子ダイをパッケージコアの開口内に固定してダイ／コアアセンブリを形成する（ブロック８２）。次いで、誘電材料の層をダイ／コアアセンブリ上に堆積させて（ブロック８４）、誘電体層の拡張ボンディングパッドに対応する場所にビアホールを形成し（ブロック８６）、恐らく他の場所にもビアホールを形成する。次いで、対応のビアホールを介して拡張ボンディングパッドに導電結合されるメタライゼーションパターンを、誘電体層の上に形成する（ブロック８８）。さらに別の誘電体層及びメタライゼーションパターンを適用してもよい。
図１−１５は本発明の種々の実施例を示すが、これらの図は超小型電子アセンブリを詳細に描いたものではない。例えば、これらの図は通常、実尺ではなく、超小型電子アセンブリを本発明の思想を明確に伝えると思われる態様で示したものである。本発明は、拡張ボンディングパッドとボンディングパッドとの間に１対１の対応関係を必要条件としないことを理解されたい。例えば、ダイのボンディングパッドの一部だけについて拡張ボンディングパッドを設けるか、多数のボンディングパッド用開口を覆うように単一のボンディングパッドを設けてもよい。本発明をある特定の実施例に関連して説明したが、当業者であれば容易に理解できるように、本発明の思想及び範囲から逸脱することなく種々の変形例及び設計変更が可能であることを理解されたい。例えば、種々の付加的な操作（例えば、中間クリーニング及び／または表面の粗面化）及び構造部分（例えば、別の接着層など）の形成を本発明に従ってデバイス作製時に行ってもよいことを理解されたい。かかる変形例及び設計変更は、本発明の範囲及び頭書の特許請求の範囲内に含まれると考えられる。
本発明の一実施例による超小型電子ダイの作製方法を示す概略図である。 本発明の一実施例による超小型電子ダイの作製方法を示す概略図である。 本発明の一実施例による超小型電子ダイの作製方法を示す概略図である。 本発明の一実施例による超小型電子ダイの作製方法を示す概略図である。 本発明の一実施例による超小型電子ダイの作製方法を示す概略図である。 本発明の一実施例による超小型電子ダイの作製方法を示す概略図である。 本発明の一実施例による超小型電子ダイの作製方法を示す概略図である。 本発明の一実施例によるダイ／コアアセンブリを示す単純化した上面図である。 本発明の一実施例による超小型電子ダイの実装方法を示す概略図である。 本発明の一実施例による超小型電子ダイの実装方法を示す概略図である。 本発明の一実施例による超小型電子ダイの実装方法を示す概略図である。 本発明の一実施例による超小型電子ダイの実装方法を示す概略図である。 本発明の一実施例による超小型電子ダイの実装方法を示す概略図である。 本発明の一実施例によるマルチチップダイ／コアアセンブリを示す単純化した側断面図である。 一対のビルドアップメタライゼーション層を堆積させた後の図１４のマルチチップダイ／コアアセンブリを示す単純化した側断面図である。 本発明の一実施例による超小型電子ダイの作製プロセスを説明する流れ図である。 本発明の一実施例による超小型電子ダイの実装プロセスを説明する流れ図である。

Claims (27)

  1. 超小型電子デバイスの作製方法であって、
    複数の独立した回路を支持し、上側表面上に複数のボンディングパッドを有する半導体ウェハを用意し、
    半導体の上側表面上にパッシベーション層を適用し、
    パッシベーション層に開口を形成して半導体ウェハの上側表面上のボンディングパッドの一部を露出させ、
    パッシベーション層の選択した開口の上に拡張ボンディングパッドを形成し、
    拡張ボンディングパッドを形成した後に半導体ウェハを第１のダイを含む複数の個々の超小型電子ダイに切断し、
    第１のダイをパッケージコア内に固定してダイ／コアアセンブリを形成し、
    ダイ／コアアセンブリの上に少なくとも１つのメタライゼーション層を積み上げるステップより成る超小型電子デバイスの方法。
  2. 拡張ボンディングパッドの形成ステップは、開口を形成した後に半導体ウェハ上に接着層を堆積させてパッシベーション層に対する拡張ボンディングパッドの接着性を増加させるステップを含む請求項１の方法。
  3. 拡張ボンディングパッドの形成ステップは、接着層を堆積させた後に半導体ウェハ上にシード層を堆積して拡張ボンディングパッドの堆積を容易にするステップを含む請求項２の方法。
  4. 拡張ボンディングパッドの形成ステップは、選択した開口の上方にボンディングパッドをパターンめっきするステップを含む請求項１の方法。
  5. 拡張ボンディングパッドの形成ステップは、半導体ウェハの多数の個々の回路のメタライゼーション層を単一のマスクによりパターン形成するステップを含む請求項１の方法。
  6. 拡張ボンディングパッドの形成ステップは、半導体ウェハの上側表面上の多数のボンディングパッドへパッシベーション層の対応する開口を介して導電結合される第１の拡張ボンディングパッドを形成するステップを含む請求項１の方法。
  7. 拡張ボンディングパッドの形成ステップは、鉛を使用しないコントロールド・コラプス・チップ・コネクト（Ｃ４）堆積プロセスを用いて半導体ウェハ上に拡張ボンディングパッドを構成するステップを含む請求項１の方法。
  8. 拡張ボンディングパッドは主として銅より成る請求項１の方法。
  9. 各拡張ボンディングパッドのパッシベーション層の平面における少なくとも１つの寸法は、半導体ウェハの上側表面上の関連のボンディングパッドの開口の対応する寸法より大きい請求項１の方法。
  10. 各拡張ボンディングパッドのパッシベーション層の平面内の２つの直交方向における寸法は、半導体ウェハの上側表面上の関連のボンディングパッドの開口の対応する寸法より大きい請求項９の方法。
  11. 第１のダイをパッケージコア内に固定するステップは、ダイをパッケージコアの開口内に保持し、開口内に気密封止材料を導入し、気密封止材料を硬化させるステップを含む請求項１の方法。
  12. ダイ／コアアセンブリ上に少なくとも１つのメタライゼーション層を積み上げるステップは、ダイ／コアアセンブリ上に誘電体層を堆積させ、誘電体層にビアホールを形成して拡張ボンディングパッドの一部を露出させ、誘電体層上にビアホールを介して拡張ボンディングパッドの露出部分と接触する第１のメタライゼーション層を堆積させるステップを含む請求項１の方法。
  13. パッシベーション層の上に位置する第１の拡張ボンディングパッドがそれぞれ少なくとも１つの関連のボンディングパッドにパッシベーション層の１またはそれ以上の対応する開口を介して導電結合された第１の超小型電子ダイを用意し、
    パッシベーション層の上に位置する第２の拡張ボンディングパッドがそれぞれ少なくとも１つの関連のボンディングパッドにパッシベーション層の１またはそれ以上の対応する開口を介して導電結合された第２の超小型電子ダイを用意し、
    第１の超小型電子ダイ及び第２の超小型電子ダイをパッケージコア内に固定してダイ／コアアセンブリを形成し、
    ダイ／コアアセンブリ上に誘電体層を堆積させ、
    誘電体層にビアホールを形成して第１及び第２の拡張ボンディングパッドの一部を露出させ、
    ビアホールを介して第１及び第２の拡張ボンディングパッドの露出部分と接触するメタライゼーション層を誘電体層上に堆積させるステップより成る超小型電子デバイスの作製方法。
  14. 第１の超小型電子ダイを用意するステップは、
    複数の独立した回路を支持し、上側表面上に複数のボンディングパッドを有する半導体ウェハを用意し、
    半導体の上側表面上にパッシベーション層を適用し、
    パッシベーション層に開口を形成して半導体ウェハの上側表面上のボンディングパッドの一部を露出させ、
    パッシベーション層の選択した開口の上に拡張ボンディングパッドを形成し、
    拡張ボンディングパッドを形成した後に半導体ウェハを第１のダイを含む複数の個々の超小型電子ダイに切断するステップを含む請求項１３の方法。
  15. パッケージコア内に第１及び第２の超小型電子ダイを固定するステップは、第１及び第２の超小型電子ダイをパッケージコアの共通の開口内に固定するステップを含む請求項１３の方法。
  16. 第１及び第２の超小型電子ダイをパッケージコア内に固定するステップは、第１の超小型電子ダイをパッケージコアの第１の開口内に固定し、第２の超小型電子ダイをパッケージコアの第２の開口内に固定するステップを含む請求項１３の方法。
  17. 第１及び第２の超小型電子ダイをパッケージコア内に固定するステップは、第１及び第２の超小型電子ダイを気密封止材料を用いてパッケージコア内に固定するステップを含む請求項１３の方法。
  18. メタライゼーション層を堆積させるステップは、単一のマスクを用いて誘電体層上にメタライゼーション層をパターン形成するステップを含む請求項１３の方法。
  19. メタライゼーション層を堆積させるステップは、第１の超小型電子ダイの上の第１の拡張ボンディングパッドと第２の超小型電子ダイの上の第２の拡張ボンディングパッドとを導電接続する第１の導電要素を誘電体層上に形成するステップを含む請求項１３の方法。
  20. メタライゼーション層を堆積させた後に、パッケージコアを多数の部分に分割して、１つが第１の超小型電子ダイを含み、別のものが第２の超小型電子ダイを含む多数の個々の超小型電子デバイスを形成するステップをさらに含む請求項１３の方法。
  21. 複数の独立した回路を支持し、上側表面上に複数のボンディングパッドを有する半導体ウェハを用意し、
    半導体の上側表面上にパッシベーション層を適用し、
    パッシベーション層に開口を形成して半導体ウェハの上側表面上のボンディングパッドの一部を露出させ、
    パッシベーション層上に導電性接着層を堆積させ、
    半導体ウェハ上の接着層の上にマスキング層を形成し、
    半導体ウェハのマスキング層により画定される領域にめっきを施してパッシベーション層の選択した開口上に拡張ボンディングパッドを形成し、
    半導体ウェハを複数の個々の回路ダイに切断するステップより成る超小型電子デバイスの作製方法。
  22. 複数の個々のダイのうちの１つのダイをパッケージコア内に固定してダイ／コアアセンブリを形成し、
    ダイ／コアアセンブリの上に少なくとも１つのメタライゼーション層を積み上げるステップより成る請求項２１の方法。
  23. マスクを形成する前に導電性接着層の上に導電性シード層を堆積させるステップをさらに含む請求項２１の方法。
  24. 導電性シード層を堆積させるステップは、導電性接着層の上に銅の層を堆積させるステップを含む請求項２３の方法。
  25. 導電性接着層を堆積させるステップは、パッシベーション層の上にチタン、クロム、タングステン、タンタル及び窒化タンタルのうちの少なくとも１つをスパッタリングにより堆積させるステップを含む請求項２１の方法。
  26. 半導体ウェハをめっきするステップは、半導体ウェハに銅の電気めっきを行うステップを含む請求項２１の方法。
  27. 半導体ウェハをめっきするステップは、鉛を使用しないコントロールド・コラプス・チップ・コネクト（Ｃ４）堆積プロセスを使用するステップを含む請求項２１の方法。
JP2002592188A 2001-05-21 2002-05-16 ダイ上のボンディングパッドの拡張による超小型電子デバイスの実装方法 Pending JP2005515615A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/861,689 US7071024B2 (en) 2001-05-21 2001-05-21 Method for packaging a microelectronic device using on-die bond pad expansion
PCT/US2002/015802 WO2002095822A2 (en) 2001-05-21 2002-05-16 Method for packaging a microelectronic device using on-die bond pad expansion

Publications (1)

Publication Number Publication Date
JP2005515615A true JP2005515615A (ja) 2005-05-26

Family

ID=25336494

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002592188A Pending JP2005515615A (ja) 2001-05-21 2002-05-16 ダイ上のボンディングパッドの拡張による超小型電子デバイスの実装方法

Country Status (7)

Country Link
US (1) US7071024B2 (ja)
JP (1) JP2005515615A (ja)
KR (1) KR20040072025A (ja)
CN (1) CN1555574A (ja)
AU (1) AU2002303797A1 (ja)
MY (1) MY133585A (ja)
WO (1) WO2002095822A2 (ja)

Families Citing this family (65)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW517361B (en) 2001-12-31 2003-01-11 Megic Corp Chip package structure and its manufacture process
TW544882B (en) 2001-12-31 2003-08-01 Megic Corp Chip package structure and process thereof
TW503496B (en) 2001-12-31 2002-09-21 Megic Corp Chip packaging structure and manufacturing process of the same
US6673698B1 (en) 2002-01-19 2004-01-06 Megic Corporation Thin film semiconductor package utilizing a glass substrate with composite polymer/metal interconnect layers
TW584950B (en) 2001-12-31 2004-04-21 Megic Corp Chip packaging structure and process thereof
JP4221238B2 (ja) * 2002-09-26 2009-02-12 エルピーダメモリ株式会社 メモリモジュール
US7056817B2 (en) * 2002-11-20 2006-06-06 Intel Corporation Forming a cap above a metal layer
US7122404B2 (en) * 2003-03-11 2006-10-17 Micron Technology, Inc. Techniques for packaging a multiple device component
CN100426481C (zh) 2003-04-15 2008-10-15 富士通株式会社 半导体装置及其制造方法
WO2005024912A2 (en) * 2003-09-09 2005-03-17 Intel Corporation Methods of processing thick ild layers using spray coating or lamination for c4 wafer level thick metal integrated flow
CN100370580C (zh) * 2004-03-29 2008-02-20 雅马哈株式会社 半导体晶片及其制造方法
US20090008792A1 (en) * 2004-11-19 2009-01-08 Industrial Technology Research Institute Three-dimensional chip-stack package and active component on a substrate
US20080024998A1 (en) * 2005-07-20 2008-01-31 Shih-Ping Hsu Substrate structure integrated with passive components
US20080023821A1 (en) * 2005-07-20 2008-01-31 Shih-Ping Hsu Substrate structure integrated with passive components
US7838331B2 (en) * 2005-11-16 2010-11-23 Denso Corporation Method for dicing semiconductor substrate
KR100736635B1 (ko) * 2006-02-09 2007-07-06 삼성전기주식회사 베어칩 내장형 인쇄회로기판 및 그 제조 방법
KR100751663B1 (ko) * 2006-09-06 2007-08-23 주식회사 하이닉스반도체 반도체 소자의 제조 방법
TWI304719B (en) * 2006-10-25 2008-12-21 Phoenix Prec Technology Corp Circuit board structure having embedded compacitor and fabrication method thereof
TWI341577B (en) * 2007-03-27 2011-05-01 Unimicron Technology Corp Semiconductor chip embedding structure
JP4800253B2 (ja) * 2007-04-04 2011-10-26 新光電気工業株式会社 配線基板の製造方法
US8030733B1 (en) 2007-05-22 2011-10-04 National Semiconductor Corporation Copper-compatible fuse target
US7964934B1 (en) 2007-05-22 2011-06-21 National Semiconductor Corporation Fuse target and method of forming the fuse target in a copper process flow
US20090072382A1 (en) * 2007-09-18 2009-03-19 Guzek John S Microelectronic package and method of forming same
US9941245B2 (en) * 2007-09-25 2018-04-10 Intel Corporation Integrated circuit packages including high density bump-less build up layers and a lesser density core or coreless substrate
US7851905B2 (en) 2007-09-26 2010-12-14 Intel Corporation Microelectronic package and method of cooling an interconnect feature in same
TWI360207B (en) 2007-10-22 2012-03-11 Advanced Semiconductor Eng Chip package structure and method of manufacturing
US8035216B2 (en) 2008-02-22 2011-10-11 Intel Corporation Integrated circuit package and method of manufacturing same
US8093704B2 (en) 2008-06-03 2012-01-10 Intel Corporation Package on package using a bump-less build up layer (BBUL) package
US7931849B2 (en) * 2008-06-25 2011-04-26 Applied Micro Circuits Corporation Non-destructive laser optical integrated circuit package marking
TWI453877B (zh) * 2008-11-07 2014-09-21 Advanced Semiconductor Eng 內埋晶片封裝的結構及製程
US7709956B2 (en) * 2008-09-15 2010-05-04 National Semiconductor Corporation Copper-topped interconnect structure that has thin and thick copper traces and method of forming the copper-topped interconnect structure
US20100073894A1 (en) * 2008-09-22 2010-03-25 Russell Mortensen Coreless substrate, method of manufacturing same, and package for microelectronic device incorporating same
TWI501376B (zh) * 2009-10-07 2015-09-21 Xintec Inc 晶片封裝體及其製造方法
US8772087B2 (en) * 2009-10-22 2014-07-08 Infineon Technologies Ag Method and apparatus for semiconductor device fabrication using a reconstituted wafer
US20110108999A1 (en) * 2009-11-06 2011-05-12 Nalla Ravi K Microelectronic package and method of manufacturing same
US8742561B2 (en) 2009-12-29 2014-06-03 Intel Corporation Recessed and embedded die coreless package
US8901724B2 (en) 2009-12-29 2014-12-02 Intel Corporation Semiconductor package with embedded die and its methods of fabrication
US8569894B2 (en) 2010-01-13 2013-10-29 Advanced Semiconductor Engineering, Inc. Semiconductor package with single sided substrate design and manufacturing methods thereof
US8320134B2 (en) 2010-02-05 2012-11-27 Advanced Semiconductor Engineering, Inc. Embedded component substrate and manufacturing methods thereof
TWI411075B (zh) 2010-03-22 2013-10-01 Advanced Semiconductor Eng 半導體封裝件及其製造方法
US8535989B2 (en) 2010-04-02 2013-09-17 Intel Corporation Embedded semiconductive chips in reconstituted wafers, and systems containing same
US8319318B2 (en) 2010-04-06 2012-11-27 Intel Corporation Forming metal filled die back-side film for electromagnetic interference shielding with coreless packages
US8618652B2 (en) 2010-04-16 2013-12-31 Intel Corporation Forming functionalized carrier structures with coreless packages
US9847308B2 (en) 2010-04-28 2017-12-19 Intel Corporation Magnetic intermetallic compound interconnect
US8939347B2 (en) 2010-04-28 2015-01-27 Intel Corporation Magnetic intermetallic compound interconnect
US8313958B2 (en) 2010-05-12 2012-11-20 Intel Corporation Magnetic microelectronic device attachment
US8434668B2 (en) 2010-05-12 2013-05-07 Intel Corporation Magnetic attachment structure
US8609532B2 (en) 2010-05-26 2013-12-17 Intel Corporation Magnetically sintered conductive via
US20120001339A1 (en) 2010-06-30 2012-01-05 Pramod Malatkar Bumpless build-up layer package design with an interposer
US8372666B2 (en) 2010-07-06 2013-02-12 Intel Corporation Misalignment correction for embedded microelectronic die applications
CN102332408B (zh) * 2010-07-13 2015-05-13 矽品精密工业股份有限公司 芯片尺寸封装件及其制法
US8754516B2 (en) 2010-08-26 2014-06-17 Intel Corporation Bumpless build-up layer package with pre-stacked microelectronic devices
US8304913B2 (en) 2010-09-24 2012-11-06 Intel Corporation Methods of forming fully embedded bumpless build-up layer packages and structures formed thereby
US9406658B2 (en) 2010-12-17 2016-08-02 Advanced Semiconductor Engineering, Inc. Embedded component device and manufacturing methods thereof
US10204879B2 (en) 2011-01-21 2019-02-12 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming wafer-level interconnect structures with advanced dielectric characteristics
US8492203B2 (en) * 2011-01-21 2013-07-23 Stats Chippac, Ltd. Semiconductor device and method for forming semiconductor package having build-up interconnect structure over semiconductor die with different CTE insulating layers
US8487426B2 (en) 2011-03-15 2013-07-16 Advanced Semiconductor Engineering, Inc. Semiconductor package with embedded die and manufacturing methods thereof
US8937382B2 (en) 2011-06-27 2015-01-20 Intel Corporation Secondary device integration into coreless microelectronic device packages
US8848380B2 (en) 2011-06-30 2014-09-30 Intel Corporation Bumpless build-up layer package warpage reduction
US9257368B2 (en) 2012-05-14 2016-02-09 Intel Corporation Microelectric package utilizing multiple bumpless build-up structures and through-silicon vias
WO2013184145A1 (en) 2012-06-08 2013-12-12 Intel Corporation Microelectronic package having non-coplanar, encapsulated microelectronic devices and a bumpless build-up layer
US8698323B2 (en) * 2012-06-18 2014-04-15 Invensas Corporation Microelectronic assembly tolerant to misplacement of microelectronic elements therein
EP3175481B1 (en) * 2014-07-28 2021-07-21 Intel Corporation A multi-chip-module semiconductor chip package having dense package wiring
KR102340053B1 (ko) * 2015-06-18 2021-12-16 삼성전기주식회사 인쇄회로기판 및 인쇄회로기판의 제조 방법
CN109300794B (zh) * 2017-07-25 2021-02-02 中芯国际集成电路制造(上海)有限公司 封装结构及其形成方法

Family Cites Families (70)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2153144A (en) 1984-01-13 1985-08-14 Standard Telephones Cables Ltd Circuit packaging
US5055532A (en) 1985-01-22 1991-10-08 The Dow Chemical Company Polymer-modified vinylized epoxy resins
IT1215268B (it) 1985-04-26 1990-01-31 Ates Componenti Elettron Apparecchio e metodo per il confezionamento perfezionato di dispositivi semiconduttori.
JPS624351A (ja) 1985-06-29 1987-01-10 Toshiba Corp 半導体キヤリアの製造方法
FR2599893B1 (fr) 1986-05-23 1996-08-02 Ricoh Kk Procede de montage d'un module electronique sur un substrat et carte a circuit integre
JPH0290651A (ja) 1988-09-28 1990-03-30 Nec Corp 半導体集積回路
US4933741A (en) 1988-11-14 1990-06-12 Motorola, Inc. Multifunction ground plane
JP2744685B2 (ja) 1990-08-08 1998-04-28 三菱電機株式会社 半導体装置
US5294750A (en) 1990-09-18 1994-03-15 Ngk Insulators, Ltd. Ceramic packages and ceramic wiring board
US5346858A (en) * 1992-07-16 1994-09-13 Texas Instruments Incorporated Semiconductor non-corrosive metal overcoat
US5422513A (en) 1992-10-16 1995-06-06 Martin Marietta Corporation Integrated circuit chip placement in a high density interconnect structure
JP3267409B2 (ja) 1992-11-24 2002-03-18 株式会社日立製作所 半導体集積回路装置
US5353498A (en) 1993-02-08 1994-10-11 General Electric Company Method for fabricating an integrated circuit module
US5355283A (en) 1993-04-14 1994-10-11 Amkor Electronics, Inc. Ball grid array with via interconnection
JP2994171B2 (ja) 1993-05-11 1999-12-27 株式会社東芝 半導体装置の製造方法および封止用部材の製造方法
US5508229A (en) * 1994-05-24 1996-04-16 National Semiconductor Corporation Method for forming solder bumps in semiconductor devices
US5503286A (en) * 1994-06-28 1996-04-02 International Business Machines Corporation Electroplated solder terminal
US6361959B1 (en) * 1994-07-07 2002-03-26 Tessera, Inc. Microelectronic unit forming methods and materials
US5527741A (en) 1994-10-11 1996-06-18 Martin Marietta Corporation Fabrication and structures of circuit modules with flexible interconnect layers
US5701032A (en) 1994-10-17 1997-12-23 W. L. Gore & Associates, Inc. Integrated circuit package
US5608262A (en) 1995-02-24 1997-03-04 Lucent Technologies Inc. Packaging multi-chip modules without wire-bond interconnection
DE69635397T2 (de) * 1995-03-24 2006-05-24 Shinko Electric Industries Co., Ltd. Halbleitervorrichtung mit Chipabmessungen und Herstellungsverfahren
US5745984A (en) 1995-07-10 1998-05-05 Martin Marietta Corporation Method for making an electronic module
KR100421301B1 (ko) 1995-10-16 2004-09-18 인터유니베르지테르 마이크로-엘렉트로니카 센트룸 파우체트베 마이크로파회로시스템을위한폴리머스터드그리드어레이
US5707894A (en) 1995-10-27 1998-01-13 United Microelectronics Corporation Bonding pad structure and method thereof
US5866952A (en) 1995-11-30 1999-02-02 Lockheed Martin Corporation High density interconnected circuit module with a compliant layer as part of a stress-reducing molded substrate
US5567657A (en) * 1995-12-04 1996-10-22 General Electric Company Fabrication and structures of two-sided molded circuit modules with flexible interconnect layers
US5844317A (en) 1995-12-21 1998-12-01 International Business Machines Corporation Consolidated chip design for wire bond and flip-chip package technologies
GB9610689D0 (en) * 1996-05-22 1996-07-31 Int Computers Ltd Flip chip attachment
US5904955A (en) 1996-09-30 1999-05-18 Motorola, Inc. Encapsulation means and method
JP2803656B2 (ja) 1996-10-17 1998-09-24 日本電気株式会社 半導体装置
US5778523A (en) 1996-11-08 1998-07-14 W. L. Gore & Associates, Inc. Method for controlling warp of electronic assemblies by use of package stiffener
TW459323B (en) 1996-12-04 2001-10-11 Seiko Epson Corp Manufacturing method for semiconductor device
US6025275A (en) * 1996-12-19 2000-02-15 Texas Instruments Incorporated Method of forming improved thick plated copper interconnect and associated auxiliary metal interconnect
JP2975979B2 (ja) 1996-12-30 1999-11-10 アナムインダストリアル株式会社 ボールグリッドアレイ半導体パッケージ用可撓性回路基板
US6084777A (en) 1997-04-23 2000-07-04 Texas Instruments Incorporated Ball grid array package
US6117299A (en) 1997-05-09 2000-09-12 Mcnc Methods of electroplating solder bumps of uniform height on integrated circuit substrates
JP3351706B2 (ja) 1997-05-14 2002-12-03 株式会社東芝 半導体装置およびその製造方法
JP3051700B2 (ja) 1997-07-28 2000-06-12 京セラ株式会社 素子内蔵多層配線基板の製造方法
US5892287A (en) * 1997-08-18 1999-04-06 Texas Instruments Semiconductor device including stacked chips having metal patterned on circuit surface and on edge side of chip
US5798567A (en) 1997-08-21 1998-08-25 Hewlett-Packard Company Ball grid array integrated circuit package which employs a flip chip integrated circuit and decoupling capacitors
US6441487B2 (en) * 1997-10-20 2002-08-27 Flip Chip Technologies, L.L.C. Chip scale package using large ductile solder balls
JPH11204688A (ja) 1997-11-11 1999-07-30 Sony Corp 半導体パッケージおよびその製造方法
US6162652A (en) 1997-12-31 2000-12-19 Intel Corporation Process for sort testing C4 bumped wafers
US5888884A (en) 1998-01-02 1999-03-30 General Electric Company Electronic device pad relocation, precision placement, and packaging in arrays
JP3236818B2 (ja) 1998-04-28 2001-12-10 京セラ株式会社 素子内蔵多層配線基板の製造方法
US6060777A (en) 1998-07-21 2000-05-09 Intel Corporation Underside heat slug for ball grid array packages
US6262579B1 (en) * 1998-11-13 2001-07-17 Kulicke & Soffa Holdings, Inc. Method and structure for detecting open vias in high density interconnect substrates
US6084297A (en) 1998-09-03 2000-07-04 Micron Technology, Inc. Cavity ball grid array apparatus
US6049465A (en) 1998-09-25 2000-04-11 Advanced Micro Devices, Inc. Signal carrying means including a carrier substrate and wire bonds for carrying signals between the cache and logic circuitry of a microprocessor
TW444236B (en) * 1998-12-17 2001-07-01 Charles Wen Chyang Lin Bumpless flip chip assembly with strips and via-fill
US6396136B2 (en) 1998-12-31 2002-05-28 Texas Instruments Incorporated Ball grid package with multiple power/ground planes
US6222246B1 (en) 1999-01-08 2001-04-24 Intel Corporation Flip-chip having an on-chip decoupling capacitor
JP3239874B2 (ja) 1999-02-19 2001-12-17 日本電気株式会社 半導体装置
US6326701B1 (en) * 1999-02-24 2001-12-04 Sanyo Electric Co., Ltd. Chip size package and manufacturing method thereof
JP3647307B2 (ja) 1999-04-19 2005-05-11 キヤノン株式会社 プリント配線基板および電子機器
JP3277996B2 (ja) 1999-06-07 2002-04-22 日本電気株式会社 回路装置、その製造方法
US6239482B1 (en) 1999-06-21 2001-05-29 General Electric Company Integrated circuit package including window frame
US6277669B1 (en) 1999-09-15 2001-08-21 Industrial Technology Research Institute Wafer level packaging method and packages formed
US6242282B1 (en) * 1999-10-04 2001-06-05 General Electric Company Circuit chip package and fabrication method
US6271469B1 (en) * 1999-11-12 2001-08-07 Intel Corporation Direct build-up layer on an encapsulated die package
US6154366A (en) * 1999-11-23 2000-11-28 Intel Corporation Structures and processes for fabricating moisture resistant chip-on-flex packages
JP3798597B2 (ja) 1999-11-30 2006-07-19 富士通株式会社 半導体装置
US6475877B1 (en) 1999-12-22 2002-11-05 General Electric Company Method for aligning die to interconnect metal on flex substrate
US6621155B1 (en) 1999-12-23 2003-09-16 Rambus Inc. Integrated circuit device having stacked dies and impedance balanced transmission lines
JP3813402B2 (ja) 2000-01-31 2006-08-23 新光電気工業株式会社 半導体装置の製造方法
US6281046B1 (en) 2000-04-25 2001-08-28 Atmel Corporation Method of forming an integrated circuit package at a wafer level
US6309912B1 (en) * 2000-06-20 2001-10-30 Motorola, Inc. Method of interconnecting an embedded integrated circuit
US20020070443A1 (en) 2000-12-08 2002-06-13 Xiao-Chun Mu Microelectronic package having an integrated heat sink and build-up layers
US6894399B2 (en) * 2001-04-30 2005-05-17 Intel Corporation Microelectronic device having signal distribution functionality on an interfacial layer thereof

Also Published As

Publication number Publication date
US20020173133A1 (en) 2002-11-21
US7071024B2 (en) 2006-07-04
MY133585A (en) 2007-11-30
WO2002095822A2 (en) 2002-11-28
CN1555574A (zh) 2004-12-15
KR20040072025A (ko) 2004-08-16
WO2002095822A3 (en) 2003-07-10
AU2002303797A1 (en) 2002-12-03

Similar Documents

Publication Publication Date Title
JP2005515615A (ja) ダイ上のボンディングパッドの拡張による超小型電子デバイスの実装方法
US7981726B2 (en) Copper plating connection for multi-die stack in substrate package
US6586276B2 (en) Method for fabricating a microelectronic device using wafer-level adhesion layer deposition
US6627998B1 (en) Wafer scale thin film package
US8178964B2 (en) Semiconductor device package with die receiving through-hole and dual build-up layers over both side-surfaces for WLP and method of the same
US7186586B2 (en) Integrated circuits and packaging substrates with cavities, and attachment methods including insertion of protruding contact pads into cavities
US7964950B2 (en) Electronic parts packaging structure and method of manufacturing the same
US6908785B2 (en) Multi-chip package (MCP) with a conductive bar and method for manufacturing the same
KR101349985B1 (ko) 반도체 소자를 패키징하기 위한 방법
US6894399B2 (en) Microelectronic device having signal distribution functionality on an interfacial layer thereof
US7060601B2 (en) Packaging substrates for integrated circuits and soldering methods
US6818998B2 (en) Stacked chip package having upper chip provided with trenches and method of manufacturing the same
US6889429B2 (en) Method of making a lead-free integrated circuit package
US20080237828A1 (en) Semiconductor device package with die receiving through-hole and dual build-up layers over both side-surfaces for wlp and method of the same
KR20080082545A (ko) 반도체 디바이스 패키지 구조 및 그 방법
KR20080053241A (ko) 멀티―칩 패키지 구조 및 그 제조 방법
KR20050021078A (ko) 칩 스택 패키지와 그 제조 방법
JP2005506678A (ja) 集積型ヒートシンク及びビルドアップ層を有する超小型電子パッケージ
KR20080064088A (ko) 다이 수용 관통홀을 갖는 웨이퍼 레벨 패키지 및 그 방법
KR20020059851A (ko) 웨이퍼 레벨에서 형성된 집적 회로 패키지
JP2009033153A (ja) 半導体素子パッケージ用の相互接続構造およびその方法
US7511359B2 (en) Dual die package with high-speed interconnect
US7692284B2 (en) Package using array capacitor core
US10276523B1 (en) Semiconductor logic device and system and method of embedded packaging of same
US6294477B1 (en) Low cost high density thin film processing

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080104

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20080401

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20080408

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20080425

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20080507

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20080530

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20080606

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080704

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090226