JP2005514772A5 - - Google Patents

Download PDF

Info

Publication number
JP2005514772A5
JP2005514772A5 JP2003555591A JP2003555591A JP2005514772A5 JP 2005514772 A5 JP2005514772 A5 JP 2005514772A5 JP 2003555591 A JP2003555591 A JP 2003555591A JP 2003555591 A JP2003555591 A JP 2003555591A JP 2005514772 A5 JP2005514772 A5 JP 2005514772A5
Authority
JP
Japan
Prior art keywords
semiconductor device
gate electrode
conductive layer
active region
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003555591A
Other languages
English (en)
Other versions
JP2005514772A (ja
JP4514022B2 (ja
Filing date
Publication date
Priority claimed from US10/022,847 external-priority patent/US6727534B1/en
Application filed filed Critical
Publication of JP2005514772A publication Critical patent/JP2005514772A/ja
Publication of JP2005514772A5 publication Critical patent/JP2005514772A5/ja
Application granted granted Critical
Publication of JP4514022B2 publication Critical patent/JP4514022B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Claims (12)

  1. 半導体デバイスであって、
    トランジスタが形成された半導体基板を有し、前記トランジスタは、前記基板上に形成された互いに対向するサイドウォールを備えたゲート電極を含むものであり、
    前記基板上に形成された活性領域を有し、
    ゲート電極対向サイドウォールに沿って形成されるとともに当該ゲート電極対向サイドウォールに接している絶縁サイドウォールスペーサを有し、
    前記サイドウォールスペーサに埋め込まれている導電層を有し、前記導電層は、前記ゲート電極及び前記活性領域から電気的に絶縁されているものであり、
    前記埋め込まれた導電層は、金属及び金属シリサイドのうちから選択された導電材料を含む、
    半導体デバイス。
  2. 前記活性領域は、ソース及びドレイン領域を含む、
    請求項１記載の半導体デバイス。
  3. 前記ゲート電極と前記活性領域間に挿入されたゲート絶縁層を更に含む、
    請求項１記載の半導体デバイス。
  4. 前記サイドウォールスペーサは、窒化シリコンを含む、
    請求項１記載の半導体デバイス。
  5. 前記埋め込まれた導電層の膜厚は、約５０Å〜約３００Åである、
    請求項１記載の半導体デバイス。
  6. 前記サイドウォールスペーサの幅は、約３００Å〜約２０００Åである、
    請求項１記載の半導体デバイス。
  7. 前記埋め込まれた導電層の幅は、約１００Å〜約１８００Åである、
    請求項１記載の半導体デバイス。
  8. 前記導電層は、ゲート電極側壁から、約５０Å〜約５００Å離間されている、
    請求項１記載の半導体デバイス。
  9. 前記埋め込まれた導電層には、バイアスがかけられる、
    請求項１記載の半導体デバイス。
  10. 前記埋め込まれた導電層は、フローティング状態である、
    請求項１記載の半導体デバイス。
  11. 半導体デバイスであって、
    トランジスタが形成された半導体基板を有し、前記トランジスタは、前記基板上に形成された互いに対向するサイドウォールを備えたゲート電極を含むものであり、
    前記基板上に形成された活性領域を有し、
    ゲート電極対向サイドウォールに沿って形成されるとともに当該ゲート電極対向サイドウォールに接している絶縁サイドウォールスペーサを有し、
    前記サイドウォールスペーサに埋め込まれている導電層を有し、前記導電層は、前記ゲート電極及び前記活性領域から電気的に絶縁されているものであり、
    前記埋め込まれた導電層は、導電性ポリシリコンを含む、
    半導体デバイス。
  12. 半導体デバイスであって、
    トランジスタ（３２）が形成された半導体基板を有し、前記トランジスタは、ＮＭＯＳトランジスタ及びＰＭＯＳトランジスタを含み、
    前記トランジスタ（３２）は、前記基板（１０）上に形成された互いに対向するサイドウォール（２０）を備えたゲート電極（１８）を含み、
    前記基板（１０）上に形成された活性領域（１４）を有し、
    前記ゲート電極対向サイドウォール（２０）に沿って形成されるとともに当該ゲート電極対向サイドウォール（２０）に接している絶縁サイドウォールスペーサ（２７）を有し、
    前記サイドウォールスペーサ（２７）に埋め込まれている導電層（２４）を有し、前記導電層（２４）は、前記ゲート電極（１８）及び前記活性領域（１４）から電気的に絶縁されているものであり、
    前記ＮＭＯＳトランジスタ及び前記ＰＭＯＳトランジスタの前記活性領域の直列抵抗は、それぞれ独立してプログラム可能である、半導体デバイス。
JP2003555591A 2001-12-20 2002-12-19 電気的にプログラムされたソース／ドレイン直列抵抗を有するｍｏｓトランジスタ Expired - Fee Related JP4514022B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/022,847 US6727534B1 (en) 2001-12-20 2001-12-20 Electrically programmed MOS transistor source/drain series resistance
PCT/US2002/041330 WO2003054969A1 (en) 2001-12-20 2002-12-19 Electrically programmed mos transistor source/drain series resistance

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2010077347A Division JP2010177690A (ja) 2001-12-20 2010-03-30 電気的にプログラムされたソース／ドレイン直列抵抗を有するｍｏｓトランジスタ

Publications (3)

Publication Number Publication Date
JP2005514772A JP2005514772A (ja) 2005-05-19
JP2005514772A5 true JP2005514772A5 (ja) 2006-02-16
JP4514022B2 JP4514022B2 (ja) 2010-07-28

Family

ID=21811729

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2003555591A Expired - Fee Related JP4514022B2 (ja) 2001-12-20 2002-12-19 電気的にプログラムされたソース／ドレイン直列抵抗を有するｍｏｓトランジスタ
JP2010077347A Pending JP2010177690A (ja) 2001-12-20 2010-03-30 電気的にプログラムされたソース／ドレイン直列抵抗を有するｍｏｓトランジスタ

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2010077347A Pending JP2010177690A (ja) 2001-12-20 2010-03-30 電気的にプログラムされたソース／ドレイン直列抵抗を有するｍｏｓトランジスタ

Country Status (8)

Country Link
US (1) US6727534B1 (ja)
EP (1) EP1456888B1 (ja)
JP (2) JP4514022B2 (ja)
KR (1) KR100947897B1 (ja)
CN (1) CN100403547C (ja)
AU (1) AU2002359842A1 (ja)
DE (1) DE60237110D1 (ja)
WO (1) WO2003054969A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2840453B1 (fr) * 2002-06-04 2005-06-24 St Microelectronics Sa Procede de fabrication d'un transistor mos de longueur de grille reduite, et circuit integre comportant un tel transistor
US6891234B1 (en) * 2004-01-07 2005-05-10 Acorn Technologies, Inc. Transistor with workfunction-induced charge layer
KR100776139B1 (ko) * 2006-11-30 2007-11-15 동부일렉트로닉스 주식회사 플래시 메모리 소자
US7723785B2 (en) 2007-07-31 2010-05-25 Taiwan Semiconductor Manufacturing Company, Ltd. High performance power MOS structure
US7915128B2 (en) * 2008-02-29 2011-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. High voltage semiconductor devices
US8698240B2 (en) 2010-05-25 2014-04-15 Macronix International Co., Ltd. Double diffused drain metal-oxide-simiconductor devices with floating poly thereon and methods of manufacturing the same
US11145739B2 (en) * 2016-03-04 2021-10-12 Intel Corporation Field effect transistors with a gated oxide semiconductor source/drain spacer

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6325967A (ja) * 1986-07-18 1988-02-03 Hitachi Ltd 半導体集積回路装置
JP2667857B2 (ja) * 1988-02-12 1997-10-27 株式会社日立製作所 半導体装置およびその製造方法
JP2597719B2 (ja) * 1989-07-31 1997-04-09 株式会社東芝 不揮発性半導体記憶装置およびその動作方法
US5234852A (en) * 1990-10-10 1993-08-10 Sgs-Thomson Microelectronics, Inc. Sloped spacer for MOS field effect devices comprising reflowable glass layer
US5221632A (en) * 1990-10-31 1993-06-22 Matsushita Electric Industrial Co., Ltd. Method of proudcing a MIS transistor
KR940005293B1 (ko) * 1991-05-23 1994-06-15 삼성전자 주식회사 게이트와 드레인이 중첩된 모오스 트랜지스터의 제조방법 및 그 구조
WO1993009567A1 (en) * 1991-10-31 1993-05-13 Vlsi Technology, Inc. Auxiliary gate lightly doped drain (agldd) structure with dielectric sidewalls
GB9219268D0 (en) * 1992-09-11 1992-10-28 Inmos Ltd Semiconductor device incorporating a contact and manufacture thereof
GB2292008A (en) * 1994-07-28 1996-02-07 Hyundai Electronics Ind A split gate type flash eeprom cell
US5925912A (en) * 1995-03-27 1999-07-20 Matsushita Electric Industrial Co.,Ltd. Semiconductor apparatus having a conductive sidewall structure
CN1034894C (zh) * 1995-05-04 1997-05-14 中国科学院微电子中心 一种高电子迁移率晶体管器件的自对准制作的方法
CN1157480A (zh) * 1995-08-30 1997-08-20 摩托罗拉公司 用栅电极易处置隔层形成单边缓变沟道半导体器件的方法
US5719424A (en) * 1995-10-05 1998-02-17 Micron Technology, Inc. Graded LDD implant process for sub-half-micron MOS devices
US5726081A (en) * 1995-10-18 1998-03-10 United Microelectronics Corp. Method of fabricating metal contact of ultra-large-scale integration metal-oxide semiconductor field effect transistor with silicon-on-insulator structure
JPH10144918A (ja) * 1996-11-11 1998-05-29 Toshiba Corp 半導体装置及びその製造方法
US5793089A (en) * 1997-01-10 1998-08-11 Advanced Micro Devices, Inc. Graded MOS transistor junction formed by aligning a sequence of implants to a selectively removable polysilicon sidewall space and oxide thermally grown thereon
TW387151B (en) * 1998-02-07 2000-04-11 United Microelectronics Corp Field effect transistor structure of integrated circuit and the manufacturing method thereof
US6001697A (en) * 1998-03-24 1999-12-14 Mosel Vitelic Inc. Process for manufacturing semiconductor devices having raised doped regions
US6194272B1 (en) * 1998-05-19 2001-02-27 Mosel Vitelic, Inc. Split gate flash cell with extremely small cell size
KR100269510B1 (ko) * 1998-05-20 2000-10-16 윤종용 반도체 장치의 제조 방법
US6207530B1 (en) 1998-06-19 2001-03-27 International Business Machines Corporation Dual gate FET and process
KR100269336B1 (ko) * 1998-09-16 2000-10-16 윤종용 전도층이 포함된 게이트 스페이서를 갖는 반도체 소자 및 그 제조방법
US6051470A (en) * 1999-01-15 2000-04-18 Advanced Micro Devices, Inc. Dual-gate MOSFET with channel potential engineering
JP2000223700A (ja) * 1999-01-28 2000-08-11 Sharp Corp 半導体装置及びその製造方法
TW408377B (en) * 1999-03-26 2000-10-11 United Microelectronics Corp Method for manufacturing semiconductor devices
US6461951B1 (en) * 1999-03-29 2002-10-08 Advanced Micro Devices, Inc. Method of forming a sidewall spacer to prevent gouging of device junctions during interlayer dielectric etching including silicide growth over gate spacers
US6306701B1 (en) * 1999-04-20 2001-10-23 United Microelectronics Corp. Self-aligned contact process
US6180490B1 (en) 1999-05-25 2001-01-30 Chartered Semiconductor Manufacturing Ltd. Method of filling shallow trenches
US6214653B1 (en) 1999-06-04 2001-04-10 International Business Machines Corporation Method for fabricating complementary metal oxide semiconductor (CMOS) devices on a mixed bulk and silicon-on-insulator (SOI) substrate
US6300172B1 (en) 1999-10-01 2001-10-09 Chartered Semiconductor Manufacturing Ltd. Method of field isolation in silicon-on-insulator technology
US6512273B1 (en) * 2000-01-28 2003-01-28 Advanced Micro Devices, Inc. Method and structure for improving hot carrier immunity for devices with very shallow junctions
US6507123B1 (en) * 2000-10-05 2003-01-14 Advanced Micro Devices, Inc. Nickel silicide process using UDOX to prevent silicide shorting
US6483154B1 (en) * 2000-10-05 2002-11-19 Advanced Micro Devices, Inc. Nitrogen oxide plasma treatment for reduced nickel silicide bridging
JP2002329861A (ja) * 2001-05-01 2002-11-15 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2003179224A (ja) * 2001-12-10 2003-06-27 Mitsubishi Electric Corp 半導体装置およびその製造方法

Similar Documents

Publication Publication Date Title
JP2002118241A5 (ja)
JP2004158593A5 (ja)
JP2007500952A5 (ja)
JP2004241755A5 (ja)
WO2006025609A3 (en) Thin film transistor and its manufacturing method
JP2002198529A5 (ja)
JP2000196037A5 (ja) 半導体集積回路装置
EP1253634A3 (en) Semiconductor device
TW200625646A (en) Field effect transistor and fabrication method thereof
JP2004343118A5 (ja)
JP2005520356A5 (ja)
JP2005086157A5 (ja)
TW200715562A (en) Thin film transistor substrate and fabrication thereof
WO2003100865A3 (en) Microwave field effect transistor structure
JP2006512774A5 (ja)
JP2001028443A5 (ja)
JP2009224386A5 (ja)
JP2007511071A5 (ja)
TW200705668A (en) Thin film transistor substrate and manufacturing method thereof
TW200707592A (en) Manufacturing method of semiconductor device and semiconductor device
TW200505274A (en) Electro-luminescence device including a thin film transistor and method of fabricating an electro-luminescence device
JP2006245167A5 (ja)
JP2003007843A5 (ja)
JP2008103737A5 (ja)
TW200715382A (en) Method of forming a low resistance semiconductor contact and structure therefor