JP2001028443A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2001028443A5 JP2001028443A5 JP2000143424A JP2000143424A JP2001028443A5 JP 2001028443 A5 JP2001028443 A5 JP 2001028443A5 JP 2000143424 A JP2000143424 A JP 2000143424A JP 2000143424 A JP2000143424 A JP 2000143424A JP 2001028443 A5 JP2001028443 A5 JP 2001028443A5
- Authority
- JP
- Japan
- Prior art keywords
- region
- insulating film
- semiconductor
- conductive region
- channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Description
【発明の名称】半導体装置
Claims (9)
- 金属材料よりなる第1の導電領域、第1のトンネル絶縁膜、第1の半導体領域、および第2の導電領域とを有する半導体領域と、前記第1の半導体領域に設けた第2の絶縁膜と、前記第2の絶縁膜の膜面に設けられた第3の導電領域と、を有することを特徴とする半導体装置。
- 金属材料よりなる第1の導電領域、第1のトンネル絶縁膜、第1の半導体領域、および第2の導電領域とが積層された半導体積層領域と、少なくとも前記第1の半導体領域の前記半導体積層領域の積層方向とは交差する側面に設けた第2の絶縁膜と、前記第2の絶縁膜の膜面に設けられた第3の導電領域と、を有する半導体装置。
- ソースとドレインとゲート電極およびチャネル領域を有する絶縁ゲート型電界効果トランジスタであって、ソースまたはドレイン電極となる金属材料よりなる第1の導電領域上に第1のトンネル絶縁物層を有し、前記第1のトンネル絶縁膜の上部にチャネル領域となる半導体材料層を有し、前記半導体材料層上にドレインまたはソース電極となる第2の導電領域を有し、前記チャネル領域側面に第2の絶縁膜層を有し、前記第2の絶縁膜層を介して電界効果を前記チャネル領域におよぼすゲート電極を有することを特徴とする半導体装置。
- 前記第1の導電領域と第1のトンネル絶縁膜は耐熱金属とその金属酸化物あるいは耐熱金属とその窒化物のいずれかから形成されていることを特徴とする請求項1より請求項3に記載の半導体装置。
- 前記第1の導電領域はチタン、チタンシリサイド、タングステン、タングステンシリサイド、コバルト、コバルトシリサイド、白金、白金シリサイド、ニッケル、ニッケルシリサイドのいずれかからなり、第1のトンネル絶縁膜はシリコン酸化膜、シリコン窒化膜のいずれかからなることを特徴とする請求項1より請求項3に記載の半導体装置。
- ソースとドレインとゲート電極およびチャネル領域を有する絶縁ゲート型電界効果トランジスタであって、ソースまたはドレイン電極となる高濃度に不純物をドーピングすることで金属化された第1の導電領域上に第1のトンネル絶縁物層を有し、前記第1のトンネル絶縁膜の上部にチャネル領域となる半導体材料層を有し、前記半導体材料層上にドレインまたはソース電極となる第2の導電領域を有し、前記チャネル領域側面に第2の絶縁膜層を有し、前記第2の絶縁膜層を介して電界効果を前記チャネル領域におよぼすゲート電極を有することを特徴とする半導体装置。
- ソースとドレインとゲート電極およびチャネル領域を有する絶縁ゲート型電界効果トランジスタであって、ソースまたはドレイン電極となる金属材料あるいは高濃度に不純物をドーピングすることで金属化された第1の導電領域上に第1のトンネル絶縁物層を有し、前記第1のトンネル絶縁膜の上部にチャネル領域となる半導体材料層を有し、前記半導体材料層上にドレインまたはソース電極となる高濃度に不純物をドーピングすることで金属化された第2の導電領域を有し、前記チャネル領域側面に第2の絶縁膜層を有し、前記第2の絶縁膜層を介して電界効果を前記チャネル領域におよぼすゲート電極を有することを特徴とする半導体装置。
- チタンよりなる第1の導電領域、チタンオキサイドよりなる第1のトンネル絶縁膜、シリコンよりなる第1の半導体領域、チタンオキサイドよりなる第2のトンネル絶縁膜およびチタンよりなる第2の導電領域とを積層した積層領域と、前記第1の半導体領域の前記積層領域の積層方向とは交差する側面に設けた第1のゲート絶縁膜と、前記第1のゲート絶縁膜の膜面に設けられた第3の導電領域と、を有し、前記第1の導電領域に電荷を蓄積することにより情報を保持する書き込みトランジスタと、前記第1の導電領域の下に設けられた第2にゲート絶縁膜の両側に形成されたソース、ドレインからなる読み出しトランジスタからなることを特徴とする半導体記憶装置。
- 半導体基板と、当該半導体基板に相対して設けられた第1不純物領域及び第2の不純物領域と、少なくとも前記第1不純物領域及び第2の不純物領域に挟まれた第1のチャネルとなる第1の半導体領域を覆う第1のゲート絶縁膜とからなる読み出し トランジスタと、当該第1のゲート絶縁膜の上部に設けられた金属材料よりなる第1の導電領域、金属酸化膜よりなる第1のトンネル絶縁膜、第1のチャネル領域と交差する方向に設けられた第2のチャネルとなる第2の半導体領域、第2の導電領域と、前記第2の半導体領域の側面に設けられた第2のゲート絶縁膜、および前記第2のゲート絶縁膜の膜面に設けられた第3の導電領域とからなる書き込みトランジスタ、とを有することを特徴とする半導体記憶装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000143424A JP3936830B2 (ja) | 1999-05-13 | 2000-05-11 | 半導体装置 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11-132332 | 1999-05-13 | ||
JP13233299 | 1999-05-13 | ||
JP2000143424A JP3936830B2 (ja) | 1999-05-13 | 2000-05-11 | 半導体装置 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2001028443A JP2001028443A (ja) | 2001-01-30 |
JP2001028443A5 true JP2001028443A5 (ja) | 2005-01-06 |
JP3936830B2 JP3936830B2 (ja) | 2007-06-27 |
Family
ID=26466940
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000143424A Expired - Fee Related JP3936830B2 (ja) | 1999-05-13 | 2000-05-11 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3936830B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7360416B2 (ja) | 2012-03-05 | 2023-10-12 | 株式会社半導体エネルギー研究所 | 半導体装置 |
Families Citing this family (31)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003068883A (ja) * | 2001-08-24 | 2003-03-07 | Hitachi Ltd | 半導体記憶装置 |
JP2004221242A (ja) | 2003-01-14 | 2004-08-05 | Renesas Technology Corp | 半導体集積回路装置およびその製造方法 |
JP2004253730A (ja) | 2003-02-21 | 2004-09-09 | Renesas Technology Corp | 半導体集積回路装置およびその製造方法 |
US6830963B1 (en) * | 2003-10-09 | 2004-12-14 | Micron Technology, Inc. | Fully depleted silicon-on-insulator CMOS logic |
WO2009110050A1 (ja) * | 2008-02-15 | 2009-09-11 | 日本ユニサンティスエレクトロニクス株式会社 | 半導体装置の製造方法 |
JP5583933B2 (ja) * | 2009-07-28 | 2014-09-03 | 猛英 白土 | 半導体装置及びその製造方法 |
KR101752348B1 (ko) * | 2009-10-30 | 2017-06-29 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
WO2011052488A1 (en) | 2009-10-30 | 2011-05-05 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
CN104681079B (zh) | 2009-11-06 | 2018-02-02 | 株式会社半导体能源研究所 | 半导体装置及用于驱动半导体装置的方法 |
KR101752212B1 (ko) * | 2009-11-20 | 2017-06-29 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
WO2011065258A1 (en) * | 2009-11-27 | 2011-06-03 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
KR101798367B1 (ko) * | 2010-01-15 | 2017-11-16 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
KR101800850B1 (ko) * | 2010-01-29 | 2017-11-23 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 기억 장치 |
CN102742001B (zh) * | 2010-02-05 | 2017-03-22 | 株式会社半导体能源研究所 | 半导体装置 |
WO2011114868A1 (en) | 2010-03-19 | 2011-09-22 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
KR101891065B1 (ko) * | 2010-03-19 | 2018-08-24 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 반도체 장치 구동 방법 |
WO2011145738A1 (en) | 2010-05-20 | 2011-11-24 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for driving semiconductor device |
CN103151315B (zh) * | 2010-07-19 | 2016-04-06 | 中国科学院微电子研究所 | 低功耗半导体存储器的制作方法 |
US8467231B2 (en) * | 2010-08-06 | 2013-06-18 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and driving method thereof |
US8422272B2 (en) | 2010-08-06 | 2013-04-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and driving method thereof |
JP5743790B2 (ja) | 2010-08-06 | 2015-07-01 | 株式会社半導体エネルギー研究所 | 半導体装置 |
US8467232B2 (en) * | 2010-08-06 | 2013-06-18 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
US8520426B2 (en) * | 2010-09-08 | 2013-08-27 | Semiconductor Energy Laboratory Co., Ltd. | Method for driving semiconductor device |
KR101952733B1 (ko) | 2010-11-05 | 2019-02-27 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
JP6013682B2 (ja) | 2011-05-20 | 2016-10-25 | 株式会社半導体エネルギー研究所 | 半導体装置の駆動方法 |
JP2013125102A (ja) * | 2011-12-13 | 2013-06-24 | Samsung Yokohama Research Institute Co Ltd | 微細周期構造を用いた光学フィルタ、偏光素子及び光学シャッタ |
JP2014179465A (ja) * | 2013-03-14 | 2014-09-25 | Toshiba Corp | 不揮発性半導体記憶装置およびその製造方法 |
WO2016092416A1 (en) | 2014-12-11 | 2016-06-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, memory device, and electronic device |
US9773787B2 (en) * | 2015-11-03 | 2017-09-26 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, memory device, electronic device, or method for driving the semiconductor device |
JP6822853B2 (ja) * | 2016-01-21 | 2021-01-27 | 株式会社半導体エネルギー研究所 | 記憶装置及び記憶装置の駆動方法 |
CN116981246A (zh) * | 2022-04-15 | 2023-10-31 | 华为技术有限公司 | 存储阵列及存储阵列的制备方法 |
-
2000
- 2000-05-11 JP JP2000143424A patent/JP3936830B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7360416B2 (ja) | 2012-03-05 | 2023-10-12 | 株式会社半導体エネルギー研究所 | 半導体装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2001028443A5 (ja) | ||
KR102465353B1 (ko) | 전계 효과 트랜지스터 및 이를 포함하는 반도체 소자 | |
JP2022043102A5 (ja) | ||
JP2021114625A5 (ja) | ||
JP3936830B2 (ja) | 半導体装置 | |
US20090014780A1 (en) | Discrete trap non-volatile multi-functional memory device | |
JP2002118241A5 (ja) | ||
JP2008521249A (ja) | スケーラブル集積論理および不揮発性メモリ | |
JP2000196037A5 (ja) | 半導体集積回路装置 | |
JP2004531084A5 (ja) | ||
TW200524083A (en) | Apparatus and method for split gate NROM memory | |
JP2010123684A5 (ja) | ||
JP2007141916A5 (ja) | ||
CN101093838A (zh) | 非易失性存储器件及其操作方法 | |
JPH0449654A (ja) | 半導体メモリ | |
KR950034731A (ko) | 비휘발성 반도체 메모리장치의 제조방법 | |
JP2000269358A5 (ja) | ||
EP2302684A3 (en) | Power MOS device | |
TW200947624A (en) | Semiconductor device and method for fabricating the same | |
JP2002094064A5 (ja) | ||
JPWO2021070007A5 (ja) | ||
US20210399141A1 (en) | Dual-layer channel transistor and methods of forming same | |
JP2005514772A5 (ja) | ||
KR910013273A (ko) | 초고집적 디램셀 및 그 제조방법 | |
JP2006287233A5 (ja) |