JP2005340840A - リセスチャンネルｍｏｓｆｅｔの製造方法 - Google Patents
リセスチャンネルｍｏｓｆｅｔの製造方法 Download PDFInfo
- Publication number
- JP2005340840A JP2005340840A JP2005157965A JP2005157965A JP2005340840A JP 2005340840 A JP2005340840 A JP 2005340840A JP 2005157965 A JP2005157965 A JP 2005157965A JP 2005157965 A JP2005157965 A JP 2005157965A JP 2005340840 A JP2005340840 A JP 2005340840A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- recess
- silicon oxide
- film
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 37
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 63
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 63
- 238000000034 method Methods 0.000 claims abstract description 49
- 239000000758 substrate Substances 0.000 claims abstract description 40
- 238000005530 etching Methods 0.000 claims abstract description 24
- 238000002955 isolation Methods 0.000 claims abstract description 23
- 238000000151 deposition Methods 0.000 claims abstract description 11
- 239000004065 semiconductor Substances 0.000 claims abstract description 10
- 229920002120 photoresistant polymer Polymers 0.000 claims description 29
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 27
- 229910052710 silicon Inorganic materials 0.000 claims description 27
- 239000010703 silicon Substances 0.000 claims description 27
- 238000005468 ion implantation Methods 0.000 claims description 13
- 230000015572 biosynthetic process Effects 0.000 claims description 10
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 5
- 238000009966 trimming Methods 0.000 claims description 3
- 230000008021 deposition Effects 0.000 abstract description 4
- 230000000694 effects Effects 0.000 abstract description 3
- 239000007789 gas Substances 0.000 description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- 229920005591 polysilicon Polymers 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 238000000206 photolithography Methods 0.000 description 4
- 230000003068 static effect Effects 0.000 description 4
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 239000005368 silicate glass Substances 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910006283 Si—O—H Inorganic materials 0.000 description 1
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
- GDFCWFBWQUEQIJ-UHFFFAOYSA-N [B].[P] Chemical compound [B].[P] GDFCWFBWQUEQIJ-UHFFFAOYSA-N 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229920003209 poly(hydridosilsesquioxane) Polymers 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910001936 tantalum oxide Inorganic materials 0.000 description 1
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
- H01L29/66621—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation using etching to form a recess at the gate location
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823412—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/05—Making the transistor
- H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Element Separation (AREA)
- Semiconductor Memories (AREA)
Abstract
【課題】 リセスチャンネルＭＯＳＦＥＴの製造方法を提供する。
【解決手段】 半導体基板上に絶縁膜パターンを形成した後、その上にシリコン酸化膜を蒸着する。絶縁膜パターンを平坦化終了点としてシリコン酸化膜を平坦化させることで、絶縁膜パターンの間にシリコン酸化膜マスクパターンを形成して絶縁膜パターンを除去する。シリコン酸化膜マスクパターンをエッチングマスクとして利用して基板をエッチングすることでリセストレンチを形成するリセスチャンネルＭＯＳＦＥＴの製造方法。これにより、シリコン酸化膜の蒸着時に、基板に形成されているリセスを除去する効果がある。
【選択図】 図１０Ａ
【解決手段】 半導体基板上に絶縁膜パターンを形成した後、その上にシリコン酸化膜を蒸着する。絶縁膜パターンを平坦化終了点としてシリコン酸化膜を平坦化させることで、絶縁膜パターンの間にシリコン酸化膜マスクパターンを形成して絶縁膜パターンを除去する。シリコン酸化膜マスクパターンをエッチングマスクとして利用して基板をエッチングすることでリセストレンチを形成するリセスチャンネルＭＯＳＦＥＴの製造方法。これにより、シリコン酸化膜の蒸着時に、基板に形成されているリセスを除去する効果がある。
【選択図】 図１０Ａ
Description
本発明は、ＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）製造方法に係り、特に、高集積半導体回路に更に適当な構造を有するリセスチャンネルＭＯＳＦＥＴの製造方法に関する。
ＭＯＳＦＥＴの高集積化によりチャンネルの長さも短くなり、短チャンネル効果及びソース／ドレインパンチスルー現象による影響を排除しがたい。特に、デザインルールが徐々に縮小するにつれて短チャンネル効果及びイオン注入量の増加などによって漏れ電流が増加して、ＤＲＡＭのリフレッシュタイム確保が難しくなる。次第に微細化されるＭＯＳＦＥＴで使用するために、例えば、特許文献１及び特許文献２に開示されたような多様なＭＯＳＦＥＴが提示されている。
リセスチャンネルＭＯＳＦＥＴは、デバイス縮小によるチャンネル長の縮小を克服するために、トランジスタのチャンネルとなる領域にリセストレンチを形成してチャンネル長を増加させることで、結果的にデバイス面積を縮小させる構造の素子である。そして、ソースとドレインとの距離を長くしてセルの閾電圧を確保した状態でチャンネル領域へのカウンタドーピング（Ｂ／ＢＦ２イオン注入）を最小化することで、動的リフレッシュはもとより、静的リフレッシュも向上させうる素子である。
従来には、図１ないし図４に示したような方法でリセスチャンネルＭＯＳＦＥＴのリセスチャンネル形成のためのリセストレンチを形成している。
まず、図１を参照すれば、シリコン酸化膜を利用して基板１０に素子の活性領域を定義するように素子分離膜１５を形成した後、リセストレンチを形成するためのマスク層３０としてパッド酸化膜２０とシリコン酸化窒化膜（ＳｉＯＮ）２５とを基板１０の前面に形成する。次いで、リセストレンチの定義のためにマスク層３０上にフォトレジストパターン３５を形成する。ここで、フォトレジストパターン３５の間隔ｄがリセストレンチの幅となる。ところが、素子デザインルールの縮小によって、狭い間隔のフォトレジストパターン３５を形成することはブリッジ問題により次第に難しくなっている。
次いで、図２のように、フォトレジストパターン３５をエッチングマスクとして利用してマスク層３０をエッチングすることで、パッド酸化膜パターン２０ａとシリコン酸化窒化膜パターン２５ａとからなるマスクパターン３０ａを形成する。ところが、この過程でシリコン酸化窒化膜２５と素子分離膜１５との間に、選択比不足により素子分離膜１５が凹んでリセス４０が発生するという問題がある。
フォトレジストパターン３５を除去した後、図３を参照して、マスクパターン３０ａをエッチングマスクとして利用して基板１０をエッチングすることでリセストレンチ４５を形成する。その時、図２のステップで発生したリセス４０が更に深くなるという問題がある。
図４は、マスクパターン３０ａを除去した状態の図面である。図２のステップで発生したリセス４０は、マスクパターン３０ａの除去のための洗浄により更に深くなる。そのようなリセス４０は、素子分離膜１５の部位に寄生トランジスタの形成を引き起こすか、または静的リフレッシュの低下を引き起こし得る。さらに、後続工程でリセス４０にゲート導電層が満たされて、リセストレンチ４５に満たされるゲート導電層と短絡する恐れがある。
特開平１１−０７４５２７号公報
特開２００１−０１５５９１号公報
本発明は、基板の素子分離膜の部位にリセスを発生させずにリセストレンチを形成できるリセスチャンネルＭＯＳＦＥＴの製造方法を提供することを目的とする。
本発明の一態様によれば、半導体基板上に絶縁膜パターンを形成する。前記絶縁膜パターンが形成された基板上にシリコン酸化膜を蒸着した後、前記絶縁膜パターンを平坦化終了点として前記シリコン酸化膜を平坦化させることで、前記絶縁膜パターンの間にシリコン酸化膜マスクパターンを形成する。前記シリコン酸化膜マスクパターンが形成された結果物から前記絶縁膜パターンを除去した後、前記シリコン酸化膜マスクパターンをエッチングマスクとして利用して、前記基板をエッチングすることでリセストレンチを形成する。前記リセストレンチが形成された結果物から前記シリコン酸化膜マスクパターンを除去する。
ここで、前記絶縁膜パターンは、各絶縁膜パターンの幅よりも絶縁膜パターンの間隔を広く形成することが好ましい。
本発明の他の態様によれば、半導体基板上にパッド酸化膜とシリコン酸化窒化膜とを順に形成して絶縁膜を形成する。前記絶縁膜上にリセストレンチが形成される領域を覆うフォトレジストパターンを形成する。前記フォトレジストパターンをエッチングマスクとして利用して前記絶縁膜をエッチングすることで、それぞれパッド酸化膜パターンとシリコン酸化窒化膜パターンとからなる絶縁膜パターンを形成する。前記フォトレジストパターンを除去した後、前記絶縁膜パターンが形成された基板上にシリコン酸化膜を蒸着した後、前記シリコン酸化窒化膜パターンを平坦化終了点として前記シリコン酸化膜を平坦化させることで、前記絶縁膜パターンの間にシリコン酸化膜マスクパターンを形成する。前記シリコン酸化膜マスクパターンが形成された結果物で前記シリコン酸化窒化膜パターンを除去し、前記シリコン酸化膜マスクパターンをエッチングマスクとして利用して、前記パッド酸化膜パターンと前記基板とをエッチングすることでリセストレンチを形成する。前記リセストレンチが形成された結果物で前記シリコン酸化膜マスクパターンを除去する。
本発明によるリセスチャンネルＭＯＳＦＥＴの製造方法によれば、マスクパターンのためのシリコン酸化膜蒸着により素子分離膜に発生されうるリセスが埋め込まれる。したがって、従来方法に比べて素子分離膜リセスが最小化し、後続工程でリセスが更に深くなるなどの問題がない。リセスが基板表面に露出されないため、素子分離膜の部位に寄生トランジスタの形成が引き起こされるか、または静的リフレッシュが低下する問題もない。さらに、後続工程でリセスにゲート導電層が満たされる恐れがないため、リセストレンチに満たされるゲート導電層と短絡する恐れがまったくない。
以下、添付した図面を参照して本発明の好ましい実施例を詳細に説明する。しかし、本発明の実施例は、多様な形態に変形でき、本発明の範囲が下記で記述する実施例に限定されるものではない。
図５は、本発明の製造方法によって製造しようとするリセスチャンネルＭＯＳＦＥＴのセルアレイレイアウトである。
図５を参照すれば、行及び列に沿って活性領域１１２が反復的に配置されている。活性領域１１２以外の部分は素子分離膜１１５である。活性領域１１２当り２つずつのゲートＧが活性領域１１２を横切って延びるように配置される。
図６Ａ、図７Ａ、図８Ａ、図９Ａ、図１０Ａ及び図１１Ａは、図５のＡ−Ａ’線の断面に対応する本発明の製造方法による工程別断面図である。そして、図６Ｂ、図７Ｂ、図８Ｂ、図９Ｂ、図１０Ｂ及び図１１Ｂは、図５のＢ−Ｂ’線の断面に対応する本発明の製造方法による工程別断面図である。
まず、図６Ａ及び図６Ｂを参照すれば、シリコン酸化膜を利用して半導体基板１１０に素子の活性領域（図５の１１２）を定義する素子分離膜１１５を形成する。その後、パッド酸化膜１２０とシリコン酸化窒化膜（ＳｉＯＮ）１２５とを基板１１０の前面に順に形成して絶縁膜１３０を形成する。
素子分離膜１１５としては、公知のＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）を形成できる。そして、絶縁膜１３０を形成する前に、所望のリセストレンチの深さに合わせてチャンネル調整用のイオン注入と表面ソース／ドレインイオン注入とを行ってもよい。
絶縁膜１３０のうちパッド酸化膜１２０は、シリコン酸化膜などで形成でき、通常的な蒸着方法、例えば、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）、ＳＡＣＶＤ（Ｓｕｂ−Ａｔｍｏｓｐｈｅｒｉｃ ＣＶＤ）、ＬＰＣＶＤ（Ｌｏｗ Ｐｒｅｓｓｕｒｅ ＣＶＤ）またはＰＥＣＶＤ（Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ ＣＶＤ）、または熱酸化法で形成してもよい。ＣＶＤを利用する場合に、ＳｉＨ４、Ｓｉ２Ｈ６及びＮ２Ｏガスを反応ガスとして使用してＭＴＯ（ｍｉｄｄｌｅ ｔｅｍｐｅｒａｔｕｒｅ ｏｘｉｄｅ）で形成できる。パッド酸化膜１２０は、例えば約１００Åの厚さに形成する。
絶縁膜１３０のうちシリコン酸化窒化膜１２５の厚さは、例えば、約８００ないし８５０Åに形成する。しかし、それより小さく形成してもよい。ここで、シリコン酸化窒化膜１２５の代りにシリコン窒化膜を形成してもよい。シリコン窒化膜は、５００℃ないし８５０℃の温度でＳｉＨ４とＮＨ３との反応を利用して蒸着できる。シリコン酸化窒化膜は、シリコン窒化膜を蒸着する工程条件に酸素ソースを更に追加して蒸着すればよい。
次いで、絶縁膜１３０上にリセストレンチが形成される領域を覆うフォトレジストパターン１３５を形成する。フォトレジストパターン１３５の幅よりもフォトレジストパターン１３５内のパターン間隔を広く形成する。そのような構造では、フォトレジストパターン１３５の幅ＣＤがリセストレンチの幅となる。しかし、従来には、フォトレジストパターンの間隔によりリセストレンチの幅が決定され、狭い間隔のフォトレジストパターンを具現することが難しいため、素子デザインルールの縮小に難しさがあった。本発明のように、小さなＣＤのフォトレジストパターンを具現することは、小さなＣＤのバータイプのフォトリソグラフィプロファイルを具現するか、または具現できるサイズ（すなわち、目標幅よりも広い幅）のフォトリソグラフィ工程後にフォトレジストトリミングなどの工程進行で目標幅を合わせることが可能であるため、フォトレジストパターン１３５の幅ＣＤによりリセストレンチの幅が決定される本発明の方法が素子デザインルールの縮小に更に適しているという長所がある。
次いで、図７Ａ及び図７Ｂのように、フォトレジストパターン１３５をエッチングマスクとして利用して絶縁膜１３０をエッチングすることで、それぞれパッド酸化膜パターン１２０ａとシリコン酸化窒化膜パターン１２５ａとからなる絶縁膜パターン１３０ａを形成する。シリコン酸化窒化膜１２５のエッチング時にはフッ化炭素系ガスを使用する。例えば、ＣｘＦｙ系、ＣａＨｂＦｃ系ガス、例えば、ＣＦ４、ＣＨＦ３、Ｃ２Ｆ６、Ｃ４Ｆ８、ＣＨ２Ｆ２、ＣＨ３Ｆ、ＣＨ４、Ｃ２Ｈ２、Ｃ４Ｆ６などのようなガスまたはそれらの混合ガスを使用する。その時、雰囲気ガスとしては、Ａｒガスを使用できる。絶縁膜パターン１３０ａは、フォトレジストパターン１３５状にエッチングされるため、絶縁膜パターン１３０ａの幅よりも絶縁膜パターン１３０ａパターンの間隔を広く形成する。その過程で、シリコン酸化窒化膜１２５と素子分離膜１１５との間に選択比の不足により素子分離膜１１５にリセス１４０が発生することもある。
フォトレジストパターン１３５を除去した後、図８Ａ及び図８Ｂを参照すれば、基板１１０上にシリコン酸化膜を蒸着する。シリコン酸化膜としては、ＢＰＳＧ（Ｂｏｒｏｎ Ｐｈｏｓｐｈｏｒｕｓ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）膜、ＳＯＧ（Ｓｐｉｎ Ｏｎ Ｇｌａｓｓ）膜、ＵＳＧ（Ｕｎｄｏｐｅｄ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）膜、ＦＯＸ（Ｆｌｏｗａｂｌｅ Ｏｘｉｄｅ；Ｓｉ−Ｏ−Ｈ系）膜、ＨＤＰ−ＣＶＤ（Ｈｉｇｈ Ｄｅｎｓｉｔｙ Ｐｌａｓｍａ−Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法を利用して形成したシリコン酸化膜、プラズマを利用して形成したＴＥＯＳ（ｔｅｔｒａｅｔｈｙｌｏｒｔｈｏｓｉｌｉｃａｔｅ）膜などを蒸着できる。その後、シリコン酸化窒化膜パターン１２５ａを平坦化終了点としてシリコン酸化膜を平坦化させることで、絶縁膜パターン１３０ａの間にシリコン酸化膜マスクパターン１４２を形成する。そのように、本発明でシリコン酸化膜マスクパターン１４２は、一種のダマシン工程を利用して形成する。
シリコン酸化膜マスクパターン１４２のためのシリコン酸化膜蒸着により、図７Ａ及び図７Ｂを参照して説明したステップで発生したリセス１４０は、シリコン酸化膜で埋め込まれる。したがって、従来方法に比べて素子分離膜リセスが最小化し、後続工程でリセス１４０が更に深くなるなどの問題がない。リセス１４０が基板１１０表面に露出されないため、素子分離膜１１５の部位に寄生トランジスタの形成が引き起こされるか、または静的リフレッシュが低下するという問題もない。さらに、後続工程でリセス１４０にゲート導電層が満たされる恐れがないため、リセストレンチに満たされるゲート導電層と短絡する恐れもまったくない。
図９Ａ及び図９Ｂは、図８Ａ及び図８Ｂの結果物でシリコン酸化窒化膜パターン１２５ａを除去した状態の図面である。シリコン酸化窒化膜パターン１２５ａの除去にはリン酸ストリップなどの湿式エッチング方法を利用できる。そのように、リセストレンチが形成される領域には、パッド酸化膜パターン１２０ａが覆っている状態となり、リセストレンチのためのエッチングマスクとしてはシリコン酸化膜マスクパターン１４２が残る。
図１０Ａ及び図１０Ｂを参照して、シリコン酸化膜マスクパターン１４２をエッチングマスクとして利用して、パッド酸化膜パターン１２０ａと基板１１０とをエッチングすることでリセストレンチ１４５を形成する。その時、シリコン酸化膜マスクパターン１４２を利用して露出されたパッド酸化膜パターン１２０ａを先ず除去した後に、基板１１０をエッチングしてリセストレンチ１４５を形成する２ステップ方法で形成できる。その代りに、パッド酸化膜パターン１２０ａと基板１１０とを同時にエッチングしてもよい。リセストレンチ１４５の深さは、例えば、約１０００−１５００Åに形成できる。基板１１０のエッチングとしては、Ｃｌ２とＳＦ６との混合ガスを使用する反応性イオンエッチング（ｒｅａｃｔｉｖｅ ｉｏｎ ｅｔｃｈ：ＲＩＥ）法を利用できる。リセストレンチ１４５の形成後、シリコン酸化膜マスクパターン１４２がある状態でリセストレンチ１４５の底部にローカルイオン注入を行っても良い。
そのように、本発明によれば、従来のマスク層パターニング工程を応用してシリコン酸化窒化膜パターン１２５ａの形成後に、シリコン酸化膜蒸着及びシリコン酸化窒化膜パターン１２５ａの除去を通じて、シリコン酸化膜マスクパターン１４２の構造を形成して素子分離膜１１５のリセスを補完し、次世代級ＤＲＡＭで従来のような狭い間隔のフォトリソグラフィ工程の難しさを克服できる。
図１１Ａ及び図１１Ｂは、シリコン酸化膜マスクパターン１４２を除去した状態の図面である。シリコン酸化膜マスクパターン１４２の除去には、ＨＦ希釈液またはＢＯＥ（Ｂｕｆｆｅｒｅｄ Ｏｘｉｄｅ Ｅｔｃｈａｎｔ）を利用できる。基板１１０上のシリコン酸化膜マスクパターン１４２が除去され、一部のシリコン酸化膜マスクパターン残留物１４２’の素子分離膜１１５の一部を形成する。リセストレンチ１４５のエッチング後に残ったシリコン酸化膜マスクパターン１４２の除去時に素子分離膜１１５にリセスが発生することもある。しかし、そのような問題は、シリコン酸化膜マスクパターン１４２の高さを最小化して、エッチング後の残量を最少化することで克服できる。シリコン酸化膜マスクパターン１４２は、リセストレンチ１４５のエッチングが進められる間に選択比を考慮してその高さを決定するが、既存のリセストレンチエッチング条件の場合には酸化膜選択比が１０：１以上であるため、本発明では約３００Åならば十分であると判断される。それは、最初の絶縁膜１３０、特に、シリコン酸化窒化膜１２５の蒸着の厚さを従来の工程に比べて減らして具現してもよい。
次いで、ＣＤＥ（ｃｈｅｍｉｃａｌ ｄｒｙ ｅｔｃｈ）法を利用して半導体基板１１０を選択的に更にエッチングしてもよい。そのＣＤＥの目的は、リセストレンチ１４５の曲がった上部コーナー側でエッチングされていないシリコンを除去し、曲がった下部コーナーを丸くするためのものである。
図１２は、本発明による方法で形成したリセストレンチ１４５にそれぞれゲートＧを形成した状態を示す。そのようなゲートＧを形成するには、リセストレンチ１４５の内壁にゲート酸化膜１５０を形成する。ゲート酸化膜１５０は、例えば、シリコン酸化膜、チタン酸化膜あるいはタンタル酸化膜を蒸着して形成する。ゲートポリシリコン層１５５を十分に蒸着してリセストレンチ１４５を完全に満たした後、金属層、例えば、ゲートＷＳｉ層１６０とキャッピング膜１６５とを順次に積層してパターニングする。ゲートポリシリコン層１５５は、ＬＰＣＶＤで５００℃ないし７００℃の温度で蒸着できる。不純物がドーピングされていない状態で蒸着した後、ヒ素（Ａｓ）またはリン（Ｐ）をイオン注入でドーピングさせて導電性を持たせてもよく、蒸着時にインシチュ（ｉｎ−ｓｉｔｕ）で不純物をドーピングしてドープトポリシリコン状態に蒸着してもよい。キャッピング膜１６５は、ゲートポリシリコン層１５５とゲートＷＳｉ層１６０とを保護するために形成するものであって、キャッピング膜用の絶縁物質としてはシリコン窒化物を蒸着できる。
このようにゲートポリシリコン層１５５、ゲートＷＳｉ層１６０及びキャッピング膜１６５からなるゲートスタック側壁を取り囲むスペーサ１７０を形成する。ゲートＧ、特に、キャッピング膜１６５とスペーサ１７０とをイオン注入マスクとしてソース／ドレインイオン注入を行うことで基板１１０内部にソース／ドレイン１７５を形成する。ソース／ドレイン１７５は、ゲート酸化膜１５０によりゲートポリシリコン層１５５及びゲートＷＳｉ層１６０と絶縁されている。
以上では、本発明の実施例について説明したが、本発明は、前記した実施例に限定されるものではなく多様な変形が可能である。本発明は、特許請求の範囲により定義される本発明の思想及び範囲内に含まれうる代案、変形及び等価を含む。
本発明によるリセスチャンネルＭＯＳＦＥＴの製造方法は、小さなＣＤのバータイプのフォトリソグラフィプロファイルを具現するか、または具現可能なサイズのフォトリソグラフィ工程後にフォトレジストトリミングなどの工程を進めてリセストレンチ幅を減らしうるため、素子デザインルールの縮小に適している。
１１０ 半導体基板
１１５ 素子分離膜
１２０ パッド酸化膜
１２５ シリコン酸化窒化膜
１３０ 絶縁膜
１３５ フォトレジストパターン
１４０ リセス
１４２ シリコン酸化膜マスクパターン
１４５ リセストレンチ
１１５ 素子分離膜
１２０ パッド酸化膜
１２５ シリコン酸化窒化膜
１３０ 絶縁膜
１３５ フォトレジストパターン
１４０ リセス
１４２ シリコン酸化膜マスクパターン
１４５ リセストレンチ
Claims (14)
- 半導体基板上に絶縁膜パターンを形成するステップと、
前記絶縁膜パターンが形成された基板上にシリコン酸化膜を蒸着した後、前記絶縁膜パターンを平坦化終了点として前記シリコン酸化膜を平坦化させることによって、前記絶縁膜パターンの間にシリコン酸化膜マスクパターンを形成するステップと、
前記シリコン酸化膜マスクパターンが形成された結果物から前記絶縁膜パターンを除去するステップと、
前記シリコン酸化膜マスクパターンをエッチングマスクとして利用して前記基板をエッチングすることでリセストレンチを形成するステップと、
前記リセストレンチが形成された結果物から前記シリコン酸化膜マスクパターンを除去するステップと、
前記リセストレンチ内で延びるゲートを形成するステップと、
を含むことを特徴とするリセスチャンネルＭＯＳＦＥＴの製造方法。 - 前記絶縁膜は、パッド酸化膜とシリコン窒化膜との組合せまたはパッド酸化膜とシリコン酸化窒化膜との組合せで形成することを特徴とする請求項１に記載のリセスチャンネルＭＯＳＦＥＴの製造方法。
- 前記絶縁膜パターンは、各絶縁膜パターンの幅よりも絶縁膜パターンの間隔を広く形成することを特徴とする請求項１に記載のリセスチャンネルＭＯＳＦＥＴの製造方法。
- 前記絶縁膜パターンの形成中に前記基板にリセスが形成され、前記シリコン酸化膜マスクパターンを形成するステップでシリコン酸化膜で前記リセスを埋め込むことを特徴とする請求項１に記載のリセスチャンネルＭＯＳＦＥＴの製造方法。
- 前記ゲートをイオン注入マスクとして前記基板内部にソース／ドレインイオン注入を行うステップを更に含むことを特徴とする請求項１に記載のリセスチャンネルＭＯＳＦＥＴの製造方法。
- 半導体基板上にパッド酸化膜とシリコン酸化窒化膜とを順に形成して絶縁膜を形成するステップと、
前記絶縁膜上にリセストレンチが形成される領域を覆うフォトレジストパターンを形成するステップと、
前記フォトレジストパターンをエッチングマスクとして利用して前記絶縁膜をエッチングすることで、それぞれパッド酸化膜パターンとシリコン酸化窒化膜パターンとからなる絶縁膜パターンを形成するステップと、
前記フォトレジストパターンを除去するステップと、
前記絶縁膜パターンが形成された基板上にシリコン酸化膜を蒸着した後、前記シリコン酸化窒化膜パターンを平坦化終了点として前記シリコン酸化膜を平坦化させることで前記絶縁膜パターンの間にシリコン酸化膜マスクパターンを形成するステップと、
前記シリコン酸化膜マスクパターンが形成された結果物から前記シリコン酸化窒化膜パターンを除去するステップと、
前記シリコン酸化膜マスクパターンをエッチングマスクとして利用して前記パッド酸化膜パターンと前記基板とをエッチングすることでリセストレンチを形成するステップと、
前記リセストレンチが形成された結果物から前記シリコン酸化膜マスクパターンを除去するステップと、
前記リセストレンチ内で延びるゲートを形成するステップと、
を含むことを特徴とするリセスチャンネルＭＯＳＦＥＴの製造方法。 - 前記フォトレジストパターンは、各フォトレジストパターンの幅よりも絶縁膜パターンの間隔を広く形成することを特徴とする請求項６に記載のリセスチャンネルＭＯＳＦＥＴの製造方法。
- 前記フォトレジストパターンは、目標幅よりも広い幅に形成した後、フォトレジストトリミングの工程で目標幅に合わせることを特徴とする請求項７に記載のリセスチャンネルＭＯＳＦＥＴの製造方法。
- 前記絶縁膜パターンの形成中に前記基板にリセスが形成され、前記シリコン酸化膜マスクパターンを形成するステップでシリコン酸化膜で前記リセスを埋め込むことを特徴とする請求項６に記載のリセスチャンネルＭＯＳＦＥＴの製造方法。
- 前記基板に素子分離膜を形成するステップを更に含み、前記リセスが前記素子分離膜に形成されることを特徴とする請求項９に記載のリセスチャンネルＭＯＳＦＥＴの製造方法。
- 前記リセストレンチを形成するステップは、
前記シリコン酸化膜マスクパターンを利用して露出された前記パッド酸化膜パターンを先ず除去した後に、前記基板をエッチングして前記リセストレンチを形成する２ステップ方法によることを特徴とする請求項６に記載のリセスチャンネルＭＯＳＦＥＴの製造方法。 - 前記リセストレンチを形成するステップでは、前記パッド酸化膜パターンと前記基板とを同時にエッチングすることを特徴とする請求項６に記載のリセスチャンネルＭＯＳＦＥＴの製造方法。
- 前記リセストレンチを形成した後、前記シリコン酸化膜マスクパターンがある状態で前記リセストレンチの底部にローカルイオン注入を行うステップを更に含むことを特徴とする請求項６に記載のリセスチャンネルＭＯＳＦＥＴの製造方法。
- 前記ゲートをイオン注入マスクとして前記基板内部にソース／ドレインイオン注入を行うステップを更に含むことを特徴とする請求項６に記載のリセスチャンネルＭＯＳＦＥＴの製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2004-038206 | 2004-05-28 | ||
| KR10-2004-0038206A KR100539265B1 (ko) | 2004-05-28 | 2004-05-28 | 리세스 채널 ｍｏｓｆｅｔ 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005340840A true JP2005340840A (ja) | 2005-12-08 |
| JP4989041B2 JP4989041B2 (ja) | 2012-08-01 |
Family
ID=35425910
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005157965A Active JP4989041B2 (ja) | 2004-05-28 | 2005-05-30 | リセスチャンネルｍｏｓｆｅｔの製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7247540B2 (ja) |
| JP (1) | JP4989041B2 (ja) |
| KR (1) | KR100539265B1 (ja) |
| CN (1) | CN100514578C (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8373226B2 (en) | 2009-08-31 | 2013-02-12 | Elpida Memory, Inc. | Semiconductor device including a Trench-Gate Fin-FET |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100518606B1 (ko) * | 2003-12-19 | 2005-10-04 | 삼성전자주식회사 | 실리콘 기판과 식각 선택비가 큰 마스크층을 이용한리세스 채널 어레이 트랜지스터의 제조 방법 |
| KR100600044B1 (ko) | 2005-06-30 | 2006-07-13 | 주식회사 하이닉스반도체 | 리세스게이트를 구비한 반도체소자의 제조 방법 |
| KR100596807B1 (ko) | 2005-06-30 | 2006-07-04 | 주식회사 하이닉스반도체 | 반도체 소자의 리세스 게이트 형성방법 |
| KR100689840B1 (ko) * | 2005-10-04 | 2007-03-08 | 삼성전자주식회사 | 리세스된 게이트 전극을 갖는 반도체소자 및 그의 제조방법 |
| KR100799121B1 (ko) * | 2005-12-22 | 2008-01-29 | 주식회사 하이닉스반도체 | 벌브 리세스 게이트를 갖는 반도체 소자의 제조방법 |
| JP2007220734A (ja) * | 2006-02-14 | 2007-08-30 | Elpida Memory Inc | 半導体装置及びその製造方法 |
| KR100732304B1 (ko) | 2006-03-23 | 2007-06-25 | 주식회사 하이닉스반도체 | 반도체 소자 및 그의 제조 방법 |
| KR100811373B1 (ko) * | 2006-09-08 | 2008-03-07 | 주식회사 하이닉스반도체 | 노광 마스크 및 이를 이용한 반도체 소자의 제조 방법 |
| KR100838378B1 (ko) * | 2006-09-29 | 2008-06-13 | 주식회사 하이닉스반도체 | 핀트랜지스터의 제조 방법 |
| US7696094B2 (en) * | 2006-12-27 | 2010-04-13 | Spansion Llc | Method for improved planarization in semiconductor devices |
| KR101026479B1 (ko) * | 2006-12-28 | 2011-04-01 | 주식회사 하이닉스반도체 | 반도체 소자 및 그의 제조 방법 |
| KR100827538B1 (ko) * | 2006-12-28 | 2008-05-06 | 주식회사 하이닉스반도체 | 반도체 소자 및 그 제조 방법 |
| KR100866733B1 (ko) * | 2007-06-29 | 2008-11-03 | 주식회사 하이닉스반도체 | 반도체 소자의 형성 방법 |
| KR20090087645A (ko) | 2008-02-13 | 2009-08-18 | 삼성전자주식회사 | 리세스 채널 어레이 트랜지스터를 구비하는 반도체 소자의제조 방법 |
| KR101004482B1 (ko) * | 2008-05-27 | 2010-12-31 | 주식회사 하이닉스반도체 | 반도체 소자의 형성 방법 |
| US8642459B2 (en) * | 2008-08-28 | 2014-02-04 | Infineon Technologies Ag | Method for forming a semiconductor device with an isolation region on a gate electrode |
| KR101068642B1 (ko) * | 2008-08-29 | 2011-09-28 | 주식회사 하이닉스반도체 | 반도체 장치 및 그 제조방법 |
| CN106298871B (zh) * | 2015-06-24 | 2019-04-26 | 联华电子股份有限公司 | 半导体结构 |
| CN112652528B (zh) * | 2019-10-11 | 2022-07-05 | 长鑫存储技术有限公司 | 埋入式栅极结构及其制作方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63155621A (ja) * | 1986-12-18 | 1988-06-28 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
| JPH07131009A (ja) * | 1993-11-04 | 1995-05-19 | Toshiba Corp | 半導体装置及びその製造方法 |
| JPH11145273A (ja) * | 1997-11-07 | 1999-05-28 | Fujitsu Ltd | 半導体装置の製造方法 |
| JP2000091524A (ja) * | 1998-08-26 | 2000-03-31 | Texas Instr Inc <Ti> | Ｄｒａｍセルのための小型化可能なワ―ド線路構造体およびその製造法 |
| JP2003023104A (ja) * | 2001-07-06 | 2003-01-24 | Sony Corp | 半導体装置及びその作製方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4160167B2 (ja) | 1997-06-30 | 2008-10-01 | 株式会社東芝 | 半導体装置の製造方法 |
| JP2001015591A (ja) | 1999-06-30 | 2001-01-19 | Toshiba Corp | 半導体装置の製造方法・半導体装置 |
| KR100507856B1 (ko) * | 2002-12-30 | 2005-08-17 | 주식회사 하이닉스반도체 | Ｍｏｓ트랜지스터 제조방법 |
| KR100500472B1 (ko) * | 2003-10-13 | 2005-07-12 | 삼성전자주식회사 | 리세스 게이트 트랜지스터 구조 및 형성방법 |
| KR100549949B1 (ko) * | 2003-12-23 | 2006-02-07 | 삼성전자주식회사 | 리세스 타입 모오스 트랜지스터의 제조방법 및 그의 구조 |
-
2004
- 2004-05-28 KR KR10-2004-0038206A patent/KR100539265B1/ko active IP Right Grant
-
2005
- 2005-04-19 US US11/109,292 patent/US7247540B2/en active Active
- 2005-05-30 JP JP2005157965A patent/JP4989041B2/ja active Active
- 2005-05-30 CN CNB2005100740702A patent/CN100514578C/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63155621A (ja) * | 1986-12-18 | 1988-06-28 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
| JPH07131009A (ja) * | 1993-11-04 | 1995-05-19 | Toshiba Corp | 半導体装置及びその製造方法 |
| JPH11145273A (ja) * | 1997-11-07 | 1999-05-28 | Fujitsu Ltd | 半導体装置の製造方法 |
| JP2000091524A (ja) * | 1998-08-26 | 2000-03-31 | Texas Instr Inc <Ti> | Ｄｒａｍセルのための小型化可能なワ―ド線路構造体およびその製造法 |
| JP2003023104A (ja) * | 2001-07-06 | 2003-01-24 | Sony Corp | 半導体装置及びその作製方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8373226B2 (en) | 2009-08-31 | 2013-02-12 | Elpida Memory, Inc. | Semiconductor device including a Trench-Gate Fin-FET |
Also Published As
| Publication number | Publication date |
|---|---|
| US7247540B2 (en) | 2007-07-24 |
| CN100514578C (zh) | 2009-07-15 |
| JP4989041B2 (ja) | 2012-08-01 |
| CN1702845A (zh) | 2005-11-30 |
| KR20050112790A (ko) | 2005-12-01 |
| US20050266648A1 (en) | 2005-12-01 |
| KR100539265B1 (ko) | 2005-12-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4989041B2 (ja) | リセスチャンネルｍｏｓｆｅｔの製造方法 | |
| KR100543472B1 (ko) | 소오스/드레인 영역에 디플리션 방지막을 구비하는 반도체소자 및 그 형성 방법 | |
| US7709346B2 (en) | Semiconductor device with trench gate type transistor and method of manufacturing the same | |
| KR100618861B1 (ko) | 로컬 리세스 채널 트랜지스터를 구비하는 반도체 소자 및그 제조 방법 | |
| US7923784B2 (en) | Semiconductor device having saddle fin-shaped channel and method for manufacturing the same | |
| US7777273B2 (en) | MOSFET having recessed channel | |
| JP5519902B2 (ja) | リセスチャネルを有するトランジスタ及びその製造方法 | |
| KR101055747B1 (ko) | 수직 채널 트랜지스터를 구비하는 반도체 장치의 제조방법 | |
| US8354345B2 (en) | Method for forming side contact in semiconductor device through self-aligned damascene process | |
| US8129244B2 (en) | Method for fabricating semiconductor device | |
| US20080014752A1 (en) | Method of Forming Fine Pitch Hardmask Patterns and Method of Forming Fine Patterns of Semiconductor Device Using the Same | |
| JP2008177573A (ja) | 半導体素子及びこれを形成するための方法 | |
| KR20120057794A (ko) | 비휘발성 메모리 소자 및 그 제조 방법 | |
| JP2007258660A (ja) | 半導体素子及びその製造方法 | |
| US7485557B2 (en) | Method for fabricating semiconductor device having flask type recess gate | |
| US20180175143A1 (en) | Semiconductor device and method of manufacturing the same | |
| KR100733446B1 (ko) | 플라스크형 리세스 게이트를 갖는 반도체 소자의 제조방법 | |
| JP2010050133A (ja) | 半導体装置及び半導体装置の製造方法 | |
| KR20120068523A (ko) | 반도체장치 제조 방법 | |
| KR100493065B1 (ko) | 트렌치 게이트형 트랜지스터를 구비하는 반도체 소자 및그 제조 방법 | |
| CN101393896A (zh) | 快闪存储器的制造方法 | |
| KR20100026222A (ko) | 리세스 게이트를 갖는 반도체 장치 및 그 제조방법 | |
| KR101133709B1 (ko) | 반도체장치 제조 방법 | |
| US7696075B2 (en) | Method of fabricating semiconductor device having a recess channel structure therein | |
| KR100732269B1 (ko) | 반도체 소자 및 그의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080424 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111122 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111124 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120217 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120403 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120427 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4989041 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150511 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150511 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |