JP2005340824A - 磁気ｒａｍ、磁気ｒａｍの記録方法及び磁気ｒａｍの読取方法 - Google Patents

磁気ｒａｍ、磁気ｒａｍの記録方法及び磁気ｒａｍの読取方法 Download PDF

Info

Publication number
JP2005340824A
JP2005340824A JP2005150182A JP2005150182A JP2005340824A JP 2005340824 A JP2005340824 A JP 2005340824A JP 2005150182 A JP2005150182 A JP 2005150182A JP 2005150182 A JP2005150182 A JP 2005150182A JP 2005340824 A JP2005340824 A JP 2005340824A
Authority
JP
Japan
Prior art keywords
magnetic
magnetic film
film
magnetic field
ram
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005150182A
Other languages
English (en)
Inventor
Chee-Kheng Lim
チーケンリム
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020040036380A external-priority patent/KR100580650B1/ko
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2005340824A publication Critical patent/JP2005340824A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3263—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the exchange coupling being symmetric, e.g. for dual spin valve, e.g. NiO/Co/Cu/Co/Cu/Co/NiO
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y25/00—Nanomagnetism, e.g. magnetoimpedance, anisotropic magnetoresistance, giant magnetoresistance or tunneling magnetoresistance
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5607—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using magnetic storage elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3286—Spin-exchange coupled multilayers having at least one layer with perpendicular magnetic anisotropy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/329—Spin-exchange coupled multilayers wherein the magnetisation of the free layer is switched by a spin-polarised current, e.g. spin torque effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3254—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the spacer being semiconducting or insulating, e.g. for spin tunnel junction [STJ]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3268—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the exchange coupling being asymmetric, e.g. by use of additional pinning, by using antiferromagnetic or ferromagnetic coupling interface, i.e. so-called spin-valve [SV] structure, e.g. NiFe/Cu/NiFe/FeMn
    • H01F10/3272—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the exchange coupling being asymmetric, e.g. by use of additional pinning, by using antiferromagnetic or ferromagnetic coupling interface, i.e. so-called spin-valve [SV] structure, e.g. NiFe/Cu/NiFe/FeMn by use of anti-parallel coupled [APC] ferromagnetic layers, e.g. artificial ferrimagnets [AFI], artificial [AAF] or synthetic [SAF] anti-ferromagnets

Abstract

【課題】 マルチビット磁気ＲＡＭとマルチビット磁気ＲＡＭの記録方法を提供する。
【解決手段】 スイッチング素子と、スイッチング素子に連結された磁性記録体Ｓと、スイッチング素子と磁性記録体Ｓとの間に備えられた第１磁場発生手段と、磁性記録体に連結された第２磁場発生手段と、を備え、磁性記録体Ｓは、磁化方向が固定されたピンド膜上に順次に積層された、磁化が反転される第１磁性膜及び第２磁性膜と、ピンド膜と第１磁性膜の間に設けられた第１スペーサと、第１磁性膜と第２磁性幕間に設けられた第２スペーサと、を備え、ピンド膜、第１スペーサ及び第１磁性膜から形成された積層物の最大抵抗と最小抵抗との差と、第１磁性膜、第２スペーサ及び第２磁性膜から形成された積層物の最大抵抗と最小抵抗との差とが異なる。
【選択図】 図１

Description

本発明は、磁気ＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、磁気ＲＡＭの記録方法及び磁気ＲＡＭの読取方法に関する。
磁気ＲＡＭは、非磁性層を中心として、その上部と下部とにそれぞれ磁性膜を備えるＭＴＪ（Ｍａｇｎｅｔｉｃ Ｔｕｎｎｅｌｉｎｇ Ｊｕｎｃｔｉｏｎ）層の抵抗特性が前記磁性膜の磁化状態によって変わる現象を利用する、次世代不揮発性メモリ装置のうち一つである。
前記ＭＴＪ層に備えられた磁性膜の磁化方向が平行であるとき、前記ＭＴＪ層の抵抗は、前記磁性膜の磁化方向が平行でないときより低い。
このように、磁気ＲＡＭのＭＴＪ層に含まれた磁性膜の相対的な磁化状態によって、前記ＭＴＪ層の抵抗が変わる事実を利用して、前記ＭＴＪ層にビットデータを記録できる。
例えば、前記ＭＴＪ層に備えられた磁性膜の磁化状態が平行しているとき、前記ＭＴＪ層にビットデータ‘１’が記録されたと見なすことができる。そして、前記磁性膜の磁化状態が平行でないとき、前記ＭＴＪ層にビットデータ‘０’が記録されたと見なすことができる。
前記ＭＴＪ層に記録されたこのようなビットデータは、前記ＭＴＪ層の抵抗値または電流値を測定した後、測定された抵抗値または電流値を基準値と比較して測定できる。
これまでこのような特性を有するＭＴＪ層が備えられた多様な磁気ＲＡＭが紹介されている。これまで紹介された磁気ＲＡＭ（以下、従来の磁気ＲＡＭ）は、ほとんどＭＴＪ層に備えられた磁性膜のドメインの磁化方向を反転させる方法を利用してデータを記録する。したがって、従来の磁気ＲＡＭは、データ記録時間が延長される。そして、従来の磁気ＲＡＭのデータ記録過程は、ＭＴＪ層に内在された欠陥やＭＴＪ層のサイズ変化に非常に敏感である。これは、すなわち、ＭＴＪ層のサイズ偏差に対するマージンが少ないということを意味するところ、従来の磁気ＲＡＭの場合、サイズの均一性の高いＭＴＪ層が要求される。また、従来の磁気ＲＡＭは、ＭＴＪ層に一つのビットデータのみを記録できる。したがって、従来の磁気ＲＡＭの集積度は、ＭＴＪ層を含むメモリセルの体積を減らす過程を通じて高めるしかない。しかし、メモリセルの体積を減らすには、技術的な限界があるので、結局、従来の磁気ＲＡＭの集積度を高めるのに限界がある。
これにより、マルチビットデータを記録できるＭＴＪ層を備える磁気ＲＡＭについての関心が高まるにつれて、単位セルに２ビットデータを記録できるＭＴＪ層を備える磁気ＲＡＭが紹介されている。
しかし、紹介されているマルチビット磁気ＲＡＭの場合も、単位セルに２ビットより多くのビットデータを記録するのは困難であり、前記従来の磁気ＲＡＭの有する問題点を依然として有している。
本発明が解決しようとする技術的課題は、前記従来の技術の問題点を改善するためのものであって、集積度を高めることができ、高速記録が可能であり、かつ磁性記録体のサイズ偏差による影響を減らすことができるマルチビット磁気ＲＡＭを提供することである。
本発明が解決しようとする他の技術的課題は、このような磁気ＲＡＭの製造及び方法を提供することである。
前記課題を達成するために、本発明は、スイッチング素子、前記スイッチング素子に連結された磁性記録体、前記スイッチング素子と前記磁性記録体との間に備えられた第１磁場発生手段、及び前記磁性記録体に連結された第２磁場発生手段を備えるが、前記磁性記録体は、磁化方向が固定されたピンド（Ｐｉｎｎｅｄ）膜上に順次に積層された、磁化が反転される第１磁性膜及び第２磁性膜と、前記ピンド膜、第１磁性膜、第２磁性膜間にそれぞれ備えられた第１スペーサないし第２スペーサと、を備え、前記ピンド膜、第１スペーサ及び第１磁性膜から形成された積層物の最大抵抗と最小抵抗との差△Ｒ１と、前記第１磁性膜、第２スペーサ及び第２磁性膜から形成された積層物の最大抵抗と最小抵抗との差△Ｒ２とは相異なることを特徴とする磁気ＲＡＭを提供する。
このような磁気ＲＡＭで、前記第１及び第磁性膜は、厚さが相異なることができる。
前記第１磁性膜と第２磁性膜は、相異なる物質から形成されることができる。
前記第２磁性膜上に、キャッピング層がさらに備えられる。
前記第１スペーサと第２スペーサは、厚さが相異なることができる。
前記第１スペーサと第２スペーサは、相異なる物質から形成されることができる。
前記第１スペーサと第２スペーサの飽和磁化は、相異なることができる。
また、前記磁気ＲＡＭで、前記第１磁性膜の電子のスピン歳差運動の周期Ｔ１（ｎｓ）と前記第２磁性膜の電子のスピン歳差運動の周期Ｔ２(ｎｓ)とは相異なることができる。
この場合、前記第１磁性膜の飽和磁化と第２磁性膜の飽和磁化とは相異なり、前記第１磁性膜と第２磁性膜は、厚さが相異なり、前記第２磁性膜上にキャッピング層がさらに備えられる。そして、前記第１磁性膜と及び第２磁性膜は、磁気異方性が相異なることができる。
前記第２磁性膜上に、第３スペーサ、第３磁性膜、第４スペーサ及び第４磁性膜がさらに積層される。このとき、前記第３スペーサ及び第４スペーサは、導電性物質、非導電性物質またはこれらの結合物質から形成されたスペーサでありうる。前記第１磁性膜ないし第４磁性膜は、飽和磁化が相異なりうる。また、前記第１磁性膜ないし第３磁性膜は、飽和磁化が異なるとき、前記第３磁性膜及び第４磁性膜の飽和磁化は、同一であり、このとき、前記第４磁性膜上にギルバート減衰定数を増加させるキャッピング層がさらに備えられる。
前記第１磁場発生手段及び第２磁場発生手段は、それぞれデータラインとビットラインとでありうる。
前記第１磁性膜及び第２磁性膜は、磁化が垂直方向に起こる磁性物質膜でありうる。また、前記第１磁性膜ないし第４磁性膜は、何れも磁化が垂直方向に起こる磁性物質膜でありうる。
前記磁性記録体内にまたは前記磁性記録体上に、スピン分極電流を作るためのフィルタが備えられる。
前記第１磁性膜及び第２磁性膜は、同じ磁気結晶異方性を有するか、または異なる磁気結晶異方性を有することができる。
前記第１磁性膜及び第２磁性膜は、インプレーン磁気結晶異方性、アウトプレーン磁気結晶異方性及び前記インプレーンとアウトプレーンとを結合した磁気結晶異方性のうち、何れか一つを含むことができる。
前記磁性膜と前記スペーサとを含む積層物は、磁気ドメイン核形成を抑制するために、ラウンド処理された端部を含むことができる。
前記他の課題を達成するために、本発明は、スイッチング素子と前記スイッチング素子に連結された磁性記録体とを含む磁気ＲＡＭの製造方法において、前記磁性記録体は、前記スイッチング素子に連結されたパッド導電層上に、ピンド膜、第１スペーサ、第１磁性膜、第２スペーサ及び第２磁性膜を順次に形成する第１ステップ、及び前記ピンド膜、第１スペーサ、第１磁性膜、第２スペーサ及び第２磁性膜を逆順にパターニングする第２ステップを経て形成できるが、前記ピンド膜、第１スペーサ及び第１磁性膜から形成された第１積層物で、前記第１磁性膜の磁化方向による前記第１積層物の最大抵抗と最小抵抗との差を△Ｒ１とし、前記第１磁性膜、第２スペーサ及び第２磁性膜から形成された第２積層物で、前記第１磁性膜及び第２磁性膜の磁化方向による前記第２積層物の最大抵抗と最小抵抗との差を△Ｒ２とするとき、前記第１磁性膜及び第２磁性膜は、前記△Ｒ１と△Ｒ２とが異なる値になる磁性物質膜で形成することを特徴とする磁気ＲＡＭの製造方法を提供する。
このような製造方法で、前記第１磁性膜及び第２磁性膜は、同じ磁性物質膜で形成でき、このとき、前記第２磁性膜上にギルバート減衰定数を増加させるキャッピング沿うとさらに形成できる。
また、前記第１磁性膜及び第２磁性膜は、イージー軸及びハード軸方向の磁場パルスを含む外部磁場が数ｎｓ間印加されるとき、磁化が反転される磁性物質膜で形成できる。
また、前記外部磁場が前記第１磁性膜に印加されるとき、前記第１磁性膜の電子のスピン歳差運動の周期をＴ１（ｎｓ）とすれば、前記第１磁性膜は、前記外部磁場が［ｎ＋（１／２）］Ｔ１（ｎは、整数）間に印加されるとき、磁化が反転される磁性物質膜で形成できる。
前記外部磁場が前記第２磁性膜に印加されるとき、前記第２磁性膜の電子のスピン歳差運動の周期をＴ２（ｎｓ）とすれば、前記第２磁性膜は、前記外部磁場がｎＴ２（ｎは、整数）間に印加されるとき、磁化が反転される磁性物質膜で形成できる。
前記第１ステップで、前記第２磁性膜上に第３スペーサ、第３磁性膜、第４スペーサ及び第４磁性膜をさらに形成できる。このとき、前記第３スペーサ及び第４スペーサは、導電性物質、非導電性物質またはこれらを結合した物質で形成できる。また、前記第１磁性膜ないし第４磁性膜は、飽和磁化が異なる磁性物質膜で形成できる。また、前記第１磁性膜ないし第３磁性膜は、飽和磁化が異なる磁性物質膜で形成しつつ、前記第４磁性膜は、前記第３磁性膜と飽和磁化が同じ磁性物質膜で形成でき、このとき、前記第４磁性膜上にギルバート減衰定数を増加させるキャッピング層をさらに形成できる。
前記第１磁性膜及び第２磁性膜は、磁化が垂直方向に起こる磁性物質膜であり、前記第１磁性膜ないし第４磁性膜は、何れも磁化が垂直方向に起こる磁性物質膜でありうる。
前記磁性記録体内にまたは上に、スピン分極電流を作るためのフィルタをさらに形成できる。
前記他の課題を達成するために、本発明は、スイッチング素子と、前記スイッチング素子に連結され、ビットデータが記録される磁性膜が備えられた、前記技術的課題を達成するための磁気ＲＡＭの磁性記録体を含む磁気ＲＡＭの動作方法において、前記磁性記録体に、イージー軸方向の磁場パルスＨｘとハード軸方向の磁場パルスＨｙとを含む外部磁場パルスを印加して、ビットデータを記録することを特徴とする磁気ＲＡＭの記録方法を提供する。
このような動作方法で前記ハード軸方向の磁場パルスＨｙの強度を一定に維持した状態で、前記イージー軸方向の磁場パルスＨｘの強度を変化させることができる。
前記磁性記録体に、前記Ｈｘの強度／Ｈｙの強度が１より小さな外部磁場パルスを印加できる。
前記ハード軸方向の磁場パルスを、前記イージー軸方向の磁場パルスより短く印加できる。
また、同じ強度の前記ハード軸方向の磁場パルスＨｙと前記イージー軸方向の磁場パルスＨｘとを含む外部磁場を印加できる。
また、同じ強度の前記ハード軸方向の磁場パルスＨｙと前記イージー軸方向の磁場パルスＨｘとを含む第１外部磁場を印加する第１ステップ、前記ハード軸方向の磁場パルスＨｙと強度が前記ハード軸方向の磁場パルスの強度より小さな前記イージー軸方向の磁場パルスＨｘとを備える第２外部磁場を印加する第２ステップを含んで、前記磁性記録体に、マルチビットデータを選択的に記録できる。
前記外部磁場が印加されたときの前記第１磁性膜の電子のスピン歳差運動の周期をＴ１とすれば、前記ハード軸方向磁場パルスは、（ｎ＋１／２）Ｔ１（ｎは、整数）間に印加できる。
また、前記外部磁場が印加されたときの前記第２磁性膜の電子のスピン歳差運動の周期をＴ２とすれば、前記ハード軸方向磁場パルスは、ｎＴ２（ｎは、整数）間に印加できる。
本発明はまた、前記他の課題を達成するために、基準磁性膜と第１磁性膜及び第２磁性膜とを含む磁性記録体に、前記磁性記録体の長軸に沿うスイッチングフィールドより弱い第１磁場を印加するステップと、前記第１磁場に直交した第２磁場を印加するステップと、を含み、前記第１磁場は、前記第２磁場がオフになった後にオフになることを特徴とする磁気ＲＡＭの動作方法を提供する。
ここで、前記第１磁場のパルスの持続時間は、前記第２磁場のパルスの持続時間より長い。
前記第１磁性膜及び第２磁性膜は、それぞれ一回の書込み動作で独立的に記録できる。
前記第２磁場のパルスは、１ｎｓ以下の立ち上がりタイムを有する。
前記第１磁場のパルス及び第２磁場のパルスは、スピン歳差を活性化させる立ち上がりタイムを作る早い立ち上がりフィールドを発生させる形態でありうる。
前記第１磁場のパルス及び第２磁場のパルスは、梯形及び指数形のうち、何れか一つでありうる。
前記第１磁性膜及び第２磁性膜のうち、何れか一つに直交単向性の異方性を誘発させるステップをさらに含むことができる。
前記基準磁性膜の磁化ピニング軸を、前記磁性記録体の長軸に垂直にセッティングできる。
前記第１磁場のパルス持続時間は、０.２ｎｓないし１０ｎｓであり、前記第２磁場のパルス持続時間は、０.０１ｎｓないし５ｎｓでありうる。
１回の書込み動作で、前記第１磁性膜及び第２磁性膜に（１,１）と（０,０）とを記録し、２回の書込み動作で、（０,１）と（１,０）とを記録できる。
第１書込み動作で、前記第１磁性膜及び第２磁性膜に何れも１を記録した後、第２書込み動作で、前記第１磁性膜及び第２磁性膜のうちさらに磁性の弱い磁性膜に０を記録して、前記第１磁性膜及び第２磁性膜に（０,１）を記録できる。
本発明の他の実施形態によれば、第１書込み動作で、前記第１磁性膜及び第２磁性膜に何れも０を記録した後、第２書込み動作で、前記第１磁性膜及び第２磁性膜のうちさらに磁性の弱い磁性膜に１を記録して、前記第１磁性膜及び第２磁性膜に（１,０）を記録できる。
本発明はまた、前記他の課題を達成するために、本発明は、スイッチング素子と、前記スイッチング素子に連結され、それぞれにビットデータが記録される第１磁性膜及び第２磁性膜と、前記第１磁性膜と第２磁性膜間に備えられたスペーサを含む、前記技術的な課題を達成するための磁気ＲＡＭの磁性記録体を含む磁気ＲＡＭの動作方法において、前記磁性記録体にスピン分極電流を印加して、前記第１磁性膜及び第２磁性膜のうち何れか一つにビットデータを記録することを特徴とする磁気ＲＡＭの記録方法を提供する。
本発明はまた、前記他の課題を達成するために、前記磁気ＲＡＭで、前記第１磁性膜及び第２磁性膜の選択的な書込みは、飽和磁化比、磁気異方性比、イージー軸及びハード軸方向の磁場のサイズ比、及び／又はスピン分極電流密度比の組み合わせを使用して実施することを特徴とする読取方法を提供する。
この読取方法で、前記第１磁性膜及び第２磁性膜が（１,１）状態にあるときのリードバック信号は、前記第１磁性膜及び第２磁性膜が（０,０）状態にあるときと、第１磁性膜、第１スペーサ及び前記基準磁性膜を備える積層構造物の磁気抵抗比ほど異なりうる。
また、前記第１磁性膜及び第２磁性膜が（０,１）状態にあるときのリードバック信号は、前記第１磁性膜及び第２磁性膜が（０,０）状態にあるときと、第１磁性膜、第２磁性膜及び第２スペーサを備える積層構造物の磁気抵抗比ほど異なりうる。
また、前記第１磁性膜及び第２磁性膜が（１,０）状態にあるときのリードバック信号は、前記第１磁性膜及び第２磁性膜が（０,０）状態にあるときと、第１磁性膜、第１スペーサ及び前記基準磁性膜を備える積層構造物の磁気抵抗比と第１磁性膜、第２磁性膜及び第２スペーサを備える積層構造物の磁気抵抗比の和ほど異なりうる。
前記二つの積層構造物の磁気抵抗比の差を増加させて、前記リードバック信号を増加させることができる。
本発明の磁気ＲＡＭは、単純に一つのピンド膜上に複数の磁性膜を積層してマルチビットデータを記録するので、構造が簡単であり、セル当りビットデータも容易に増加させることができる。そして、スピン歳差運動を利用して、数ｎｓの周期を有する磁場パルスを印加してマルチビットデータを記録するので、ＧＨｚ単位の高速データ記録が可能である。それと共に、ビットデータの記録マージンが大きくて磁気ＲＡＭの磁性記録体、例えば、ＭＴＪ層のサイズ偏差マージンを十分に確保できる。これにより、磁気ＲＡＭの製造工程のうち、少なくとも磁性記録体の製造工程に対するマージンを十分に確保できるので、磁性記録体の製造工程についての信頼性を高めることができる。
以下、本発明の実施形態によるマルチビット磁気ＲＡＭ、その製造及び動作方法を、添付された図面を参照して詳細に説明する。この過程で、図面に示した層や領域の厚さは、明細書の明確性のために誇張して示した。
まず、本発明の実施形態によるマルチビット磁気ＲＡＭ（以下、本発明の磁気ＲＡＭ）について説明する。
図１を参照すれば、半導体基板１０上にゲート電極が含まれたゲート積層部１２が備えられている。ゲート積層物１２の両側の半導体基板１０に、ソース領域１４及びドレイン領域１６が形成されている。これにより、半導体基板１０にトランジスタＴが備えられる。１１は、フィールド酸化膜を表す。半導体基板１０上にトランジスタＴを覆う層間絶縁膜１８が存在する。層間絶縁膜１８が形成される過程で、ゲート積層物１２の上側に層間絶縁膜１８で覆われるデータライン２０が、ゲート積層物１２と平行に形成される。層間絶縁膜１８に、ドレイン領域１６が露出されるコンタクトホール２２が形成されている。コンタクトホール２２には、導電性プラグ２４が充填されている。層間絶縁膜１８上に、導電性プラグ２４の前面と接触されるパッド導電層２６が備えられている。パッド導電層２６は、データライン２０の上側に形成されている。パッド導電層２６のデータライン２０に対応される領域上に、少なくとも２ビットのマルチビットデータが記録される磁性記録体Ｓ、例えば、ＭＴＪ層が備えられている。磁性記録体Ｓについては、後述する。磁性記録体Ｓ上に、磁性記録体Ｓとパッド導電層２６とを覆う第２層間絶縁膜２８が存在する。第２層間絶縁膜２８に、磁性記録体Ｓの上部膜が露出されるビアホール３０が形成されている。第２層間絶縁膜２８上に、ビアホール３０を充填するビットライン３２が備えられている。ビットライン３２は、前記ゲート電極及びデータライン２０に垂直方向に備えられている。
図２は、磁性記録体Ｓの構成についての一例を示す図面である。
図２を参照すれば、本発明の磁気ＲＡＭの磁性記録体Ｓ、例えば、ＭＴＪ層は、導電性パッド２６上に形成されたシード層４０とシード層４０上に順次に積層されたピニング膜４２、ピンド膜４４、第１スペーサ４６、第１磁性膜４８、第２スペーサ５０、第２磁性膜５２及びキャッピング層５４を備える。ここで、特許請求の範囲に記載の基準磁性膜は、本実施の形態では、ピンド膜４４に該当する。シード層４０は、磁性層、非磁性層または磁性層と非磁性層との結合層でありうる。シード層４０は、例えば、タンタル（Ｔａ）層、ルテニウム（Ｒｕ）層でありうる。ピニング膜４２は、単一膜でありうるが、複数膜を備えることもある。前者の場合、ピニング膜４２は、反強磁性膜（ＡＦＭ：ＡｎｔｉＦｅｒｒｏＭａｇｎｅｔｉｃ Ｌａｙｅｒ）でありうる。後者の場合、ピニング膜４２は、上下部磁性膜とその間に導電膜を備えるＳＡＦ膜（Ｓｙｎｔｈｅｔｉｃ ＡｎｔｉＦｅｒｒｏｍａｇｎｅｔｉｃ Ｌａｙｅｒ）とでありうる。ピンド膜４４の磁化方向は、ＡＦＭ膜との交換バイアス効果またはＳＡＦ膜を通じた層間カップリングによって固定されるか、またはピンドされる。第１スペーサ４６は、導電性または非導電性物質から形成されたスペーサでありうる。第１スペーサ４６が導電性物質である場合、第１スペーサ４６は、ＧＭＲ（Ｇｉａｎｔ ＭａｇｎｅｔｏＲｅｓｉｓｔａｎｃｅ）効果を表すことができ、非導電性物質である場合、ＴＭＲ（Ｔｕｎｎｅｌｉｎｇ ＭａｇｎｅｔｏＲｅｓｉｓｔａｎｃｅ）効果を表すことができる。第１磁性膜４８は、イージー軸と第１角をなす第１飽和磁化を有する。また、第１磁性膜４８の電子は、前記外部磁場、例えば、データライン２０に起因したハード軸方向の磁場Ｈｙとビットライン３２に起因したイージー軸方向の磁場Ｈｘ及び前記二つの磁場Ｈｙ，Ｈｘに反発する方向である異方性磁場Ｈｋのベクトル和で得られる磁場に対して、第１スピン歳差運動をする。前記第１スピン歳差運動は、数ｎｓの第１周期とＧＨｚの第１振動数とを有する。第１磁性膜４８は、例えば、ＮｉＦｅ膜でありうる。
第１磁性膜４８の前記第１飽和磁化は、第１磁性膜４８に含まれた電子のスピンに起因したものであるので、電子が前記第１スピン歳差運動をしつつ、前記外部磁場方向に整列されるというのは、第１磁性膜４８の前記第１飽和磁化が前記外部磁場方向に整列されることを意味する。第１磁性膜４８の電子の磁化と前記外部磁場がなす角とによって、前記電子の磁化の方向反転如何が決定され、第１磁性膜４８の前記第１飽和磁化の反転如何も決定される。これについては、後述する。
このように、第１磁性膜４８の磁化状態は、外部磁場によって変化されるが、他の方法、例えば、スピン分極電流によって変化されることもある。このために、磁性記録体Ｓの少なくとも何れか１箇所、例えば、第１磁性膜４８及び第２磁性膜５２間に、第２磁性膜５２とキャッピング層５４との間にスピン分極電流を作るためのフィルタが備えられる。前記フィルタは、キャッピング層５４上に備えられることもある。
第１磁性膜４８は、飽和磁化、磁気異方性、層厚さ、磁気変形係数、保磁力、減衰定数、材質など、明確な磁気的物理的性質を有することができる。第１磁性膜４８のかかる物理的性質は、下記の第２磁性膜５２の物理的性質と異なることが望ましい。
外部磁場下で、第１磁性膜４８の磁化Ｍの経時的な変化は、式（１）で決定される。
Figure 2005340824
式（１）の右側の第１項は、第１磁性膜４８に含まれた電子のスピン歳差と関連した項であり、第２項は、減衰と関連した項である。式（１）で、γは、ジャイロマグネチック比を表し、ＨEFFは、磁性膜に印加される有効磁場を表し、αは、ギルバート減衰定数を表す。磁性膜に印加される有効磁場ＨEFFは、Ｈｘ＋Ｈｙ＋Ｈｋ＋．．．と表現できる。ここで、Ｈｘは、磁性膜のイージー軸方向の磁場を、Ｈｙは磁性膜のハード軸方向の磁場を、Ｈｋは、異方性磁場を表す。Ｍsは磁性膜が外部磁場によって磁化されうる最大の磁化を意味している。
ピンド膜４４の磁化状態は、与えられた方向に固定されているので、第１磁性膜４８の磁化方向によって、ピンド膜４４、第１スペーサ４６及び第１磁性膜４８から形成された第１積層物１１０の抵抗特性は変わる。例えば、第１磁性膜４８の前記飽和磁化の方向がピンド膜４４の磁化方向と一致する場合、ピンド膜４４、第１スペーサ４６及び第１磁性膜４８から形成された第１積層物１１０は、第１抵抗値を有する。一方、第１磁性膜４８の前記飽和磁化の方向がピンド膜４４の磁化方向と逆である場合、第１積層物１１０は、前記第１抵抗値より大きい第２抵抗値を有する。前記第２抵抗値から前記第１抵抗値を差し引いた値を以下△Ｒ１という。
第２スペーサ５０は、第１スペーサ４６と同様に、導電性物質、非導電性物質またはこれらが結合された物質から形成されたことが望ましい。
第２磁性膜５２は、第２磁性膜５２のイージー軸と第２角をなす第２飽和磁化を有する。前記第２角は、前記第１角より小さい。したがって、前記第２飽和磁化は、前記第１磁性膜４８の第１飽和磁化より大きいことが望ましい。しかし、前記第２角が前記第１角と同じであることも、大きいこともある。したがって、前記第２飽和磁化は、前記第１飽和磁化と同じであることも、小さいこともある。このような第２磁性膜５２は、例えば、ＣｏＦｅ膜でありうる。第１磁性膜４８及び第２磁性膜５２の厚さは、同じであることも、異なることもある。
前記外部磁場下で、第２磁性膜５２の電子は、第２周期と第２振動数とを有する第２スピン歳差運動をしつつ、前記外部磁場の方向に整列される。前記第２周期は、前記第１周期と異なることが望ましく、前記第２振動数は、前記第１振動数と異なることが望ましい。前記外部磁場下での第２磁性膜５２の前記第２飽和磁化の経時的な変化は、前記式（１）で決定される。
第１磁性膜４８と第２スペーサ５０及び第２磁性膜５２から形成された第２積層物１００の抵抗値は、第１磁性膜４８及び第２磁性膜５２の第１飽和磁化の整列方向及び第２飽和磁化の整列方向によって変わる。
例えば、第１磁性膜４８の前記第１飽和磁化の方向と第２磁性膜５２の前記第２飽和磁化の方向とが同じである場合、第１磁性膜４８と第２スペーサ５０及び第２磁性膜５２から形成された第２積層物１００は、第３抵抗値を有する。
前記第１飽和磁化の方向と第２飽和磁化の方向が逆である場合、第１磁性膜４８と第２スペーサ５０及び第２磁性膜５２から形成された第２積層物１００は、前記第３抵抗値より大きい第４抵抗値を有する。前記第４抵抗値から前記第３抵抗値を差し引いた値を以下△Ｒ２という。本発明の磁気ＲＡＭで、前記△Ｒ１と△Ｒ２とは互いに異なることが望ましい。磁性記録体Ｓも、このような結果を満足する構成を有することが望ましい。
第２磁性膜５２の上面を覆うキャッピング層５４は、外部環境、例えば、浸食から第２磁性膜５２とその下に順次に積層された物質層とを保護する役割を行う。また、キャッピング層５４は、第２磁性膜５２のギルバート減衰定数を増加させる。したがって、第２磁性膜５２の上面にキャッピング層５４が存在する場合、第１磁性膜４８及び第２磁性膜５２の物理的特徴が同一であるであっても、外部磁場に対する第１磁性膜４８の反応時間と第２磁性膜５２の反応時間は変わる。
具体的に、第２磁性膜５２の上面にキャッピング層５４が存在せず、第１磁性膜４８と第２磁性膜５２の物理的特徴、例えば、物質の種類、厚さが同じである場合に、外部磁場に対する第１磁性膜４８の反応時間と第２磁性膜５２の反応時間、例えば、前記外部磁場の方向に電子が整列される時間は同一になる。しかし、同じ状況で、第２磁性膜５２の上面にキャッピング層５４が存在すれば、前記外部磁場に対する第２磁性膜５２に含まれた電子が前記外部磁場の方向に整列する時間は、第１磁性膜４８に含まれた電子が前記外部磁場の方向に整列する時間より遅い。
このような結果によって、第１磁性膜４８に含まれた電子が整列できる時間の間のみ前記外部磁場を印加すれば、第１磁性膜４８の前記第１飽和磁化の方向は反転される一方、第２磁性膜５２の前記第１飽和磁化の方向は、反転されない。一方、前記外部磁場を、第２磁性膜５２に含まれた電子が整列できる時間の間印加する場合、第１磁性膜４８の第１飽和磁化の方向及び第２磁性膜５２の第２飽和磁化の方向は、何れも反転される。以後、再び第１磁性膜４８に含まれた電子が整列できる時間の間のみ前記外部磁場を印加すれば、第１磁性膜４８の前記第１飽和磁化の方向は、元来の方向になる。
このように、第１磁性膜４８及び第２磁性膜５２の物理的特性が同じ条件下で、第２磁性膜５２の上面にキャッピング層５４が存在する場合、外部磁場が印加される時間を調節することによって、第１磁性膜４８及び第２磁性膜５２のうち何れか一つあるいは全ての飽和磁化の方向を選択的に反転させることができる。磁性記録体Ｓで、第１磁性膜４８の第１飽和磁化の方向変化及び第２磁性膜５２の第２飽和磁化の方向変化は、即ち磁性記録体Ｓに記録されたビットデータの変化または磁性記録体Ｓへの新たなビットデータの記録を意味するところ、第１磁性膜４８及び第２磁性膜５２の物理的特性が同じ条件下で、第２磁性膜５２の上面にキャッピング層５４が存在するときには、前記外部磁場の印加時間を調節することによって、磁性記録体Ｓにビットデータを選択的に記録できる。
次いで、図３及び図４は、磁性記録体Ｓに外部磁場ＨEFFが印加された場合に、第１磁性膜４８及び第２磁性膜５２に含まれた電子の可能なスピン歳差運動を示す。ここで、外部磁場ＨEFFは、データライン２０に供給された電流から起因したハード軸方向の磁場Ｈｙと、ビットライン３２に供給された電流から起因するイージー軸方向の磁場Ｈｘと前記二つの磁場Ｈｙ，Ｈｘが印加されつつ、これに反発する磁場、すなわち、異方性磁場Ｈｋのベクトル和として与えられる。
図３は、外部磁場ＨEFFと第１磁性膜４８及び第２磁性膜５２に含まれた電子の磁化Ｍｅ間の角が、前記電子の磁化Ｍｅ方向を反転させるのに必要な角より小さな場合、例えば、π／４より小さな場合を示す。
図３に示したように、外部磁場ＨEFFと電子の磁化Ｍｅ間の角が小さな場合、第１磁性膜４８及び第２磁性膜５２に含まれた電子は、外部磁場ＨEFFを中心にスピン歳差運動をしつつ、外部磁場ＨEFFの方向に整列される。これは、第１磁性膜４８の飽和磁化及び第２磁性膜５２の飽和磁化が外部磁場ＨEFFの方向に整列されることを意味する。
しかし、外部磁場ＨEFFと第１磁性膜４８及び第２磁性膜５２の電子の磁化Ｍｅ間の角がπ／４より小さいため、電子が外部磁場ＨEFFを中心にスピン歳差運動をする間に、電子の磁化Ｍｅが最初の位置から開く最大角は、π／２より小さくなる。これにより、電子の磁化Ｍｅは反転できず、外部磁場ＨEFFが消えつつ、外部磁場ＨEFFが印加される前と同じ方向、すなわち、＋Ｘ方向に向かう。第１磁性膜４８の飽和磁化及び第２磁性膜５２の飽和磁化は、電子の磁化のベクトル和であるので、図３に示したように、外部磁場ＨEFFと電子の磁化Ｍｅ間の角がπ／４より小さな場合、第１第１磁性膜４８の飽和磁化及び第２磁性膜５２の飽和磁化は、外部磁場ＨEFF が印加される間に励起されるが、反転されず、外部磁場ＨEFFが除去された後には、直ぐ元来の位置に戻る。
このように、外部磁場ＨEFFと電子の磁化Ｍｅ間の角がπ／４より小さな場合、第１磁性膜４８の磁化状態及び第２磁性膜５２の磁化状態は変わらないので、第１磁性膜４８及び第２磁性膜５２に記録されたビットデータは変わらない。
図４は、外部磁場ＨEFFと第１磁性膜４８及び第２磁性膜５２の電子の磁化Ｍｅ間の角θがπ／４より大きいとき、前記電子のスピン歳差運動を示す。
図４を参照すれば、外部磁場ＨEFFと電子の磁化Ｍｅ間の角がπ／４より大きいため、電子の磁化Ｍｅがスピン歳差運動の間に、自分の最初位置から開く最大角は、π／２より大きくなる。電子の磁化Ｍｅが最初位置からπ／２より大きい角で回転された位置Ｐで、電子の磁化Ｍｅのベクトル成分のうち、＋Ｘ方向成分はなく、−Ｘ方向成分と＋Ｙ方向成分とのみ存在する。したがって、電子の磁化Ｍｅが最初の位置からπ／２より大きい角で回転された位置Ｐにあるとき、外部磁場ＨEFFを除去すれば、電子の磁化Ｍｅは、−Ｘ方向に整列される。すなわち、電子の磁化Ｍｅ方向は、最初の方向と逆方向に反転される。このような結果は、第１磁性膜４８の飽和磁化の方向及び第２磁性膜５２の飽和磁化の方向が反転することを意味する。
電子のスピン歳差は、周期を有する運動である。電子の磁化Ｍｅの終端が外部磁場ＨEFFの周りを１回回転するのにかかる時間をスピン歳差周期Ｔ１とすれば、図４で、電子の磁化Ｍｅが自分の最初位置と最大角をなす位置Ｐに到達される時間は、Ｔ１／２であることが分かる。これから印加した外部磁場ＨEFFが、電子の磁化Ｍｅとπ／４より大きい角をなす場合、外部磁場ＨEFFを（１／２）Ｔ１，（３／２）Ｔ１，（５／２）Ｔ１．．．時間印加することによって、電子の磁化Ｍｅの方向を反転させることができる。
図５は、所定の外部磁場下で、電子のスピン歳差運動が＋Ｘ方向と−Ｘ方向とに同等に起こる場合を、２次元周期振動で表現した第１グラフＧ１を示す。
図６は、図５に示したような周期振動を有する電子に、前記振動の１周期に該当する時間の間に、外部磁場パルスを印加したときの前記電子のスピン歳差運動を２次元に解釈して表現したものである。Ｇ２は、外部から印加される磁場パルスを表し、Ｇ３は、このような磁場パルスによる電子のスピン励起を表す。
図６を参照すれば、前記振動の１周期に該当する時間の間に、外部磁場パルスＧ２を印加したとき、電子のスピン歳差運動は、前記外部磁場パルスＧ２が印加される前と同じ状態になることが分かる。すなわち、前記外部磁場の印加による電子のスピン配列状態は、変化がない。
図７は、図５に示したような周期振動を有する電子に、前記振動の周期の１／２に該当する時間の間に持続される外部磁場パルスＧ４を印加したとき、外部磁場パルスＧ４に反応する電子のスピン励起状態の変化を示すグラフＧ５を示す。
図７を参照すれば、外部磁場パルスＧ４が印加される間に、電子のスピン励起は最大になることが分かり、電子のかかる状態は、外部磁場パルスＧ４が消えた後にも続くことが分かる。これは、すなわち、外部磁場パルスＧ４が印加された後、電子のスピン配列方向は、外部磁場パルスＧ４が印加される前と逆になったことを意味する。
図８は、本発明のＭＲＡＭのＭＴＪ層に印加される外部磁場パルスのイージー軸方向成分とハード軸方向成分とを示す。
図８を参照すれば、外部磁場パルスのイージー軸方向成分＋Ｈｘ，−Ｈｘは、ビットライン３２に流れる電流に起因して、ビットライン３２の周りに存在するものであって、ビットライン３２に流れる電流の方向によって、イージー軸の正の方向成分＋Ｈｘと負の方向成分−Ｈｘとが存在することが分かる。そして、外部磁場パルスのハード軸方向成分＋Ｈｙは、データライン２０に流れる電流に起因して、データライン２０の周りに存在するものであって、常に正の方向であることが分かる。また、前記外部磁場パルスのイージー軸方向成分＋Ｈｘ，−Ｈｘの持続時間は、ハード軸方向成分＋Ｈｙの持続時間より長いことが分かる。
一方、図８で、前記外部磁場パルスのハード軸方向成分＋Ｈｙの高さが、イージー軸方向成分＋Ｈｘ，−Ｈｘより高くなっているが、両側成分の高さは、同じであることも、異なることもある。
図９は、図２に示したＭＴＪ層の第１磁性膜４８及び第２磁性膜５２の外部磁場が印加されていないとき、各磁性膜の飽和磁化の方向が異なる場合を示す。
図９を参照すれば、第１磁性膜４８の飽和磁化Ｍｓ１は、イージー軸Ａｅと第１角θ1をなし、第２磁性膜５２の飽和磁化Ｍｓ２は、イージー軸Ａｅと第２角θ2をなす（θ1＞θ2）。
このような第１磁性膜４８及び第２磁性膜５２に、外部磁場が印加されれば、第１磁性膜４８及び第２磁性膜５２には、それぞれ前記外部磁場と逆になる磁場の異方性フィールドＨｋ１及びＨｋ２が発生する（Ｈｋ１＜Ｈｋ２）。前記Ｈｋ１及びＨｋ２は、それぞれ次の式（２）及び式（３）で与えられる。
Figure 2005340824
Figure 2005340824
式（２）及び式（３）で、Ｎｙはハード軸（ｙ軸）方向の減衰因子であり、Ｎｘはイージー軸（ｘ軸）方向の減衰因子であり、物質によって、固有な値を有する。
図１０は、図９に示したような第１磁性膜４８及び第２磁性膜５２に、イージー軸方向成分Ｈｘとハード軸方向成分Ｈｙとの比（Ｈｘ／Ｈｙ）が０.５である外部磁場パルスを印加したとき、第２飽和磁化Ｍｓ２と第１飽和磁化Ｍｓ１との比（Ｒ＝Ｍｓ２／Ｍｓ１）が１である第１磁性膜４８及び第２磁性膜５２の電子のスピン方向の変化を示すグラフＧ６，Ｇ７を示す。実線で表示したグラフＧ６は、第１磁性膜４８についてのものであり、点線で表示したグラフＧ７は、第２磁性膜５２についてのものである。
図４で、外部磁場がイージー軸上に置かれた電子のスピン方向とπ／４より大きい角をなしつつ、電子のスピン方向が反転されたことを考慮すれば、図９で、第１磁性膜４８の電子は、既にイージー軸Ａｅから第１角θ1ほど回転されている。したがって、第１磁性膜４８の電子のスピン方向は、９０°から第１角θ1を差し引いた角（９０°−θ1）ほどさらに回転されれば、反転される。同様に、図９で、第２磁性膜５２の電子は、既にイージー軸から第２角θ2ほど回転された状態であるので、第２磁性膜５２の電子のスピン方向が９０°から第２角θ2を差し引いた角（９０°−θ2）ほどさらに回転されれば、第２磁性膜５２の電子のスピン方向は、反転される。
図１０で、第１領域Ａ１は、図９に示した第１磁性膜４８及び第２磁性膜５２に外部磁場を印加したとき、第１磁性膜４８及び第２磁性膜６２の電子のスピン方向とイージー軸間の角がπ／４より小さな領域を表す。第１領域Ａ１で、第１磁性膜４８及び第２磁性膜５２の電子は、何れも反転されない。これにより、第１磁性膜４８の飽和磁化Ｍｓ１及び第２磁性膜５２の飽和磁化Ｍｓ２の方向は、何れも反転されない。
図１０で、第２領域Ａ２は、図９に示した第１磁性膜４８及び第２磁性膜５２に外部磁場を印加したとき、第１磁性膜４８の電子のスピン方向は、イージー軸とπ／４より大きい角をなす一方、第２磁性膜５２の電子のスピン方向は、イージー軸とπ／４より小さな角をなす領域である。したがって、第２領域Ａ２で、第１磁性膜４８の電子は、何れも反転される一方、第２磁性膜５２の電子は、反転されない。これにより、第１磁性膜４８の飽和磁化Ｍｓ１の方向は、反転され、第２磁性膜５２の飽和磁化Ｍｓ２の方向は、反転されない。
図１０で、第３領域Ａ３は、図９に示した第１磁性膜４８及び第２磁性膜５２に外部磁場を印加したとき、第１磁性膜４８及び第２磁性膜５２の電子のスピン方向が何れもイージー軸とπ／４より大きい角をなす領域である。したがって、第３領域Ａ３で、第１磁性膜４８及び第２磁性膜５２の電子のスピン方向は、何れも反転される。これにより、第１磁性膜４８の飽和磁化Ｍｓ１及び第２磁性膜５２の飽和磁化Ｍｓ２は、何れも反転される。
図１０を参照すれば、結局、ハード軸方向の磁場パルスＨｙの強度によって、図２に示したＭＴＪ層の第１磁性膜４８及び第２磁性膜５２のうち、何れか一つのみを選択することもあり、第１磁性膜４８及び第２磁性膜５２を何れも選択することもある。
次いで、本発明者は、図２に示したＭＴＪ層で、第１磁性膜４８は、ＮｉＦｅ膜で、第２磁性膜５２は、ＣｏＦｅ膜でそれぞれ形成した。このとき、ＮｉＦｅ膜の飽和磁化は、１０,０００Ｇであり、ＣｏＦｅ膜の飽和磁化は、１８,０００Ｇほどであるので、第２磁性膜５２対第１磁性膜４８の飽和磁化の比（Ｒ＝Ｍｓ２／Ｍｓ１）は、１.８ほどとなる。本発明者は、このようなＭＴＪ層を対象として、ハード軸方向の磁場パルスＨｙの強度を固定させた状態で、イージー軸方向の磁場パルスＨｘの強度のみを変化させたとき、イージー軸に対する第１磁性膜４８の飽和磁化及び第２磁性膜５２の飽和磁化の方向間の角がどのように変化するかを測定した。測定結果は、図１１に示した。
図１１で、Ｇ８は、第１円Ｃ１内に示したように、同じ強度のハード軸方向の磁場パルスＨｙとイージー軸方向の磁場パルスＨｘとのベクトル和である第１外部磁場パルスが印加されたとき（以下、第１条件）、第１磁性膜４８の飽和磁化とイージー軸間の角の変化を示すグラフである。そして、Ｇ９は、前記第２条件で、第２磁性膜５２の飽和磁化とイージー軸間の角の変化を示すグラフである。また、Ｇ１０は、第２円Ｃ２内に示したように、所定の強度を有するハード軸方向の磁場パルスＨｙと、ハード軸方向との磁場パルスＨｙの強度の半分の強度を有するイージー軸方向の磁場パルスＨｘとのベクトル和である第２外部磁場パルスが印加されたとき（以下、第２条件）、第１磁性膜４８の飽和磁化とイージー軸間の角の変化を示すグラフである。また、Ｇ１１は、前記第２条件で、第２磁性膜５２の飽和磁化とイージー軸間の角の変化を示すグラフである。前記第２外部磁場パルスのハード軸方向の磁場パルスの強度は、前記第１外部磁場パルスのハード軸方向の磁場パルスの強度と同一である。
図１１のグラフＧ８，．．．，Ｇ１１を参照すれば、ＭＴＪ層に対する外部磁場の印加条件が前記第１条件から前記第２条件に変わるにつれて、第１磁性膜４８の飽和磁化とイージー軸間の角の変化を示すグラフＧ８と、第２磁性膜５２の飽和磁化とイージー軸間の角の変化を示すグラフＧ９とは、それぞれグラフＧ１０とグラフＧ１１との位置に移動する。
逆に、ＭＴＪ層に対する外部磁場の印加条件が、前記第２条件から前記第１条件に変わる場合、グラフＧ１０とグラフＧ１１とは、それぞれグラフＧ８とグラフＧ９との位置に移動する。
ＭＪＴ層に対する外部磁場の印加条件を、前記第１条件から前記第２条件に変えるということと、前記第２条件から前記第１条件に変えるということとは、結局、第１円Ｃ１及び第２円Ｃ２の比較を通じて分かるように、イージー軸方向の磁場パルスの強度を変化させるということである。
したがって、図１１に示したグラフＧ８，．．．，Ｇ１１が示唆するところは、ＭＴＪ層に印加される外部磁場パルスのイージー軸方向の成分、すなわち、イージー軸方向の磁場パルスの強度のみを変化させて、第１磁性膜４８及び第２磁性膜５２の飽和磁化を何れも反転させることもあり、第１磁性膜４８及び第２磁性膜５２のうち、何れか一つの飽和磁化のみを反転させることもあるということである。
具体的に、図１１で、ｒｙ値は、回転角がπ／４となるグラフＧ９のｒｙ値と、回転角がπ／４となるグラフＧ１１のｒｙ値との間の範囲ＷＡに属するように、ハード軸方向の磁場パルスＨｙが印加され、このとき、前記ハード軸方向の磁場パルスＨｙが前記第１条件を満足すれば、第１磁性膜４８飽和磁化とイージー軸間の角の変化はグラフＧ８により決定され、第２磁性膜５２の飽和磁化とイージー軸間の角の変化はグラフＧ９で決定される。
グラフＧ８，Ｇ９を参照すれば、ｒｙ値は、前記範囲ＷＡに属するハード軸方向の磁場パルスで、第１磁性膜４８の飽和磁化Ｍｓ１とイージー軸Ａｅ間の角θ1及び第２磁性膜５２の飽和磁化Ｍｓ２とイージー軸Ａｅ間の角θ2は、π／４より大きくなることが分かる。これは、すなわち、ｒｙ値が前記範囲ＷＡに属するハード軸方向の磁場パルスで、前記ハード軸方向の磁場パルスが前記第１条件を満足するとき、第１磁性膜４８の飽和磁化Ｍｓ１及び第２磁性膜５２の飽和磁化Ｍｓ２の方向とは、何れも反転することを意味する。
図１１で、ｒｙ値が前記範囲ＷＡに属するように、ハード軸方向の磁場パルスＨｙが印加され、前記ハード軸方向の磁場パルスが前記第２条件を満足すれば、第１磁性膜４８の飽和磁化Ｍｓ１とイージー軸Ａｅ間の角θ1の変化は、グラフＧ１０の変化はグラフＧ１０により決定され、第２磁性膜５２の飽和磁化Ｍｓ２とイージー軸Ａｅ間の角θ2の変化はグラフＧ１１により決定される。
グラフＧ１０，Ｇ１１を参照すれば、グラフＧ１０で表現される第１磁性膜４８の飽和磁化Ｍｓ１とイージー軸Ａｅ間の角θ1とは、前記範囲ＷＡで、π／４より大きいので、前記範囲ＷＡで、第１磁性膜４８の飽和磁化Ｍｓ１の方向は反転される。しかし、グラフＧ１１で表現される第２磁性膜５２の飽和磁化Ｍｓ２とイージー軸Ａｅ間の角θ2は、前記範囲ＷＡで、π／４より小さくなる。したがって、前記範囲ＷＡで、第２磁性膜５２の飽和磁化Ｍｓ２の方向は、反転されない。
このように、ｒｙ値が前記範囲ＷＡに属するように、ハード軸方向の磁場パルスＨｙを印加した状態で、単純にイージー軸方向の磁場パルスＨｘの強度のみを調節することによって、第１磁性膜５２の飽和磁化Ｍｓ１及び第２磁性膜５２の飽和磁化Ｍｓ２を何れも反転させることができ、第１磁性膜４８及び第２磁性膜５２のうち何れか一つの飽和磁化のみを選択的に反転させることもある。
第１磁性膜４８及び第２磁性膜５２の飽和磁化の反転、すなわち、飽和磁化状態の変化は、第１磁性膜４８及び第２磁性膜５２に記録されたビットデータの変化を意味し、前記範囲ＷＡで、第１磁性膜４８の飽和磁化状態及び第２磁性膜５２の飽和磁化状態は、選択的に反転されるので、前記範囲ＷＡで、イージー軸方向の磁場パルスＨｘの強度を調節する方法で、第１磁性膜４８及び第２磁性膜５２にビットデータを選択的に記録できる。これによれば、前記範囲ＷＡは、第１磁性膜４８及び第２磁性膜５２にビットデータを選択的に記録できるウィンドウとなる。前記範囲ＷＡが広いほど、すなわち、△ｒｙが大きいほど、第１磁性膜４８及び第２磁性膜５２にビットデータを記録するのに必要なマージンが大きくなって、外部条件の変化、例えば、ＭＴＪ層のサイズの変化にも拘わらず、ある程度までは、ビットデータを安定的に記録できる。
前記範囲ＷＡ、すなわち、△ｒｙは、次の式（４）で与えられる。
Figure 2005340824
式（４）で、ｒｘ１は、Ｈｘ／Ｈｙが１であるときのｒｘを、ｒｘ２は、Ｈｘ／Ｈｙが０.５であるときのｒｘを表す。
式（４）からＲを調節するか、またはｒｘ１またはｒｘ２を調節して、前記範囲ＷＡを調節できることが分かる。
図１１で、前記範囲ＷＡは、３８ Ｏｅほどになるが、この値は、非等方性フィールド（Ｎｙ−Ｎｘ）Ｍｓ１の３０％に該当する。
一方、磁気ＲＡＭの製造過程で、各セルのＭＴＪ層のサイズを均一にすることが理想的である。しかし、現実的に、各セルのＭＴＪ層のサイズを均一にし難く、これにより、磁気ＲＡＭの各セルのＭＴＪ層サイズは、少しずつ異なる。
磁気ＲＡＭの製造過程の容易性の側面で、ＭＴＪ層のサイズの偏差は、可能な限り大きくすることが望ましいが、ＭＴＪ層のサイズの偏差がある以上である場合、ＭＲ比が急激に小さくなるなど、磁気ＲＡＭの特性が急激に劣化される。
従来の磁気ＲＡＭの場合、各セルのＭＴＪ層のサイズ偏差がＭＲ比に及ぼす影響が極めて敏感で、各セルのＭＴＪ層のサイズに対する許容偏差は、非常に小さい。これは、すなわち、磁気ＲＡＭの製造工程が非常に厳格な条件下で進められねばならないことを意味するところ、従来の磁気ＲＡＭの場合、十分な工程マージンを確保し難く、それにより、製造コストも高まる。
しかし、本発明の磁気ＲＡＭの場合、前記本発明者の実験結果を示す図１１と関連して、前述したように、第１磁性膜４８及び第２磁性膜５２に選択的にビットデータを記録するための磁場に対するマージンは、非等方性フィールドの３０％に該当するが、この程度のマージンは、ＭＴＪ層サイズに対する２０％の許容偏差に該当する。言い換えれば、本発明者の前記実験と同じ磁性物質に代替された第１磁性膜４８及び第２磁性膜５２を備える本発明の磁気ＲＡＭを製造する過程で、各セルのＭＴＪ層を２０％のサイズ偏差を有するように形成したとき、第１磁性膜４８及び第２磁性膜５２にビットデータを記録するための磁場の偏差は、３０％ほどとなる。本発明の磁気ＲＡＭの場合、この程度の磁場偏差にも拘わらず、第１磁性膜４８及び第２磁性膜５２にビットデータを正常的に記録できることを意味する。
つまり、本発明の磁気ＲＡＭのＭＴＪ層の製造過程で、各セル間のＭＴＪ層のサイズは、最大２０％ほど異なって形成しても関係ないので、ＭＴＪ層の製造工程を相対的に容易に進めることができ、製造コストは低め、収率は高めることができる。
図１２は、図１１に示した前記範囲ＷＡによる二つの異なる形態のセル、例えば、幅及び厚さが２００ｎｍ及び５ｎｍである、四角形セル及び楕円形セルに対する縦横比の関数で表したスピン歳差周期を示す。このとき、前記各セルで、第１磁性層４８及び第２磁性層５２は、それぞれＮｉＦｅ層及びＣｏＦｅ層である。
この場合で、前記範囲ＷＡが３０％であるということは、前記四角形セルと楕円形セルとの間に２０％ほどのセルサイズ偏差を許容でき、スイッチング時間についても、１ｎｓほどの偏差を許容できると解釈できる。セルサイズの許容偏差が大きいほど、第１磁性層４８及び第２磁性膜５２に対する独立アドレッシング機会が増加する。
図１３及び図１４は、磁気ＲＡＭの選択されたセルにビットデータを記録する過程で、選択されなかったセルのＭＴＪ層の磁性膜の反応を示す。
選択されたセルには、ビットラインに起因したイージー軸方向の磁場パルスと、データラインに起因したハード軸方向の磁場パルスとが共に印加される一方、選択されていないセルは、前記ビットラインあるいは前記データラインにのみ連結されているため、前記イージー軸方向の磁場パルスと前記ハード軸方向の磁場パルスのうち、何れか一つのみが印加される。
図１３は、周期が１ｎｓほどであるハード軸方向の磁場パルスＰ１のみが印加される選択されなかったセルの第１磁性層４８及び第２磁性膜５２の飽和磁化が、ハード軸方向の磁場パルスＰ１に反応することを示す。４８ａと５２ａは、それぞれハード軸方向の磁場パルスＰ１に対する第１磁性層４８及び第２磁性膜５２の飽和磁化の反応グラフを表す。
図１３の反応グラフ４８ａ，５２ａを参照すれば、ハード軸方向の磁場パルスＰ１が印加されつつ、選択されなかったセルの第１磁性層４８及び第２磁性膜５２の飽和磁化は、反転されるほどではないが、若干励起された後、再び元来の状態に戻ることが分かる。
図１４は、周期が３ｎｓほどでハード軸方向の磁場パルスＰ１より周期の長い、イージー軸方向の磁場パルスＰ２のみが印加される、選択されなかったセルの第１磁性層４８及び第２磁性膜５２の飽和磁化が、イージー軸方向の磁場パルスＰ２に反応することを示す。
図１４のイージー軸方向の磁場パルスＰ２と反応グラフ４８ａ，５２ａとを参照すれば、選択されなかったセルの第１磁性層４８及び第２磁性膜５２の飽和磁化は、イージー軸方向の磁場パルスＰ２に励起されず、一定の方向を維持することが分かる。
図１５及び図１６は、磁気ＲＡＭの選択されたセルに、ハード軸方向の磁場パルスＰ１とイージー軸方向の磁場パルスＰ２とが同時に印加された場合、二つの磁場パルスＰ１，Ｐ２に対する第１磁性膜４８の飽和磁化の反応及び第２磁性膜５２の飽和磁化の反応を示す。
図１５は、イージー軸方向の磁場パルスＰ２の強度がハード軸方向の磁場パルスＰ１の半分であるときの、第１磁性膜４８及び第２磁性膜５２の飽和磁化の反応を示す。
図１５の反応グラフ４８ａ，５２ａを参照すれば、イージー軸方向の磁場パルスＰ２が先に印加された後、ハード軸方向の磁場パルスＰ１が印加されつつ、第１磁性膜４８の飽和磁化は反転され、このような状態は、ハード軸方向の磁場パルスＰ１が消えた後にも維持される。しかし、第２磁性膜５２の飽和磁化は、ハード軸方向の磁場パルスＰ２が印加されつつ励起されるが、反転されない。
このように、磁気ＲＡＭの選択されたセルにハード軸方向の磁場パルスＰ１と、強度がハード軸方向の磁場パルスＰ１の半分であるイージー軸方向の磁場パルスＰ２とが共に印加される場合、第１磁性膜４８の飽和磁化は、反転されるが、第２磁性膜５２の飽和磁化は、反転されない。
図１６は、イージー軸方向の磁場パルスＰ２の強度とハード軸方向の磁場パルスＰ１の強度とが同じであるとき、第１磁性膜４８の飽和磁化の反応及び第２磁性膜５２の飽和磁化の反応を示す。
図１６の反応グラフ４８ａ，５２ａを参照すれば、イージー軸方向の磁場パルスＰ２が印加された後、ハード軸方向の磁場パルスＰ１が印加されつつ、第１磁性膜４８の飽和磁化及び第２磁性膜５２の飽和磁化は、何れも反転され、このような状態は、ハード軸方向の磁場パルスＰ１とイージー軸方向の磁場パルスＰ２とが消えた後にも維持される。
図１５及び図１６に示したような結果は、図１１に示したグラフの解釈と同じ結果である。
次いで、本発明の磁気ＲＡＭについての前述したところに基づいて、本発明の磁気ＲＡＭにビットデータを記録する方法（以下、データ記録方法）を説明する。前記データ記録方法には、図１７ないし図２０を参照する。図１７ないし図２０で、矢印は、磁化方向を表す。便宜上、図１７ないし図２０には、図２に示した磁性記録体Ｓのうち、ビットデータ記録に関与する物質層のみを示した。
図１７は、ピンド膜４４の磁化方向、第１磁性膜４８の磁化方向及び第２磁性膜４８，５２の磁化方向が同じである場合を示す。
図１７に示したような場合は、第１磁性層４８及び第２磁性層５２に、同じ強度のイージー軸方向の磁場パルスＨｘとハード軸方向の磁場パルスＨｙとを含む外部磁場を印加して得られる。このとき、前記ハード軸方向の磁場パルスの持続時間は、第１磁性膜４８の場合、電子のスピン歳差運動の周期をＴ１とするとき、（ｎ＋１／２）Ｔ１であり、第２磁性膜５２の場合、ｎＴ１である。
図１７のように、ピンド膜４４、第１磁性膜４８の磁化方向及び第２磁性膜５２の磁化方向が何れも同じである場合、ピンド膜４４と第１スペーサ及び第１磁性膜４８を備える第１積層物１１０の抵抗は、最低Ｒ１ｍｉｎとなり、第１磁性膜４８、第２スペーサ５０及び第２磁性膜５２を備える第２積層物１００の抵抗も最低Ｒ２ｍｉｎとなる。したがって、図１７に示した磁性記録体Ｓの抵抗ＲＴ１は、次の式（５）の通りである。
Figure 2005340824
図１８は、第１磁性膜４８は、ピンド膜４４と同じ方向に磁化しており、第２磁性膜５２は、ピンド膜４４と逆方向に磁化した場合である。
図１８に示したような場合は、次の二つのステップを経て得られる。
第１ステップとして、図１７の磁化状態を有する第１磁性膜４８及び第２磁性膜５２に、同じ強度のハード軸方向の磁場パルスＨｙとイージー軸方向の磁場パルスＨｘとを含む外部磁場ｒｘ＝１を印加する。これにより、第１磁性膜４８及び第２磁性膜５２の磁化状態は、何れも反転される。すなわち、第１磁性膜４８の磁化状態及び第２磁性膜５２の磁化状態を表す矢印は、何れも左側に向かう。
第２ステップとして、前記第１ステップの結果、磁化状態が何れも左側に反転された第１磁性膜４８及び第２磁性膜５２に、第１磁性膜４８の磁化状態のみを反転させるために、ハード軸方向の磁場パルスＨｙと、強度がハード軸方向の磁場パルスＨｙの半分であるイージー軸方向の磁場パルスＨｘとを含む外部磁場パルスを印加する。このとき、前記ハード軸方向の磁場パルスＨｙは、第１磁性膜４８の電子のスピン歳差運動の周期Ｔ１の少なくとも１／２に該当する時間の間に印加する。このような外部磁場パルスは、図１１に示したように、第１磁性膜４８の磁化状態のみを反転させ、第２磁性膜５２の磁化状態は、反転させない。これにより、磁化状態が何れも左側に反転された第１磁性膜４８及び第２磁性膜５２のうち、第１磁性膜４８の磁化状態は、再び右側に反転されて、第１磁性膜４８の磁化状態及び第２磁性膜５２の磁化状態は、図１８に示した通りである。
第１磁性膜４８及び第２磁性膜５２の磁化状態が図１８に示したようである場合、ピンド膜４４、第１スペーサ４６及び第１磁性膜４８を含む第１積層物１１０の抵抗は、最低Ｒ１ｍｉｎである一方、第１磁性膜４８、第２スペーサ５０及び第２磁性膜５２を含む第２積層物１００の抵抗は、最大Ｒ２ｍｉｎ＋△Ｒ２となる。
したがって、第１磁性膜４８及び第２磁性膜５２が図１８に示したような磁化状態を有する磁性記録体Ｓの抵抗ＲＴ２は、次の式（６）の通りである。
Figure 2005340824
図１９は、第１磁性膜４８は、ピンド膜４４と逆方向に磁化しており、第２磁性膜５２は、ピンド膜４４と同じ方向に磁化した場合である。
図１９に示したような場合は、図１７に所定の外部磁場を印加して一度に得（第１の場合）、図１８に２回にわたって相異なる外部磁場を印加して得ることもある（第２の場合）。
前記第１の場合は、第１磁性膜４８の磁化状態のみを反転させれば良いので、図１７に示した磁性記録体Ｓに、ｒｘ（Ｈｘ／Ｈｙ）が０.５である外部磁場パルスを印加する。
前記第２の場合は、第１磁性膜４８及び第２磁性膜５２の磁化方向を何れも右側に反転させた後、第１磁性膜４８の磁化方向のみ再び左側に反転させれば良いので、図１８に示した磁性記録体Ｓに、ｒｘが１である外部磁場パルスを印加した後、再びｒｘが０.５である外部磁場パルスを印加する。
前記第１の場合及び第２の場合で、ハード軸方向の磁場パルスＨｙは、電子のスピン歳差運動周期の少なくとも１／２に該当する時間の間に印加する。
第１磁性膜４８及び第２磁性膜５２の磁化状態が図１９に示したような場合、第１積層物１１０の抵抗は、最大Ｒ１ｍｉｎ＋△Ｒ１となり、第２積層物１００の抵抗も最大Ｒ２ｍｉｎ＋△Ｒ２となる。したがって、図１９の磁性記録体Ｓの抵抗ＲＴ３は、次の式（７）の通りである。
Figure 2005340824
図２０は、第１磁性膜４８及び第２磁性膜５２の磁化方向が何れもピンド膜４４の磁化方向と逆である場合である。
図２０に示したような場合は、第１磁性膜４８及び第２磁性膜５２の磁化状態が図１７に示したような磁性記録体Ｓに、ｒｘが１である外部磁場パルスを、電子のスピン歳差運動周期の少なくとも１／２に該当する時間の間に印加して得られる。または、第１磁性膜４８の磁化状態及び第２磁性膜５２の磁化状態が図１８に示したような磁性記録体Ｓに、ｒｘが０.５である外部磁場パルスを、電子のスピン歳差運動周期の少なくとも１／２に該当する時間の間に印加して得られる。または、第１磁性膜４８の磁化状態及び第２磁性膜５２の磁化状態が図１９に示したような磁性記録体Ｓに、ｒｘが１である外部磁場パルスを印加した後、再びｒｘが０.５である外部磁場パルスを印加して得られる。
第１磁性膜４８の磁化状態及び第２磁性膜５２の磁化状態が図２０に示したような場合に、ピンド膜４４と第１磁性膜４８との磁化方向は、逆であるので、第１積層物１１０の抵抗は、最大（Ｒ１ｍｉｎ＋△Ｒ１）である一方、第１磁性膜４８の磁化方向及び第２磁性膜４８，５２の磁化方向は、同じであるので、第２積層物１００の抵抗は、最小Ｒ２ｍｉｎとなる。これにより、図２０の磁性記録体Ｓの抵抗ＲＴ４は、次の式（８）の通りである。
Figure 2005340824
図１７ないし図２０に示した磁性記録体Ｓの磁化状態が異なり、それによる抵抗が何れも異なるので、第１磁性膜４８の磁化状態及び第２磁性膜５２の磁化状態が図１７に示したようであるとき、磁性記録体Ｓに所定のマルチビットデート、例えば、（０,０）が記録されたと見なすことができる。そして、第１磁性膜４８の磁化状態及び第２磁性膜５２の磁化状態が図１８に示した通りであるときは、磁性記録体Ｓに所定のマルチビットデート、例えば、（１,０）が記録されたと見なすことができる。また、第１磁性膜４８の磁化状態及び第２磁性膜５２の磁化状態が図１９に示した通りであるとき、磁性記録体Ｓにマルチビットデート（０,１）が記録されたと見なすことができる。また、第１磁性膜４８の磁化状態及び第２磁性膜５２の磁化状態が図２０に示した通りであるとき、磁性記録体Ｓにマルチビットデータ（１,１）が記録されたと見なすことができる。
図１７ないし図２０の磁性記録体Ｓに記録されたマルチビットデータを読み出す過程は、次の通りである。
磁性記録体Ｓの上端と下端との間に所定の読み出し電圧Ｖｒを印加した後、磁性記録体Ｓから電流を測定する。このとき、磁性記録体Ｓの抵抗は、式（５）ないし式（８）に示したように、第１磁性膜４８の磁化状態及び第２磁性膜５２の磁化状態によって異なるので、磁性記録体Ｓから測定された電流も、第１磁性膜４８の磁化状態及び第２磁性膜５２の磁化状態によって異なる。これにより、磁性記録体Ｓから測定された電流を利用して計算された磁性記録体Ｓの抵抗値が、式（５）で計算される抵抗値と同じである場合、磁性記録体Ｓから所定のマルチビットデータ、例えば、（０,０）を読み出したと見なすことができる。磁性記録体Ｓから測定された電流を利用して計算された磁性記録体Ｓの抵抗値が、式（６）で計算される抵抗値と同じである場合には、磁性記録体Ｓからマルチビットデータ（１,０）を読み出したと見なすことができる。同じ方法で、磁性記録体Ｓからマルチビットデート（０,１）及び（１,１）を読み出すことができる。
言い換えると、本実施の形態に記載の磁気ＲＡＭの記録方法は、１回の書込み動作で第１磁性膜と第２磁性膜に（１,１）と（０,０）とを記録し、２回の書込み動作で（０,１）と（１,０）とを記録する。また、第１書込み動作で、第１磁性膜と第２磁性膜に１を記録した後、第２書込み動作で、前記第１磁性膜と前記第２磁性膜のうち磁性の弱い磁性膜に０を記録して、前記第１磁性膜及び前記第２磁性膜に（０,１）を記録する。また、第１書込み動作で、第１磁性膜と前記第２磁性膜に０を記録した後、第２書込み動作で、第１磁性膜と前記第２磁性膜のうち磁性の弱い磁性膜に１を記録して、前記第１磁性膜及び前記第２磁性膜に（１,０）を記録する。また、第１磁性膜及び第２磁性膜の選択的書込みは、飽和磁化比、磁気異方性比、イージー軸の磁場とハード軸方向の磁場のサイズ比及びスピン分極電流密度比のうちの少なくとも１つを使用してもよい。
また、第１磁性膜及び第２磁性膜が（１,１）状態にあるときのリードバック信号の相違は、第１磁性膜及び第２磁性膜が（０,０）状態にあるときと、第１磁性膜、第１スペーサ及び基準磁性膜を備える積層構造物の磁気抵抗比ほど異なっていてもよい。また、第１磁性膜及び第２磁性膜が（０,１）状態にあるときのリードバック信号の相違は、第１磁性膜及び第２磁性膜が（０,０）状態にあるときと、第１磁性膜、第２磁性膜及び第２スペーサを備える積層構造物の磁気抵抗比ほど異なっていてもよい。また、第１磁性膜及び第２磁性膜が（１,０）状態にあるときのリードバック信号の相違は、第１磁性膜及び第２磁性膜が（０,０）状態にあるときと、第１磁性膜、第１スペーサ及び基準磁性膜を備える積層構造物の磁気抵抗比と第１磁性膜、第２磁性膜及び第２スペーサを含む積層構造物の磁気抵抗比の和ほど異なっていてもよい。また、第１磁性膜、第１スペーサ及び基準磁性膜を含む積層構造物の磁気抵抗比と、第１磁性膜及び第２磁性膜と第２スペーサとを含む積層構造物の磁気抵抗比との差を増加させて、リードバック信号状態を増加させる構成であってもよい。
前述した本発明の磁気ＲＡＭの磁性記録体Ｓ、例えば、ＭＴＪ層の説明で、磁性記録体Ｓにビットデータが記録される磁性膜として、第１磁性膜４８及び第２磁性膜５２が備えられたと説明したが、磁性記録体Ｓの第２磁性膜５２とキャッピング層５４との間に第３磁性膜、第４磁性膜をさらに形成できる。そして、前記第３磁性膜及び第４磁性膜間に第３スペーサを形成できる。
また、第２磁性膜と第３磁性膜の間にさらに第４スペーサを設けることができる。
第３スペーサ及び第４スペーサは、導電性物質、非導電性物質またはこれらの結合物質から形成されたスペーサとすることができる。
第１磁性膜４８、第２磁性膜５２、第３磁性膜、第４磁性膜は、飽和磁化が相異なるものであってもよい。
第１磁性膜４８、第２磁性膜５２及び第３磁性膜は、飽和磁化が相異なり、第４磁性膜は、第３磁性膜と飽和磁化が同じであり、第４磁性膜上にギルバート減衰定数を増加させるキャッピング層を設けた構成であってもよい。
第１磁性膜４８、第２磁性膜５２、第３磁性膜及び第４磁性膜は、磁化が垂直方向に起こる磁性物質膜であってもよい。
磁性記録体Ｓに、イージー軸方向の磁場パルスの強度Ｈｘ／ハード軸方向の磁場パルスの強度Ｈｙが１より小さく維持される外部磁場パルスを印加することもできる。
外部磁場が印加されたときの第２磁性膜５２の電子のスピン歳差運動の周期をＴ２とすれば、ハード軸方向磁場パルスは、ｎＴ２（ｎは、整数）間に印加してもよい。
外部磁場が印加されたときの第２磁性膜５２の電子のスピン歳差運動の周期をＴ２とすれば、ハード軸方向磁場パルスは、ｎＴ２（ｎは、整数）間に印加してもよい。
第１磁場のパルスと第２磁場のパルスは、スピン歳差を活性化させる立ち上がりタイムを作る早い立ち上がりフィールドを発生させる。
第２磁性膜５２と前記第３磁性膜とを備える第３積層物の最大抵抗と最小抵抗との差を△Ｒ３とし、前記第３磁性膜と前記第４抵抗膜との最大抵抗と最小抵抗との差を△Ｒ４とすれば、前記△Ｒ１、△Ｒ２、△Ｒ３及び△Ｒ４間に、式（９）のような関係が成り立つ。
Figure 2005340824
次には、本発明のマルチ磁気ＲＡＭの製造方法を簡略に説明する。
本発明のマルチビット磁気ＲＡＭは、明確な飽和磁化を有するフリー磁性層で磁気マルチ層を増加させることによって、形成できる。ここで、各フリー磁性層は、１ビットの情報を保存できる。このとき、磁気ＲＡＭの形態は、例えば、直四角形または楕円形でありうる。前記プリ磁性層は、フィルムパターニング、エッチングまたは研磨技術で形成される。
図２１を参照すれば、製造工程の間に、ソース領域７４は、ゲート７２の左側に形成し、共通ドレイン領域７６は、ゲート７２の右側に形成する。これらは、トランジスタを構成する。磁気マルチ層７５０は、第１パッド７００及び第２パッド７０６を覆うように形成する。磁気マルチ層７５０は、図２に示したような構成を有するように形成できる。磁気マルチ層７５０は、一つ以上のフリー強磁性層を含む。また、磁気マルチ層７５０の所定領域上にパターンＰｒが形成される。
図２２は、前記パターンＰｒをマスクとして使用して、化学エッチング工程及び／またはプラズマエッチング工程の多重ステップを通じて、磁気マルチ層７５０から形成したメモリビット８０を示す。
前記エッチング工程は、パッド７０６が露出されるまで実施する。以後、パターンＰｒを、化学的なエッチング工程及び／またはプラズマエッチング工程で除去する。
次いで、図２３に示したように、メモリビット８０と第１パッド７００及び第２パッド７０６を覆うように、物質層８８を形成する。物質層８８は、メモリビット８０が露出されるまで平坦化される。物質層８８の平坦化方法は、例えば、エッチング方法と化学機械的研磨（ＣＭＰ：Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）方法を含むことができる。物質層８８は、非導電性物質である。
前記説明で多くの事項が具体的に記載されているが、それらは、発明の範囲を限定するものではなく、望ましい実施形態の例示として解釈されねばならない。例えば、当業者ならば、第１磁性膜４８と第２磁性膜５２との位置を取り替えて、第１磁性膜４８及び第２磁性膜５２のうち何れか一つを選択するとき、第２磁性膜５２を選択させることができる。また、外部磁場の代りに、スピン分極電流を利用して、第１磁性膜４８及び第２磁性膜５２のうち何れか一つの磁化状態を選択的に取り替えることができる。また、第１磁性膜４８及び第２磁性膜５２を、磁化が水平方向ではなく垂直方向に起こる磁性物質膜に入れ替わることができる。したがって、本発明の範囲は、説明された実施形態によって決定されず、特許請求の範囲に記載された技術的思想によって決定されねばならない。
本発明は、半導体メモリ素子が使用される全ての電子製品、例えば、コンピュータ、家電製品、カムコーダ、携帯電話、ディスプレイ、デジタルカメラ、ＭＰ３、ＰＤＡ、ＧＰＳ、各種の計測器などに適用可能である。
本発明の実施形態によるマルチビット磁気ＲＡＭの断面図である。 図１に示した磁気ＲＡＭの磁性記録体を拡大した断面図である。 外部磁場に対する図２に示した磁性記録体に備えられた磁性膜の電子のスピン歳差運動を例示する図面である。 外部磁場に対する図２に示した磁性記録体に備えられた磁性膜の電子のスピン歳差運動を例示する図面である。 図２の磁性記録体に備えられた磁性膜の電子のスピン歳差運動を２次元に示す振動グラフである。 図４に示したスピン歳差振動の１週期に該当する時間の間に印加される外部磁場に対する、図２の磁性記録体に備えられた磁性膜の電子の反応を示すグラフである。 図４に示したスピン歳差振動の半周期に該当する時間の間に印加される外部磁場に対する、図２の磁性記録体に備えられた磁性膜の電子の反応を示すグラフである。 図２の磁性記録体に印加される外部磁場のイージー軸及びハード軸方向の磁場パルスを例示した図面である。 イージー軸に対する図２の磁性記録体に備えられた第１磁性膜の飽和磁化の整列方向及び第２磁性膜の飽和磁化の整列方向を示す斜視図である。 図２の磁性記録体に印加されるイージー軸方向の磁場パルスとハード軸方向の磁場パルスとの比が、一定に維持される外部磁場によるイージー軸に対する、第１及び第２磁性膜の飽和磁化の回転角の変化を示すグラフである。 図２の磁性記録体に備えられた第１及び第２磁性膜の飽和磁化の比と、前記磁性記録体に印加されるハード軸方向の磁場パルスＨｙとを一定に維持しつつ、前記磁性記録体に印加されるイージー軸方向の磁場パルスＨｘを変化させたとき、イージー軸に対する第１及び第２磁性膜の飽和磁化の方向変化を示すグラフである。 図１１に示した書込みウィンドウ範囲（ＷＡ）による２つの異なる形態のセルについての縦横比の関数で表したスピン歳差周期を示すグラフである。 図２の磁性記録体を含むセルからなるアレイで、ハード軸方向の磁場パルスＨｙに対する、選択されていないセルの磁性記録体に備えられた第１及び第２磁性膜の飽和磁化の反応を示すグラフである。 図２の磁性記録体を含むセルからなるアレイで、イージー軸方向の磁場パルスＨｘに対する、選択されていないセルの磁性記録体に備えられた第１及び第２磁性膜の飽和磁化の反応を示すグラフである。 図２の磁性記録体を含むセルからなるアレイで、ハード軸方向の磁場パルスＨｙの強度とイージー軸方向の磁場パルスＨｘの強度とが所定の比をなし、前記イージー軸方向の磁場パルスの持続時間が前記ハード軸方向の磁場パルスの持続時間より長い外部磁場に対する、選択されたセルの磁性記録体に備えられた第１及び第２磁性膜の反応を示すグラフである。 図２の磁性記録体を含むセルからなるアレイで、ハード軸方向の磁場パルスＨｙの強度とイージー軸方向の磁場パルスＨｘの強度とが同一であり、前記イージー軸方向の磁場パルスの持続時間が前記ハード軸方向の磁場パルスの持続時間より長い外部磁場に対する、選択されたセルの磁性記録体に備えられた第１及び第２磁性膜の反応を示すグラフである。 図１の磁気ＲＡＭの磁性記録体が有することができるマルチビットデータ記録状態を、第１及び第２磁性膜の磁化状態の変化を通じて示す図面である。 図１の磁気ＲＡＭの磁性記録体が有することができるマルチビットデータ記録状態を、第１及び第２磁性膜の磁化状態の変化を通じて示す図面である。 図１の磁気ＲＡＭの磁性記録体が有することができるマルチビットデータ記録状態を、第１及び第２磁性膜の磁化状態の変化を通じて示す図面である。 図１の磁気ＲＡＭの磁性記録体が有することができるマルチビットデータ記録状態を、第１及び第２磁性膜の磁化状態の変化を通じて示す図面である。 本発明の磁気ＲＡＭの製造方法を工程別に簡略に示す断面図である。 本発明の磁気ＲＡＭの製造方法を工程別に簡略に示す断面図である。 本発明の磁気ＲＡＭの製造方法を工程別に簡略に示す断面図である。
符号の説明
１０ 半導体基板
１１ フィールド酸化膜
１２ ゲート積層物
１４ ソース領域
１６ ドレイン領域
１８ 層間絶縁膜
２０ データライン
２２ コンタクトホール
２４ 導電性フラグ
２６ パッド導電層
２８ 第２層間絶縁膜
３０ ビアホール
３２ ビットライン
Ｓ 磁性記録体
Ｔ トランジスタ

Claims (44)

  1. スイッチング素子と、
    前記スイッチング素子に連結された磁性記録体と、
    前記スイッチング素子と前記磁性記録体との間に備えられた第１磁場発生手段と、
    前記磁性記録体に連結された第２磁場発生手段と、を備え、
    前記磁性記録体は、
    磁化方向が固定されたピンド膜上に順次に積層された、磁化が反転される第１磁性膜及び第２磁性膜と、
    前記ピンド膜と前記第１磁性膜の間に設けられた第１スペーサと、前記第１磁性膜と前記第２磁性幕間に設けられた第２スペーサと、を備え、
    前記ピンド膜、前記第１スペーサ及び前記第１磁性膜から形成された積層物の最大抵抗と最小抵抗との差と、前記第１磁性膜、前記第２スペーサ及び前記第２磁性膜から形成された積層物の最大抵抗と最小抵抗との差とが異なることを特徴とする磁気ＲＡＭ。
  2. 前記第１磁性膜の電子のスピン歳差運動の周期Ｔ１と前記第２磁性膜の電子のスピン歳差運動の周期Ｔ２とが異なることを特徴とする請求項１に記載の磁気ＲＡＭ。
  3. 前記第１磁性膜と前記第２磁性膜は、飽和磁化の異なる磁性物質膜であることを特徴とする請求項１に記載の磁気ＲＡＭ。
  4. 前記第１磁性膜と前記第２磁性膜は、同じ磁性物質膜であり、前記第２磁性膜上にギルバート減衰定数を増加させるキャッピング層が備えられたことを特徴とする請求項１に記載の磁気ＲＡＭ。
  5. 前記第１磁性膜と前記第２磁性膜は、厚さが異なることを特徴とする請求項１または請求項２に記載の磁気ＲＡＭ。
  6. 前記第１磁性膜と前記第２磁性膜は、異なる物質から形成されることを特徴とする請求項１に記載の磁気ＲＡＭ。
  7. 前記第２磁性膜上に、キャッピング層がさらに備えられたことを特徴とする請求項１または請求項２に記載の磁気ＲＡＭ。
  8. 前記第１スペーサと前記第２スペーサは、厚さが異なることを特徴とする請求項１に記載の磁気ＲＡＭ。
  9. 前記第１スペーサと前記第２スペーサは、異なる物質から形成されることを特徴とする請求項１に記載の磁気ＲＡＭ。
  10. 前記第１スペーサと前記第２スペーサの飽和磁化は、異なることを特徴とする請求項１に記載の磁気ＲＡＭ。
  11. 前記第１磁性膜と前記第２磁性膜の飽和磁化は、異なることを特徴とする請求項２に記載の磁気ＲＡＭ。
  12. 前記第１磁性膜と前記第２磁性膜は、磁気異方性が相異なることを特徴とする請求項１または請求項２に記載の磁気ＲＡＭ。
  13. 前記第２磁性膜上に、第３スペーサ、第３磁性膜、第４スペーサ及び第４磁性膜がさらに積層されたことを特徴とする請求項１に記載の磁気ＲＡＭ。
  14. 前記第３スペーサと前記第４スペーサは、導電性物質、非導電性物質またはこれらの結合物質から形成されたスペーサであることを特徴とする請求項１３に記載の磁気ＲＡＭ。
  15. 前記第１磁性膜ないし前記第４磁性膜は、飽和磁化が相異なることを特徴とする請求項１３に記載の磁気ＲＡＭ。
  16. 前記第１磁性膜、前記第２磁性膜及び前記第３磁性膜は、飽和磁化が相異なり、前記第４磁性膜は、前記第３磁性膜と飽和磁化が同じであり、前記第４磁性膜上にギルバート減衰定数を増加させるキャッピング層が備えられたことを特徴とする請求項１３に記載の磁気ＲＡＭ。
  17. 前記第１磁場発生手段と前記第２磁場発生手段は、それぞれデータラインとビットラインとであることを特徴とする請求項１に記載の磁気ＲＡＭ。
  18. 前記第１磁性膜と前記第２磁性膜は、磁化が垂直方向に起こる磁性物質膜であることを特徴とする請求項１に記載の磁気ＲＡＭ。
  19. 前記第１磁性膜、前記第２磁性膜、前記第３磁性膜及び前記第４磁性膜は、磁化が垂直方向に起こる磁性物質膜であることを特徴とする請求項１３に記載の磁気ＲＡＭ。
  20. 前記磁性記録体内または前記磁性記録体上に、スピン分極電流を作るためのフィルタが備えたことを特徴とする請求項１に記載の磁気ＲＡＭ。
  21. 請求項１または請求項２に記載の磁気ＲＡＭの記録方法であって、
    前記磁性記録体にイージー軸方向の磁場パルスとハード軸方向の磁場パルスとを含む外部磁場パルスを印加して、ビットデータを記録することを特徴とする磁気ＲＡＭの記録方法。
  22. 前記ハード軸方向の磁場パルスの強度を一定に維持した状態で、前記イージー軸方向の磁場パルスの強度を変化させることを特徴とする請求項２１に記載の磁気ＲＡＭの記録方法。
  23. 前記磁性記録体に、前記イージー軸方向の磁場パルスの強度／ハード軸方向の磁場パルスの強度が１より小さく維持される外部磁場パルスを印加することを特徴とする請求項２１に記載の磁気ＲＡＭの記録方法。
  24. 前記ハード軸方向の磁場パルスを、前記イージー軸方向の磁場パルスより短い時間印加することを特徴とする請求項２１に記載の磁気ＲＡＭの記録方法。
  25. 同じ強度の前記ハード軸方向の磁場パルスと前記イージー軸方向の磁場パルスとを含む外部磁場を印加することを特徴とする請求項２１に記載の磁気ＲＡＭの記録方法。
  26. 同じ強度の前記ハード軸方向の磁場パルスと前記イージー軸方向の磁場パルスとを含む第１外部磁場を印加する第１ステップと、
    前記ハード軸方向の磁場パルスの強度が、前記ハード軸方向の磁場パルスの強度より小さな前記イージー軸方向の磁場パルスを含む第２外部磁場を印加するステップと、
    を含み、
    前記磁性記録体にマルチビットデータを選択的に記録することを特徴とする請求項２１に記載の磁気ＲＡＭの記録方法。
  27. 前記外部磁場が印加されたときの前記第１磁性膜の電子のスピン歳差運動の周期をＴ１とすれば、前記ハード軸方向磁場パルスは、（ｎ＋１／２）Ｔ１（ｎは、整数）間に印加することを特徴とする請求項２１に記載の磁気ＲＡＭの記録方法。
  28. 前記外部磁場が印加されたときの前記第２磁性膜の電子のスピン歳差運動の周期をＴ２とすれば、前記ハード軸方向磁場パルスは、ｎＴ２（ｎは、整数）間に印加することを特徴とする請求項２１に記載の磁気ＲＡＭの記録方法。
  29. 請求項２に記載の磁気ＲＡＭの記録方法であって、
    前記磁性記録体にスピン分極電流を印加して、前記第１磁性膜及び前記第２磁性膜のうち何れか一つにビットデータを記録することを特徴とする磁気ＲＡＭの記録方法。
  30. 基準磁性膜と第１磁性膜及び第２磁性膜とを含む磁性記録体に、前記磁性記録体の長軸に沿うスイッチングフィールドより弱い第１磁場を印加するステップと、
    前記第１磁場に直交する第２磁場を印加するステップと、を含み、
    前記第２磁場をオフにした後に前記第１磁場をオフにすることを特徴とする磁気ＲＡＭの記録方法。
  31. 前記第１磁場のパルスと前記第２磁場のパルスは、スピン歳差を活性化させる立ち上がりタイムを作る早い立ち上がりフィールドを発生させることを特徴とする請求項３０に記載の磁気ＲＡＭの記録方法。
  32. 前記第１磁性膜または前記第２磁性膜に直交単向性の異方性を誘発させるステップをさらに含むことを特徴とする請求項３０に記載の磁気ＲＡＭの記録方法。
  33. 基準磁性膜の磁化ピニング軸を、前記磁性記録体の長軸に垂直にセッティングすることを特徴とする請求項３０に記載の磁気ＲＡＭの記録方法。
  34. 前記第２磁場のパルスは、１ｎｓ以下の立ち上がりタイムを有することを特徴とする請求項３０に記載の磁気ＲＡＭの記録方法。
  35. 前記第１磁場のパルスと前記第２磁場のパルスは、梯形または指数形であることを特徴とする請求項３０に記載の磁気ＲＡＭの記録方法。
  36. 前記第１磁場のパルス持続時間は、０.２ｎｓないし１０ｎｓであり、前記第２磁場のパルス持続時間は、０.０１ｎｓないし５ｎｓであることを特徴とする請求項３０に記載の磁気ＲＡＭの記録方法。
  37. １回の書込み動作で前記第１磁性膜と前記第２磁性膜に（１,１）と（０,０）とを記録し、２回の書込み動作で（０,１）と（１,０）とを記録することを特徴とする請求項３０に記載の磁気ＲＡＭの記録方法。
  38. 第１書込み動作で、前記第１磁性膜と前記第２磁性膜に１を記録した後、第２書込み動作で、前記第１磁性膜と前記第２磁性膜のうち磁性の弱い磁性膜に０を記録して、前記第１磁性膜及び前記第２磁性膜に（０,１）を記録することを特徴とする請求項３０に記載の磁気ＲＡＭの記録方法。
  39. 第１書込み動作で、前記第１磁性膜と前記第２磁性膜に０を記録した後、第２書込み動作で、前記第１磁性膜と前記第２磁性膜のうち磁性の弱い磁性膜に１を記録して、前記第１磁性膜及び前記第２磁性膜に（１,０）を記録することを特徴とする請求項３０に記載の磁気ＲＡＭの記録方法。
  40. 請求項１に記載の磁気ＲＡＭの読取方法において、前記第１磁性膜及び第２磁性膜の選択的書込みは、飽和磁化比、磁気異方性比、イージー軸の磁場とハード軸方向の磁場のサイズ比及びスピン分極電流密度比のうちの少なくとも１つを使用することを特徴とする読取方法。
  41. 前記第１磁性膜及び第２磁性膜が（１,１）状態にあるときのリードバック信号の相違は、前記第１磁性膜及び前記第２磁性膜が（０,０）状態にあるときと、前記第１磁性膜、前記第１スペーサ及び基準磁性膜を備える積層構造物の磁気抵抗比ほど異なることを特徴とする請求項４０に記載の読取方法。
  42. 前記第１磁性膜及び第２磁性膜が（０,１）状態にあるときのリードバック信号の相違は、前記第１磁性膜及び第２磁性膜が（０,０）状態にあるときと、第１磁性膜、第２磁性膜及び第２スペーサを備える積層構造物の磁気抵抗比ほど異なることを特徴とする請求項４０に記載の読取方法。
  43. 前記第１磁性膜及び第２磁性膜が（１,０）状態にあるときのリードバック信号の相違は、前記第１磁性膜及び第２磁性膜が（０,０）状態にあるときと、第１磁性膜、第１スペーサ及び前記基準磁性膜を備える積層構造物の磁気抵抗比と第１磁性膜、第２磁性膜及び第２スペーサを含む積層構造物の磁気抵抗比の和ほど異なることを特徴とする請求項４０に記載の読取方法。
  44. 前記第１磁性膜、第１スペーサ及び前記基準磁性膜を含む前記積層構造物の磁気抵抗比と、前記第１磁性膜及び第２磁性膜と第２スペーサとを含む前記積層構造物の磁気抵抗比との差を増加させて、リードバック信号状態を増加させることを特徴とする請求項４０に記載の読取方法。
JP2005150182A 2004-05-21 2005-05-23 磁気ｒａｍ、磁気ｒａｍの記録方法及び磁気ｒａｍの読取方法 Pending JP2005340824A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020040036380A KR100580650B1 (ko) 2004-05-21 2004-05-21 멀티 비트 자기 램과 그 제조 및 동작방법
US58708404P 2004-07-13 2004-07-13
US11/117,352 US7502248B2 (en) 2004-05-21 2005-04-29 Multi-bit magnetic random access memory device

Publications (1)

Publication Number Publication Date
JP2005340824A true JP2005340824A (ja) 2005-12-08

Family

ID=34941410

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005150182A Pending JP2005340824A (ja) 2004-05-21 2005-05-23 磁気ｒａｍ、磁気ｒａｍの記録方法及び磁気ｒａｍの読取方法

Country Status (4)

Country Link
US (2) US7502248B2 (ja)
EP (1) EP1600977B1 (ja)
JP (1) JP2005340824A (ja)
DE (2) DE602005004831T2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007281334A (ja) * 2006-04-11 2007-10-25 Fuji Electric Holdings Co Ltd スピン注入磁化反転素子、その製造方法、およびそれを用いた磁気記録装置
JP2007305629A (ja) * 2006-05-08 2007-11-22 Fuji Electric Holdings Co Ltd スピン注入型磁化反転素子
JP2008034808A (ja) * 2006-07-25 2008-02-14 Samsung Electronics Co Ltd 磁壁の移動を利用した半導体装置
JP2009152258A (ja) * 2007-12-19 2009-07-09 Hitachi Ltd 単一方向電流磁化反転磁気抵抗効果素子と磁気記録装置

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7187576B2 (en) * 2004-07-19 2007-03-06 Infineon Technologies Ag Read out scheme for several bits in a single MRAM soft layer
KR100590563B1 (ko) 2004-10-27 2006-06-19 삼성전자주식회사 멀티 비트 자기 메모리 소자와 그 동작 및 제조 방법
RU2310928C2 (ru) * 2004-10-27 2007-11-20 Самсунг Электроникс Ко., Лтд. Усовершенствованное многоразрядное магнитное запоминающее устройство с произвольной выборкой и способы его функционирования и производства
JP5076361B2 (ja) * 2006-05-18 2012-11-21 株式会社日立製作所 半導体装置
US8411494B2 (en) 2009-07-21 2013-04-02 Alexander Mikhailovich Shukh Three-dimensional magnetic random access memory with high speed writing
US8331141B2 (en) 2009-08-05 2012-12-11 Alexander Mikhailovich Shukh Multibit cell of magnetic random access memory with perpendicular magnetization
US8558331B2 (en) * 2009-12-08 2013-10-15 Qualcomm Incorporated Magnetic tunnel junction device
US8199553B2 (en) * 2009-12-17 2012-06-12 Hitachi Global Storage Technologies Netherlands B.V. Multilevel frequency addressable field driven MRAM
US8988934B2 (en) 2010-07-27 2015-03-24 Alexander Mikhailovich Shukh Multibit cell of magnetic random access memory with perpendicular magnetization
US8467234B2 (en) * 2011-02-08 2013-06-18 Crocus Technology Inc. Magnetic random access memory devices configured for self-referenced read operation
US8488372B2 (en) 2011-06-10 2013-07-16 Crocus Technology Inc. Magnetic random access memory devices including multi-bit cells
US8576615B2 (en) 2011-06-10 2013-11-05 Crocus Technology Inc. Magnetic random access memory devices including multi-bit cells
US8587079B2 (en) * 2011-08-12 2013-11-19 Crocus Technology Inc. Memory array including magnetic random access memory cells and oblique field lines
JP5475819B2 (ja) * 2012-03-20 2014-04-16 株式会社東芝 不揮発性記憶装置
US9110746B2 (en) 2012-09-04 2015-08-18 Qualcomm Incorporated Magnetic tunnel junction based random number generator
CN104332175B (zh) * 2014-10-10 2017-02-01 北京航空航天大学 一种字块划分的低功耗磁存储器缓存架构设计方法
US9779770B1 (en) 2015-06-04 2017-10-03 Seagate Technology Llc 3DMR media with multiple write field levels
US9431457B1 (en) * 2015-08-25 2016-08-30 HGST Netherlands B.V. Implementing deposition growth method for magnetic memory
EP3549182A4 (en) * 2016-12-05 2020-04-22 INTEL Corporation QUATERNARY SPIN HALL STORAGE
US10665777B2 (en) * 2017-02-28 2020-05-26 Spin Memory, Inc. Precessional spin current structure with non-magnetic insertion layer for MRAM
WO2018204785A1 (en) * 2017-05-04 2018-11-08 Massachusetts Institute Of Technology Multi-bit-per-cell memory device based on the unidirectional spin hall magnetoresistance
US10332576B2 (en) * 2017-06-07 2019-06-25 International Business Machines Corporation Magnetic exchange coupled MTJ free layer with double tunnel barriers having low switching current and high data retention
US10510390B2 (en) * 2017-06-07 2019-12-17 International Business Machines Corporation Magnetic exchange coupled MTJ free layer having low switching current and high data retention
US10693056B2 (en) 2017-12-28 2020-06-23 Spin Memory, Inc. Three-dimensional (3D) magnetic memory device comprising a magnetic tunnel junction (MTJ) having a metallic buffer layer
US10803916B2 (en) * 2017-12-29 2020-10-13 Spin Memory, Inc. Methods and systems for writing to magnetic memory devices utilizing alternating current
US10192789B1 (en) 2018-01-08 2019-01-29 Spin Transfer Technologies Methods of fabricating dual threshold voltage devices
US10686123B2 (en) * 2018-08-16 2020-06-16 International Business Machines Corporation Multilayered magnetic free layer structure for spin-transfer torque (STT) MRAM
US10692556B2 (en) 2018-09-28 2020-06-23 Spin Memory, Inc. Defect injection structure and mechanism for magnetic memory
US10878870B2 (en) 2018-09-28 2020-12-29 Spin Memory, Inc. Defect propagation structure and mechanism for magnetic memory

Family Cites Families (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6741494B2 (en) * 1995-04-21 2004-05-25 Mark B. Johnson Magnetoelectronic memory element with inductively coupled write wires
US5936293A (en) * 1998-01-23 1999-08-10 International Business Machines Corporation Hard/soft magnetic tunnel junction device with stable hard ferromagnetic layer
US5930164A (en) * 1998-02-26 1999-07-27 Motorola, Inc. Magnetic memory unit having four states and operating method thereof
DE19823826A1 (de) * 1998-05-28 1999-12-02 Burkhard Hillebrands MRAM-Speicher sowie Verfahren zum Lesen/Schreiben digitaler Information in einen derartigen Speicher
JP4125465B2 (ja) 1999-03-15 2008-07-30 株式会社東芝 磁気メモリ装置
US6134138A (en) * 1999-07-30 2000-10-17 Honeywell Inc. Method and apparatus for reading a magnetoresistive memory
DE19946490A1 (de) 1999-09-28 2001-04-19 Infineon Technologies Ag Magnetoresistiver Schreib/Lese-Speicher sowie Verfahren zum Beschreiben und Auslesen eines solchen Speichers
US6590806B1 (en) * 2000-03-09 2003-07-08 Hewlett-Packard Development Company, L.P. Multibit magnetic memory element
US6911710B2 (en) 2000-03-09 2005-06-28 Hewlett-Packard Development Company, L.P. Multi-bit magnetic memory cells
JP4020573B2 (ja) * 2000-07-27 2007-12-12 富士通株式会社 磁性メモリデバイス、および磁性メモリデバイスにおけるデータ読み出し方法
WO2002058167A1 (fr) * 2001-01-19 2002-07-25 Matsushita Electric Industrial Co., Ltd. Commutateur rotatif et element de stockage magnetique utilisant celui-ci
KR100403313B1 (ko) 2001-05-22 2003-10-30 주식회사 하이닉스반도체 바이폴라 접합 트랜지스터를 이용한 마그네틱 램 및 그형성방법
US6927995B2 (en) * 2001-08-09 2005-08-09 Hewlett-Packard Development Company, L.P. Multi-bit MRAM device with switching nucleation sites
US6545906B1 (en) * 2001-10-16 2003-04-08 Motorola, Inc. Method of writing to scalable magnetoresistance random access memory element
US6525957B1 (en) * 2001-12-21 2003-02-25 Motorola, Inc. Magnetic memory cell having magnetic flux wrapping around a bit line and method of manufacturing thereof
JP2003257187A (ja) * 2002-02-28 2003-09-12 Hitachi Ltd 不揮発性メモリ、ｉｃカード及びデータ処理装置
US6683806B2 (en) 2002-03-26 2004-01-27 Micron Technology, Inc. Methods of operating MRAM devices
JP3808799B2 (ja) * 2002-05-15 2006-08-16 株式会社東芝 磁気ランダムアクセスメモリ
US6879512B2 (en) * 2002-05-24 2005-04-12 International Business Machines Corporation Nonvolatile memory device utilizing spin-valve-type designs and current pulses
US6507513B1 (en) * 2002-06-20 2003-01-14 Hewlett-Packard Company Using delayed electrical pulses with magneto-resistive devices
US6657889B1 (en) * 2002-06-28 2003-12-02 Motorola, Inc. Memory having write current ramp rate control
US6714440B2 (en) * 2002-06-28 2004-03-30 Motorola, Inc. Memory architecture with write circuitry and method therefor
US6711052B2 (en) * 2002-06-28 2004-03-23 Motorola, Inc. Memory having a precharge circuit and method therefor
US7095646B2 (en) * 2002-07-17 2006-08-22 Freescale Semiconductor, Inc. Multi-state magnetoresistance random access cell with improved memory storage density
US6577529B1 (en) * 2002-09-03 2003-06-10 Hewlett-Packard Development Company, L.P. Multi-bit magnetic memory device
US6775183B2 (en) 2002-10-22 2004-08-10 Btg International Ltd. Magnetic memory device employing giant magnetoresistance effect
US7190611B2 (en) * 2003-01-07 2007-03-13 Grandis, Inc. Spin-transfer multilayer stack containing magnetic layers with resettable magnetization
US6829161B2 (en) * 2003-01-10 2004-12-07 Grandis, Inc. Magnetostatically coupled magnetic elements utilizing spin transfer and an MRAM device using the magnetic element
US6667901B1 (en) * 2003-04-29 2003-12-23 Hewlett-Packard Development Company, L.P. Dual-junction magnetic memory device and read method
US7020009B2 (en) * 2003-05-14 2006-03-28 Macronix International Co., Ltd. Bistable magnetic device using soft magnetic intermediary material
US6865109B2 (en) * 2003-06-06 2005-03-08 Seagate Technology Llc Magnetic random access memory having flux closure for the free layer and spin transfer write mechanism
US6980469B2 (en) * 2003-08-19 2005-12-27 New York University High speed low power magnetic devices based on current induced spin-momentum transfer
US6956764B2 (en) * 2003-08-25 2005-10-18 Freescale Semiconductor, Inc. Method of writing to a multi-state magnetic random access memory cell
US6985385B2 (en) * 2003-08-26 2006-01-10 Grandis, Inc. Magnetic memory element utilizing spin transfer switching and storing multiple bits
US7023724B2 (en) * 2004-01-10 2006-04-04 Honeywell International Inc. Pseudo tunnel junction
US7149105B2 (en) * 2004-02-24 2006-12-12 Infineon Technologies Ag Magnetic tunnel junctions for MRAM devices
US6992359B2 (en) * 2004-02-26 2006-01-31 Grandis, Inc. Spin transfer magnetic element with free layers having high perpendicular anisotropy and in-plane equilibrium magnetization
US7109539B2 (en) * 2004-03-09 2006-09-19 International Business Machines Corporation Multiple-bit magnetic random access memory cell employing adiabatic switching
FR2869445B1 (fr) * 2004-04-26 2006-07-07 St Microelectronics Sa Element de memoire vive magnetique
US7061787B2 (en) * 2004-04-30 2006-06-13 International Business Machines Corporation Field ramp down for pinned synthetic antiferromagnet
US6977181B1 (en) * 2004-06-17 2005-12-20 Infincon Technologies Ag MTJ stack with crystallization inhibiting layer
US7102916B2 (en) * 2004-06-30 2006-09-05 International Business Machines Corporation Method and structure for selecting anisotropy axis angle of MRAM device for reduced power consumption
KR100568542B1 (ko) * 2004-08-19 2006-04-07 삼성전자주식회사 자기 램 소자의 기록방법
US7129098B2 (en) * 2004-11-24 2006-10-31 Freescale Semiconductor, Inc. Reduced power magnetoresistive random access memory elements
US7420837B2 (en) * 2005-08-03 2008-09-02 Industrial Technology Research Institute Method for switching magnetic moment in magnetoresistive random access memory with low current
US7206223B1 (en) * 2005-12-07 2007-04-17 Freescale Semiconductor, Inc. MRAM memory with residual write field reset

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007281334A (ja) * 2006-04-11 2007-10-25 Fuji Electric Holdings Co Ltd スピン注入磁化反転素子、その製造方法、およびそれを用いた磁気記録装置
JP2007305629A (ja) * 2006-05-08 2007-11-22 Fuji Electric Holdings Co Ltd スピン注入型磁化反転素子
JP2008034808A (ja) * 2006-07-25 2008-02-14 Samsung Electronics Co Ltd 磁壁の移動を利用した半導体装置
JP2009152258A (ja) * 2007-12-19 2009-07-09 Hitachi Ltd 単一方向電流磁化反転磁気抵抗効果素子と磁気記録装置

Also Published As

Publication number Publication date
US7502248B2 (en) 2009-03-10
US7881099B2 (en) 2011-02-01
DE602005004831D1 (de) 2008-04-03
DE602005004831T2 (de) 2009-02-19
EP1600977A3 (en) 2006-02-08
US20090201720A1 (en) 2009-08-13
EP1600977A2 (en) 2005-11-30
EP1600977B1 (en) 2008-02-20
US20050259463A1 (en) 2005-11-24
DE602005024872D1 (de) 2010-12-30

Similar Documents

Publication Publication Date Title
JP2005340824A (ja) 磁気ｒａｍ、磁気ｒａｍの記録方法及び磁気ｒａｍの読取方法
US7561385B2 (en) Magneto-resistive element in which a free layer includes ferromagnetic layers and a non-magnetic layer interposed therebetween
US7738287B2 (en) Method and system for providing field biased magnetic memory devices
JP4682998B2 (ja) 記憶素子及びメモリ
US8436438B2 (en) Memory element and memory device
CN103151455B (zh) 存储元件和存储装置
US20080180991A1 (en) Current-Confined Effect of Magnetic Nano-Current-Channel (NCC) for Magnetic Random Access Memory (MRAM)
CN102916126B (zh) 存储元件和存储装置
JP2012064625A (ja) 記憶素子、メモリ装置
JP2012059906A (ja) 記憶素子、メモリ装置
JP2012142578A (ja) スピントランスファトルクメモリ用の挿入層を有する磁性層を提供するための方法及びシステム
KR20100033386A (ko) 기억 소자 및 메모리
CN104241286A (zh) 存储元件、存储装置、制造存储元件的方法及磁头
JP2007305882A (ja) 記憶素子及びメモリ
CN104662686A (zh) 存储元件、存储装置和磁头
JP2012064623A (ja) 記憶素子、メモリ装置
CN105684178A (zh) 基于自旋力矩转移的磁性随机存取储存器（stt-mram）和磁头
JPWO2009110119A1 (ja) 強磁性トンネル接合素子および強磁性トンネル接合素子の駆動方法
CN103946974A (zh) 存储元件、存储装置
JP2006253637A (ja) 非晶質ＣｏＦｅＳｉＢ又は非晶質ＮｉＦｅＳｉＢ自由層を備える磁気トンネル接合
CN104662654A (zh) 存储单元、存储装置和磁头
JP2008153527A (ja) 記憶素子及びメモリ
JP5034317B2 (ja) 記憶素子及びメモリ
JP5742142B2 (ja) 記憶素子、メモリ装置
JP2012064624A (ja) 記憶素子、メモリ装置

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20050906

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20070119

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090414

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20091006