JP2005332960A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2005332960A JP2005332960A JP2004149647A JP2004149647A JP2005332960A JP 2005332960 A JP2005332960 A JP 2005332960A JP 2004149647 A JP2004149647 A JP 2004149647A JP 2004149647 A JP2004149647 A JP 2004149647A JP 2005332960 A JP2005332960 A JP 2005332960A
- Authority
- JP
- Japan
- Prior art keywords
- amorphous silicon
- semiconductor device
- manufacturing
- crystal
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
- H01L21/28525—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System the conductive layers comprising semiconducting material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
- H01L21/76888—By rendering at least a portion of the conductor non conductive, e.g. oxidation
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/48—Data lines or contacts therefor
- H10B12/485—Bit line contacts
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
- Recrystallisation Techniques (AREA)
- Semiconductor Memories (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
【解決手段】 結晶核形成を行い、低濃度不純物アモルファスシリコンと高濃度アモルファスシリコンとの積層構造とすることでアモルファスシリコンの多結晶化のための熱処理において、高濃度アモルファスシリコン単層に比較して、結晶化のグレインサイズを大きくできることで低抵抗化のポリシリコン構造が得られる。
【選択図】 図4
Description
2、33 ゲート絶縁膜
3 多結晶シリコン
4、36 金属シリサイド層
5、23、37 マスク絶縁膜
6、40 サイドウォール絶縁膜
7、41 拡散層
8、24 層間膜
9 コンタクトホール
10、21、34 下層低濃度不純物アモルファスシリコン
11、22、35 上層高濃度不純物アモルファスシリコン
12、25 コンタクトプラグ
32 絶縁分離領域
38 ゲート電極部
39 配線部
Claims (19)
- 基板上に、シリコン結晶核を形成する工程と、第1アモルファスシリコンを堆積させる工程と、第2アモルファスシリコンを堆積させる工程と、前記結晶核を固相成長させて、前記第1アモルファスシリコンと前記第2アモルファスシリコンを結晶化させる工程とを備えたことを特徴とする半導体装置の製造方法。
- 前記第2アモルファスシリコン中での結晶の固相成長速度が、前記第1アモルファスシリコン中での結晶の固相成長速度より速くなるように設定されることを特徴とする請求項1記載の半導体装置の製造方法。
- 前記第2アモルファスシリコンの不純物濃度が、前記第1アモルファスシリコンの不純物濃度より高く設定されることを特徴とする請求項1または2に記載の半導体装置の製造方法。
- 前記第1アモルファスシリコンの不純物濃度が1×1019〜1×1020atoms/cm3、前記第2アモルファスシリコンの不純物濃度が2×1020atms/cm3 〜6×1020atoms/cm3であることを特徴とする請求項1乃至3のいずれか一つに記載の半導体装置の製造方法。
- 前記シリコン結晶核を形成する工程と、前記第1アモルファスシリコンを堆積させる工程と、前記第2アモルファスシリコンを堆積させる工程は、同一反応室内で連続的に減圧化学気相成長法(LP−CVD法)によって行われることを特徴とする請求項1乃至4のいずれか一つに記載の半導体装置の製造方法。
- 前記シリコン結晶核を形成する工程は、温度520℃〜540℃で、圧力25Pa以下でシランガス、またはジシランガスを主成分とするガス系により減圧化学気相成長法により行われることを特徴とする請求項1または5に記載の半導体装置の製造方法。
- 前記第1アモルファスシリコン、および第2アモルファスシリコンを堆積させる工程は、温度520℃〜540℃、圧力90Pa以上でシランガスまたはジシランガスを主成分とするガス系により減圧化学気相成長法を用いて行なわれることを特徴とする請求項1乃至5のいずれか一つに記載の半導体装置の製造方法。
- 前記第1アモルファスシリコンの膜厚が3nm〜30nmであることを特徴とする請求項1乃至請求項5、または請求項7のいずれか1項に記載の半導体装置の製造方法。
- 前記第1のアモルファスシリコンと第2のアモルファスシリコンを結晶化させる工程が、600℃〜850℃の熱処理であることを特徴とする請求項1記載の半導体装置の製造方法。
- 前記熱処理は、窒素雰囲気中で行うことを特徴とする請求項9記載の半導体装置の製造方法。
- 前記シリコン結晶核、前記第1アモルファスシリコン、及び前記第2アモルファスシリコンにより前記基板上のコンタクトホールを埋没させ、コンタクトプラグを形成することを特徴とする請求項1乃至請求項10のいずれか1項に記載の半導体装置の製造方法。
- 前記基板上の所望のコンタクト領域上に、前記シリコン結晶核、前記第1アモルファスシリコン、及び前記第2アモルファスシリコンを積層して、前記コンタクト領域上の第1及び第2アモルファスシリコン層を残してエッチング加工し、前記コンタクト領域以外の領域は絶縁膜で埋設することを特徴とする請求項1乃至請求項10のいずれか1項に記載の半導体装置の製造方法。
- 前記第1及び第2アモルファスシリコン上に、さらに第3アモルファスシリコンを堆積させる工程を有し、前記シリコン結晶核を固相成長させて、前記第1アモルファスシリコンと前記第2アモルファスシリコンと第3アモルファスシリコンとを結晶化させる工程とを備えたことを特徴とすることを請求項11または請求項12に記載の半導体装置の製造方法。
- 前記第3アモルファスシリコン中での結晶の固相成長速度が、前記第2アモルファスシリコン中での結晶の固相成長速度より遅くなるように設定されることを特徴とする請求項13記載の半導体装置の製造方法。
- 前記第3アモルファスシリコンの不純物濃度が、前記第2アモルファスシリコンの不純物濃度より低い濃度なることを特徴とする請求項13または請求項14の半導体装置の製造方法。
- 前記シリコン結晶核を形成する工程と、前記第1アモルファスシリコンを堆積させる工程と、前記第2アモルファスシリコンを堆積させる工程と、前記第3アモルファスシリコンを堆積させる工程とは、同一反応室内で連続的に減圧化学気相成長法(LP−CVD法)によって行われることを特徴とする請求項13乃至請求項15のいずれか1項に記載の半導体装置の製造方法。
- 前記第3アモルファスシリコンを堆積させる工程は、温度520℃〜540℃、圧力90Pa以上でシランガスまたはジシランガスを主成分とするガス系により減圧化学気相成長法を用いて行なわれることを特徴とする請求項16記載の半導体装置の製造方法。
- 前記基板上に積層された前記第1アモルファスシリコン、及び前記第2アモルファスシリコンにより、ゲート電極または配線を形成することを特徴とする請求項1乃至請求項10のいずれか1項に記載の半導体装置の製造方法。
- 請求項1乃至請求項18のいずれか1項に記載の半導体装置の製造方法により製造されたことを特徴とする半導体装置。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004149647A JP3872071B2 (ja) | 2004-05-19 | 2004-05-19 | 半導体装置及びその製造方法 |
KR1020050041649A KR100702882B1 (ko) | 2004-05-19 | 2005-05-18 | 반도체 장치 및 그 제조방법 |
TW094116272A TWI261916B (en) | 2004-05-19 | 2005-05-19 | Semiconductor device and method for producing the same |
CNA2005100739635A CN1700415A (zh) | 2004-05-19 | 2005-05-19 | 半导体器件及其制造方法 |
US11/132,258 US7351654B2 (en) | 2004-05-19 | 2005-05-19 | Semiconductor device and method for producing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004149647A JP3872071B2 (ja) | 2004-05-19 | 2004-05-19 | 半導体装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005332960A true JP2005332960A (ja) | 2005-12-02 |
JP3872071B2 JP3872071B2 (ja) | 2007-01-24 |
Family
ID=35375759
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004149647A Expired - Fee Related JP3872071B2 (ja) | 2004-05-19 | 2004-05-19 | 半導体装置及びその製造方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US7351654B2 (ja) |
JP (1) | JP3872071B2 (ja) |
KR (1) | KR100702882B1 (ja) |
CN (1) | CN1700415A (ja) |
TW (1) | TWI261916B (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100809173B1 (ko) | 2005-12-29 | 2008-02-29 | 키몬다 아게 | 반도체 기판상의 집적 회로 제조 방법 |
JP2008244093A (ja) * | 2007-03-27 | 2008-10-09 | Elpida Memory Inc | 半導体装置の製造方法 |
JP2010010513A (ja) * | 2008-06-30 | 2010-01-14 | Hitachi Kokusai Electric Inc | 基板処理方法及び基板処理装置 |
KR20190128678A (ko) * | 2017-04-07 | 2019-11-18 | 어플라이드 머티어리얼스, 인코포레이티드 | 비정질 실리콘 갭충전을 개선하기 위한 표면 개질 |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5034332B2 (ja) * | 2006-06-14 | 2012-09-26 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
JP4249765B2 (ja) * | 2006-07-05 | 2009-04-08 | エルピーダメモリ株式会社 | 半導体装置及びその製造方法 |
JP5311791B2 (ja) * | 2007-10-12 | 2013-10-09 | 東京エレクトロン株式会社 | ポリシリコン膜の形成方法 |
US20100203243A1 (en) * | 2007-12-27 | 2010-08-12 | Applied Materials, Inc. | Method for forming a polysilicon film |
US9583187B2 (en) * | 2015-03-28 | 2017-02-28 | Intel Corporation | Multistage set procedure for phase change memory |
KR102525163B1 (ko) | 2018-05-15 | 2023-04-24 | 삼성전자주식회사 | 집적회로 소자 |
KR102179167B1 (ko) * | 2018-11-13 | 2020-11-16 | 삼성전자주식회사 | 반도체 패키지 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US2891A (en) * | 1842-12-21 | Mode of fastening door lock and latch knobs to their spindles | ||
JPS63292617A (ja) | 1987-05-26 | 1988-11-29 | Nec Corp | Soi基板の製造方法 |
JP2708559B2 (ja) | 1989-08-10 | 1998-02-04 | キヤノン株式会社 | 結晶性半導体膜の形成方法 |
JPH0680638B2 (ja) | 1990-07-05 | 1994-10-12 | 株式会社東芝 | 半導体装置の製造方法 |
JPH05109617A (ja) | 1991-10-17 | 1993-04-30 | Nec Corp | 多結晶シリコン膜の形成方法 |
JP3187364B2 (ja) * | 1998-02-19 | 2001-07-11 | 日本電気株式会社 | 半導体装置の製造方法 |
JPH11297852A (ja) | 1998-04-14 | 1999-10-29 | Sony Corp | 半導体装置およびその製造方法 |
US6046083A (en) * | 1998-06-26 | 2000-04-04 | Vanguard International Semiconductor Corporation | Growth enhancement of hemispherical grain silicon on a doped polysilicon storage node capacitor structure, for dynamic random access memory applications |
JP3362839B2 (ja) * | 1998-12-24 | 2003-01-07 | 日本電気株式会社 | 半導体装置の製造方法 |
US6566181B2 (en) * | 1999-02-26 | 2003-05-20 | Agere Systems Inc. | Process for the fabrication of dual gate structures for CMOS devices |
-
2004
- 2004-05-19 JP JP2004149647A patent/JP3872071B2/ja not_active Expired - Fee Related
-
2005
- 2005-05-18 KR KR1020050041649A patent/KR100702882B1/ko not_active IP Right Cessation
- 2005-05-19 CN CNA2005100739635A patent/CN1700415A/zh active Pending
- 2005-05-19 US US11/132,258 patent/US7351654B2/en not_active Expired - Fee Related
- 2005-05-19 TW TW094116272A patent/TWI261916B/zh not_active IP Right Cessation
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100809173B1 (ko) | 2005-12-29 | 2008-02-29 | 키몬다 아게 | 반도체 기판상의 집적 회로 제조 방법 |
JP2008244093A (ja) * | 2007-03-27 | 2008-10-09 | Elpida Memory Inc | 半導体装置の製造方法 |
JP2010010513A (ja) * | 2008-06-30 | 2010-01-14 | Hitachi Kokusai Electric Inc | 基板処理方法及び基板処理装置 |
KR20190128678A (ko) * | 2017-04-07 | 2019-11-18 | 어플라이드 머티어리얼스, 인코포레이티드 | 비정질 실리콘 갭충전을 개선하기 위한 표면 개질 |
KR102579245B1 (ko) | 2017-04-07 | 2023-09-14 | 어플라이드 머티어리얼스, 인코포레이티드 | 비정질 실리콘 갭충전을 개선하기 위한 표면 개질 |
KR20230132639A (ko) * | 2017-04-07 | 2023-09-15 | 어플라이드 머티어리얼스, 인코포레이티드 | 비정질 실리콘 갭충전을 개선하기 위한 표면 개질 |
KR102616070B1 (ko) | 2017-04-07 | 2023-12-19 | 어플라이드 머티어리얼스, 인코포레이티드 | 비정질 실리콘 갭충전을 개선하기 위한 표면 개질 |
Also Published As
Publication number | Publication date |
---|---|
US7351654B2 (en) | 2008-04-01 |
KR100702882B1 (ko) | 2007-04-04 |
CN1700415A (zh) | 2005-11-23 |
TWI261916B (en) | 2006-09-11 |
TW200603388A (en) | 2006-01-16 |
KR20060048000A (ko) | 2006-05-18 |
US20050260862A1 (en) | 2005-11-24 |
JP3872071B2 (ja) | 2007-01-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100702882B1 (ko) | 반도체 장치 및 그 제조방법 | |
US7294562B2 (en) | Semiconductor substrate, method of manufacturing the same, semiconductor device, and method of manufacturing the same | |
CN1220257C (zh) | 半导体器件及其制造方法 | |
US10002756B2 (en) | Fin-FET device and fabrication method thereof | |
JP2009016692A (ja) | 半導体記憶装置の製造方法と半導体記憶装置 | |
JP2006324363A (ja) | キャパシタおよびその製造方法 | |
JPH11145389A (ja) | キャパシタの製造方法 | |
US7193270B2 (en) | Semiconductor device with a vertical transistor | |
US6979611B2 (en) | Method for fabricating semiconductor device | |
US10192887B2 (en) | Method to improve crystalline regrowth | |
JP2015084400A (ja) | 半導体装置及びその製造方法 | |
JP2002343743A (ja) | 半導体素子のコンタクトプラグ形成方法 | |
US7049230B2 (en) | Method of forming a contact plug in a semiconductor device | |
TW202145321A (zh) | 半導體結構的形成方法 | |
KR100262927B1 (ko) | 반도체 장치 제조 방법 | |
JP2006190896A (ja) | エピタキシャルシリコンウエハとその製造方法および半導体装置とその製造方法 | |
US6146966A (en) | Process for forming a capacitor incorporated in a semiconductor device | |
JP4510707B2 (ja) | エピタキシャル膜の形成方法と、これを用いた薄膜形成方法、及び半導体装置の製造方法 | |
TWI296848B (en) | Semiconductor device and method for manufacturing the same | |
JPH11145392A (ja) | 半導体容量素子及びその製造方法 | |
JP3439381B2 (ja) | 半導体装置の製造方法 | |
JP3795347B2 (ja) | 埋め込み接触帯形成方法 | |
JPH06326304A (ja) | 半導体装置の製造方法 | |
KR20060011425A (ko) | 반도체소자의 캐패시터 제조 방법 | |
JP2001358317A (ja) | 半導体製造方法及び装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060616 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060719 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060911 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061004 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061018 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091027 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101027 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111027 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121027 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131027 Year of fee payment: 7 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |