TWI261916B - Semiconductor device and method for producing the same - Google Patents

Description

1261916 九、發明說明： 本申請案主張曰本專利申請案JP2004-149647的優先權，該參 考文獻所揭示内容皆引用至本說明書中。 " 【發明所屬之技術領域】 八，，明案是關於半導體裝置及其製造方法，特別是關於具有 包含多晶矽之接觸插塞（contactplug)的半導體裝置，以及_ ^ 該裝置的方法。 ^ φ 【先前技術】 在表近幾年，具較咼封裝密度（packing density)之較微細 半導體裝置已逐漸地開發出來。例如，具有高容量的動 恶取記憶體（DRAM)，即1Gbit ’已經使用於實務上。 動態隨機存取記憶射的每個記料元（memGfyeell) 極電晶體及電容器所構成。且閘極電晶體所包含之j散 二電ί亟中之一連接到一條位元線；而另一擴散層則連接到電容器 夷，=1知的方法，半導體裝㈣料構件係連接於接觸插 於抑制雜夕層之多晶雜塞結構，此結構目的在 區域，_擴散層 (=:二級細之半導體積體電路的需求增加，降低線路 (DRAM) f 極電晶體的—擴‘：；制，：曰:曰矽接觸插塞尤其係用於將閘 到電容器。如1 ’以及將另—擴散區域連接 在此明書之重要主題即是降低接觸插塞的接觸電阻。 1261916 利用多晶矽接觸插塞，並經由一 ，先獲得足夠低的接觸電阻。細；t二，就 進行-段長時間的退火(删ealmg)，這是 ^在两溫下 與射i，以達到週邊電路的電晶體性ΐ。而要淺接面 。牛例來說，设計標準為011 的裝置 或施行約數分鐘，快速 》之^^於 ίτ(即大於或等於―，一但是僅二== 上述線路電阻係為接觸界面（界 溫下’利用高熱負載的習知熱處i持ί觸聯 阻;另一效庫心 進行非晶3積S低ΪΪΪ，且的起始可行方法為:利用 穩定的固:，因為在非晶侧前， 高溫下進行、於崎或更高的 辰沒d且曰減乂相反地’超過該預定的濃度時， 1261916 質，隔離在晶粒邊界’電阻就會增加。因此，在插塞電阻 處的濃度，使其難以僅藉由增加濃度而更降低電阻。 内的:二4二專利公報第9·74188號所示，由於接賴§塞 電流。，故過高的雜質濃度會不利地增加接面漏 邱文獻，為了避免這個問題，須降低接觸插塞底 Μ份的雜質濃度，以抑制雜質擴散進入基板。 土底 身電ΐ:合ΪΓ員較微細的接觸插塞上時，此插塞本 ^电ί且就^增加。因此，律營p ^生 以提供低接觸電阻。 5已抑制接面漏電流’此項技術仍難 【發明内容】 於.ίί nr者為解決上述_的發現，本發明之目的在 基的ϋ，?提供一種由該方法所製造的半- 驟:在基板上形成矽晶核；沈積第'一 =:包括下述步 以及藉由使晶核在固相中生長 Βθ ’>u積第二非晶石夕； 晶化。 長而將弟—非晶石夕與第二非晶石夕結 本發明更提供一種利用上述方 根據上述半導體裝置的製造方半導體裝置。 積低摻雜下非砂層與高摻雜 ^日日核，成之後，可以沈 成大型矽晶粒。 增亚加以熱處理，以形 =之多晶雜觸插塞線路包括 積會包含較少的晶粒邊界以減少電阻。松，且因而每單位體 現-種具有較高封裝密度與性能的微低電阻線路能夠實 該裝置的方法。 半$體裴置以及一種製造 【實施方式】 今將參考圖式來說明半導體裝置及其製造方法。 1261916 第一實施例 本發明第一實施例描述如下。圖 ^例;體裝置之製造方法的主要處理流程本發霄 多閱圖1，將閘極絕緣膜2，多晶 i圖。 與遮罩絕緣膜5沈積於半導體美二卜地、^金_化物膜4， 來形成閘極電極；接著，沈積側6 影和餘刻技術 並用層間膜8來覆蓋這些構件。、、'’彖、且形成擴散層區域7, 形成觸抵擴散層區域7的接觸孔9 (旨同 lxl〇2〇atoms/cm3iS^A3 δ ^ /見圖 2) ’ 並以磷濃度為 mm±leW fl ( 1 H t ^ 100 - π曰曰吵層11 (見圖3)來覆蓋接觸孔9。 利用㈣化學氣相沈積（LP—CVD) 器，晶圓ί生長。籍著於丨，麵i f,5 52〇〇C ^ 540〇C( ^30 C) 及：> 主40 Pa (取好為25 Pa)下持續30 5 ion立丨/ Γ7 :ίί=ί 一特定密度下之生長中的矽晶核隔離起來相i 極為重要。職㈣氣體不限定 ^ 用乙矽烷氣體。 干7几孔版也可以使 f使晶圓仍置於反應器内，，將沈積壓 械 ==重她在此沈積中，為沈積非晶石夕 _ίϊ晶石ϋΐ積中，藉由供應氫化磷（ph3)氣體，同時進行 。百先將ph3氣體的流量調整至47至48 cc/mm，以 =低破濃度（lxlG2Q at_W)的所需的非晶補。然後將^ 整至18%至】90 cc/min以形成具有高鱗濃度（2χΐ〇2〇至 6x10 atoms/cm )的所需的非晶矽層。 =此實施例中，在形成晶核時不供應现氣體，但 核時也可以供應m3氣體。此外，此實施例所·氣體是單石夕 =， 1261916 但並=限定於單矽烷，也可以是乙矽烷。 藉由回蝕(etch back)或是化學機械研磨法（CMP)，可使非晶 夕層10气11平坦化，而僅留下插塞部份（見圖4)。於溫度7⑻〇 C至850 C下，可在氮氣環境氣體中利用熱處理以將非晶 曰 化’使得非晶石夕被電力活化（beelectricallyactivated)㈣成口曰曰曰 5) °因此’所製造出的接觸插塞會具有令人滿ΐ 成ί核的目的在於提供晶粒_相成長的場所。晶核传作 Si:由之後的熱處理而將娜谢^^ 此外，本案發明者已發現：在非晶曰 =生質長農度的差異而有所不同，且較高 雜下ί二I;隹已It 咖 假使不形成晶核而進行熱處理來使 紝Β 預定溫度下，晶體會—致地林同的;二日化’在超過-序就會難以㈣晶粒的密度並料大 ^長。因此，此程 晶核下沈積低摻雜非晶矽與高摻雜非矽^匕使在沒有形成 題。因此晶核不僅提供固相2發生相同的問 置。應該注意的是，僅有在晶核、低‘ 所的位 矽層係依上述順序來形成；並對該箄 :夕層舁咼摻雜非晶 才能達成本發明的效果。 ^ I處理以生長晶體時， 為了確認以上的研究發現，將包 一 非晶矽層的接觸插塞，形成於其中形不同厚度之低摻雜下 成晶核的接觸孔内。接觸孔的直徑^曰曰核的接觸孔以及未形 線部份）以及未形成晶核（雙點^緩^^圖6顯示形成晶核（實 I 知（tw〇d〇tchainline乃的 1261916 結果。 接觸孔係填滿雜質濃度為〗χ1ω2〇μ . 3 層與雜質濃度為2xlG2。at_W 雜下非晶矽 度水平之範购U至F。非層的厚 形成多晶賴塞；接著測量料插朗 ’以 電阻間的關係。 以預估下層厚度與 低摻m⑽層的厚度在水平A為G _;在 為3 nm，在水平C，厚度為5 nm ; Η厗度 水平E，厚度為2〇職；在水平F，厚度為3〇上度為醜；在 在圖6中，實線部份表示形成著 、 J示未_晶核的電阻。形成著晶核的接觸ς塞:：③鏈、, 穴平職摻雜下非轉層厚夂m二=jβ ’ ί水平C(低摻雜下非晶石夕層厚度：5麵）之ί = ·; 在水平D (低摻雜下非晶石夕声厚产 J 、、、、為570Ω， Ω ;在水平Ε (低犄雜nm)之接觸電阻約為600 7〇〇 t 20 nm) t 約為2 —下非晶石夕層厚度：30職）之接觸電阻 j觸i本發明中具有晶核的接觸插塞比起無晶核二:ί此ϊ 在該等具有晶_植當巾，整健高摻^ ^的此/施例中’ 所佔據的插塞顯示出最高電阻，儘管吾人:θ (1水平Α} 拖塞内的高雜質濃度而呈現最低電阻。。’、、，、f塞會因整個 加，5 的電阻隨著低摻雜下層的厚度逐_加而货 曰‘，度。雖然具有最鎌f濃度的插二t F且’但是接觸插塞的雜質濃度會從水平A降^^具有敢尚電 10 1261916 么么將运些結果討論如下。曰/ 知描式電子顯微鏡（SEM)日s片n之多晶妙插塞的 任何水平下的下非晶石夕扞、圖。廷些圖顯示了包含在 雜非晶石夕層的插塞（見圖 交於僅包含高換 於單獨的高摻雜上非晶夂晶化過程中，相較 能使J，流Ϊ ίΪ;:°結果’晶粒邊界密度會減少，而 养雜Ϊ8Α與8B以將此機制說明如下。圖8Α是單猶ήγ 二非日曰Si層示；而圖8Β是結合低接雜下非晶石夕層與高: 計分佈（變異，variations)、。平‘1 晶粒大小呈—統 速，故接觸孔立即地被填滿—。二问摻濰非晶矽生長晶體快 小的晶粒即佔據了接觸孔;;部份晶粒大小不同’但相當 石夕層内了晶粒^用下熱、^^日纟ff的結，^言，在低摻雜下非晶 於晶體生長速率具有^計、日始時自晶核開始生長。由 些晶粒首先到達與高摻雜^石2低摻雜非晶妙内結晶化的某 晶體邊界抵達高摻雜層為止。 才义"直到在固相中生長的 晶。已經抵達高摻雜日，且相繼地使低摻雜非晶石夕結 生長，因此㈣落後於其後之晶粒的 因此，因生長έ士曰而^ 1 + 結晶並生長成大ΐ抵達之部分高摻雜非晶石夕’會持續 成的一。讀的結果，少數大晶粒_形成= !261916 ^^=大部份的空間。這些大的晶體會促進導電而減少接觸 是抑=質ί=ί觸孔Γ小严 摻雜，蝴嶋㈣_高 假如以減少電阻為優先，則此低摻雜低層 板為優先，掛於η ®假使以抑制雜質擴散進入基 ^；3〇1 造出iii理=供具有低接觸電阻咐能师 觸插理纽可重覆兩次或以上，以產生具有多層結構的接 退火2非;，如本發明般，則即使在 假如具有晶體與非晶體部份非中的熱歷程而部份結晶。 理程序，晶體部份可在显常!歷經例如龍與CMP的處 異常形成，例如異常的插塞加以飿刻’這樣的餘刻會導致 為了減輕上述問題，可以葬 低摻雜下非晶销（第—n迷步驟而設置三層結構··將 將高摻雜上非晶々層（第二Hf在具有賴厚度的接觸孔内； 將第三低摻雜非晶矽層形^在具有縮減厚度的接觸孔内； -層與第二層厚度的縮減量 ’ m三層的厚度等於第 lxlO20 at〇ms/cm3的雜曾、、詹疮 —~日日石夕層隶好具有1χ〗〇19至 二非晶石夕層-同沈貝/辰度，以及最好利用LP-CVD與第-與第 1261916 ☆即使晶體在退火前生長，其生長可在第三 =’以使生長中的晶體保持在第二高摻雜層的‘近， 層能夠抑制處理程料的異常職。但是 卩 ，二 如回_復？處理程序前退火與結晶，就残別 第二實施例 ” ίί=ίί!Γ的第二實施例。用以根據本實施例之半導 如同之相同構件係以相同的； 罩絕板多fr二金屬卿膜4與遮 列枯秘射=基板 且祕電極是由微影和餘 ί t〇H 4濃度為lxlQ2G at_/em3且厚度為3 雜下非晶々層21以及韻^ 2χΐ〇2°至6x;〇2。 上的編上非晶伽二 在520 ΐ至540 t及5至4〇2p^C=7供應早石夕燒氣體，並 120秒鐘（最好是6〇秒鐘）二^在25 Pa)下持續3〇至 m 」财尺寸約為2 nm的石夕晶核形成名曰 固上。在此沈射，為將基板丨± s 曰曰 密度下，相當低的壓力極為重要。長㈣、核_在某- 接著將沈積壓力增加至如至12〇 p卩异# a 仍舊置於反應||巾財長—雜0；a 9=)，而晶圓 積麼力相當重要。 膜對於沈知非晶石夕而έ，增加沈 f非晶石夕的沈積中’利用供應 «ί； ；；：ί ^：：Γ^Γ：；ί ；Tf ： ί atoms/cm3)的所需非晶石夕層。^门〜辰又xi0至6x10 1261916 晶核體=核；1 不供應嗎氣體，但亦可在形成 但並不P於單魏，制體是單雜， 12)。然德伽在接觸插基卩份留下遮罩絕緣膜23 (圖 上面的非日邪21 |遮罩絕緣膜23作為遮罩，侧閘極絕緣膜2 積與22的部份，以留下插塞部份（圖⑴，並沈 雜非2將層間絕緣膜24平坦化，以暴露高摻 ^ 700 C^S50 插塞25 (异I?nq 口1曰使侍非曰曰矽得以電力活化而形成多晶矽 接觸電阻。 ）。此產生之此接觸插塞即具有令人滿意的低 於絕緣膜，亦3光=^的2係為遮罩絕緣膜23 ’但並不限 層22 3二層二晶判21 u 一層〕，形成高摻雜非晶石夕 晶矽層。θ 在弟一層上形成比第二層更低掺雜的第三非 高摻’在晶核形成後，沈積低摻雜下非晶石夕層21與 日f層2，並利用熱處理使其生長晶體。這個方法能 勺錢大晶粒，以提供具低接觸電阻的接觸插塞。 月匕 第三實施例 施例t將|6/Λ8來說明本發明之第三實施例。在第三實 造。、χ豕‘補的方法係應祕閘極電極與線路的製 非晶2匕，極絕緣膜33 ’低摻雜非晶石夕層34，高摻雜 1261916 低摻雜非晶矽層34具有lxl〇2〇 at〇ms/cm3的磷濃度及5至ι〇 ’以及尚摻雜非晶销3 5具有2X1Q2G至6x 1Q2。atoms/cm3 的辦/辰度及60至100 nm或以上的厚度。 麻哭t 3CVD:-可時_非日日日⑪層34 * 35生長在置於反 a ^800 ^25000 cc/min - 及Pa下形成石夕晶核。然後，將沈積壓力增加至 、隹⑷夕的沈積中，利用供應氫化麟㈤3)氣體，同時 雜、1百先將ΡΗθ氣體的流率調整至47至48cc/min，以 ( 1x1020 atoms/cm3) ； mm 190 CC/mm 5 (2xl〇20 ^ 6x10 atoms/cm3)的所需非晶矽層。 也=用频，將WN膜與w .膜沈積在非晶石夕層％上 文匕鎢，物層可以形成於金屬膜與非晶卿 功儿从g文Q八間的附者性。將遮罩絕緣膜37與光阻沈積於金屬 路，分3^Γ見ΐ ^來形成電極部份38與線 ? 成側壁絕緣膜4°與擴散層41 (見圖18)。 為输，但並不限於單:外亦ΐί乙tr，所使用的氣體 柜圹極與線路具有令人滿意的低接觸電阻。 Ϊίίΐ 熱處理來沈積並使低摻雜下非晶辦34盥古 摻雜上非晶矽層35結晶，相較於 日4 ”同 合能=^大的純，哺供财此種組 上述貫施例將總結如下。在开3成曰 土 多層結構在經由熱處理的非晶石夕 石夕層者，此 1261916 ，雜上非砂層之間，最好具有lxlQ2〇atoms/em%tj^ ，差，且下非晶砍層最好具有較低雜質濃度。 = 的雜質濃度為2XKP至6xl〇2%t⑽sW 雜質濃度最好是為lxf至lxlQ2。 ㈣熱處理的晶體生長中，能夠因下非㈣層的:曰曰ί 長L率與上非晶矽層的較高晶體生長速率間之里，〕:曰二

；!；! ^〇〇 C ^ 850'C 進=假使熱處理係於超過85() t且高 熱處理最好能在短時間内完成 ^: 好生氣體環魏計贿，在減環境㈣^ '。减理取 料ΪΪΪ中請案，在日日日核形成後，沈積低摻轉日日日#盘古於 柄:有间払鍊非晶矽層相較，能夠產生更大的晶粒，以摇供 半導體積妹低神_及較高賴作的較高效能 種不同的修改例。貝&田…、'在本發明的範圍内可容許各 【圖式簡單說明】 之方=iiS:，麻製造依本發明第—實施例半導體裝置 :7A及7B是晶粒間界的概略圖。”爾 及曰犯是顯示晶體成長的圖。 之方法的處5理7圖’顯讀造依本發明第二實施例半導體裝置 圖16〜18是剖面圖’顯示製造依本翻第-實施例半導體裝 1261916 置之方法的處理流程。 元件符號說明： I :基板 10 :低摻雜下非晶矽層 II ·南推雜上非晶秒層 12 :多晶矽插塞 2:閘極絕緣膜

低摻雜下非晶矽層 高摻雜上非晶矽層 遮罩絕緣膜 層間絕緣膜 多晶矽插塞 3:多晶矽膜 31 :半導體基板 32 :絕緣隔離區域 33 :閘極絕緣膜 34 :低摻雜非晶矽層 35 :高摻雜非晶矽層 _ϊ 36 ··金屬石夕化物層 37 :遮罩絕緣膜 38 :閘極電極部份 39 :線路部份 4 :金屬石夕化物膜 40 :側壁絕緣膜 41 I擴散層 5:遮罩絕緣膜 6:侧壁絕緣膜 7:擴散層區域 1261916 8 :層間膜 9 :接觸孔

Claims (1)

1261916 十、申請專利範圍： 包含下述步驟： 1· 一種半導體裝置的製造方法 在基板上形成石夕晶核， 沈積第一非晶矽； 沈積第二非晶石夕； 藉由使晶核在固相中生長， 碎結晶化。 而將該第-非晶矽與該第二非晶 2·如申請專利範圍第丨項之半 在該第二非晶石夕中之晶體的固相生長方法，其中， 一非晶矽中之晶體的固相生長速率。〃、糸！凋正成尚於在該第 鄉第1項之料體裝㈣製造方法…， ^-非4的㈣濃度係經調整成高於該第—非晶㈣雜^濃 兮第m專利範㈣3項之半導體妓的製造方法’苴中， δ亥弟一非晶矽具有】19 ' 瓦〆、τ

該第一非曰功目+至2QXl0 at〇mS/Cm的雜質濃度；以及 弟一非日日矽具有2χ1〇2〇至6χ1〇2〇 at〇ms/cm3的雜質濃度。 該形，項t半導體裝置的製造方法，其中， 二非曰欲Μ丰时、该沈積第一非晶矽的步驟、以及該沈積第 彻低壓化學氣相沈積（lp_cvd)而在相同 哼形專利範圍第5項之半導體裝置的製造方法’其中， 氣體i d步骤係利用lp-cvd而在一主要包含魏(也祖) 好丄a ^dlSllane)氣體之氣體系統中且在520 C至540°C 及25匕或以下來進行。 ， 19 1261916 ，二5項之半導體裝置的製造方法，其中， 邊沈私弟一非曰曰矽的步骤和該沈積第二 LP-CVD而在主要包含矽焓Γ Ί F日日矽的步I白係利用 糸姑Φ η卢5 C 。 S1 ane)或乙石夕烧（disilane)的氣體 糸統中且在520 C至54〇 c及9〇 pa或以上來進^。 娜 第1項之半導體裳置的製造方法，其中， 该弟一非晶矽的厚度為3至3〇nm。 ，二_ 1項之半導财置的製造方法，其中， ===；：^結晶化的步驟，係獅崎至 該熱半導财韻料方法，其中， 对專利範圍第1項之半導體裝置的製造方法，其中， 该基板上的接觸孔係填滿著㈣核、第: 以形成接觸插塞。 7 5 12. 如中請專利範圍第丨項之半導體裝置的製造方法， 料Ϊί核、第—非晶雜第二非砂係沈積在該基板上之所着 望的接觸區域上； 土双丄<所希 蝕刻该第一非晶矽及該第二非晶矽，以在該接 該第—非晶雜該第二非晶歡-部分；^接㈣域上留下 用絕緣膜填滿除了該接觸區域以外的區域。 13. 如申請專利範圍第丨項之半導體裝置的製造方法，人 下述步驟：在藉由使晶核能夠在固相中生長而將該第一非晶 20 1261916 將該第三非晶矽 $亥弟一非晶梦與第三非晶石夕結晶化的步驟之前， 沈積在該第一非晶石夕及該第二非晶石夕上。 14·如申請專利範圍第13項之半導體裝置 在，第三非晶梦中之晶體的_生長速率係經調整 二非晶矽中之晶體的的固相生長速率。 氐方、在δ亥弟 抑申請專利第1項之半導體裝置賴造方法，直中， |弟二非晶㈣雜質濃度係經調整成低於該第二非晶㈣雜^濃 中二===== 卿專利細第5項之轉體裝置的製造方法，其中， =成弟:非㈣的步骤係利用lp_cvd而在主要包含石夕炫 520 c ^ 540 C 閘極1專利範圍第1項之半導體裝置的製造方法，其中， 成的電才或、、泉路是用沈積在該基板上的該第一及第二非晶石夕來形 形成。 19·種半導體裝置，其係藉由申請專利範圍第i項的方法來 20·種半導體裝置，其係藉由申請專利範圍第u項的方法 21 1261916 來形成。 十一、圖式：