JP2001358317A - 半導体製造方法及び装置 - Google Patents
半導体製造方法及び装置Info
- Publication number
- JP2001358317A JP2001358317A JP2000178758A JP2000178758A JP2001358317A JP 2001358317 A JP2001358317 A JP 2001358317A JP 2000178758 A JP2000178758 A JP 2000178758A JP 2000178758 A JP2000178758 A JP 2000178758A JP 2001358317 A JP2001358317 A JP 2001358317A
- Authority
- JP
- Japan
- Prior art keywords
- hsg
- film
- gas
- temperature
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Memories (AREA)
- Chemical Vapour Deposition (AREA)
Abstract
(57)【要約】
【課題】 成膜時点で前洗浄後の清浄なアモルファスシ
リコン表面を確保することによって、ウェハ面内で均一
な安定したＨＳＧ膜を形成する。 【解決手段】 シリコンウェハ上に容量電極となる清浄
なアモルファスシリコン膜を形成する。その上で、ま
ず、所定の目標温度へ向けてのウェハ昇温時の段階か
ら、ＨＳＧ結晶核の原料であるＳｉＨ4系ガスを反応室
内に供給して、層間絶縁膜より放出された水分に起因す
るアモルファスシリコン膜表面の酸化を防止する。その
ままシーディングに移行することで、ガスを切り換える
ことなく簡便に酸化防止効果を狙いながらＨＳＧの成膜
を行うことができる。
リコン表面を確保することによって、ウェハ面内で均一
な安定したＨＳＧ膜を形成する。 【解決手段】 シリコンウェハ上に容量電極となる清浄
なアモルファスシリコン膜を形成する。その上で、ま
ず、所定の目標温度へ向けてのウェハ昇温時の段階か
ら、ＨＳＧ結晶核の原料であるＳｉＨ4系ガスを反応室
内に供給して、層間絶縁膜より放出された水分に起因す
るアモルファスシリコン膜表面の酸化を防止する。その
ままシーディングに移行することで、ガスを切り換える
ことなく簡便に酸化防止効果を狙いながらＨＳＧの成膜
を行うことができる。
Description
【０００１】
【発明の属する技術分野】本発明は半導体製造方法及び
装置に係り、特にアモルファスシリコン膜表面に形成さ
れる起伏の激しい半球状結晶粒（ＨＳＧ(Hemi-spherica
l Grained Silicon)）を形成するための半導体製造方法
及び装置に関する。
装置に係り、特にアモルファスシリコン膜表面に形成さ
れる起伏の激しい半球状結晶粒（ＨＳＧ(Hemi-spherica
l Grained Silicon)）を形成するための半導体製造方法
及び装置に関する。
【０００２】
【従来の技術】図６を用いて従来のＤＲＡＭのキャパシ
タセルを説明する。１はシリコン基板であり、その上に
フィールド酸化膜２、ソース３、ドレイン４がそれぞれ
形成される。５はソース３−ドレイン４間のシリコン基
板１上に形成されたゲート酸化膜、６はゲート酸化膜５
上に形成されるゲート電極、７は層間絶縁膜、８はソー
ス３上の層間絶縁膜７に形成されたコンタクト孔であ
る。
タセルを説明する。１はシリコン基板であり、その上に
フィールド酸化膜２、ソース３、ドレイン４がそれぞれ
形成される。５はソース３−ドレイン４間のシリコン基
板１上に形成されたゲート酸化膜、６はゲート酸化膜５
上に形成されるゲート電極、７は層間絶縁膜、８はソー
ス３上の層間絶縁膜７に形成されたコンタクト孔であ
る。
【０００３】ソース−ドレイン間にまたがって層間絶縁
膜７上にアモルファスシリコン膜を堆積し、パターニン
グを行ない、洗浄したのちアモルファスシリコン膜の自
然酸化膜を除去し、多結晶化を行ない下部電極９を形成
する。次いでＳｉ3Ｎ4の容量絶縁膜１３を形成し、その
上に多結晶シリコン膜などにより上部電極１１を形成す
る。こうしてＭＯＳトランジスタのソース３にキャパシ
タセルを有するＤＲＡＭを実現することができる。
膜７上にアモルファスシリコン膜を堆積し、パターニン
グを行ない、洗浄したのちアモルファスシリコン膜の自
然酸化膜を除去し、多結晶化を行ない下部電極９を形成
する。次いでＳｉ3Ｎ4の容量絶縁膜１３を形成し、その
上に多結晶シリコン膜などにより上部電極１１を形成す
る。こうしてＭＯＳトランジスタのソース３にキャパシ
タセルを有するＤＲＡＭを実現することができる。
【０００４】ところで、ＤＲＡＭキャパシタにはほぼ一
定の容量値が要求されるが、ＤＲＡＭの高集積化でキャ
パシタセルの占有面積が減少していくため、キャパシタ
容量値が小さくなっていくのが避けられない。キャパシ
タ容量値を一定に確保する方法としては容量絶縁膜の薄
膜化、高誘電率絶縁膜の採用、電極表面の拡大化が挙げ
られるが、容量絶縁膜として使われているＳｉ3Ｎ4膜の
薄膜化はほぼ限界に来ている。このためＳｉ3Ｎ4などの
低誘電率絶縁膜ではなく、Ｔａ2Ｏ5膜などの高誘電率絶
縁膜を採用することが検討されている。しかし、高誘電
率絶縁膜は成膜条件が難しいという難点があり、特に有
力候補とされているＴａ2Ｏ5膜でも、成膜後の処理が不
確定で未だ研究段階であり、量産に採用されるまでに至
っていない。したがって高誘電率絶縁膜が採用されるま
での当分の間は、キャパシタ容量値の確保は、電極表面
積の拡大化で対応せざるを得ないのが現状である。
定の容量値が要求されるが、ＤＲＡＭの高集積化でキャ
パシタセルの占有面積が減少していくため、キャパシタ
容量値が小さくなっていくのが避けられない。キャパシ
タ容量値を一定に確保する方法としては容量絶縁膜の薄
膜化、高誘電率絶縁膜の採用、電極表面の拡大化が挙げ
られるが、容量絶縁膜として使われているＳｉ3Ｎ4膜の
薄膜化はほぼ限界に来ている。このためＳｉ3Ｎ4などの
低誘電率絶縁膜ではなく、Ｔａ2Ｏ5膜などの高誘電率絶
縁膜を採用することが検討されている。しかし、高誘電
率絶縁膜は成膜条件が難しいという難点があり、特に有
力候補とされているＴａ2Ｏ5膜でも、成膜後の処理が不
確定で未だ研究段階であり、量産に採用されるまでに至
っていない。したがって高誘電率絶縁膜が採用されるま
での当分の間は、キャパシタ容量値の確保は、電極表面
積の拡大化で対応せざるを得ないのが現状である。
【０００５】電極表面の拡大化には幾つかの方法があ
る。一つは立体化である。立体化によりキャパシタ容量
は大幅に増加するが、露光焦点深度やドライエッチング
などの微細加工技術が問題となるため、他の方法が求め
られている。その中で、図７に示すように、下部電極９
となる結晶化前のアモルファスシリコン膜１９の形成温
度を制御することにより、シリコン表面に半球状結晶粒
（ＨＳＧ）１２の凹凸を形成させ、そのＨＳＧ１２を形
成させた表面積を、例えば６００℃で形成した多結晶シ
リコン膜の表面積の２倍以上とする容量電極部の形成技
術が提案されている（特許第２５０８９４８号公報）。
る。一つは立体化である。立体化によりキャパシタ容量
は大幅に増加するが、露光焦点深度やドライエッチング
などの微細加工技術が問題となるため、他の方法が求め
られている。その中で、図７に示すように、下部電極９
となる結晶化前のアモルファスシリコン膜１９の形成温
度を制御することにより、シリコン表面に半球状結晶粒
（ＨＳＧ）１２の凹凸を形成させ、そのＨＳＧ１２を形
成させた表面積を、例えば６００℃で形成した多結晶シ
リコン膜の表面積の２倍以上とする容量電極部の形成技
術が提案されている（特許第２５０８９４８号公報）。
【０００６】この提案は、アモルファスシリコン膜の表
面を実質的に清浄な状態におくことを前提としたうえ
で、ＣＶＤ法であれＭＢＥ法であれ特に薄膜形成法は限
定されないが、ＨＳＧ結晶核発生のための加熱温度は高
く、ＨＳＧ結晶核成長のための温度は低くすることによ
りＨＳＧ結晶粒径の制御を容易にできることから、アモ
ルファスシリコン膜を所定温度で加熱してＨＳＧ結晶核
を発生させ、続いて温度を下降させてＨＳＧ結晶核を成
長させるようにして、平均結晶粒径を小さくしたＨＳＧ
成膜を形成するものである。
面を実質的に清浄な状態におくことを前提としたうえ
で、ＣＶＤ法であれＭＢＥ法であれ特に薄膜形成法は限
定されないが、ＨＳＧ結晶核発生のための加熱温度は高
く、ＨＳＧ結晶核成長のための温度は低くすることによ
りＨＳＧ結晶粒径の制御を容易にできることから、アモ
ルファスシリコン膜を所定温度で加熱してＨＳＧ結晶核
を発生させ、続いて温度を下降させてＨＳＧ結晶核を成
長させるようにして、平均結晶粒径を小さくしたＨＳＧ
成膜を形成するものである。
【０００７】図８はＨＳＧ成長プロセスを図式化したも
のである。このプロセスは、表面が清浄（希フッ酸処理
により酸化膜を除去して水素終端された状態を指す）な
アモルファスシリコン（ａ−Ｓｉ）特有の結晶化機構を
利用するもので、（ａ）ａ−Ｓｉ膜表面での核発生、
（ｂ）その核を中心としたＳｉの結晶成長、という経過
をたどる。
のである。このプロセスは、表面が清浄（希フッ酸処理
により酸化膜を除去して水素終端された状態を指す）な
アモルファスシリコン（ａ−Ｓｉ）特有の結晶化機構を
利用するもので、（ａ）ａ−Ｓｉ膜表面での核発生、
（ｂ）その核を中心としたＳｉの結晶成長、という経過
をたどる。
【０００８】ところで、パターンが形成されたウェハ
は、ＨＳＧ工程の時に表面にａ−Ｓｉ以外の膜種（Ｓｉ
Ｏ2等の有機Ｓｉソースを用いて形成した膜）も現れて
いる場合があり、ＨＳＧ成膜には選択的成膜の技術が利
用される。選択的成膜とは、膜種毎の膜表面での反応性
の差異を利用して、非成膜領域上には成膜を行わず、被
成膜領域にのみ、選択的に成膜を行うものであり、清浄
な被成膜領域上に成膜が始まる時間に遅れて、非成膜領
域上に成膜が始まる性質を利用したプロセスである。従
って、この時間差を大きく保つことが、広い選択性マー
ジンの確保につながる。
は、ＨＳＧ工程の時に表面にａ−Ｓｉ以外の膜種（Ｓｉ
Ｏ2等の有機Ｓｉソースを用いて形成した膜）も現れて
いる場合があり、ＨＳＧ成膜には選択的成膜の技術が利
用される。選択的成膜とは、膜種毎の膜表面での反応性
の差異を利用して、非成膜領域上には成膜を行わず、被
成膜領域にのみ、選択的に成膜を行うものであり、清浄
な被成膜領域上に成膜が始まる時間に遅れて、非成膜領
域上に成膜が始まる性質を利用したプロセスである。従
って、この時間差を大きく保つことが、広い選択性マー
ジンの確保につながる。
【０００９】
【発明が解決しようとする課題】しかし、選択的成膜の
工程において、加熱中に非成膜領域の膜内から脱ガスが
放出される場合には、図９（ｂ）に示すように、選択性
マージンが低下する問題があった。特に被成膜領域にＨ
ＳＧ成膜を行う場合のように、ａ−Ｓｉ（アモルファス
シリコン膜）の表面を前洗浄し、自然酸化膜の増加を抑
制する必要のあるプロセスにおいては、脱ガスの影響が
顕著に現れる。
工程において、加熱中に非成膜領域の膜内から脱ガスが
放出される場合には、図９（ｂ）に示すように、選択性
マージンが低下する問題があった。特に被成膜領域にＨ
ＳＧ成膜を行う場合のように、ａ−Ｓｉ（アモルファス
シリコン膜）の表面を前洗浄し、自然酸化膜の増加を抑
制する必要のあるプロセスにおいては、脱ガスの影響が
顕著に現れる。
【００１０】例えば、容量電極（ａ−Ｓｉ）の周辺にＴ
ＥＯＳを原料とする層間絶縁膜（ＴＥＯＳ−ＳｉＯ2）
が形成されている場合、図９（ａ）に示すように、ウェ
ハの温度を所定の温度まで上昇させるプレヒート時に、
層間絶縁膜中より、層間絶縁膜に含まれた水分（Ｈ
2Ｏ）を主成分とする多量のガスが温度上昇により放出
される。ＴＥＯＳを原料とする層間絶縁膜より放出され
た水分は、近くの清浄なａ−Ｓｉ表面に吸着して反応す
ることにより表面の一部を酸化する。アモルファスシリ
コン表面に吸着した水分および酸化により形成されたＳ
ｉ−Ｏ結合は、ＨＳＧ結晶核を形成するシーディング時
にはＨＳＧ結晶核の形成を妨げ、ＨＳＧ結晶核を成長さ
せるポストアニール時にはＨＳＧ結晶核の成長に寄与す
るシリコン原子のマイグレーションの発生を阻害してい
る。このため、ウェハ面内で均一な安定したＨＳＧ膜を
形成することができないという問題があった。
ＥＯＳを原料とする層間絶縁膜（ＴＥＯＳ−ＳｉＯ2）
が形成されている場合、図９（ａ）に示すように、ウェ
ハの温度を所定の温度まで上昇させるプレヒート時に、
層間絶縁膜中より、層間絶縁膜に含まれた水分（Ｈ
2Ｏ）を主成分とする多量のガスが温度上昇により放出
される。ＴＥＯＳを原料とする層間絶縁膜より放出され
た水分は、近くの清浄なａ−Ｓｉ表面に吸着して反応す
ることにより表面の一部を酸化する。アモルファスシリ
コン表面に吸着した水分および酸化により形成されたＳ
ｉ−Ｏ結合は、ＨＳＧ結晶核を形成するシーディング時
にはＨＳＧ結晶核の形成を妨げ、ＨＳＧ結晶核を成長さ
せるポストアニール時にはＨＳＧ結晶核の成長に寄与す
るシリコン原子のマイグレーションの発生を阻害してい
る。このため、ウェハ面内で均一な安定したＨＳＧ膜を
形成することができないという問題があった。
【００１１】本発明は、前洗浄後の清浄なアモルファス
シリコン表面を確保することによって、上述した従来技
術の問題点を解決し、容量電極周辺に有機Ｓｉを原料と
する膜を形成してある場合であっても、ウェハ面内で均
一な安定したＨＳＧ膜を形成することが可能な半導体製
造方法及び装置を提供することを目的とする。
シリコン表面を確保することによって、上述した従来技
術の問題点を解決し、容量電極周辺に有機Ｓｉを原料と
する膜を形成してある場合であっても、ウェハ面内で均
一な安定したＨＳＧ膜を形成することが可能な半導体製
造方法及び装置を提供することを目的とする。
【００１２】
【課題を解決するための手段】請求項１の発明は、基板
上に形成した容量電極の下地となるアモルファスシリコ
ン膜の表面にＨＳＧ結晶核を形成し、それを成長させて
電極表面積を拡大するためのＨＳＧ結晶粒を形成する半
導体製造方法において、前記容量電極の周辺に有機Ｓｉ
ソースを用いて形成した膜が存在する場合に、前記ＨＳ
Ｇ結晶核を形成する際、所定の目標温度へ向けて基板の
温度を上昇させている段階から、ＨＳＧ結晶核の原料で
あるＳｉＨ4系ガスを反応室内に供給することを特徴と
する。
上に形成した容量電極の下地となるアモルファスシリコ
ン膜の表面にＨＳＧ結晶核を形成し、それを成長させて
電極表面積を拡大するためのＨＳＧ結晶粒を形成する半
導体製造方法において、前記容量電極の周辺に有機Ｓｉ
ソースを用いて形成した膜が存在する場合に、前記ＨＳ
Ｇ結晶核を形成する際、所定の目標温度へ向けて基板の
温度を上昇させている段階から、ＨＳＧ結晶核の原料で
あるＳｉＨ4系ガスを反応室内に供給することを特徴と
する。
【００１３】この発明では、基板が所定の目標温度にな
った段階で初めてＨＳＧ結晶核の原料であるＳｉＨ4系
ガスを供給するのではなく、所定の目標温度への基板の
昇温段階から、ＨＳＧ結晶核の原料であるＳｉＨ4系ガ
スを反応室内に供給するようにしているので、昇温段階
においてウェハ中から放出されるＨ2Ｏ等の酸化性ガス
の分圧を十分に低い値に留めておくことができ、アモル
ファスシリコン膜表面の酸化反応を無視できる程度に抑
制することができる。しかも、ＳｉＨ4系ガスは、その
まま温度が上昇したときにシーディングガスとして作用
するため、目標温度への昇温段階の途中からＨＳＧ成膜
が行われることになり、ガスを切り換えることなく簡便
に、酸化防止効果を狙いながらＨＳＧの成膜に移行する
ことができる。つまり、プレヒートからシーディングが
終わるまで継続してＳｉＨ4系ガスを流し続けることに
より、成膜所要時間の短縮を図ることが可能になり、ス
ループットの向上が図れる。
った段階で初めてＨＳＧ結晶核の原料であるＳｉＨ4系
ガスを供給するのではなく、所定の目標温度への基板の
昇温段階から、ＨＳＧ結晶核の原料であるＳｉＨ4系ガ
スを反応室内に供給するようにしているので、昇温段階
においてウェハ中から放出されるＨ2Ｏ等の酸化性ガス
の分圧を十分に低い値に留めておくことができ、アモル
ファスシリコン膜表面の酸化反応を無視できる程度に抑
制することができる。しかも、ＳｉＨ4系ガスは、その
まま温度が上昇したときにシーディングガスとして作用
するため、目標温度への昇温段階の途中からＨＳＧ成膜
が行われることになり、ガスを切り換えることなく簡便
に、酸化防止効果を狙いながらＨＳＧの成膜に移行する
ことができる。つまり、プレヒートからシーディングが
終わるまで継続してＳｉＨ4系ガスを流し続けることに
より、成膜所要時間の短縮を図ることが可能になり、ス
ループットの向上が図れる。
【００１４】請求項２の発明は、基板上に形成した容量
電極の下地となるアモルファスシリコン膜の表面にＨＳ
Ｇ結晶核を形成し、それを成長させて電極表面積を拡大
するためのＨＳＧ結晶粒を形成する半導体製造方法にお
いて、前記容量電極の周辺に有機Ｓｉソースを用いて形
成した膜が存在する場合に、前記ＨＳＧ結晶核を形成す
る際、所定の目標温度へ向けて基板の温度を上昇させて
いる段階で、反応室内に還元性ガス又は不活性ガスを供
給することを特徴とする。
電極の下地となるアモルファスシリコン膜の表面にＨＳ
Ｇ結晶核を形成し、それを成長させて電極表面積を拡大
するためのＨＳＧ結晶粒を形成する半導体製造方法にお
いて、前記容量電極の周辺に有機Ｓｉソースを用いて形
成した膜が存在する場合に、前記ＨＳＧ結晶核を形成す
る際、所定の目標温度へ向けて基板の温度を上昇させて
いる段階で、反応室内に還元性ガス又は不活性ガスを供
給することを特徴とする。
【００１５】この場合は、基板昇温の段階で反応室内に
還元性ガス又は不活性ガスを供給するので、昇温段階に
おいてウェハ中から放出されるＨ2Ｏ等の酸化性ガスの
分圧を十分に低い値に留めておくことができ、アモルフ
ァスシリコン膜表面の酸化反応を無視できる程度に抑制
することができる。
還元性ガス又は不活性ガスを供給するので、昇温段階に
おいてウェハ中から放出されるＨ2Ｏ等の酸化性ガスの
分圧を十分に低い値に留めておくことができ、アモルフ
ァスシリコン膜表面の酸化反応を無視できる程度に抑制
することができる。
【００１６】請求項３の発明は、請求項１又２に記載の
半導体製造方法において、少なくとも基板の温度が４０
０〜５００℃になる前の昇温段階で、前記ガスの供給を
開始することを特徴とする。
半導体製造方法において、少なくとも基板の温度が４０
０〜５００℃になる前の昇温段階で、前記ガスの供給を
開始することを特徴とする。
【００１７】基板の温度が５００℃以上になった状態で
反応室内に酸化性ガスが存在する場合、成膜前に前洗浄
した膜表面が酸化され始めてしまう。そこで、請求項３
の発明では、基板温度が酸化の始まる５００℃の時点で
既に、ＳｉＨ4系ガスや還元性ガス、不活性ガス等が供
給されている状態になるようにし、酸化反応を確実に抑
制する。
反応室内に酸化性ガスが存在する場合、成膜前に前洗浄
した膜表面が酸化され始めてしまう。そこで、請求項３
の発明では、基板温度が酸化の始まる５００℃の時点で
既に、ＳｉＨ4系ガスや還元性ガス、不活性ガス等が供
給されている状態になるようにし、酸化反応を確実に抑
制する。
【００１８】請求項４の発明は、処理すべき基板を収容
する反応室と、反応室内の基板の温度を上昇させるヒー
タと、反応室内に処理ガスを導入するガス導入手段とを
備え、前記基板上に形成した容量電極の下地となるアモ
ルファスシリコン膜の表面にＨＳＧ結晶核を形成し、そ
れを成長させて電極表面積を拡大するためのＨＳＧ結晶
粒を形成する半導体製造装置において、前記ヒータを制
御して所定の目標温度へ向けて基板の温度を上昇させて
いる段階から、ＨＳＧ結晶核の原料であるＳｉＨ4系ガ
ス、還元性ガス、又は不活性ガスの少なくとも１種を反
応室内へ供給する手段を備えることを特徴とする。
する反応室と、反応室内の基板の温度を上昇させるヒー
タと、反応室内に処理ガスを導入するガス導入手段とを
備え、前記基板上に形成した容量電極の下地となるアモ
ルファスシリコン膜の表面にＨＳＧ結晶核を形成し、そ
れを成長させて電極表面積を拡大するためのＨＳＧ結晶
粒を形成する半導体製造装置において、前記ヒータを制
御して所定の目標温度へ向けて基板の温度を上昇させて
いる段階から、ＨＳＧ結晶核の原料であるＳｉＨ4系ガ
ス、還元性ガス、又は不活性ガスの少なくとも１種を反
応室内へ供給する手段を備えることを特徴とする。
【００１９】
【発明の実施の形態】以下に本発明の実施形態を図面を
用いて説明する。図４は半導体製造装置の平面図、図５
は半導体製造装置内のホットウォール型枚葉式成膜装置
の縦断面図である。
用いて説明する。図４は半導体製造装置の平面図、図５
は半導体製造装置内のホットウォール型枚葉式成膜装置
の縦断面図である。
【００２０】図４において、２０は搬送室であり、この
搬送室２０の周囲に放射状に複数の真空チャンバを構成
する第１ロードロック室１０、第１処理室８０、第１反
応室３０、第２反応室３５、第２処理室８５、第２ロー
ドロック室１５が設けられ、搬送室２０と第１ロードロ
ック室１０、第１反応室３０、第２反応室３５、第２ロ
ードロック室１５間には、それぞれゲートバルブ４０、
５０、６０、７０が設けられている。なお、搬送室２０
には、図示していないが、各真空チャンバにウェハ（基
板）を搬送するためのウェハ搬送ロボットが設けられ
る。
搬送室２０の周囲に放射状に複数の真空チャンバを構成
する第１ロードロック室１０、第１処理室８０、第１反
応室３０、第２反応室３５、第２処理室８５、第２ロー
ドロック室１５が設けられ、搬送室２０と第１ロードロ
ック室１０、第１反応室３０、第２反応室３５、第２ロ
ードロック室１５間には、それぞれゲートバルブ４０、
５０、６０、７０が設けられている。なお、搬送室２０
には、図示していないが、各真空チャンバにウェハ（基
板）を搬送するためのウェハ搬送ロボットが設けられ
る。
【００２１】ホットウォール型枚葉式成膜装置を示す図
５において、ゲートバルブ５０を介して搬送室２０と連
結されている反応室３０は、成膜に必要なガス系にモノ
シランガス（ＳｉＨ4）供給用のノズル１３０を有し、
ガスを単一方向から流し、２枚のウェハ１１０に対して
ノズル１３０とは反対方向にある排気配管１３５を経由
させ、ターボ分子ポンプ１４０で吸引することにより、
超高真空対応としている。
５において、ゲートバルブ５０を介して搬送室２０と連
結されている反応室３０は、成膜に必要なガス系にモノ
シランガス（ＳｉＨ4）供給用のノズル１３０を有し、
ガスを単一方向から流し、２枚のウェハ１１０に対して
ノズル１３０とは反対方向にある排気配管１３５を経由
させ、ターボ分子ポンプ１４０で吸引することにより、
超高真空対応としている。
【００２２】ウェハ面に対し単一方向より流すことで選
択性良くウェハ面内均一性が確保できる。成長速度がジ
シランより遅く、ＨＳＧ形成を制御しやすいモノシラン
を使用すると、より効果的である。
択性良くウェハ面内均一性が確保できる。成長速度がジ
シランより遅く、ＨＳＧ形成を制御しやすいモノシラン
を使用すると、より効果的である。
【００２３】また、反応室圧力を０．５Ｐａ以下と低く
すると、ガス流速が速くなり、プロセス温度において十
分な表面反応律速によりウェハ面内均一性に優れる。ま
た、反応室３０の構造はウェハ１１０表面に対して対面
式の分割型抵抗加熱ヒータ２１０でウェハの上下を加熱
することにより、ウェハ面内の温度均一性を短時間で確
保することが容易になっている。
すると、ガス流速が速くなり、プロセス温度において十
分な表面反応律速によりウェハ面内均一性に優れる。ま
た、反応室３０の構造はウェハ１１０表面に対して対面
式の分割型抵抗加熱ヒータ２１０でウェハの上下を加熱
することにより、ウェハ面内の温度均一性を短時間で確
保することが容易になっている。
【００２４】ウェハを反応室内で加熱する際の加熱方式
に関わらず、ウェハ温度は、図１（ａ）のように、時間
と共に上昇していく（温度上昇の過渡特性は再現性があ
るものとする）。図１（ａ）のように、前処理としてウ
ェハを加熱（プレヒート）している段階（Ａ）では処理
ガスを導入せず、目標温度に到達した段階（Ｂ）におい
て初めて、処理ガスであるＳｉＨ4を反応室内に導入し
て成膜を行ない、（Ｃ）の段階で後処理としてガス抜き
を行う、というのが従来の方法であったが、この方法で
は、昇温の段階（Ａ）においてウェハ温度が５００℃以
上に到達した場合、前述したように、ＳｉＨ4を導入し
て成膜を行う前に、前洗後のアモルファスシリコン膜表
面が酸化され始めてしまうという問題があった。
に関わらず、ウェハ温度は、図１（ａ）のように、時間
と共に上昇していく（温度上昇の過渡特性は再現性があ
るものとする）。図１（ａ）のように、前処理としてウ
ェハを加熱（プレヒート）している段階（Ａ）では処理
ガスを導入せず、目標温度に到達した段階（Ｂ）におい
て初めて、処理ガスであるＳｉＨ4を反応室内に導入し
て成膜を行ない、（Ｃ）の段階で後処理としてガス抜き
を行う、というのが従来の方法であったが、この方法で
は、昇温の段階（Ａ）においてウェハ温度が５００℃以
上に到達した場合、前述したように、ＳｉＨ4を導入し
て成膜を行う前に、前洗後のアモルファスシリコン膜表
面が酸化され始めてしまうという問題があった。
【００２５】そこで、本発明の実施形態の製造方法で
は、図１（ｂ）のように、成膜目標温度へのウェハ昇温
段階の途中で、ＳｉＨ4系のガスを導入し成膜を開始で
きるようにすることにより、ウェハ温度が酸化の始まる
５００℃程度になる時点には、成膜を終えているか、成
膜最中となるようにしている。即ち、ＳｉＨ4系のガス
の導入による成膜開始時間を、従来よりも前倒しにする
（早い時期に持ってくる）ことにより、ウェハの前洗後
の清浄なアモルファスシリコン膜表面の酸化性雰囲気へ
の暴露時間の短縮を図っている。
は、図１（ｂ）のように、成膜目標温度へのウェハ昇温
段階の途中で、ＳｉＨ4系のガスを導入し成膜を開始で
きるようにすることにより、ウェハ温度が酸化の始まる
５００℃程度になる時点には、成膜を終えているか、成
膜最中となるようにしている。即ち、ＳｉＨ4系のガス
の導入による成膜開始時間を、従来よりも前倒しにする
（早い時期に持ってくる）ことにより、ウェハの前洗後
の清浄なアモルファスシリコン膜表面の酸化性雰囲気へ
の暴露時間の短縮を図っている。
【００２６】例えば、４５０℃よりも低い温度の段階で
反応室内へＳｉＨ4を供給開始すると、この段階の温度
はシーディング効果が小さいため、ＳｉＨ4はほとんど
還元性雰囲気を作るために働き、アモルファスシリコン
膜の酸化反応を防止する働きをなす。つまり、昇温段階
においてウェハ中から放出されるＨ2Ｏ等の酸化性ガス
の分圧を十分に低い値に留めておくことができ、アモル
ファスシリコン膜表面の酸化反応を無視できる程度に抑
制することができる。
反応室内へＳｉＨ4を供給開始すると、この段階の温度
はシーディング効果が小さいため、ＳｉＨ4はほとんど
還元性雰囲気を作るために働き、アモルファスシリコン
膜の酸化反応を防止する働きをなす。つまり、昇温段階
においてウェハ中から放出されるＨ2Ｏ等の酸化性ガス
の分圧を十分に低い値に留めておくことができ、アモル
ファスシリコン膜表面の酸化反応を無視できる程度に抑
制することができる。
【００２７】しかも、ＳｉＨ4系ガスは、そのまま温度
が上昇したときにシーディングガスとして作用するた
め、目標温度への昇温段階の途中からＨＳＧ成膜が行わ
れることになり、ガスを切り換えることなく簡便に、酸
化防止効果を狙いながらＨＳＧの成膜に自動的に移行す
ることができる。つまり、プレヒートからシーディング
が終わるまで継続してＳｉＨ4系ガスを流し続けること
により、成膜所要時間の短縮を図ることが可能となり、
スループットの向上が図れる。
が上昇したときにシーディングガスとして作用するた
め、目標温度への昇温段階の途中からＨＳＧ成膜が行わ
れることになり、ガスを切り換えることなく簡便に、酸
化防止効果を狙いながらＨＳＧの成膜に自動的に移行す
ることができる。つまり、プレヒートからシーディング
が終わるまで継続してＳｉＨ4系ガスを流し続けること
により、成膜所要時間の短縮を図ることが可能となり、
スループットの向上が図れる。
【００２８】図３に従来のプロセス時間と本発明の実施
形態のプロセス時間を比較を示す。従来では、プレヒー
トに５分、シーディングに２分〜２分３０秒、ポストア
ニールに３分〜５分の計１０分〜１２分３０秒の時間を
要していたが、本発明の実施形態では、プレヒートに１
５〜４０秒、シーディングに２分２０秒〜５分、ポスト
アニールに３分２０秒〜６分の計５分５５秒〜１１分４
０秒に短縮された。
形態のプロセス時間を比較を示す。従来では、プレヒー
トに５分、シーディングに２分〜２分３０秒、ポストア
ニールに３分〜５分の計１０分〜１２分３０秒の時間を
要していたが、本発明の実施形態では、プレヒートに１
５〜４０秒、シーディングに２分２０秒〜５分、ポスト
アニールに３分２０秒〜６分の計５分５５秒〜１１分４
０秒に短縮された。
【００２９】なお、（Ａ）の昇温段階での酸化反応を抑
制するためのガスとしては、最初からＳｉＨ4系ガスを
導入するのが一番良い方法であるが、酸化反応を抑制す
るためだけであれば、他の還元性ガス、あるいは不活性
ガス（Ｎ2等）を導入してもよい。いずれの場合も、反
応室内の酸化性ガスの分圧を低下させることで、昇温段
階での酸化反応を抑制することができるからである。そ
の場合の流量の目安としては、ＳｉＨ4が４０〜１２０
ｃｍ３／ｍｉｎ、不活性ガスであるＮ2が４０〜４８０
ｃｍ３／ｍｉｎ程度である。
制するためのガスとしては、最初からＳｉＨ4系ガスを
導入するのが一番良い方法であるが、酸化反応を抑制す
るためだけであれば、他の還元性ガス、あるいは不活性
ガス（Ｎ2等）を導入してもよい。いずれの場合も、反
応室内の酸化性ガスの分圧を低下させることで、昇温段
階での酸化反応を抑制することができるからである。そ
の場合の流量の目安としては、ＳｉＨ4が４０〜１２０
ｃｍ３／ｍｉｎ、不活性ガスであるＮ2が４０〜４８０
ｃｍ３／ｍｉｎ程度である。
【００３０】図２は表面酸化の如何によるＨＳＧ成膜の
様子を図式化して示している。ＨＳＧ成膜は、（ａ）の
ように表面が酸化されていない場合は、清浄で結晶の不
完全なＣＶＤ−Ｓｉ膜上に形成され、成膜後の表面形態
は大きな凹凸を持ち、下地であったＣＶＤ−Ｓｉ膜とは
連続した膜となる。これに対し、（ｃ）のように前洗後
のＣＶＤ−Ｓｉ膜表面が完全に酸化された場合は、酸化
膜上へのＣＶＤ−Ｓｉ膜形成と同じとなり、表面形態は
大きな凹凸は持たず、下地であったＣＶＤ−Ｓｉ膜とは
非連続膜となる。但し、（ｂ）のようにＣＶＤ−Ｓｉ膜
表面が部分的に酸化された場合には、下地のＣＶＤ−Ｓ
ｉ膜とは連続膜となるが、表面が酸化されている部分で
は凹凸が小さくなり、表面が全く酸化されていない場合
に比べ、成膜前に対する表面積の増加率が低下する。ま
た、ＣＶＤ−Ｓｉ膜表面が完全または部分的に酸化され
た場合には、ＣＶＤ−Ｓｉ膜以外の酸化膜、もしくはこ
れに準ずる成膜を望まない領域が同一ウェハの同一層内
に存在する時は、非成膜領域に対する被成膜領域への成
膜の選択性が損なわれる。
様子を図式化して示している。ＨＳＧ成膜は、（ａ）の
ように表面が酸化されていない場合は、清浄で結晶の不
完全なＣＶＤ−Ｓｉ膜上に形成され、成膜後の表面形態
は大きな凹凸を持ち、下地であったＣＶＤ−Ｓｉ膜とは
連続した膜となる。これに対し、（ｃ）のように前洗後
のＣＶＤ−Ｓｉ膜表面が完全に酸化された場合は、酸化
膜上へのＣＶＤ−Ｓｉ膜形成と同じとなり、表面形態は
大きな凹凸は持たず、下地であったＣＶＤ−Ｓｉ膜とは
非連続膜となる。但し、（ｂ）のようにＣＶＤ−Ｓｉ膜
表面が部分的に酸化された場合には、下地のＣＶＤ−Ｓ
ｉ膜とは連続膜となるが、表面が酸化されている部分で
は凹凸が小さくなり、表面が全く酸化されていない場合
に比べ、成膜前に対する表面積の増加率が低下する。ま
た、ＣＶＤ−Ｓｉ膜表面が完全または部分的に酸化され
た場合には、ＣＶＤ−Ｓｉ膜以外の酸化膜、もしくはこ
れに準ずる成膜を望まない領域が同一ウェハの同一層内
に存在する時は、非成膜領域に対する被成膜領域への成
膜の選択性が損なわれる。
【００３１】以上のように、ウェハの昇温（プレヒー
ト）段階から酸化抑制効果のあるガスを反応室内に導入
するようにしたので、前洗後の清浄なアモルファスシリ
コン膜表面の酸化を抑制することができ、ウェハ面内で
均一な安定したＨＳＧ膜を形成することができる。
ト）段階から酸化抑制効果のあるガスを反応室内に導入
するようにしたので、前洗後の清浄なアモルファスシリ
コン膜表面の酸化を抑制することができ、ウェハ面内で
均一な安定したＨＳＧ膜を形成することができる。
【００３２】なお、図４、図５に示した半導体製造装置
には、上記の方法を自動的に実施するための図示略の制
御手段が設けられており、該制御手段が、ヒータ２１０
を制御して所定の目標温度へ向けてウェハの温度を上昇
させている段階から、ＨＳＧ結晶核の原料であるＳｉＨ
4ガスを反応室内へ供給するようになっている。
には、上記の方法を自動的に実施するための図示略の制
御手段が設けられており、該制御手段が、ヒータ２１０
を制御して所定の目標温度へ向けてウェハの温度を上昇
させている段階から、ＨＳＧ結晶核の原料であるＳｉＨ
4ガスを反応室内へ供給するようになっている。
【００３３】
【発明の効果】以上説明したように、本発明によれば、
基板昇温段階から酸化抑制効果のあるガスを反応室内に
導入するので、容量電極の周辺に有機Ｓｉソースを用い
て形成した膜が存在する場合にも、安定したＨＳＧ膜を
形成できる。従って、大きなキャパシタ容量値を確保で
きる。
基板昇温段階から酸化抑制効果のあるガスを反応室内に
導入するので、容量電極の周辺に有機Ｓｉソースを用い
て形成した膜が存在する場合にも、安定したＨＳＧ膜を
形成できる。従って、大きなキャパシタ容量値を確保で
きる。
【図１】本発明の実施形態を従来例と比較して示す図で
ある。
ある。
【図２】表面が酸化された場合と酸化されない場合のＨ
ＳＧ膜の違いを示す説明図である。
ＳＧ膜の違いを示す説明図である。
【図３】本発明の実施形態と従来例の処理時間の違いを
示す図である。
示す図である。
【図４】実施形態の説明のための半導体製造装置の概略
平面図である。
平面図である。
【図５】実施形態の説明のための枚葉式成膜装置の縦断
面図である。
面図である。
【図６】一般的なＤＲＡＭの構造を示す断面図である。
【図７】ＤＲＡＭの容量電極部の構造を示す部分断面図
である。
である。
【図８】ＨＳＧ膜の形成プロセスの説明図で、（ａ）は
核付けの様子を示す概略図、（ｂ）はＨＳＧ成長の様子
を示す図である。
核付けの様子を示す概略図、（ｂ）はＨＳＧ成長の様子
を示す図である。
【図９】（ａ）はウェハ温度の時間依存性を示す図、
（ｂ）はＨＳＧ形成の照射時間依存性を示す図である。
（ｂ）はＨＳＧ形成の照射時間依存性を示す図である。
１ 基板 ７ 層間絶縁膜 １１ 上部電極（容量電極） １２ ＨＳＧ結晶核 １９ 容量電極の下地となるアモルファスシリコン膜
───────────────────────────────────────────────────── フロントページの続き (72)発明者 佐野 敦 東京都中野区東中野三丁目14番20号 国際 電気株式会社内 (72)発明者 石坂 正行 東京都小平市上水本町五丁目22番１号 株 式会社日立超エル・エス・アイ・システム ズ内 (72)発明者 山本 裕彦 東京都小平市上水本町五丁目20番１号 株 式会社日立製作所半導体グループ内 Ｆターム(参考） 4K030 AA06 AA18 BA30 CA04 CA12 DA08 JA10 5F045 AA06 AC01 AC07 AC15 DA61 DP04 EE13 EE14 EE18 EK28 5F083 AD14 AD62 GA09 JA33 NA08
Claims (4)
- 【請求項１】 基板上に形成した容量電極の下地となる
アモルファスシリコン膜の表面にＨＳＧ結晶核を形成
し、それを成長させて電極表面積を拡大するためのＨＳ
Ｇ結晶粒を形成する半導体製造方法において、 前記容量電極の周辺に有機Ｓｉソースを用いて形成した
膜が存在する場合に、前記ＨＳＧ結晶核を形成する際、 所定の目標温度へ向けて基板の温度を上昇させている段
階から、ＨＳＧ結晶核の原料であるＳｉＨ4系ガスを反
応室内に供給することを特徴とする半導体製造方法。 - 【請求項２】 基板上に形成した容量電極の下地となる
アモルファスシリコン膜の表面にＨＳＧ結晶核を形成
し、それを成長させて電極表面積を拡大するためのＨＳ
Ｇ結晶粒を形成する半導体製造方法において、 前記容量電極の周辺に有機Ｓｉソースを用いて形成した
膜が存在する場合に、前記ＨＳＧ結晶核を形成する際、 所定の目標温度へ向けて基板の温度を上昇させている段
階で、反応室内に還元性ガス又は不活性ガスを供給する
ことを特徴とする半導体製造方法。 - 【請求項３】 請求項１又２に記載の半導体製造方法に
おいて、 少なくとも基板の温度が４００〜５００℃になる前の昇
温段階で、前記ガスの供給を開始することを特徴とする
半導体製造方法。 - 【請求項４】 処理すべき基板を収容する反応室と、反
応室内の基板の温度を上昇させるヒータと、反応室内に
処理ガスを導入するガス導入手段とを備え、前記基板上
に形成した容量電極の下地となるアモルファスシリコン
膜の表面にＨＳＧ結晶核を形成し、それを成長させて電
極表面積を拡大するためのＨＳＧ結晶粒を形成する半導
体製造装置において、 前記ヒータを制御して所定の目標温度へ向けて基板の温
度を上昇させている段階から、ＨＳＧ結晶核の原料であ
るＳｉＨ4系ガス、還元性ガス、又は不活性ガスの少な
くとも１種のガスを反応室内へ供給する手段を備えてい
ることを特徴とする半導体製造装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000178758A JP2001358317A (ja) | 2000-06-14 | 2000-06-14 | 半導体製造方法及び装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000178758A JP2001358317A (ja) | 2000-06-14 | 2000-06-14 | 半導体製造方法及び装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001358317A true JP2001358317A (ja) | 2001-12-26 |
Family
ID=18680141
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000178758A Pending JP2001358317A (ja) | 2000-06-14 | 2000-06-14 | 半導体製造方法及び装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001358317A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005027205A1 (en) * | 2003-09-05 | 2005-03-24 | Micron Technology, Inc. | Capacitor constructions, rugged silicon-containing surfaces, and methods of forming rugged silicon-containing surfaces |
-
2000
- 2000-06-14 JP JP2000178758A patent/JP2001358317A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005027205A1 (en) * | 2003-09-05 | 2005-03-24 | Micron Technology, Inc. | Capacitor constructions, rugged silicon-containing surfaces, and methods of forming rugged silicon-containing surfaces |
| JP2007504677A (ja) * | 2003-09-05 | 2007-03-01 | マイクロン テクノロジー， インク． | コンデンサ構造体、でこぼこ状珪素含有面、及びでこぼこ状珪素含有面形成方法 |
| KR100769001B1 (ko) * | 2003-09-05 | 2007-10-22 | 미크론 테크놀로지,인코포레이티드 | 울퉁불퉁한 실리콘-함유 표면과 그 제작 방법 및 이를이용한 커패시터 |
| US7321148B2 (en) | 2003-09-05 | 2008-01-22 | Micron Technology, Inc. | Capacitor constructions and rugged silicon-containing surfaces |
| CN100413025C (zh) * | 2003-09-05 | 2008-08-20 | 美光科技公司 | 电容器结构、粗糙的含硅表面与形成粗糙的含硅表面的方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7294562B2 (en) | Semiconductor substrate, method of manufacturing the same, semiconductor device, and method of manufacturing the same | |
| US5385863A (en) | Method of manufacturing polysilicon film including recrystallization of an amorphous film | |
| US7932138B2 (en) | Method for manufacturing thin film transistor | |
| KR100702882B1 (ko) | 반도체 장치 및 그 제조방법 | |
| JP2006066860A (ja) | 薄膜トランジスタ製造方法 | |
| US20030087512A1 (en) | Method of manufacturing a semiconductor device | |
| JPH03292741A (ja) | 半導体装置の製造方法 | |
| JP3220864B2 (ja) | 半導体装置の製造方法 | |
| JPH10335607A (ja) | 半導体装置の製造方法 | |
| JP2000012783A (ja) | 半導体素子の製造方法 | |
| JP2001332553A (ja) | 窒素膜の形成方法 | |
| JPH11505075A (ja) | 極薄ゲート酸化物を形成する方法 | |
| JPH09115833A (ja) | 半導体素子のポリシリコン膜製造方法 | |
| JP2001358317A (ja) | 半導体製造方法及び装置 | |
| KR100328360B1 (ko) | 반구형 결정립의 제조 방법 | |
| JP2000150815A (ja) | 半導体装置の製造方法及び半導体製造装置 | |
| JP3576790B2 (ja) | 半球型グレーンの多結晶シリコン膜を有する半導体装置の製造方法 | |
| JP3468347B2 (ja) | 半導体素子の製造方法 | |
| JPH01187847A (ja) | キヤパシタの形成方法 | |
| KR100955924B1 (ko) | 반도체 소자의 콘택 플러그 형성방법 | |
| JP2000200883A (ja) | メモリセル用キャパシタの製作方法及び基板処理装置 | |
| JP2003209193A (ja) | 半導体素子のゲート電極形成方法 | |
| KR19990006994A (ko) | 다결정 실리콘막의 성장방법 및 cvd 장치 | |
| JPH09191092A (ja) | 多結晶シリコン膜の形成方法及びこれを用いた半導体装置のキャパシタの製造方法 | |
| JPH11340233A (ja) | 銅配線の形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060331 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081023 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081028 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090303 |