JP2005294771A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2005294771A
JP2005294771A JP2004111676A JP2004111676A JP2005294771A JP 2005294771 A JP2005294771 A JP 2005294771A JP 2004111676 A JP2004111676 A JP 2004111676A JP 2004111676 A JP2004111676 A JP 2004111676A JP 2005294771 A JP2005294771 A JP 2005294771A
Authority
JP
Japan
Prior art keywords
region
semiconductor
manufacturing
film thickness
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004111676A
Other languages
English (en)
Other versions
JP4656854B2 (ja
Inventor
Toshiro Futaki
俊郎 二木
Naoto Horiguchi
直人 堀口
Kenichi Okabe
堅一 岡部
Kenichi Hizuya
健一 日数谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2004111676A priority Critical patent/JP4656854B2/ja
Priority to US11/099,699 priority patent/US7468297B2/en
Publication of JP2005294771A publication Critical patent/JP2005294771A/ja
Application granted granted Critical
Publication of JP4656854B2 publication Critical patent/JP4656854B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H01L21/31658—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe
    • H01L21/31662—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe of silicon in uncombined form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92—Capacitors having potential barriers
    • H01L29/94—Metal-insulator-semiconductors, e.g. MOS

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

【課題】膜質の優れたゲート絶縁膜とキャパシタ絶縁膜とを有する半導体装置の製造方法を提供する。
【解決手段】半導体基板の第１の半導体領域に、第１のドーズ量の不純物イオンを注入して、キャパシタの下部電極となる第１の不純物拡散領域を形成する工程と、前記半導体基板の端部における第２の半導体領域に、第２のドーズ量の不純物イオンを注入して、第２の不純物拡散領域を形成する工程と、熱酸化法により、前記第１の不純物拡散領域上に第１の膜厚を有するキャパシタ絶縁膜を形成するとともに、前記第２の半導体領域上に、前記第１の膜厚よりも厚い第２の膜厚を有する酸化膜を形成する工程とを含む。
【選択図】図５

Description

本発明は、半導体装置の製造方法に係わり、特にＭＩＳキャパシタを有する半導体装置の製造方法に関する。
半導体装置の微細化に伴い、不純物拡散層が浅く形成され、ＭＩＳトランジスタの形成方法が益々複雑化している。また、半導体集積回路を構成する上で、アナログ回路、遅延回路、積分回路、メモリセルキャパシタ等の容量素子を作り込む必要がある。
このような容量素子として、高濃度に不純物をドーピングした半導体基板を下部電極とするＭＩＳキャパシタが、広く用いられている。
このＭＩＳキャパシタは、まず、シリコン基板に不純物イオンを注入して、下部電極となる不純物拡散層を形成する。次いで、熱酸化法により、不純物拡散層上にキャパシタ絶縁膜を形成する。そして、ＭＩＳトランジスタのゲート・ポリシリコン電極の形成と同時に、不純物拡散層上のポリシリコンをパターニングすることにより、ＭＩＳキャパシタの上部電極を形成する。
ここで、下部電極となる半導体基板の不純物拡散層は、通常のＭＩＳトランジスタの基板濃度に比べて、その不純物濃度が二桁程度高く、半導体基板の空乏化が起こりにくい。したがって、容量の電圧依存性が極めて小さいという利点を有する。また、熱酸化法を用いているため、比較的薄いキャパシタ絶縁膜を安定して形成することができる。したがって、高精度で単位面積当たりの容量を大きくする必要があるアナログ回路に適したキャパシタを得ることができる。また、ＭＩＳトランジスタの工程を利用しているため、安価に作製することができる。
特開平８−９７３６３号公報（１９９６年４月１２日公開） 対応米国特許第５９７３３８１ Ａ（１９９９年１０月２６日発行）
しかしながら、半導体装置のより一層の微細化に伴い、単にＭＩＳトランジスタとＭＩＳキャパシタとを同時に作り込んでも、ゲート絶縁膜とキャパシタ絶縁膜の両者の特性を向上させることが難しくなってきている。
９０ｎｍ世代におけるゲート絶縁膜の膜厚は、２ｎｍ以下にする必要がある。このような薄いゲート絶縁膜を高品質に形成するための技術として、ゲート絶縁膜を形成する前に、水素アニールを施す技術が注目されている。この水素アニールを施すことにより、半導体基板表面に形成された薄い自然酸化膜を除去することができ、優れた膜質の超薄膜ゲート絶縁膜を形成することができる。
しかし、水素アニールを用いると、単にＭＩＳトランジスタとＭＩＳキャパシタとを同時に作り込んだだけでは、両デバイスにおいて、良好な特性を両立させることができないことが分かってきた。したがって、微細化に応じたＭＩＳキャパシタの形成方法が必要とされる。
本発明の目的は、膜質の優れたゲート絶縁膜とキャパシタ絶縁膜とを有する半導体装置の製造方法を提供することである。
また、本発明の他の目的は、特性の優れたＭＩＳトランジスタとＭＩＳキャパシタとを有する半導体装置の製造方法を提供することである。
本発明の一観点によれば、半導体基板の第１の半導体領域に、第１のドーズ量の不純物イオンを注入して、キャパシタの下部電極となる第１の不純物拡散領域を形成する工程と、前記半導体基板の端部における第２の半導体領域に、第２のドーズ量の不純物イオンを注入して、第２の不純物拡散領域を形成する工程と、熱酸化法により、前記第１の不純物拡散領域上に第１の膜厚を有するキャパシタ絶縁膜を形成するとともに、前記第２の半導体領域上に、前記第１の膜厚よりも厚い第２の膜厚を有する酸化膜を形成する工程とを有する半導体装置の製造方法が提供される。
本発明によれば、ウェーハ周辺部に増速酸化に適した追加の不純物イオンを注入しているので、ウェーハ周辺部を十分な厚さの増速酸化膜で覆うことができる。このため、水素アニール工程の時に、ウェーハ周辺部の不純物がアウトディフュージョンして、ＭＩＳトランジスタ領域に取り込まれるのを抑制することができる。したがって、ＭＩＳトランジスタのＶｔｈのバラツキを低減することができる。
本発明者らは、鋭意研究を重ねた結果、以下のことを見出した。
まず、ＭＩＳトランジスタとＭＩＳキャパシタとを有する半導体装置の製造方法において、ゲート絶縁膜形成前の前処理として、水素アニールを用いる工程について図１と図２を用いて説明する。図１と図２は、ＭＩＳトランジスタとＭＩＳキャパシタの製造方法を示す工程断面図である。
図１（Ａ）に示すように、半導体基板１に、素子領域を画定する素子分離領域２を形成する。素子分離領域２により、ＭＩＳキャパシタ領域ＡＲ１、例えばＩ／Ｏトランジスタのような高耐圧ＭＩＳトランジスタ領域ＡＲ２ａ、通常ＭＩＳトランジスタ領域ＡＲ２ｂ、ウェーハ周辺領域ＡＲ３が画定される。なお、素子分離領域２は、例えばＳＴＩ（Shallow Trench Isolation）法により形成することができる。
次に、フォトリソグラフィ技術を用い、ｐ型不純物をイオン注入することにより、ｎＭＩＳトランジスタが形成される領域における半導体基板１内に、ｐウェル（図示せず）を形成する。同様に、ｎ型不純物をイオン注入することにより、ｐＭＩＳトランジスタが形成される領域における半導体基板１内に、ｎウェル（図示せず）を形成する。さらに、フォトリソグラフィ技術を用い、ｎＭＩＳトランジスタとｐＭＩＳトランジスタが形成される領域における半導体基板１内に、Ｖｔｈ用のイオン注入をそれぞれに対して行なう。
図１（Ｂ）に示すように、フォトリソグラフィ技術を用い、レジストパターン３を用いて砒素をイオン注入することにより、ＭＩＳキャパシタの下部電極となる不純物拡散領域４ａを形成する。この際、ウェーハ周辺部では、ウェーハの搬送やクランプの際の汚染を防止するため、周辺露光により半導体基板１が露出し、ｎ型不純物拡散領域４ｂが同時に形成される。
図１（Ｃ）に示すように、８００℃のウェット酸化により、高耐圧ＭＩＳトランジスタ領域ＡＲ２ａに、ゲート絶縁膜となる厚さ５ｎｍ熱酸化膜を形成する。この際、通常ＭＩＳトランジスタ領域ＡＲ２ｂには、厚さ５ｎｍの熱酸化膜５が形成され、ＭＩＳキャパシタ領域ＡＲ１には、増速酸化により厚さ１０ｎｍの相対的に厚い容量絶縁膜６ａが形成され、ウェーハ周辺領域ＡＲ３表面には、増速酸化により厚さ１０ｎｍの相対的に厚い増速酸化膜６ｂが形成される。
図１（Ｄ）に示すように、フォトリソグラフィ技術を用い、通常ＭＩＳトランジスタ領域ＡＲ２ｂ、ウェーハ周辺領域ＡＲ３を開口するレジストパターン７を形成する。この際、ウェーハ周辺部は、図１（Ｂ）と同様、ウェーハ搬送等による汚染を防止するため、周辺露光により半導体基板１が露出される。このレジストパターン７をマスクとし、熱酸化膜５，増速酸化膜６ｂをフッ酸水溶液により除去する。
図２（Ｅ）に示すように、薬液によりレジストパターン７を除去する。次いで、ＳＣ１、ＳＣ２等の薬液処理により半導体基板１を洗浄する。さらに、温度９００℃〜１０５０℃で１０秒間、水素雰囲気中で半導体基板１をアニールする。水素雰囲気により、ＭＩＳトランジスタ領域ＡＲ２ｂ、ウェーハ周辺領域ＡＲ３上の自然酸化膜は除去される。
図２（Ｆ）に示すように、７５０℃のウェット酸化法により、酸化シリコン膜を形成する。その後、窒化性雰囲気中で酸化シリコン膜を窒化処理して、通常ＭＩＳトランジスタ領域ＡＲ２ｂに厚さ１．８ｎｍのゲート絶縁膜８ｂを形成する。この際、高耐圧ＭＩＳトランジスタ領域ＡＲ２ａには、すでに厚さ５ｎｍのゲート酸化膜が形成されているため、１ｎｍ以下の極僅かしか酸化膜厚は増加しない。
図２（Ｇ）に示すように、ＣＶＤ法により、多結晶シリコン層を形成し、所望のゲート電極幅でパターニングする。これにより、ＭＩＳキャパシタの上部電極９と、高耐圧ＭＩＳトランジスタのゲート電極９ａと、通常ＭＩＳトランジスタのゲート電極９ｂが形成される。
次いで、ゲート電極９ａ、９ｂをマスクとし、エクステンション領域のイオン注入を行なう。サイドウォールスペーサ（図示せず）を形成した後、再び不純物イオン注入を行い、高濃度ソース／ドレイン領域（図示せず）を形成する。その後、ゲート電極を層間絶縁膜（図示せず）で覆う。なお、ゲート、ソース、ドレインに対しそれぞれ引き出し電極（図示せず）を形成する。
このようにして形成した通常ＭＩＳトランジスタのゲート絶縁膜８ｂは、ゲート絶縁膜８ｂを形成する前の前処理として、水素雰囲気中でアニールしているので、薬液処理により生じる自然酸化膜をほぼ完全に除去することができる。さらに、水素雰囲気中で半導体基板をアニールすることにより、半導体基板の表面が平坦化され、ゲート耐圧の向上を図ることができる。
しかし、不純物拡散領域４ａを高濃度にドーピングしたＭＩＳキャパシタの形成プロセスと、水素アニール技術とを組み合わせると、通常ＭＩＳトランジスタのＶｔｈのバラツキが大きくなるという問題が生じることが分かった。
図３（Ａ），（Ｂ）は、ｎチャネル通常ＭＩＳトランジスタにおけるＶｔｈのウェーハ面内の累積確率を示す図である。図中、縦軸は累積確率を示し、横軸はＶｔｈを示している。測定点数は、ウェーハ面内においてそれぞれ４６点ずつである。トランジスタのゲート長は１ｕｍ、ゲート幅は２０ｕｍである。
図３（Ａ）は、ＭＩＳキャパシタを形成しない場合、またはＭＩＳキャパシタを形成するために、半導体基板に砒素をイオン注入し、その後、水素アニールを実施しない場合である。図３（Ｂ）は、ＭＩＳキャパシタを形成するために、半導体基板に砒素をイオン注入し、その後、水素アニールを実施した場合である。
その結果、図３（Ａ）の場合、Ｖｔｈのバラツキは１０ｍＶ以下であった。しかし、図３（Ｂ）のように、ウェーハ周辺部に砒素を注入し、水素アニール処理をした場合には、ウェーハ周辺部のnチャネルＭＩＳトランジスタのＶｔｈが浅い方向にシフトし、ウェーハ面内でのＶｔｈのバラツキは１００ｍＶ程度に悪化してしまうことが分かった。
また、ｐチャネルＭＩＳトランジスタの場合には、ウェーハ周辺部のＶｔｈが深い方向にシフトし、やはりウェーハ面内でのＶｔｈのバラツキは１００ｍＶ程度に悪化してしまうことも分かった。
さらに、この現象は、ゲート長の長いトランジスタで顕著であった。ゲート長が長いトランジスタは、一般的にＶｔｈバラツキが十分小さいのに対し、ゲート長の短いトランジスタは、もともとＶｔｈバラツキが大きく、この現象が見えにくいからである。
本願発明者らは、このＶｔｈのバラツキについて、以下に説明する現象によるものと考える。
図４は、ＭＩＳトランジスタとＭＩＳキャパシタの製造方法を示す工程断面図である。図中、図１と図２において用いた符号と同一の符号は、同一のものを示すものとし、その説明を省略する。
図４（Ａ）に示すように、９００℃〜１０５０℃という高温で、半導体基板１を熱処理することで、ウェーハ周辺領域ＡＲ３上の自然酸化膜は除去される。そして、半導体基板１表面が露出しているため、高濃度にドーピングされた砒素がアウトディフュージョンして、ウェーハ周辺部近傍の通常ＭＩＳトランジスタ領域ＡＲ２ｂに取り込まれる。その結果、通常ＭＩＳトランジスタ領域ＡＲ２ｂに低濃度の不純物拡散層１０が形成される。
そして、図２（Ｆ）と同様の方法により、通常ＭＩＳトランジスタ領域ＡＲ２ｂに、ゲート絶縁膜８ｂを形成する（図４（Ｂ）参照）。さらに、図２（Ｇ）と同様の方法により、通常ＭＩＳトランジスタ領域ＡＲ２ｂに、ゲート電極９ｂを形成する（図４（Ｃ）参照）。
このようにして形成されたウェーハ周辺部近傍の通常ＭＩＳトランジスタは、低濃度の不純物拡散層１０によって、Ｖｔｈが変化する。これにより、ウェーハ中心部にある通常ＭＩＳトランジスタのＶｔｈとは異なってしまう。したがって、ウェーハ面内において、通常ＭＩＳトランジスタのＶｔｈのバラツキが生じているものと考えられる。
すなわち、砒素のアウトディフージョンによる低濃度の不純物拡散層１０の形成を抑制できれば、ウェーハ面内におけるＶｔｈのバラツキも抑制できると考えられる。
［第１実施形態］
以下、本発明の第１実施形態による半導体装置の製造方法を図５と図６を用いて説明する。図５と図６は、本実施形態による半導体装置の製造方法を示す工程断面図である。
まず、図５（Ａ）に示すように、例えばシリコンよりなる半導体基板１１に、素子領域を画定する素子分離領域１２を形成する。素子分離領域１２により、ＭＩＳキャパシタ領域ＡＲ１、例えばＩ／Ｏトランジスタのような高耐圧ＭＩＳトランジスタ領域ＡＲ２ａ、例えば高速トランジスタのような通常ＭＩＳトランジスタ領域ＡＲ２ｂ、ウェーハ周辺領域ＡＲ３が画定される。なお、素子分離領域１２は、例えばＳＴＩ法により形成することができる。
次に、フォトリソグラフィ技術を用い、ｐ型不純物をイオン注入することにより、ｎＭＩＳトランジスタが形成される領域における半導体基板１内に、ｐウェル（図示せず）を形成する。同様に、ｎ型不純物をイオン注入することにより、ｐＭＩＳトランジスタが形成される領域における半導体基板１内に、ｎウェル（図示せず）を形成する。
さらに、フォトリソグラフィ技術を用い、ｎＭＩＳトランジスタとｐＭＩＳトランジスタが形成される領域における半導体基板１内に、Ｖｔｈ用のイオン注入をそれぞれに対して行なう。なお、この場合のイオン注入におけるドーズ量は、１×１０12〜３×１０13ｃｍ-2程度である。
図５（Ｂ）に示すように、フォトリソグラフィ技術を用い、レジストパターン１３をマスクとして、ウェーハ周辺部へ選択的に不純物をイオン注入することにより、不純物拡散領域１４を形成する。イオン注入は、例えば砒素イオンを加速エネルギー１０ｋｅＶ〜３０ｋｅＶ、注入量は１×１０14〜５×１０15ｃｍ-2の条件とするのが好ましい。なお、ウェーハ端部からのレジスト除去領域は、例えば３．５ｍｍである。
図５（Ｃ）に示すように、フォトリソグラフィ技術を用い、レジストパターン１５をマスクとして、ＭＩＳキャパシタ領域ＡＲ１に不純物をイオン注入することにより、ＭＩＳキャパシタの一方の電極となる不純物拡散領域１６を形成する。イオン注入は、例えば砒素イオンを加速エネルギー３０ｋｅＶ〜１００ｋｅＶ、注入量は１×１０14〜５×１０15ｃｍ-2の条件とするのが好ましい。この際、ウェーハ周辺部では、周辺露光により半導体基板１１が露出し、ｎ型不純物拡散領域１７が同時に形成される。なお、ウェーハ端部からのレジスト除去領域は、例えば１．５ｍｍである。
次に、レジストパターン１５を除去する。続いて、窒素雰囲気中で、１０００℃１０秒のアニールをして、上述のイオン注入において生じた注入欠陥を除去する。
図５（Ｄ）に示すように、７００℃〜１０００℃のウェットまたはドライ酸化により、半導体基板１を酸化する。この際、ＭＩＳトランジスタ領域ＡＲ２ａには、ゲート絶縁膜２０となる厚さ５ｎｍの熱酸化膜が形成され、ＡＲ２ｂには、厚さ５ｎｍの熱酸化膜２１が形成され、ＭＩＳキャパシタ領域ＡＲ１には、厚さ１０ｎｍの容量絶縁膜１８が形成され、ウェーハ周辺領域ＡＲ３表面には、増速酸化により厚さ４０ｎｍの相対的に厚い増速酸化膜１９が形成される。
図６（Ｅ）に示すように、フォトリソグラフィ技術を用い、ＭＩＳトランジスタ領域ＡＲ２ｂ、ウェーハ周辺領域ＡＲ３を開口するレジストパターン２２を形成する。この際、ウェーハ周辺部では、周辺露光により半導体基板１１が露出する。ウェーハ端部からのレジスト除去領域は、例えば３．５ｍｍである。
次いで、レジストパターン２２をマスクとし、熱酸化膜２１をフッ酸水溶液により除去する。この際、ウェーハ周辺領域ＡＲ３表面の増速酸化膜１９もエッチングされるが、熱酸化膜２１の膜厚に比べて増速酸化膜１９の膜厚が十分に厚いため、膜厚が減少した増速酸化膜１９を残存させることが可能である。例えば５ｎｍ以上残存させるのが好ましい。
図６（Ｆ）に示すように、薬液によりレジストパターン２２を除去する。レジスト除去用の薬液は、例えばＳＰＭである。次いで、ＳＣ１、ＳＣ２等の薬液処理を行う。薬液により、ＭＩＳトランジスタ領域ＡＲ２ｂの表面上に、自然酸化膜（図示せず）が形成される。
さらに、１００ｔｏｒｒ以下の圧力、例えば２０ｔｏｒｒの水素ガス１００％雰囲気中で半導体基板１を９００℃〜１０５０℃で１０秒間程度アニールする。水素雰囲気により、ＭＩＳトランジスタ領域ＡＲ２ｂ表面の自然酸化膜は除去される。この時、先に形成した容量絶縁膜１８の膜減りはたかだか０．０５ｎｍである。また、ＭＩＳトランジスタ領域ＡＲ２ｂにおいては、自然酸化膜のほぼ全体が除去され、自然酸化膜が一部残存したとしてもその膜厚はたかだか約０．１ｎｍである。
図６（Ｇ）に示すように、７００℃〜１０００℃のウェットまたはドライ酸化により、シリコン酸化膜を形成した後、窒化性雰囲気中でそのシリコン酸化膜を窒化処理して、通常ＭＩＳトランジスタ領域ＡＲ２ｂに厚さ１．８ｎｍのゲート絶縁膜２３を形成する。
図６（Ｈ）に示すように、ＣＶＤ法により、厚さ５０〜２００ｎｍの多結晶シリコン層を形成する。次いで、フォトリソグラフィ技術を用い、多結晶シリコン層をパターニングして、キャパシタ電極２４、ゲート電極２５、２６を形成する。ゲート電極２５、２６をマスクとし、エクステンション領域のイオン注入を行なう。さらに、サイドウォールスペーサ（図示せず）を形成した後、再び不純物イオン注入を行い、高濃度ソース／ドレイン領域（図示せず）を形成する。その後、ゲート電極を層間絶縁膜（図示せず）で覆い、ゲート、ソース、ドレインに対しそれぞれ引き出し電極（図示せず）を形成する。
本実施形態による半導体装置の製造方法は、不純物拡散領域１６を高濃度にドーピングしたＭＩＳキャパシタを形成するプロセスに、ゲート絶縁膜を形成する際の前処理である水素アニールプロセスを取り入れるために、ウェーハ周辺部の増速酸化を利用する点に主な特徴がある。
図７は、増速酸化膜厚の砒素イオン注入エネルギー依存性を示す図である。図中、縦軸は容量換算膜厚を示し、横軸は注入エネルギーを示している。図８は、増速酸化膜厚の砒素イオン注入量依存性を示す図である。図中、縦軸は容量換算膜厚を示し、横軸はドーズ量を示している。図７、図８から以下のことを導くことができる。
一般に、注入エネルギーが低いほど、半導体基板表面の不純物濃度が上がり、増速酸化による酸化レートが大きくなる。しかし、最表面にはほとんどの場合に犠牲酸化膜があり、本発明の場合には、最表面に厚さ１０ｎｍ程度の犠牲酸化膜があるため、注入エネルギーが低すぎると犠牲酸化膜に不純物が食われてしまい、増速しなくなる。そのため、注入エネルギーが２０ｋｅＶ近辺で、増速酸化の酸化レートが最大になっていると考えられる。また、不純物イオンのドーズ量が多いほど、表面の不純物濃度が上がり、増速酸化の酸化レートが大きくなる。
したがって、本発明では、ウェーハ周辺部にn型不純物を高濃度で追加注入し、ウェーハ周辺部の増速酸化膜を厚くしている。そして、図６（Ｅ）で説明した熱酸化膜２１を除去する工程の後も、砒素イオンのアウトディフュージョンが抑制できるだけの厚さの増速酸化膜が残るようにしている。これにより、砒素のアウトデフィージョンを抑制し、ＭＩＳトランジスタのＶｔｈのばらつきを低減することができる。
（評価結果）
図９は、ｎチャネルＭＩＳトランジスタにおけるＶｔｈのウェーハ面内の累積確率を示す図である。図中、縦軸は累積確率を示し、横軸はＶｔｈを示している。また、●は周辺砒素注入（図５（Ｂ）の注入）がない場合、▲は５０ｋｅＶ，１．３Ｅ１５ｃｍ−２の場合、○は２０ｋｅＶ，１．３Ｅ１５ｃｍ−２の場合、△は１０ｋｅＶ，１．３Ｅ１５ｃｍ−２の場合、□は周辺砒素注入（図５（Ｂ）の注入）がなく、水素アニールがない場合を示している。また全ての場合において図５（Ｃ）の砒素注入は５０ｋｅＶ，１．３Ｅ１５ｃｍ−２である。測定点数は、ウェーハ面内においてそれぞれ４６点ずつである。
その結果、ウェーハ周辺部への砒素注入は、ドーズ量が一定の場合、注入エネルギーが２０ｋｅＶの場合に、最もバラツキが小さくなることが分かった。また、ｐチャネルＭＩＳトランジスタのＶｔｈバラツキも、同様に、ウェーハ周辺部への砒素注入により抑制できることが分かった。
図１０は、砒素イオンをウェーハ周辺に注入した場合のドーズ量とＶｔｈバラツキの関係を示す図である。図中、縦軸はＶｔｈバラツキのΔＶｔｈ（MAX-MIN）を示し、横軸はウェーハ周辺部に追加注入した砒素イオンのドーズ量を示している。また、●は周辺砒素注入（図５（Ｂ）の注入）が２０ｋｅＶでウェーハ端部からのレジスト除去領域（周辺露光幅）が３．５ｍｍの場合、▲は周辺砒素注入が２０ｋｅＶで周辺露光幅が１．５ｍｍの場合、○は周辺砒素注入が５０ｋｅＶで周辺露光幅が３．５ｍｍの場合、△は周辺砒素注入が５０ｋｅＶで周辺露光幅が１．５ｍｍの場合を示している。図中の下の領域に描かれている横線は、図５（Ｂ），（Ｃ）の砒素注入がない場合のＶｔｈバラツキを示している。
その結果、ドーズ量を３×１０15ｃｍ-2以上にすることで、Ｖｔｈバラツキが十分抑制されることが分かる。特に、図５（Ｃ）で示したウェーハ周辺レジスト除去領域を１．５ｍｍにするとＶｔｈバラツキ抑制の効果大である。レジスト除去領域が３．５ｍｍの場合、ウェーハ周辺に砒素が注入される領域の面積が大きく、ウェーハ周辺近傍のＭＩＳトランジスタに影響を与えやすいと考えられる。
また、図１０の実験では、図５（Ｂ）のウェーハ周辺レジスト除去領域も３．５ｍｍとしているため、レジストの位置合わせズレがあると、ウェーハ周辺の半導体基板の表面が剥き出しの状態となり、砒素のアウトディフュージョンが発生しやすくなると考えられる。一方、図５（Ｃ）のウェーハ周辺レジスト除去領域を１．５ｍｍにすると、砒素が注入される面積も小さくレジストの位置合わせにズレがあっても半導体表面は剥き出しにならないので、Ｖｔｈのバラツキが抑制されたと考えられる。
［変形例］
第１実施形態では、ＭＩＳキャパシタを形成するためのイオン注入の回数が１回の例を説明したが、複数回のイオン注入により、不純物拡散層を形成しても良い。
例えば、図５（Ｃ）の工程において、砒素イオンを２回に分けて注入することができる。まず、第１の注入エネルギーにより砒素イオンを、例えば２０ｋｅＶ、ドーズ量が７．２５×１０14ｃｍ-2の低ドーズで、９ｎｍ程度の増速酸化膜を確保する。次に、第１のエネルギーより高い第２の注入エネルギーにより、砒素イオンを、例えば５０ｋｅＶで、ドーズ量が２×１０14ｃｍ-2の条件で注入することにより、出来上がりの増速酸化膜厚を１０ｎｍとし、キャパシタ容量下部電極のシート抵抗を２０ｋｅＶの注入だけの場合に比べ約半分に低減することができる。
つまり、２０ｋｅＶでドーズ量を増やすと、増速酸化膜の膜厚が増えすぎてしまうが、５０ｋｅＶだと増速レートが小さいので、ドーズ量を増やしてシート抵抗を低減することができる。
なお、総ドーズ量は、第１実施形態で説明した単一高エネルギー注入条件、例えば５０ｋｅＶで、ドーズ量が１．３×１０15ｃｍ-2の条件に比べて少なく、砒素イオンのアウトディフュージョンが抑制される。
［第２実施形態］
以下、本発明の第２実施形態による半導体装置の製造方法を図１１を用いて説明する。図１１は、本実施形態による半導体装置の製造方法を示す工程断面図である。図中、図５と図６において用いた符号と同一の符号は、同一のものを示すものとし、その説明を省略する。
図１１（Ａ）に示すように、ここまでは図５（Ａ）において説明した方法と同様の方法を用いて形成する。すなわち、半導体基板１１に、素子領域を画定する素子分離領域１２を形成する。次に、ｐ型不純物とｎ型不純物をそれぞれイオン注入して、ｐウェルとｎウェル（図示せず）を形成する。さらに、ｎＭＩＳトランジスタとｐＭＩＳトランジスタが形成される領域における半導体基板１１内に、Ｖｔｈ用のイオン注入を行なう。
図１１（Ｂ）に示すように、フォトリソグラフィ技術を用い、レジストパターン１５をマスクとして、ＭＩＳキャパシタ領域ＡＲ１に不純物をイオン注入することにより、ＭＩＳキャパシタの一方の電極となる不純物拡散領域１６を形成する。イオン注入は、例えば砒素イオンを加速エネルギー３０ｋｅＶ〜１００ｋｅＶ、注入量は１×１０14〜５×１０15ｃｍ-2の条件とするのが好ましい。この際、ウェーハ周辺部では、周辺露光により半導体基板１１が露出し、ｎ型不純物拡散領域１７が同時に形成される。ウェーハ周辺における半導体基板１１の露出量は、例えばウェーハ端部から１．５〜３．０ｍｍにしておく。
次いで、レジストパターン１５を除去する。続いて、窒素雰囲気中で、好ましくは、７００〜１１００℃、例えば１０００℃１０秒のアニールをして、上述のイオン注入において生じた注入欠陥を除去する。
図１１（Ｃ）に示すように、フォトリソグラフィ技術を用い、レジストパターン１３をマスクとして、ウェーハ周辺部に不純物をイオン注入することにより、不純物拡散領域１４を形成する。イオン注入は、例えば砒素イオンを加速エネルギー１０ｋｅＶ〜３０ｋｅＶ、注入量は１×１０14〜５×１０15ｃｍ-2の条件とするのが好ましい。このとき、ウェーハ周辺における半導体基板１１の露出量は、例えばウェーハ端部から３．５ｍｍにしておく。
図１１（Ｄ）に示すように、７００℃〜１０００℃のウェットまたはドライ酸化により、半導体基板１１を酸化する。この際、ＭＩＳトランジスタ領域ＡＲ２ａには、ゲート絶縁膜２０となる厚さ５ｎｍの熱酸化膜が形成され、ＡＲ２ｂには、厚さ５ｎｍの熱酸化膜２１が形成され、ＭＩＳキャパシタ領域ＡＲ１には、厚さ１０ｎｍの容量絶縁膜１８が形成され、ウェーハ周辺領域ＡＲ３表面には、増速酸化により厚さ４０ｎｍ程度の相対的に厚い増速酸化膜１９が形成される。
次いで、図６（Ｅ）〜（Ｈ）で説明したのと同様の方法を用いて、キャパシタ電極２４、ゲート電極２５、２６を形成する。次いで、通常の技術を用いて、ＭＩＳトランジスタとＭＩＳキャパシタとを形成する。
本実施形態によれば、キャパシタ下部電極となる不純物拡散層の欠陥回復アニール後に、ウェーハ周辺部へ砒素イオンを追加注入しているため、ウェーハ周辺部の欠陥が緩和されておらず、増速酸化レートがより大きくなる。このため、ウェーハ周辺の注入量を少なくしても、第１実施形態と同じ効果を得ることができる。
本発明は、上記実施形態に限らず種々の変形が可能である。
例えば、上記実施形態では、増速酸化を行なうための不純物イオンとして、砒素を用いたが、燐、アンチモン等の不純物を、一つ又は２つ以上組み合わせて注入することも可能である。
また、上記実施形態では、ＭＩＳキャパシタの下部電極として、ｎ型不純物拡散層を用いたが、ｐ型不純物拡散層にて形成することも可能である。
また、上記実施形態では、水素アニール時の雰囲気として、水素ガス１００％を用いたが、水素ガスをＨｅ等の不活性ガスにより希釈して用いることも可能である。
さらに、上記実施形態では、高耐圧ＭＩＳトランジスタのゲート絶縁膜厚が５ｎｍ、ＭＩＳ容量の酸化膜厚が１０ｎｍとしたが、例えば高耐圧ＭＩＳトランジスタのゲート絶縁膜厚が７ｎｍ、ＭＩＳ容量の酸化膜厚が１４ｎｍ等、他の膜厚の場合にも適用できる。また、上記実施形態では、高耐圧ＭＩＳトランジスタのゲート絶縁膜厚形成時に、ＭＩＳキャパシタの増速酸化膜を同時形成したが、ＭＩＳキャパシタの絶縁膜を独立に形成する場合にも本発明を適用することができる。
ＭＩＳトランジスタとＭＩＳキャパシタの製造方法を示す工程断面図である（その１）。 ＭＩＳトランジスタとＭＩＳキャパシタの製造方法を示す工程断面図である（その２）。 ｎチャネルＭＩＳトランジスタにおけるＶｔｈのウェーハ面内の累積確率結果を示す図である。 水素アニールによるアウトディフュージョンを説明するＭＩＳトランジスタとＭＩＳキャパシタの製造方法を示す工程断面図である。 本発明の第１実施形態による半導体装置の製造方法を示す工程断面図（その１）である。 本発明の第１実施形態による半導体装置の製造方法を示す工程断面図（その２）である。 増速酸化膜厚の砒素イオン注入エネルギー依存性を示す図である。 増速酸化膜厚の砒素イオン注入量依存性を示す図である。 本発明のｎチャネルＭＯＳトランジスタにおけるＶｔｈのウェーハ面内の累積確率結果を示す図である。 砒素イオンをウェーハ周辺に注入した場合のドーズ量とＶｔｈバラツキの関係を示す図である。 本発明の第２実施形態による半導体装置の製造方法を示す工程断面図である。
符号の説明
１１…半導体基板
１２…素子分離領域
１３…レジストパターン
１４…不純物拡散領域
１５…レジストパターン
１６…不純物拡散領域
１７…不純物拡散領域
１８…容量絶縁膜
１９…増速酸化膜
２０…ゲート絶縁膜
２１…熱酸化膜
２２…レジストパターン
２３…ゲート絶縁膜
２４…キャパシタ電極
２５…ゲート電極
２６…ゲート電極

Claims (10)

  1. 半導体基板の第１の半導体領域に、第１のドーズ量の不純物イオンを注入して、キャパシタの下部電極となる第１の不純物拡散領域を形成する工程と、
    前記半導体基板の端部における第２の半導体領域に、第２のドーズ量の不純物イオンを注入して、第２の不純物拡散領域を形成する工程と、
    熱酸化法により、前記第１の不純物拡散領域上に第１の膜厚を有するキャパシタ絶縁膜を形成するとともに、前記第２の半導体領域上に、前記第１の膜厚よりも厚い第２の膜厚を有する酸化膜を形成する工程と
    を有することを特徴とする半導体装置の製造方法。
  2. 半導体基板の第１の半導体領域に、第１のマスクを用いて第１のドーズ量の不純物イオンを注入し、キャパシタの下部電極となる第１の不純物拡散領域を形成するとともに、前記半導体基板の端部における第２の半導体領域に、前記第１のドーズ量の不純物イオンを注入して、第２の不純物拡散領域を形成する工程と、
    前記第２の半導体領域に、第２のマスクを用いて、第２のドーズ量の不純物イオンを注入し、第３の不純物拡散領域を形成する工程と、
    熱酸化法により、前記第１の不純物拡散領域上に第１の膜厚を有するキャパシタ絶縁膜を形成するとともに、前記第２の半導体領域上に、前記第１の膜厚よりも厚い第２の膜厚を有する酸化膜を形成する工程と
    を有することを特徴とする半導体装置の製造方法。
  3. 半導体基板の第１の半導体領域に、第１のマスクを用いて第１のドーズ量の不純物イオンを注入し、キャパシタの下部電極となる第１の不純物拡散領域を形成するとともに、前記半導体基板の端部における第２の半導体領域に、前記第１のドーズ量の不純物イオンを注入して、第２の不純物拡散領域を形成する工程と、
    第２の半導体領域に、第２のマスクを用いて、第２のドーズ量の不純物イオンを注入し、第３の不純物拡散領域を形成する工程と、
    熱酸化法により、前記第１の不純物拡散領域上に第１の膜厚を有するキャパシタ絶縁膜を形成し、前記第２の半導体領域上に前記第１の膜厚よりも厚い第２の膜厚を有する酸化膜を形成し、第３の半導体領域上に前記第１の膜厚よりも薄い第３の膜厚を有する酸化膜を形成する工程と
    を有することを特徴とする半導体装置の製造方法。
  4. 請求項３に記載の半導体装置の製造方法において、
    前記キャパシタ絶縁膜を形成する工程において、第４の半導体領域上に前記キャパシタ絶縁膜よりも薄い酸化膜を形成することを特徴とする半導体装置の製造方法。
  5. 請求項３または４に記載の半導体装置の製造方法において、
    前記第３の膜厚を有する酸化膜を形成した後、前記第３の膜厚を有する酸化膜を選択的に除去する工程をさらに有することを特徴とする半導体装置の製造方法。
  6. 請求項５に記載の半導体装置の製造方法において、
    前記第３の膜厚を有する酸化膜を選択的に除去する際、前記第２の膜厚を有する酸化膜の一部も同時にエッチングし、
    次いで、水素雰囲気中でアニールを行なう工程をさらに含むことを特徴とする半導体装置の製造方法。
  7. 請求項６に記載の半導体装置の製造方法において、
    前記水素雰囲気中でアニールを行なう工程の後、 前記第３の半導体領域上にゲート絶縁膜を形成する工程を有することを特徴とする半導体装置の製造方法。
  8. 請求項２乃至７のいずれか１項に記載の半導体装置の製造方法において、
    前記第１のマスクと前記第２のマスクは、前記半導体基板の端部からの距離が異なることを特徴とする半導体装置の製造方法。
  9. 請求項１乃至８のいずれか１項に記載の半導体装置の製造方法において、
    前記第１のドーズ量の不純物イオンを注入する工程は、
    第１の注入エネルギーで前記不純物イオンを注入する工程と、
    前記第１の注入エネルギーよりも高い第２の注入エネルギーで前記不純物イオンを注入する工程を有することを特徴とする半導体装置の製造方法。
  10. 請求項１乃至９のいずれか１項に記載の半導体装置の製造方法において、
    前記第１の不純物拡散領域を形成した後、注入欠陥を除去するアニールを行なうことを特徴とする半導体装置の製造方法。
JP2004111676A 2004-04-06 2004-04-06 半導体装置の製造方法 Expired - Fee Related JP4656854B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2004111676A JP4656854B2 (ja) 2004-04-06 2004-04-06 半導体装置の製造方法
US11/099,699 US7468297B2 (en) 2004-04-06 2005-04-06 Method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004111676A JP4656854B2 (ja) 2004-04-06 2004-04-06 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2005294771A true JP2005294771A (ja) 2005-10-20
JP4656854B2 JP4656854B2 (ja) 2011-03-23

Family

ID=35054916

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004111676A Expired - Fee Related JP4656854B2 (ja) 2004-04-06 2004-04-06 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US7468297B2 (ja)
JP (1) JP4656854B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010165739A (ja) * 2009-01-13 2010-07-29 Toshiba Corp 半導体装置の製造方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7294554B2 (en) * 2006-02-10 2007-11-13 International Business Machines Corporation Method to eliminate arsenic contamination in trench capacitors
US7951897B2 (en) * 2007-01-26 2011-05-31 Bausch & Lomb Incorporated Synthesis of cationic siloxane prepolymers
US7521330B2 (en) * 2007-06-04 2009-04-21 Taiwan Semiconductor Manufacturing Co., Ltd. Methods for forming capacitor structures
KR20100076256A (ko) * 2008-12-26 2010-07-06 주식회사 동부하이텍 Ｐｉｐ 커패시터의 제조 방법
CN103367141B (zh) * 2012-04-09 2016-06-01 中芯国际集成电路制造(上海)有限公司 功函数测试方法
US9899372B1 (en) * 2016-10-31 2018-02-20 International Business Machines Corporation Forming on-chip metal-insulator-semiconductor capacitor

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05326841A (ja) * 1992-05-25 1993-12-10 Nec Corp 半導体装置の製造方法
JPH088401A (ja) * 1994-06-17 1996-01-12 Toyota Motor Corp 半導体装置の製造方法
JPH0897363A (ja) * 1994-07-27 1996-04-12 Matsushita Electron Corp Ｍｏｓキャパシタおよびその製造方法
JPH1041403A (ja) * 1996-07-22 1998-02-13 Nec Corp 半導体装置およびその製造方法
JPH118352A (ja) * 1997-06-14 1999-01-12 Toshiba Microelectron Corp 半導体集積回路装置及びその製造方法
JP2002184774A (ja) * 2000-12-14 2002-06-28 Mitsubishi Materials Silicon Corp シリコン酸化膜の形成方法と半導体ウェーハ、及びｍｏｓデバイス用ウェーハの製造方法とｍｏｓデバイス用ウェーハ
JP2003060097A (ja) * 2001-08-17 2003-02-28 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2004006898A (ja) * 1992-05-22 2004-01-08 Matsushita Electric Ind Co Ltd 半導体装置の製造方法および製造装置
JP2004039814A (ja) * 2002-07-02 2004-02-05 Fujitsu Ltd 半導体集積回路装置およびその製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6764930B2 (en) * 2001-09-26 2004-07-20 Agere Systems Inc. Method and structure for modular, highly linear MOS capacitors using nitrogen implantation

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004006898A (ja) * 1992-05-22 2004-01-08 Matsushita Electric Ind Co Ltd 半導体装置の製造方法および製造装置
JPH05326841A (ja) * 1992-05-25 1993-12-10 Nec Corp 半導体装置の製造方法
JPH088401A (ja) * 1994-06-17 1996-01-12 Toyota Motor Corp 半導体装置の製造方法
JPH0897363A (ja) * 1994-07-27 1996-04-12 Matsushita Electron Corp Ｍｏｓキャパシタおよびその製造方法
JPH1041403A (ja) * 1996-07-22 1998-02-13 Nec Corp 半導体装置およびその製造方法
JPH118352A (ja) * 1997-06-14 1999-01-12 Toshiba Microelectron Corp 半導体集積回路装置及びその製造方法
JP2002184774A (ja) * 2000-12-14 2002-06-28 Mitsubishi Materials Silicon Corp シリコン酸化膜の形成方法と半導体ウェーハ、及びｍｏｓデバイス用ウェーハの製造方法とｍｏｓデバイス用ウェーハ
JP2003060097A (ja) * 2001-08-17 2003-02-28 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2004039814A (ja) * 2002-07-02 2004-02-05 Fujitsu Ltd 半導体集積回路装置およびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010165739A (ja) * 2009-01-13 2010-07-29 Toshiba Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
JP4656854B2 (ja) 2011-03-23
US7468297B2 (en) 2008-12-23
US20050221556A1 (en) 2005-10-06

Similar Documents

Publication Publication Date Title
JP2005026586A (ja) 半導体装置及びその製造方法
TW201605045A (zh) 半導體器件以及其製造方法
US20050003597A1 (en) Method of forming a gate oxide layer in a semiconductor device and method of forming a gate electrode having the same
US20020153562A1 (en) Method for fabricating semiconductor device
US7468297B2 (en) Method of manufacturing semiconductor device
JP2005136351A (ja) 半導体装置及びその製造方法
KR101762080B1 (ko) 반도체 장치
JP2008277587A (ja) 半導体装置及び半導体装置の製造方法
KR20030043939A (ko) 얇은 게이트 산화물 ｍｏｓｆｅｔｓ에서 게이트 유도드레인 리케이지(ｇｉｄｌ) 전류의 감소방법 및 디바이스
JP4505349B2 (ja) 半導体装置の製造方法
JP4005055B2 (ja) 半導体装置およびその製造方法
US20050236667A1 (en) Manufacture of semiconductor device with selective amorphousizing
JP2009267027A (ja) 半導体装置及びその製造方法
JP2006202850A (ja) 半導体装置およびその製造方法
US20090221118A1 (en) High Voltage Semiconductor Devices
JP4039854B2 (ja) 半導体装置の製造方法
US8178932B2 (en) Semiconductor device having transistors
KR100770499B1 (ko) 게이트 산화막 제조 방법
US6949471B2 (en) Method for fabricating poly patterns
JPH06268057A (ja) 半導体装置の製造方法
JP4989076B2 (ja) 半導体装置の製造方法
JP4115769B2 (ja) 半導体装置及びその製造方法
JPH113935A (ja) 半導体装置およびその製造方法
JPH1131814A (ja) 半導体装置の製造方法
JP2002094053A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070223

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20080731

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091106

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091124

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100914

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101115

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101207

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101221

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140107

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4656854

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees