JP2002184774A - シリコン酸化膜の形成方法と半導体ウェーハ、及びｍｏｓデバイス用ウェーハの製造方法とｍｏｓデバイス用ウェーハ - Google Patents

Abstract

(57)【要約】 【課題】 シリコン酸化膜の形成方法と半導体ウェー
ハ、及びＭＯＳデバイス用ウェーハの製造方法とＭＯＳ
デバイス用ウェーハにおいて、膜質の優れた１〜数ｎｍ
オーダーの極薄シリコン酸化膜を形成すること。 【解決手段】 シリコンウェーハの表面にシリコン酸化
膜を形成する方法であって、水素雰囲気中で前記シリコ
ンウェーハを加熱してシリコンウェーハ表面の自然酸化
膜を熱処理する熱処理工程を備え、該熱処理工程は、圧
力をＰ（Ｐａ）とし、熱処理時間をｔ（ｍｉｎ）とし、
熱処理温度をＴ（Ｋ）としたとき、以下の関係式； Ｐ≧３×１０¹⁷ｔ^0.5943ｅ^{-36.549(1000/T)} を満たす条件で行われる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、シリコン（Ｓｉ）
ウェーハ表面にＭＯＳデバイスのゲート酸化膜等に好適
なシリコン酸化膜を形成するシリコン酸化膜の形成方法
と半導体ウェーハ、及びＭＯＳデバイス用ウェーハの製
造方法とＭＯＳデバイス用ウェーハに関する。

【０００２】

【従来の技術】ＭＯＳデバイスでは、優れた耐圧性を有
する膜質のシリコン酸化膜をゲート酸化膜としてシリコ
ンウェーハの表面に形成することが必要である。従来、
シリコンウェーハ表面にゲート酸化膜としてシリコン酸
化膜を形成するには、窒素及び酸素の混合雰囲気中に
て、７５０〜９５０℃程度の温度で熱酸化処理を行う方
法が一般的である。

【０００３】

【発明が解決しようとする課題】しかしながら、上記従
来のシリコン酸化膜形成技術では、以下のような課題が
残されている。すなわち、ＭＯＳデバイスでは、低消費
電力化のため動作電圧を低下させる必要があり、性能を
確保しつつ低圧化するために、ゲート酸化膜を薄くする
必要がある。従来の熱酸化膜では、１〜数ｎｍオーダー
の膜厚を高温プロセスにより形成することが難しく、こ
のような膜厚では、ＳＣ−１洗浄中等で化学的に形成さ
れた酸化膜を用いる方法しかなかったが、この化学的に
形成された酸化膜は、信頼性等の膜質が劣るため、ＭＯ
Ｓデバイスのゲート酸化膜に用いることは困難であっ
た。また、熱酸化でゲート酸化膜を形成する方法では、
ゲート酸化膜上に形成するゲート電極を工程上連続して
形成することができなかった。

【０００４】本発明は、前述の課題に鑑みてなされたも
ので、膜質の優れた１〜数ｎｍオーダーの極薄シリコン
酸化膜を形成することができるシリコン酸化膜の形成方
法と半導体ウェーハ、及びＭＯＳデバイス用ウェーハの
製造方法とＭＯＳデバイス用ウェーハを提供することを
目的とする。

【０００５】

【課題を解決するための手段】本発明者らは、水素雰囲
気中での熱処理技術について研究を行った結果、水素雰
囲気中で自然酸化膜を熱処理すると、一定の条件下では
膜質を改善し、さらに酸化膜を追加形成することもでき
ることを見出すことができた。

【０００６】したがって、本発明は、この知見に基づい
た技術であり、前記課題を解決するために以下の構成を
採用した。すなわち、本発明のシリコン酸化膜形成方法
は、シリコンウェーハの表面にシリコン酸化膜を形成す
る方法であって、水素雰囲気中で前記シリコンウェーハ
を加熱してシリコンウェーハ表面の自然酸化膜を熱処理
する熱処理工程を備え、該熱処理工程は、圧力をＰ（Ｐ
ａ）とし、熱処理時間をｔ（ｍｉｎ）とし、熱処理温度
をＴ（Ｋ）としたとき、以下の関係式； Ｐ≧３×１０¹⁷ｔ^0.5943ｅ^{-36.549(1000/T)} を満たす条件で行われることを特徴とする。

【０００７】このシリコン酸化膜形成方法では、熱処理
工程において、上記関係式を満たす条件で行われるの
で、後述するように、シリコンウェーハ表面の自然酸化
膜の膜質が変化して高い耐圧性を有する良質な膜に改質
され、膜質の優れた極薄（１〜数ｎｍレベル）のシリコ
ン酸化膜が得られる。また、水素雰囲気中でアニールを
行うことにより、ウェーハ表面のラフネスも改善され、
シリコン酸化膜の信頼性を向上させることができる。

【０００８】また、本発明のシリコン酸化膜形成方法
は、前記熱処理工程において、前記水素雰囲気に水分を
含ませる技術が採用される。すなわち、このシリコン酸
化膜形成方法では、熱処理工程において水素雰囲気に水
分を含ませることにより、水分中の酸素成分により酸化
膜上にさらにシリコン酸化膜を追加形成することがで
き、優れた膜質のシリコン酸化膜の厚さを増やすことが
できる。なお、水素雰囲気中に含ませる水分量を調整す
ることにより、増やす膜厚を制御することができる。

【０００９】本発明のＭＯＳデバイス用ウェーハの製造
方法は、シリコンウェーハ表面にシリコン酸化膜を形成
するシリコン酸化膜形成工程と、該シリコン酸化膜の上
にポリシリコン層を形成するポリシリコン形成工程とを
有するＭＯＳデバイス用ウェーハの製造方法であって、
前記シリコン酸化膜形成工程は、上記本発明のシリコン
酸化膜の形成方法にシリコン酸化膜を形成したことを特
徴とする。

【００１０】このＭＯＳデバイス用ウェーハの製造方法
では、シリコン酸化膜形成工程において、上記本発明の
シリコン酸化膜の形成方法にシリコン酸化膜を形成した
ので、優れた耐圧性を有すると共に極薄のゲート酸化膜
が得られる。

【００１１】また、本発明のＭＯＳデバイス用ウェーハ
の製造方法は、前記ポリシリコン形成工程が、前記シリ
コン酸化膜形成工程後に連続して同じ反応炉で行われる
ことが好ましい。すなわち、このＭＯＳデバイス用ウェ
ーハの製造方法では、ポリシリコン形成工程をシリコン
酸化膜形成工程後に連続して同じ反応炉で行う連続プロ
セスにすることにより、ゲート酸化膜形成後の汚染を極
めて少なくでき、さらに信頼性の優れたゲート酸化膜の
形成が可能になる。

【００１２】本発明の半導体ウェーハは、シリコンウェ
ーハ表面にシリコン酸化膜が形成された半導体ウェーハ
であって、上記本発明のシリコン酸化膜形成方法により
前記シリコン酸化膜が形成されたことを特徴とする。す
なわち、この半導体ウェーハでは、上記本発明のシリコ
ン酸化膜形成方法によりシリコン酸化膜が形成されてい
るので、高耐圧で極薄のシリコン酸化膜を備えることが
できる。

【００１３】本発明のＭＯＳデバイス用ウェーハは、シ
リコンウェーハ表面にシリコン酸化膜が形成され、該シ
リコン酸化膜の上にポリシリコン層が形成されたＭＯＳ
デバイス用ウェーハであって、上記本発明のＭＯＳデバ
イス用ウェーハの製造方法により作製されたことを特徴
とする。すなわち、このＭＯＳデバイス用ウェーハで
は、上記本発明のＭＯＳデバイス用ウェーハの製造方法
により作製されているので、高耐圧で極薄のゲート酸化
膜を備えることができ、高信頼性かつ高性能なＭＯＳデ
バイスを作製することができるウェーハが得られる。

【００１４】

【発明の実施の形態】以下、本発明に係るシリコン酸化
膜の形成方法と半導体ウェーハ、及びＭＯＳデバイス用
ウェーハの製造方法とＭＯＳデバイス用ウェーハの一実
施形態を、図１から図４を参照しながら説明する。

【００１５】本実施形態は、ＭＯＳＦＥＴ等を備えたＭ
ＯＳデバイス用ウェーハを作製する方法であって、図１
に示すように、シリコンウェーハＷ表面にゲート酸化膜
としてシリコン酸化膜ＳＯを形成し、該シリコン酸化膜
ＳＯの上にポリシリコン層ＰＳを形成する方法である。

【００１６】〔シリコン酸化膜形成工程〕処理前のシリ
コンウェーハＷは、洗浄等を行った状態で、図１の
（ａ）に示すように、シリコンウェーハＷの表面上に自
然酸化膜ＮＯが形成されている状態となっている。な
お、通常、自然酸化膜ＮＯは、１〜数ｎｍオーダーの膜
厚で形成されている。

【００１７】上記シリコンウェーハＷの表面上に高耐圧
のシリコン酸化膜ＳＯを形成するには、ＬＰ−ＣＶＤ
（減圧ＣＶＤ）炉（反応炉）内において、図１の（ｂ）
に示すように、水素（Ｈ₂）雰囲気中でベークして表面
の自然酸化膜ＮＯを熱処理する工程を行う。この際、熱
処理条件は、炉内の圧力をＰ（Ｐａ）とし、ベーク時間
（熱処理時間）をｔ（ｍｉｎ）とし、ベーク温度（熱処
理温度）をＴ（Ｋ）としたとき、ベーク温度が１１００
℃未満で、以下の関係式；Ｐ≧３×１０¹⁷ｔ^0.5943ｅ
^{-36.549(1000/T)}を満たす条件で行われる。

【００１８】本実施形態では、上記条件により熱処理を
行うので、シリコンウェーハＷ表面の自然酸化膜ＮＯの
膜質が変化して高い耐圧性を有する良質な膜に改質さ
れ、膜質の優れた極薄（１〜数ｎｍレベル）のシリコン
酸化膜ＳＯが得られる。すなわち、アニール効果によ
り、自然酸化膜ＮＯの膜質が緻密化すると共に、ウェー
ハＷ表面の微小酸素析出物が消滅して耐圧性が向上す
る。また、水素雰囲気中でアニールを行うことにより、
ウェーハＷ表面のラフネスも改善され、シリコン酸化膜
ＳＯの信頼性を向上させることができる。なお、上記条
件を満たさない場合、従来と同様に、水素の還元性によ
り自然酸化膜ＮＯが逆にエッチングされて除去されてし
まう。

【００１９】上記関係式に基づいて、熱処理時間ｔを１
（線Ａ）、２（線Ｂ）、５（線Ｃ）、１０（線Ｄ）、２
０（線Ｅ）、５０（線Ｆ）及び１００ｍｉｎ（線Ｇ）と
した場合の熱処理時間、熱処理温度及び圧力の関係を、
図２のグラフに示す。図２中の線Ａ〜Ｇは、それぞれ上
記熱処理時間における上記関係式による境界線であり、
これらの境界線より図中の右側の条件によって自然酸化
膜ＮＯが改質されて高耐圧なシリコン酸化膜ＳＯを得る
ことができる。

【００２０】〔ポリシリコン形成工程〕上記のように良
質のシリコン酸化膜ＳＯを形成した後、連続して同じＬ
Ｐ−ＣＶＤ炉内において、図１の（ｃ）に示すように、
シリコン酸化膜ＳＯ上にポリシリコン層ＰＳを成長させ
る。なお、このとき、原料ガスとして、例えばＳｉＨ₄
を用いて成膜する。

【００２１】本実施形態では、ポリシリコン形成工程を
シリコン酸化膜形成工程後に連続して同じＬＰ−ＣＶＤ
炉で行う連続プロセスにすることにより、シリコン酸化
膜ＳＯ形成後の汚染を極めて少なくでき、非常に信頼性
の優れたゲート酸化膜が形成される。

【００２２】

【実施例】熱処理温度と圧力とをそれぞれ変えて熱処理
を行った実験結果を、図３に示す。この図において、黒
丸●は、自然酸化膜ＮＯが改質されて良質なシリコン酸
化膜ＳＯが得られたものを示し、白丸○は、自然酸化膜
ＮＯが除去されてしまったものを示している。なお、熱
処理時間は、それぞれ３０分に設定している。この図か
らわかるように、図中の点線、すなわち上記関係式によ
る境界線の図中右側の条件で、アニールされたシリコン
酸化膜ＳＯが得られている。なお、この実施例では、熱
処理時間を３０分に設定したが、他の熱処理時間に設定
しても上記関係式を満たす熱処理条件では、自然酸化膜
ＮＯが改質されて高耐圧なシリコン酸化膜ＳＯが得られ
る。

【００２３】また、種々の条件で熱処理を行った実験結
果として、処理後の酸化膜の厚さＴ _OX（ｎｍ）を、図４
に示す。熱処理条件としては、熱処理温度を８５０℃、
９００℃、９５０℃及び１０００℃のそれぞれに設定
し、熱処理時間を１〜１００分まで変えて設定した。な
お、圧力は、いずれも５．３×１０⁴Ｐａに設定した。
また、熱処理前の自然酸化膜ＮＯは、０．９〜１．０ｎ
ｍの膜厚である。

【００２４】この図からわかるように、８５０℃の場
合、１分から１０分までのいずれも自然酸化膜ＮＯの膜
厚が変化せず、アニールされて残っているのに対し、９
００℃の場合では、５分を越えると自然酸化膜ＮＯがか
なり除去されてしまい、９５０℃では、１分でも自然酸
化膜ＮＯがかなり除去され、１０００℃の場合では、１
分ですべての自然酸化膜ＮＯが除去されてしまってい
る。なお、処理後の酸化膜が０．３ｎｍ程度であれば、
熱処理時に処理前の自然酸化膜ＮＯは完全に除去された
ものと考えられる。すなわち、熱処理により完全に自然
酸化膜ＮＯが除去されても、熱処理後の膜厚測定時に
０．３ｎｍ程度の自然酸化膜がわずかに形成されるため
である。

【００２５】なお、本発明の技術範囲は上記実施の形態
に限定されるものではなく、本発明の趣旨を逸脱しない
範囲において種々の変更を加えることが可能である。例
えば、上記実施形態では、シリコン酸化膜形成工程にお
いて水素雰囲気に水分を含ませることにより、水分中の
酸素成分により酸化膜上にさらにシリコン酸化膜を追加
形成することができ、優れた膜質のシリコン酸化膜の厚
さを増やすことができる。なお、水素雰囲気中に含ませ
る水分量を調整することにより、増やす膜厚を制御する
ことができる。また、シリコン酸化膜形成工程前におい
て、上記関係式の条件を満たさない熱処理を一時的に行
って自然酸化膜を一部除去し、膜厚をさらに薄く調整し
てから上記関係式の条件を満たす熱処理を行って自然酸
化膜の改質を行っても構わない。

【００２６】また、上記実施形態では、ＳｉＨ₄を原料
ガスとしたポリシリコン層ＰＳの成膜を行ったが、Ｓｉ
₂Ｈ₆又はＤＣＳを原料ガスとしたポリシリコン層の成膜
を行っても構わない。さらに、用いられるシリコンウェ
ーハＷは、予め表面にＢ（ボロン）等が選択的にドーピ
ングされたものでも構わず、半導体デバイスの他の製造
プロセスにおける途中段階でのウェーハでも構わない。

【００２７】

【発明の効果】本発明によれば、以下の効果を奏する。
本発明のシリコン酸化膜形成方法及びこれを用いて作製
された半導体ウェーハでは、上記関係式を満たす条件で
熱処理が行われるので、表面の自然酸化膜が改質されて
高い耐圧性を有する良質なかつ極薄のシリコン酸化膜が
得られると共に、ウェーハ表面のラフネスも改善され、
シリコン酸化膜の信頼性を向上させることができる。ま
た、本発明のＭＯＳデバイス用ウェーハの製造方法及び
これを用いて作製されたＭＯＳデバイス用ウェーハで
は、上記本発明のシリコン酸化膜の形成方法によりシリ
コン酸化膜を形成したので、優れた耐圧性を有すると共
に極薄のゲート酸化膜が得られ、高信頼性かつ高性能な
ＭＯＳデバイスを作製することができるウェーハが得ら
れる。

【図面の簡単な説明】

【図１】 本発明に係るシリコン酸化膜の形成方法と半
導体ウェーハ、及びＭＯＳデバイス用ウェーハの製造方
法とＭＯＳデバイス用ウェーハの一実施形態において、
工程順にウェーハの要部を示す拡大断面図である。

【図２】 本発明に係る一実施形態において、上記関係
式により複数の熱処理時間における熱処理時間と力との
境界条件を示すグラフである。

【図３】 本発明に係る一実施形態において、３０分の
熱処理時間で実際に熱処理時間と圧力とを変えて実施し
た熱処理のシリコン酸化膜形成（自然酸化膜の改質）の
結果を示すグラフである。

【図４】 本発明に係る一実施形態において、一定圧力
で実際に熱処理時間と熱処理温度とを変えて実施した熱
処理後の酸化膜厚さを示すグラフである。

【符号の説明】

ＮＯ 自然酸化膜 ＰＳ ポリシリコン層 ＳＯ シリコン酸化膜 Ｗ シリコンウェーハ

Claims (6)

【特許請求の範囲】
1. 【請求項１】 シリコンウェーハの表面にシリコン酸化
   膜を形成する方法であって、 水素雰囲気中で前記シリコンウェーハを加熱してシリコ
   ンウェーハ表面の自然酸化膜を熱処理する熱処理工程を
   備え、 該熱処理工程は、圧力をＰ（Ｐａ）とし、 熱処理時間をｔ（ｍｉｎ）とし、 熱処理温度をＴ（Ｋ）としたとき、以下の関係式； Ｐ≧３×１０¹⁷ｔ^0.5943ｅ^{-36.549(1000/T)} を満たす条件で行われることを特徴とするシリコン酸化
   膜の形成方法。
2. 【請求項２】 請求項１に記載のシリコン酸化膜の形成
   方法において、 前記熱処理工程は、前記水素雰囲気に水分を含ませるこ
   とを特徴とするシリコン酸化膜の形成方法。
3. 【請求項３】 シリコンウェーハ表面にシリコン酸化膜
   を形成するシリコン酸化膜形成工程と、該シリコン酸化
   膜の上にポリシリコン層を形成するポリシリコン形成工
   程とを有するＭＯＳデバイス用ウェーハの製造方法であ
   って、 前記シリコン酸化膜形成工程は、請求項１又は２に記載
   のシリコン酸化膜の形成方法にシリコン酸化膜を形成し
   たことを特徴とするＭＯＳデバイス用ウェーハの製造方
   法。
4. 【請求項４】 請求項３に記載のＭＯＳデバイス用ウェ
   ーハの製造方法において、 前記ポリシリコン形成工程は、前記シリコン酸化膜形成
   工程後に連続して同じ反応炉で行われることを特徴とす
   るＭＯＳデバイス用ウェーハの製造方法。
5. 【請求項５】 シリコンウェーハ表面にシリコン酸化膜
   が形成された半導体ウェーハであって、 請求項１又は２に記載のシリコン酸化膜形成方法により
   前記シリコン酸化膜が形成されたことを特徴とする半導
   体ウェーハ。
6. 【請求項６】 シリコンウェーハ表面にシリコン酸化膜
   が形成され、該シリコン酸化膜の上にポリシリコン層が
   形成されたＭＯＳデバイス用ウェーハであって、 請求項３又は４に記載のＭＯＳデバイス用ウェーハの製
   造方法により作製されたことを特徴とするＭＯＳデバイ
   ス用ウェーハ。