JP2005258533A - メモリ制御装置およびこれを備えたデータ処理システム - Google Patents

メモリ制御装置およびこれを備えたデータ処理システム Download PDF

Info

Publication number
JP2005258533A
JP2005258533A JP2004065414A JP2004065414A JP2005258533A JP 2005258533 A JP2005258533 A JP 2005258533A JP 2004065414 A JP2004065414 A JP 2004065414A JP 2004065414 A JP2004065414 A JP 2004065414A JP 2005258533 A JP2005258533 A JP 2005258533A
Authority
JP
Japan
Prior art keywords
clock signal
access request
output
signal
ram
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004065414A
Other languages
English (en)
Other versions
JP4526841B2 (ja
Inventor
Takao Honda
孝夫 本田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Original Assignee
NEC Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp filed Critical NEC Electronics Corp
Priority to JP2004065414A priority Critical patent/JP4526841B2/ja
Priority to US11/073,807 priority patent/US7164617B2/en
Priority to KR1020050019768A priority patent/KR100714733B1/ko
Publication of JP2005258533A publication Critical patent/JP2005258533A/ja
Application granted granted Critical
Publication of JP4526841B2 publication Critical patent/JP4526841B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/18—Address timing or clocking circuits; Address control signal generation or management, e.g. for row address strobe [RAS] or column address strobe [CAS] signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0038—System on Chip
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1072—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers for memories with random access ports synchronised on clock signal pulse trains, e.g. synchronous memories, self timed memories
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/222—Clock generating, synchronizing or distributing circuits within memory device

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Memory System (AREA)

Abstract

【課題】ＳＤＲＡＭを含むデータ処理システムの消費電力を低減する。
【解決手段】メモリ制御装置５は、ＳＤＲＡＭ４へのアクセス要求の有無を監視し、ＳＤＲＡＭ４へのアクセス要求がない期間が所定の時間を越えた場合にＳＤＲＡＭ４のクロック端子に供給するＲＡＭクロック信号ＲＣＬＫを所定のレベルに固定することによりＳＤＲＡＭ４へのクロック信号の供給を停止し、アクセス要求が生じた場合にはＳＤＲＡＭ４のクロック端子へのクロック信号の供給を再開する。
【選択図】 図１

Description

本発明は、メモリ制御装置に関し、特に、ＣＰＵおよびシンクロナスＤＲＡＭを含むデータ処理システムの低消費電力化に適したメモリ制御装置および該メモリ制御装置を備えたデータ処理システムに関する。
シンクロナスＤＲＡＭ（以下、ＳＤＲＡＭと呼ぶ）では、外部から供給される高速なクロック信号に同期してデータを入出力でき、また、コマンド形式のアクセスにより連続したアドレスに対してデータの読み出し、書き込み（バースト転送）を行うことができる。ＳＤＲＡＭに供給するクロック信号をＣＰＵのクロックと共通化した場合に、アクセス時のロスタイムを小さくでき、またバースト転送を利用してＣＰＵをノーウェイトで動作させることが可能となる。このようにＳＤＲＡＭでは従来のＤＲＡＭに比べて遙かに高速なデータ転送が可能である。
しかしながら、ＳＤＲＡＭは高速なクロック信号に同期して動作するため、ＣＰＵからのアクセスがないアイドル（ＩＤＬＥ）状態においてもＳＤＲＡＭにおける消費電力は無視できないレベルにあり、消費電力の低減が求められている。
アイドル状態におけるＳＤＲＡＭの消費電力を低減する技術として、ＣＰＵからＳＤＲＡＭへのアクセス要求がない期間が所定の時間を越えた場合に、ＳＤＲＡＭ内部へのクロック信号の供給を有効化するクロックイネーブル信号（ＣＫＥ）をインアクティブにするメモリ制御装置が特許文献１に開示されている。この従来技術を適用することにより、アイドル状態が所定の時間続いている場合にはその後もアイドル状態が継続する確率が高いとしてクロックイネーブル信号（ＣＫＥ）をインアクティブとしＳＤＲＡＭの内部へのクロック供給を停止するので、アクセス要求のないＳＤＲＡＭの消費電力を低減することが可能である。
特開平９−１８０４３８号公報
しかしながら、ＣＰＵおよびＳＤＲＡＭを含むデータ処理システム全体の消費電力の低減を視野にいれた場合には、ＳＤＲＡＭの消費電力の低減のみでは不十分である。ＣＰＵおよびＳＤＲＡＭに供給されるクロック信号を発生するクロック信号発生装置からＳＤＲＡＭのクロック端子までの配線に付随する浮遊容量がクロック信号の周期で充放電されることにより消費される電力については、低減がなされていないからである。クロック信号の周波数が高まるにつれ、クロック信号発生装置からＳＤＲＡＭのクロック端子までの配線で消費される電力が増大するため、これを低減することがデータ処理システム全体の消費電力低減において重要となる。
本発明の目的は、ＳＤＲＡＭへのアクセス要求がない期間におけるＳＤＲＡＭ内部の消費電力を低減するのみでなく、ＳＤＲＡＭにクロック信号を供給する配線の充放電で生じる消費電力をも低減することが可能なメモリ制御装置および該メモリ制御装置を備えたデータ処理システムを提供することである。
本発明のメモリ制御装置は、シンクロナスＤＲＡＭをアクセス制御するメモリ制御装置において、前記シンクロナスＤＲＡＭへのアクセス要求の有無を監視し、アクセス要求のない期間が所定の時間未満の場合には外部から入力したソースクロック信号を前記シンクロナスＤＲＡＭのクロック端子に供給するＲＡＭクロック信号として出力し、アクセス要求のない期間が所定の時間以上の場合には前記ＲＡＭクロック信号を所定の信号レベルに固定して出力し、アクセス要求が生じた場合には前記ソースクロック信号を前記ＲＡＭクロック信号として出力を再開することを特徴とする。
また、本発明のデータ処理システムは、アドレスおよびデータを伝達するバスと、前記バスに接続されデータを処理するＣＰＵと、前記ＣＰＵに供給するソースクロック信号を発生するクロック信号発生装置と、入力されたコマンドに基づいてデータの読み出し、書き込み、リフレッシュ等の動作をクロック端子に供給されるＲＡＭクロック信号に同期して行うＳＤＲＡＭと、前記バスに接続され前記ＣＰＵからのアクセス要求の種類およびアドレス／データに基づいてコマンドを生成し出力すると共に、前記シンクロナスＤＲＡＭへのアクセス要求の有無を監視し、アクセス要求がない期間が所定の時間未満の場合には前記クロック信号発生装置から入力した前記ソースクロック信号を前記ＲＡＭクロック信号として出力し、アクセス要求がない期間が所定の時間以上の場合には前記ＲＡＭクロック信号を所定の信号レベルに固定して出力し、アクセス要求が生じた場合には前記ソースクロック信号を前記ＲＡＭクロック信号として出力を再開するメモリ制御装置と、を備えて構成される。
前記データ制御システムにおいて、前記クロック制御装置から前記メモリ制御装置へ前記ソースクロック信号を伝達する配線が、前記メモリ制御装置から前記シンクロナスＤＲＡＭへ前記ＲＡＭクロック信号を伝達する配線よりも配線長において短くなるように配置され配線されることが好ましい。
本発明によれば、ＳＤＲＡＭへのアクセス要求がない期間が所定の時間を越えた場合にはＳＤＲＡＭのクロック端子に供給されるクロック信号が所定のレベルに固定されるので、特許文献１に記載された従来例と同様にＳＤＲＡＭの動作が停止されて消費電力を低減するのみでなく、メモリ制御装置のクロック出力端子からＳＤＲＡＭのクロック端子までの配線の充放電で生じる消費電力をも低減することが可能となる。これにより、ＳＤＲＡＭへのアクセス要求がない期間におけるデータ処理システム全体の消費電力を特許文献１に記載された従来例よりもさらに低減することができる。
本発明のメモリ制御装置は、ＳＤＲＡＭへのアクセス要求の有無を監視し、ＳＤＲＡＭへのアクセス要求がない期間が所定の時間を越えた場合にＳＤＲＡＭのクロック端子に供給するクロック信号を所定のレベルに固定することによりＳＤＲＡＭへのクロックの供給を停止し、アクセス要求が生じた場合にはＳＤＲＡＭのクロック端子へのクロック信号の供給を再開するものである。また、本発明のデータ処理システムは上記のメモリ制御装置を備えることにより消費電力の低減を実現するものである。
以下、本発明について実施例の図面を参照して詳細に説明するが、本発明がこの実施例に限定されて解釈されるべきものではない。
図１は、本発明のメモリ制御装置およびデータ処理システムのブロック図である。図１においてデータ処理システム１００は、アドレスおよびデータを伝達するバス１と、バス１に接続されデータを処理するＣＰＵ２と、ＣＰＵに供給するソースクロック信号ＳＣＬＫを発生するクロック信号発生装置３と、入力されたコマンドに基づいてデータの読み出し、書き込み、リフレッシュ等の動作をクロック端子から供給されるＲＡＭクロック信号ＲＣＬＫに同期して行うＳＤＲＡＭ４と、バス１に接続されＣＰＵからのアクセス要求の種類およびアドレスおよびデータに基づいてコマンドを生成し出力すると共にアクセス要求の有無の状態に応じてＲＡＭクロック信号ＲＣＬＫを制御するメモリ制御装置５とを備えて構成されている。
図１において配線容量Ｃｗは、ＲＡＭクロック信号ＲＣＬＫを伝達する配線に寄生して付加される容量でありクロック周波数が高く、配線長が長い場合には、配線容量Ｃｗの充放電による電力消費が無視できない大きさになる。本発明では、予め決められた期間内にＳＤＲＡＭ４へのアクセス要求がない場合に、直近の時間内にアクセス要求が発生する確率が小さいと予想してＳＤＲＡＭ４に供給するＲＡＭクロック信号ＲＣＬＫを所定のレベルに固定することにより、ＳＤＲＡＭ４の内部で消費する電力のみでなく、配線容量Ｃｗの充放電で消費する電力をも低減する。また、ＲＡＭクロック信号ＲＣＬＫの信号レベルが固定されＳＤＲＡＭ４へのクロック信号の供給が停止されたときにも、ソースクロック信号ＳＣＬＫは通常に供給されるため、ＣＰＵ２、メモリ制御装置等の動作に影響を及ぼすことはない。
ここでメモリ制御装置５は、コマンド生成部１１と、ステータス監視部１２と、アイドル時間検出部１３と、クロック制御部１４とを備えている。
コマンド生成部１１は、ＣＰＵからバスを介して入力したアクセス要求の種類（読み出し、書き込み、リフレッシュ等）およびアドレス情報に基づいてＳＤＲＡＭ４へのコマンドを作成し出力するとともに、ＳＤＲＡＭ４へのアクセス状況を示すステータス情報ＳＴＳを出力する。実施例ではＣＰＵ２とＳＤＲＡＭ４との間のデータの転送もコマンド生成部１１を介して行われる。
ステータス監視部１２は、コマンド生成部１１からステータス情報ＳＴＳを受け取り解析することによりバス１からコマンド生成部への入力を監視し、ＳＤＲＡＭへのアクセス要求があることを検出した場合にはリセットパルスＲＳＴを出力し、アクセス要求がない場合にはカウント許可信号ＣＮＴＥをアクティブレベルにする。
アイドル時間検出部１３は、カウントイネーブルＣＮＴＥがアクティブレベルになるとソースクロック信号ＳＣＬＫのパルス数をカウントし、カウント値が予め設定された所定の値に達すると一致信号ＥＱＬをアクティブレベルとして出力する。またリセットパルスＲＳＴを入力するとカウント値を“０”にリセットする。
図１の実施例ではアイドル時間検出部１３は、アップカウンタ２１と、レジスタ２２と、比較器２３とを用いて構成されている。アップカウンタ２１は、カウント許可信号ＣＮＴＥがアクティブレベルになるとソースクロック信号ＳＣＬＫのパルス数のカウントを開始する。アップカウンタ２１のカウント値ＣＮＴがＣＰＵ２により予めレジスタ２２に設定された所定の値ＣＲに達すると比較器２３がこれを検出して一致信号ＥＱＬをアクティブレベル（実施例ではハイレベル）として出力する。アップカウンタ２１は一致信号ＥＱＬがアクティブレベルになるとカウントを停止しカウント値を保持する。リセットパルスＲＳＴを入力するとアップカウンタ２１のカウント値ＣＮＴは“０”にリセットされ、比較器２３が出力する一致信号ＥＱＬはインアクティブレベル（実施例ではローレベル）になる。
クロック制御部１４は、ソースクロック信号ＳＣＬＫと一致信号ＥＱＬを入力し、一致信号ＥＱＬがインアクティブレベルの場合にはソースクロック信号ＳＣＬＫをＲＡＭクロック信号ＲＣＬＫとして出力し、一致信号ＥＱＬがアクティブレベルの場合にはＲＡＭクロック信号ＲＣＬＫを所定のレベル（実施例ではローレベル）に固定する。
図１の実施例ではクロック制御部１４は、一致信号ＥＱＬの反転信号とソースクロック信号ＳＣＬＫとの論理積を出力する論理ゲート２４と、出力駆動用のバッファ回路２５とを含み、バッファ回路２５がＲＡＭクロック信号ＲＣＬＫを出力する。一致信号ＥＱＬがインアクティブレベルであるローレベルのときにはソースクロック信号ＳＣＬＫがＲＡＭクロック信号ＲＣＬＫとして出力され、一致信号ＥＱＬがアクティブレベルであるハイレベルのときにはＲＡＭクロック信号ＲＣＬＫはローレベルに固定される。
次にメモリ制御装置５の動作について説明する。図２はメモリ制御回路５のタイミング図である。図２において時刻Ｔ１〜Ｔ４の動作は所定の期間より長い時間に渡ってアクセス要求が発生しなかった場合を示し、時刻Ｔ５〜Ｔ６は所定の期間内にアクセス要求が発生した場合を示す。なお、以下の説明では、所定の値（ソースクロック信号ＳＣＬＫのパルス数）として予め “５” が設定されているものとする。すなわち予めレジスタ２２に “５”が格納されているものとする。以下、図１および図２を参照して説明する。
先ず時刻Ｔ１において、コマンド生成部１１は先のアクセス要求の処理後にステータス情報ＳＴＳをアイドル状態として出力する。ステータス監視部１２は、ステータス情報ＳＴＳを受け取りアクセス要求のない状態であることを検知し、カウント許可信号ＣＮＴＥをアクティブレベルにする。これによりアップカウンタ２１がカウントを開始する。アップカウンタ２１のカウント値ＣＮＴはソースクロック信号ＳＣＬＫのハイレベル側パルスが入力される毎に１ずつインクリメントする。この間、クロック制御部１４からは、ＲＡＭクロック信号ＲＣＬＫとしてソースクロック信号ＳＣＬＫがそのまま出力される。
アップカウンタ２１のカウント値ＣＮＴがレジスタ２２に予め設定された所定の値に等しい“５”に達したとき、時刻Ｔ２において比較器２３はこれを検出して一致信号ＥＱＬをアクティブレベルであるハイレベルに変化させる。一致信号ＥＱＬがハイレベルになったことに応答してクロック制御部１４は、ＲＡＭクロック信号ＲＣＬＫをローレベルに固定し、以後アクセス要求が発生するまで維持する。また、アップカウンタ２１は一致信号ＥＱＬがハイレベルになるとカウント動作を停止し、カウント値を維持する。
時刻Ｔ３でアクセス要求が発生すると、コマンド生成部１１はステータス情報ＳＴＳをアクティブ状態として出力する。ステータス監視部１２は、ステータス情報ＳＴＳを受け取りアクセス要求があったことを検知し、リセットパルスＲＳＴを出力してアップカウンタ２１のカウント値を“０”にすると共にカウント許可信号ＣＮＴＥをインアクティブレベルにする。
これにより一致信号ＥＱＬはインアクティブレベルであるローレベルとなるので、時刻Ｔ４において再びクロック制御部１４からＲＡＭクロック信号ＲＣＬＫとしてソースクロック信号ＳＣＬＫがそのまま出力されるようになる。続いて、アクセス要求の種類（読み出し、書き込み、リフレッシュ等）およびアドレス情報に基づいてコマンド生成部で作成されたコマンドがＳＤＲＡＭ４へ出力される。
続いて時刻Ｔ５において、コマンド生成部１１はアクセス要求の処理後にステータス情報ＳＴＳをアクティブ状態からアイドル状態に変化させる。ステータス監視部１２は、ステータス情報ＳＴＳを受け取りアクセス要求のない状態であることを検知し、カウント許可信号ＣＮＴＥをアクティブレベルにする。これによりアップカウンタ２１がカウントを開始する。アップカウンタ２１のカウント値ＣＮＴはソースクロック信号ＳＣＬＫのハイレベル側パルスが入力される毎に１ずつインクリメントする。この間、クロック制御部１４からは、ＲＡＭクロック信号ＲＣＬＫとしてソースクロック信号ＳＣＬＫがそのまま出力される。
時刻Ｔ６においてアクセス要求が発生すると、コマンド生成部１１はステータス情報ＳＴＳをアクティブ状態として出力する。このときにアップカウンタ２１のカウント値ＣＮＴは“４”であり、レジスタ２２に予め設定された所定の値“５”に達していないので、一致信号ＥＱＬはインアクティブレベルのままであるため、ＲＡＭクロック信号ＲＣＬＫは停止されず、クロック制御部１４からソースクロック信号ＳＣＬＫがＲＡＭクロック信号ＲＣＬＫとしてそのまま出力される。アップカウンタ２１のカウント値はリセットパルスＲＳＴにより“０”になると共にカウント許可信号ＣＮＴＥもインアクティブレベルになる。続いて、コマンド生成部で作成されたコマンドがＳＤＲＡＭ４へ出力される。
時刻Ｔ５からＴ６迄の動作で明らかなように、アイドル時間検出部２２は、アップカウンタ２１を備えることにより、アップカウンタ２１のカウント値ＣＮＴがレジスタ２２に設定された所定の値ＣＲよりも小さいときには、ＲＡＭクロック信号ＲＣＬＫが停止することなく連続的にＳＤＲＡＭ４に供給されるように構成されている。これにより、アクセス要求が短い間隔で断続的に発生するようなときにはＲＡＭクロック信号ＲＣＬＫが停止することなく連続的に供給されるので、ＲＡＭクロック信号ＲＣＬＫの供給から停止および停止から供給再開に伴うオーバーヘッドの発生が低減される。さらに、レジスタ２２に設定する値を適切に変更することにより、アイドル状態を検出してからクロックを停止するまでの時間をシステムに最適な時間に調整することが可能である。
以上のように、本発明のメモリ制御装置を適用することにより、ＳＤＲＡＭへのアクセス要求がない期間が所定の時間を越えた場合にはＳＤＲＡＭのクロック端子に供給されるクロック信号が所定のレベルに固定されるので、特許文献１に記載された従来例と同様にＳＤＲＡＭの動作が停止されて消費電力を低減するのみでなく、メモリ制御装置のクロック出力端子からＳＤＲＡＭのクロック端子までの配線の充放電で生じる消費電力をも低減することが可能となる。また、ＳＤＲＡＭ４へのクロック信号の供給が停止されたときにも、ソースクロック信号ＳＣＬＫは通常に供給されるため、ＣＰＵ２、メモリ制御装置等の動作に影響を及ぼすことはない。
なお、図１のデータ処理システム１において、ＳＤＲＡＭ４にアクセスするホストがＣＰＵ２であるものとして説明したが、バス１に接続された（図示しない）ＤＭＡコントローラ等をホストとして動作する場合も同様である。
また、図１においてステータス監視部１２からアイドル時間検出部１３へカウント許可信号ＣＮＴＥとリセットパルスＲＳＴとを出力するとして説明したが、カウント許可信号ＣＮＴＥのみで同様に動作するようにアップカウンタを構成してもよい。すなわち、カウント許可信号がハイレベルのときにアップカウンタがカウント動作を行い、カウント許可信号がローレベルのときにカウント値が“０”にリセットされるようにしてもよい。
また、図１のアイドル時間検出部１３では、一致信号ＥＱＬがアクティブレベルになったときにアップカウンタ２１はカウントを停止するものとして説明したが、アップカウンタ２１のカウント可能な桁数が非常に大きい場合には一致信号ＥＱＬによりカウントを停止する構成にする必要がないことは明らかである。
さらに、図１においてアイドル時間検出部１３は、アップカウンタ２１と、レジスタ２２と比較器２３とを備えて構成されているが、これに換えてダウンカウンタとレジスタと比較器とを用いてもよい。この場合には、ステータス監視部１２からのリセットパルスＲＳＴによりダウンカウンタに所定の値が設定され、ソースクロック信号ＳＣＬＫのハイレベル側パルス毎にカウント値がデクリメントされ、カウント値が“０”になると比較器からの一致信号ＥＱＬがアクティブレベルになるように構成すればよい。
図３は、本発明のデータ処理システムの回路基板上への配置例を示す模式図である。回路基板３０上には、バス１と、バスに接続されたＣＰＵ２と、クロック信号発生装置３と、ＳＤＲＡＭ４と、メモリ制御装置５とが配置され、所定の接続用の配線が設けられてデータ処理システム１００を構成している。ここで、好ましくは図３に示すように、メモリ制御装置５をクロック信号発生装置３の近傍に配置し、因ってクロック信号発生装置３からメモリ制御装置５へのソースクロック信号ＳＣＬＫ供給用の配線の長さが、メモリ制御装置５からＳＤＲＡＭ４へのＲＡＭクロック信号ＲＣＬＫ供給用の配線の長さよりも短くなるようにする。このように配置し配線を設けることにより、メモリ制御装置５が有する、アクセス要求がない時間が続いたときにＳＤＲＡＭ４へのクロック信号の供給を停止する機能を利用して、より有効に消費電力を低減することができる。
本発明のメモリ制御装置およびデータ処理システムのブロック図である。 メモリ制御回路５のタイミング図である。 本発明のデータ処理システムの回路基板上への配置例を示す模式図である。
符号の説明
１ バス
２ ＣＰＵ
３ クロック信号発生装置
４ ＳＤＲＡＭ
５ メモリ制御装置
１１ コマンド生成部
１２ ステータス監視部
１３ アイドル時間検出部
１４ クロック制御部
２１ アップカウンタ
２２ レジスタ
２３ 比較器

Claims (5)

  1. シンクロナスＤＲＡＭをアクセス制御するメモリ制御装置において、
    前記シンクロナスＤＲＡＭへのアクセス要求の有無を監視し、アクセス要求のない期間が所定の時間未満の場合には外部から入力したソースクロック信号を前記シンクロナスＤＲＡＭのクロック端子に供給するＲＡＭクロック信号として出力し、アクセス要求のない期間が所定の時間以上の場合には前記ＲＡＭクロック信号を所定の信号レベルに固定して出力し、アクセス要求が生じた場合には前記ソースクロック信号を前記ＲＡＭクロック信号として出力を再開することを特徴とするメモリ制御装置。
  2. 前記シンクロナスＤＲＡＭへのアクセス要求の有無を監視し、アクセス要求の有無に応じて出力を発生するステータス監視部と、
    前記ステータス監視部の出力がアクセス要求無しを示すものである場合には前記ソースクロック信号のパルス数をカウントしてカウント値が所定の値に達すると一致信号をアクティブレベルとして出力し、前記ステータス監視部の出力がアクセス要求有りを示すものである場合には前記一致信号をインアクティブレベルとするアイドル時間検出部と、
    前記ソースクロック信号と前記一致信号とを入力し、前記一致信号がインアクティブレベルの場合には前記ソースクロック信号を前記ＲＡＭクロック信号として出力し、前記一致信号がアクティブレベルの場合には前記ＲＡＭクロック信号を所定の信号レベルに固定して出力するクロック制御部と、
    を備えることを特徴とする請求項１に記載のメモリ制御装置。
  3. アドレスおよびデータを伝達するバスと、
    前記バスに接続されデータを処理するＣＰＵと、
    前記ＣＰＵに供給するソースクロック信号を発生するクロック信号発生装置と、
    入力されたコマンドに基づいてデータの読み出し、書き込み、リフレッシュ等の動作をクロック端子に供給されるＲＡＭクロック信号に同期して行うＳＤＲＡＭと、
    前記バスに接続され前記ＣＰＵからのアクセス要求の種類およびアドレス／データに基づいてコマンドを生成し出力すると共に、前記シンクロナスＤＲＡＭへのアクセス要求の有無を監視し、アクセス要求がない期間が所定の時間未満の場合には前記クロック信号発生装置から入力した前記ソースクロック信号を前記ＲＡＭクロック信号として出力し、アクセス要求がない期間が所定の時間以上の場合には前記ＲＡＭクロック信号を所定の信号レベルに固定して出力し、アクセス要求が生じた場合には前記ソースクロック信号を前記ＲＡＭクロック信号として出力を再開するメモリ制御装置と、
    を備えることを特徴とするデータ処理システム。
  4. 前記メモリ制御装置は、
    前記シンクロナスＤＲＡＭへのアクセス要求の有無を監視し、アクセス要求の有無に応じて出力を発生するステータス監視部と、
    前記ステータス監視部の出力がアクセス要求無しを示すものである場合には前記ソースクロック信号のパルス数をカウントし、カウント値が所定の値に達すると一致信号をアクティブレベルとして出力し、前記ステータス監視部の出力がアクセス要求有りを示すものである場合には前記一致信号をインアクティブレベルとするアイドル時間検出部と、
    前記ソースクロック信号と前記一致信号とを入力し、前記一致信号がインアクティブレベルの場合には前記ソースクロック信号を前記ＲＡＭクロック信号として出力し、前記一致信号がアクティブレベルの場合には前記ＲＡＭクロック信号を所定の信号レベルに固定して出力するクロック制御部と、
    を備えることを特徴とする請求項３に記載のデータ処理システム。
  5. 前記クロック制御装置から前記メモリ制御装置へ前記ソースクロック信号を伝達する配線が、前記メモリ制御装置から前記シンクロナスＤＲＡＭへ前記ＲＡＭクロック信号を伝達する配線よりも配線長において短いことを特徴とする請求項３または４に記載のデータ処理システム。
JP2004065414A 2004-03-09 2004-03-09 メモリ制御装置およびこれを備えたデータ処理システム Expired - Fee Related JP4526841B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2004065414A JP4526841B2 (ja) 2004-03-09 2004-03-09 メモリ制御装置およびこれを備えたデータ処理システム
US11/073,807 US7164617B2 (en) 2004-03-09 2005-03-08 Memory control apparatus for synchronous memory unit with switched on/off clock signal
KR1020050019768A KR100714733B1 (ko) 2004-03-09 2005-03-09 스위칭된 온/오프 클럭 신호를 가지는 동기식 메모리 유닛을 위한 메모리 제어 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004065414A JP4526841B2 (ja) 2004-03-09 2004-03-09 メモリ制御装置およびこれを備えたデータ処理システム

Publications (2)

Publication Number Publication Date
JP2005258533A true JP2005258533A (ja) 2005-09-22
JP4526841B2 JP4526841B2 (ja) 2010-08-18

Family

ID=34918241

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004065414A Expired - Fee Related JP4526841B2 (ja) 2004-03-09 2004-03-09 メモリ制御装置およびこれを備えたデータ処理システム

Country Status (3)

Country Link
US (1) US7164617B2 (ja)
JP (1) JP4526841B2 (ja)
KR (1) KR100714733B1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008016162A1 (en) * 2006-08-02 2008-02-07 Kabushiki Kaisha Toshiba Memory system and memory chip
JP2008305349A (ja) * 2007-06-11 2008-12-18 Canon Inc メモリコントローラ
JP2013510373A (ja) * 2009-11-05 2013-03-21 ラムバス・インコーポレーテッド インターフェースクロックマネージメント
JP2014021785A (ja) * 2012-07-19 2014-02-03 International Business Maschines Corporation メモリサブシステム、コンピュータ・システム
JP2015038802A (ja) * 2009-01-12 2015-02-26 ラムバス・インコーポレーテッド クロック転送低電力シグナリングシステム

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7294998B2 (en) * 2002-12-13 2007-11-13 Advantest Corp. Timing generation circuit and semiconductor test device having the timing generation circuit
US20070043895A1 (en) * 2005-08-16 2007-02-22 Adams Chad A Method and apparatus for row based power control of a microprocessor memory array
US7523282B1 (en) * 2005-10-27 2009-04-21 Sun Microsystems, Inc. Clock enable throttling for power savings in a memory subsystem
KR100911189B1 (ko) * 2007-06-11 2009-08-06 주식회사 하이닉스반도체 반도체 메모리 장치의 클럭 제어 회로
US11507310B2 (en) 2019-09-02 2022-11-22 SK Hynix Inc. Memory controller and operating method thereof
KR20210026871A (ko) 2019-09-02 2021-03-10 에스케이하이닉스 주식회사 메모리 컨트롤러 및 그 동작 방법
KR20210097938A (ko) 2020-01-31 2021-08-10 에스케이하이닉스 주식회사 클록변조를 통해 리드 데이터의 신뢰성을 검증하는 메모리 장치 및 메모리 장치를 포함하는 메모리 시스템
US11501808B2 (en) * 2019-09-02 2022-11-15 SK Hynix Inc. Memory controller and operating method thereof
KR20210061174A (ko) 2019-11-19 2021-05-27 에스케이하이닉스 주식회사 메모리 컨트롤러 및 그 동작 방법
CN113223566B (zh) * 2021-05-21 2022-12-02 长江先进存储产业创新中心有限责任公司 存储器的控制系统及其控制方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09180438A (ja) * 1995-12-27 1997-07-11 Toshiba Corp メモリ制御装置
JP2000029779A (ja) * 1998-07-09 2000-01-28 Ricoh Co Ltd 画像処理装置
JP2003076952A (ja) * 2001-08-31 2003-03-14 Toshiba Corp Ｓｄメモリカードホストコントローラ及びクロック制御方法
JP2003308246A (ja) * 2002-04-17 2003-10-31 Fujitsu Ltd メモリコントローラのクロック制御装置及び方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4014669B2 (ja) * 1996-04-22 2007-11-28 株式会社ルネサステクノロジ 同期型半導体記憶装置
JP2000022279A (ja) 1998-06-30 2000-01-21 Kyocera Corp 光素子の実装構造
MY122426A (en) 1998-10-29 2006-04-29 Matsushita Electric Ind Co Ltd Memory controller for controlling an integrated memory undergoing logical state transitions

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09180438A (ja) * 1995-12-27 1997-07-11 Toshiba Corp メモリ制御装置
JP2000029779A (ja) * 1998-07-09 2000-01-28 Ricoh Co Ltd 画像処理装置
JP2003076952A (ja) * 2001-08-31 2003-03-14 Toshiba Corp Ｓｄメモリカードホストコントローラ及びクロック制御方法
JP2003308246A (ja) * 2002-04-17 2003-10-31 Fujitsu Ltd メモリコントローラのクロック制御装置及び方法

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8892917B2 (en) 2006-08-02 2014-11-18 Kabushiki Kaisha Toshiba Memory system and memory chip
JP2008040609A (ja) * 2006-08-02 2008-02-21 Toshiba Corp メモリシステム及びメモリチップ
CN101517547B (zh) * 2006-08-02 2013-01-16 株式会社东芝 存储器系统和存储器芯片
WO2008016162A1 (en) * 2006-08-02 2008-02-07 Kabushiki Kaisha Toshiba Memory system and memory chip
US9880767B2 (en) 2006-08-02 2018-01-30 Toshiba Memory Corporation Memory system and memory chip
JP2008305349A (ja) * 2007-06-11 2008-12-18 Canon Inc メモリコントローラ
US10331193B2 (en) 2009-01-12 2019-06-25 Rambus Inc. Signaling interface with phase and framing calibration
US10901485B2 (en) 2009-01-12 2021-01-26 Rambus Inc. Clock-forwarding memory controller with mesochronously-clocked signaling interface
US9229523B2 (en) 2009-01-12 2016-01-05 Rambus Inc. Memory controller with transaction-queue-dependent power modes
US11960344B2 (en) 2009-01-12 2024-04-16 Rambus Inc. Memory controller with looped-back calibration data receiver
US9753521B2 (en) 2009-01-12 2017-09-05 Rambus Inc. Chip-to-chip signaling link timing calibration
US11556164B2 (en) 2009-01-12 2023-01-17 Rambus Inc. Memory IC with data loopback
JP2015038802A (ja) * 2009-01-12 2015-02-26 ラムバス・インコーポレーテッド クロック転送低電力シグナリングシステム
JP2013510373A (ja) * 2009-11-05 2013-03-21 ラムバス・インコーポレーテッド インターフェースクロックマネージメント
US9824056B2 (en) 2009-11-05 2017-11-21 Rambus Inc. Handshake signaling for interface clock management
US11681648B2 (en) 2009-11-05 2023-06-20 Rambus Inc. Interface clock management
US10169263B2 (en) 2012-07-19 2019-01-01 International Business Machines Corporation Memory subsystem and computer system
US10223303B2 (en) 2012-07-19 2019-03-05 International Business Machines Corporation Memory subsystem and computer system
JP2014021785A (ja) * 2012-07-19 2014-02-03 International Business Maschines Corporation メモリサブシステム、コンピュータ・システム
US9448953B2 (en) 2012-07-19 2016-09-20 International Business Machines Corporation Memory subsystem and computer system

Also Published As

Publication number Publication date
JP4526841B2 (ja) 2010-08-18
KR20060043795A (ko) 2006-05-15
US7164617B2 (en) 2007-01-16
US20050201192A1 (en) 2005-09-15
KR100714733B1 (ko) 2007-05-04

Similar Documents

Publication Publication Date Title
JP4526841B2 (ja) メモリ制御装置およびこれを備えたデータ処理システム
KR100329344B1 (ko) 전원관리장치및방법
JP4961003B2 (ja) リフレッシュフラグを発生させる半導体メモリシステム
US7496777B2 (en) Power throttling in a memory system
TW451203B (en) A self-refresh apparatus for a semiconductor memory device
EP1581856B1 (en) Memory controller considering processor power states
US6457095B1 (en) Method and apparatus for synchronizing dynamic random access memory exiting from a low power state
US5940851A (en) Method and apparatus for DRAM refresh using master, slave and self-refresh modes
KR0169288B1 (ko) 컴퓨터 시스템 및 그 메모리를 리프레싱하기 위한 방법
KR100649778B1 (ko) 슬레이브 장치의 휴지 모드 활성화
TWI606459B (zh) 記憶體裝置及其節能控制方法
JP2003187575A (ja) 半導体記憶装置のリフレッシュ制御方法、及び該制御方法を有する半導体記憶装置
JP3898371B2 (ja) 同期式ｄｒａｍ半導体装置
US6721225B2 (en) Semiconductor memory device with activation of a burst refresh when a long cycle is detected
KR19990022054A (ko) Ｐｃｍｃｉａ 카드용 웨이크-업 시스템
JP3728468B2 (ja) メモリ制御装置
JP2002074952A (ja) 同期型半導体記憶装置及びその入力回路の制御方法
JP3570382B2 (ja) 省電力グラフィック制御回路
KR100432700B1 (ko) 저전력 상태로부터 ｄｒａｍ 을 출구하기 위한자기-동기화 방법 및 장치
CN102243526A (zh) 双倍数据速率内存的内存控制器及其控制方法
JP2007257462A (ja) バスリセット・システム及び方法
US10353457B1 (en) Systems and methods for sleep mode power savings in integrated circuit devices
JP2009032170A (ja) メモリコントローラ
JP2000029560A (ja) 電子装置
JPS63257995A (ja) リフレツシユ制御回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070214

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20070704

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100216

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100223

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20100421

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100422

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100601

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100602

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130611

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees