KR19990022054A - Ｐｃｍｃｉａ 카드용 웨이크-업 시스템 - Google Patents

Ｐｃｍｃｉａ 카드용 웨이크-업 시스템 Download PDF

Info

Publication number
KR19990022054A
KR19990022054A KR1019970708533A KR19970708533A KR19990022054A KR 19990022054 A KR19990022054 A KR 19990022054A KR 1019970708533 A KR1019970708533 A KR 1019970708533A KR 19970708533 A KR19970708533 A KR 19970708533A KR 19990022054 A KR19990022054 A KR 19990022054A
Authority
KR
South Korea
Prior art keywords
logic
pcmcia
cis
card
host computer
Prior art date
Application number
KR1019970708533A
Other languages
English (en)
Inventor
매수 제이. 피서
챠라이 상
Original Assignee
미키오 이시마루
아드밴스트 마이크로 디이바이시스 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미키오 이시마루, 아드밴스트 마이크로 디이바이시스 인코포레이티드 filed Critical 미키오 이시마루
Publication of KR19990022054A publication Critical patent/KR19990022054A/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G06F1/3215—Monitoring of peripheral devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Sources (AREA)

Abstract

웨이크-업 시스템은 SLEEP 모드 동안 PCMCIA 카드상의 카드 정보구조(CIS)에 호스트 컴퓨터를 액세스시키도록 제공된다.
CIS는 PCMCIA 버스를 통한 호스트 컴퓨터 및, 지역버스를 통한 PCMCIA 카드논리에 액세스 가능한 비휘발성 메모리내에 저장된다.
중재논리는 메모리에 대한 액세스를 제어하도록 PCMCIA 및 지역 버스 사이에 결합된다. 정지논리는 CPMCIA 카드를 SLEEP 모드로 스위치 할 시에 고속 클럭 신호가 중재논리 및 PCMCIA 버스상의 CIS 판독동작을 디코드 하고, 정지 논리에 공급된 CIS 검출신호를 표명한다. 응답하여, 정지논리는 고속 클럭 신호가 중재논리 및 어댑터 카드 서브시스템에 공급되게하여, SLEEP 모드로부터 유출시키고, 호스트 컴퓨터를 CIS 정보를 저장하는 메모리에 액세스 시킨다.

Description

ＰＣＭＣＩＡ 카드용 웨이크-업 시스템
랩톱(laptop), 노트북 및 서브-랩톱 개인용 컴퓨터의 확장을 위해, 개인용 컴퓨터 메모리 카드 산업 협회(PCMCIA) 버스 표준에는 확장카드를 위한 인터페이스 명세가 정의되어 있다. 이런 표준에는 카드 크기 및 버스 핀 아웃(pinout)을 정의하고 있을 뿐만아니라, 파일 포맷 및 데이터 구조, 카드가 그의 구성 및 능력을 호스트로 전달되게 하는 수단과, 카드 하드웨어 및 소프트웨어 링크를 액세스하는 소자-독립(device-independent) 수단을 기술하고 있다.
특히, 상기 PCMCIA 버스표준에는 카드에 대한 자원 요구사항상의 정보가 카드상의 비휘발성 메모리내에 상주(reside)하는 것에 대해 기재되어 있다. 카드에 의해 요구될 수 있는 자원은 예를 들어 인터럽트 채널 수, DMA 채널 수와, 호스트 컴퓨터 시스템으로부터 요구된 메모리 스페이스의 정도를 포함한다.
구성을 위한 각종 선택사항을 제공하기 위하여, 상기 카드는 자원 요구사항의 많은 조합(combination)을 포함하고 있다. 이런 정보는 카드를 호스트 컴퓨터내에 삽입할 시에나, 상기 컴퓨터가 턴온 될 시에 호스트 컴퓨터 시스템내에 상주하는 구성 소프트웨어에 의해 판독될 수 있다. PCMCIA 버스구성을 위해 카드상의 비휘발성 메모리내에 상주하는 정보를 카드 정보구조(CIS)라 부른다.
PCMCIA 버스표준은 카드가 전력-다운 모드에 놓여질 시간주기를 포함하고, 호스트 컴퓨터가 카드에 결합된 PCMCIA 버스를 통해 판독하기 위해 영구히 이용가능할 CIS를 필요로 한다. PCMCIA 버스표준에 의해 정의된 상기 모드는 휴대용 컴퓨터의 귀중한 배터리 전력을 보존하도록 카드에 의해 소모된 전류를 감소시키는 SLEEP 모드이다. 상태(status) 비트는 카드로부터 호스트 컴퓨터로 전송되어, 카드가 SLEEP 모드에 있는지의 여부를 나타낸다.
CIS 정보를 저장하는 통상적인 방법은 호스트 휴대용 컴퓨터내에 삽입된 PCMCIA 어댑터 카드의 비휘발성 메모리 소자내에 상기 정보를 위치시키는 것이다. 예를 들면, 플래시 메모리는 CIS를 저장하는 데 사용될 수 있다. 이런 플래시 메모리는 PCMCIA 버스를 통해 호스트 컴퓨터에 의해 액세스 가능할 수 있고, 어댑터 카드에 대한 지역(local) 버스를 통해 어댑터 카드상에 상주하는 서브시스템에 의해서도 액세스 할 수 있다. 어댑터 카드 서브시스템은 클럭에 의해 제어된다. 어댑터 카드가 SLEEP 모드에 있을시에, 어댑터 카드 서브시스템에 대한 클럭은 가능한 많은 전력을 보존하도록 디스에이블 된다. 그러나, 어댑터 카드 서브시스템에 의해 플래시 메모리로의 액세스가 동기적이고, 호스트 컴퓨터 액세스 및 서브시스템 액세스간의 중재(arbitrations)가 또한 동기적일시에, 호스트 컴퓨터에서 CIS 메모리로의 액세스는 서브시스템 클럭이 디스에이블될 시에 금지된다.
호스트 컴퓨터를 영구히 CIS 비휘발성 메모리에 액세스하기 위하여, 어댑터 카드의 서브시스템의 인터페이스 회로는 카드가 SLEEP 모드에 있을시에도 클럭을 계속 수신한다. 이는 호스트 컴퓨터가 SLEEP 모드동안 CIS에 액세스되게 하지만, 전류소모량을 증가시킨다.
다른 접근방식은 SLEEP 모드 동안 호스트 컴퓨터로 액세스 가능한 제 2 비휘발성 메모리 소자내에 CIS의 제 2 저장부를 제공하는 것이다. 그러나, 이런 경우에, 호스트 컴퓨터 액세스는 SLEEP 모드내로 결코 진행하지 않는 랜덤 논리 인터페이스를 통해 제공된다. 또한, CIS를 CIS 메모리로부터 PCMCIA 데이터 버스로 전송하기 위해서는 제 2 메모리 소자와 관련된 논리회로를 필요로 한다.
따라서, 이런 접근방식은 부가적인 인터페이스 논리 및 부가적인 비휘발성 메모리소자를 필요로 하고, 전력소모량도 증가시킨다.
그래서, 호스트 컴퓨터를 SLEEP 모드동안 CIS에 액세스시켜, 배터리 전력 공급된 휴대용 컴퓨터의 전력소모량을 감소시키는 것이 바람직하다.
본 발명은 일반적으로 휴대용 컴퓨터에 관한 것으로서, 특히 PCMCIA 카드가 전력 다운 모드로부터 유출(exit)하게 하여 그의 구성정보를 호스트로 전달하는 시스템에 관한 것이다.
도 1 은 본 발명에 따른 PCMCIA 카드용 웨이크-업 시스템을 설명한 블록 다이어그램이다.
도 2는 도 1 에 도시된 CIS 판독 검출회로를 설명한 다이어그램이다.
따라서, 본 발명의 하나의 잇점은 부가적인 비휘발성 메모리 및 인터페이스 논리없이 호스트 컴퓨터가 SLEEP 모드동안 PCMCIA 카드상의 CIS 메모리로 액세스되게 하는 시스템을 제공하는 데에 있다.
본 발명의 다른 잇점은 배터리 전력 공급된 휴대용 컴퓨터의 전력소모가 감소되게 하는 SLEEP 모드 동안 PCMCIA 카드를 활성화 하는 웨이크-업 시스템을 제공하는 데에 있다.
본 발명의 상기 및 다른 잇점은 호스트 컴퓨터가 PCMCIA 버스를 통해 CIS에 액세스 하게 하도록 SLEEP 모드로부터 PCMCIA 카드를 스위치 하는 시스템을 제공함으로써 최소한 부분적으로 성취된다. 호스트 컴퓨터 및 PCMCIA 카드 논리에 액세스 가능한 비휘발성 메모리는 CIS 및 다른 정보를 저장하는 PCMCIA 상에 제공된다. 중재논리는 상기 메모리에 결합되어, 상기 메모리로의 호스트 컴퓨터 및 PCMCIA 카드 논리 액세스를 제어한다. 정지(sleep) 논리는 중재논리 및 PCMCIA 카드를 SLEEP 모드로 스위치 하도록 정지제어신호를 공급한다. CIS 판독 검출 논리를 CIS 판독동작을 검출할 시에 CIS 판독 검출신호를 정지논리에 공급하도록 PCMCIA 버스를 모니터 한다. CIS 판독 검출신호는 호스트 컴퓨터가 CIS에 액세스 하게 하도록 중재논리를 활성화 시킨다.
본 발명의 한 견지에 따르면, 정지 제어신호는 고속 클럭신호가 중재논리상의 잔여논리 및 PCMCIA 카드논리에 공급되지 않게 한다. CIS 판독 검출 신호에 응답하여, 정지논리는 고속 클럭신호가 중재논리에 공급되게 한다.
또한, 고속 클럭신호는 PCMCIA 카드에 공급되게 할 수 있다.
본 발명의 다른 견지에 따르면, 고속 클럭신호보다 낮은 주파수에서의 저속(slow) 클럭 신호는 사전 프로그램된(preprogrammed) 시간 구간 후에 PCMCIA 카드를 활성화시키도록 SLEEP 모드 동안 정지논리에 공급된다.
본 발명의 방법에 따르면, PCMCIA 버스를 통한 호스트 컴퓨터 및, 논리버스를 통한 어댑터 카드 논리에 액세스 가능한 비휘발성 메모리내에 호스트 컴퓨터 시스템 내에서나 카드상의 논리에 의해 사용된 CIS 및 다른 정보를 저장하는 단계,
중재수단에 의해 비휘발성 메모리로 PCMCIA 버스 및 논리버스의 액세스를 제어하는 단계,
PCMCIA 카드를 SLEEP 모드로 스위치 하는 정지제어 신호에 응답하여 중재수단을 디스에이블 하는 단계,
CIS 판독동작을 디코드 하도록 PCMCIA 버스를 모니터하는 단계와,
호스트 프로세서가 비휘발성 메모리에 액세스하게 하도록 디코드된 CIS 판독동작에 응답하여 중재수단을 활성화 시키는 단계로 수행된다.
본 발명의 또다른 목적 및 잇점은 아래의 상세한 설명에서 본 기술분야의 숙련자에게는 명백해지며, 단지 본 발명의 양호한 실시예는 본 발명을 실시하는데 최상의 모드의 설명으로 간단히 기술된다. 실현되는 바와 같이, 본 발명은 서로 다른 실시예일 수 있고, 그의 각종 상세사항은 본 발명의 범주내에서 다양한 관점에서 수정가능하다. 따라서, 도면 및 설명은 본래 설명을 위한 것이고, 제한하는 것으로 간주되지 않는다.
본 발명이 일반적으로 주변 서브시스템을 호스트 시스템에 인터페이스 하는 분야에 적용하지만, 본 발명을 실시하는 최상의 모드는 부분적으로 카드 및 호스트 컴퓨터간의 인터페이스가 PCMCIA 버스 표준요건을 충족하는 데 따른다.
도 1에서, 호스트 컴퓨터(2)는 PCMCIA 버스(6)를 통해 PCMCIA 어댑터 카드(4)에 결합된다. 카드(4)는 CIS 정보를 내장한 비휘발성 메모리(42)를 포함한다. 예를 들면, 플래시 메모리는 CIS 정보를 저장하는데 이용될 수 있다. 플래시 메모리(42)는 어댑터 카드상에 상주하는 서브시스템에 액세스 가능하다.
이런 서브시스템은 블록(44)으로 표시된다. 서브시스템은 지역 버스(46)를 통해 메모리(42)에 액세스한다. 전술된 바와 같이, 메모리(42)내의 CIS 정보는 호스트 컴퓨터(2)에 액세스 가능해야 한다. 메모리(42)에 대한 호스트 컴퓨터 액세스는 PCMCIA 버스(6)를 통해 제공된다. 중재 논리(48)는 메모리(42)로의 호스트 컴퓨터 및 서브시스템 액세스 사이에서 중재한다.
논리(48)는 메모리 버스(50)를 통해 메모리(42)에 결합된다.
SLEEP 논리(52)는 PCMCIA 카드(4)의 SLEEP 모드를 지원한다. SLEEP 논리(52)는 어댑터 카드 서브시스템(44)에 의해 표명된(asserted) GO TO SLEEP(GTS) 신호에 의해 활성화된 전력 다운 상태 머신에 의해 구현될 수 있다.
선택적으로, GTS 신호는 호스트 컴퓨터(2)에 의해 제공될 수 있다.
GTS 신호에 응답하여, 전력 다운 머신은 2개의 입력을 가진 멀티플렉서(55)에 공급된 선택 클럭(selclk) 신호를 표명한다. 이런 입력중 하나에는 고속 클럭(54)으로 부터의 고속 클럭(fclk) 신호가 제공된다. 예를 들면, 40 MHz 클럭 신호는 고속클럭(54)에 의해 발생될 수 있다. 다른 입력은 접지된다.
어댑터 카드(4)가 SLEEP 모드에 있지 않을 시에, selclk 신호는 fclk 신호가 멀티플렉서(55)의 출력으로부터 중재논리(48) 및 어댑터 카드 서브시스템(44)에 공급되게 하도록 표명해제(deassert) 된다. 그러나, 카드가 GTS 신호에 의해 개시된 SLEEP 모드에 놓여질 시에, 표명된 selclk 신호는 fclk 신호가 중재논리(48) 및 어댑터 카드 서브시스템(44)에 공급되지 않게 한다. 대신에, 이런 회로는 접지에 접속된다. 이는 중재논리(48) 및 어댑터 카드 서브시스템(44)이 컴퓨터의 배터리 전력을 보존하도록 저 전력상태로 스위치되게 한다. 이런 상태에서, 어떤 논리적 기능도 중재논리(48) 또는 어댑터 카드 서브시스템(44)의 어느 하나에서 생기지 않는다. 따라서, PCMCIA 버스(6)에서 메모리(42)로의 어떤 액세스도 제공되지 않는다.
SLEEP 논리(52)는 예정된 시간 구간 후에 SLEEP 모드를 유출시키도록 사전 프로그램될 수 있다. 저속 클럭(sclk) 신호는 이런 시간 구간을 한정하도록 예를 들어 32 KHz로 저속 클럭(56)에서 SLEEP 논리(52)로 공급된다. 예를 들면, 논리(52)내의 카운터는 sclk 신호가 예정된 카운트에 도달할 때를 카운트할 시에는 SLEEP 모드에서의 유출을 개시할 수 있다.
PCMCIA 버스 표준요건에 따라 호스트 컴퓨터 액세스를 SLEEP 모드 동안 메모리(42)에 제공하기 위하여, CIS 판독 검출 회로(57)는 어댑터 카드(4)상에 내장된다.
CIS 판독 검출 회로(57)는 PCMCIA 버스(6)를 모니터 하도록 SLEEP 모드 동안 활동적이다. 호스트 컴퓨터(2)에 의해 개시된 CIS 판독 동작이 PCMCIA 버스(6)상에서 검출될 시에, CIS 판독 검출 회로(57)는 SLEEP 논리에 공급된 CIS 검출 신호를 표명한다. 응답하여, SLEEP 논리는 fclk 신호가 멀티플렉서(54)를 통과하게 하도록 selclk 신호를 표명해제 한다. fclk 신호는 중재 논리(48) 및 어댑터 카드 서브시스템(44)에 공급되어, SLEEP 모드가 유출되게 한다.
선택적으로, fclk 신호는 중재논리(48)에만 공급되어, 어댑터 카드 서브시스템(44)이 SLEEP 모드에 있게 한다. 따라서, CIS 메모리(42)로의 호스트 컴퓨터 액세스는 어댑터 카드(4)가 버스 사이클의 지속기간에 한정된 PCMCIA 버스 프로토콜에 순응하게 하는 짧은 시간 주기내에 제공된다.
도 2에서, CIS 판독 검출 회로(57)는 PCMCIA 버스(6)에 결합된 PCMCIA 디코더(60)를 포함한다. 디코더(60)는 호스트 컴퓨터(2)가 메모리(42)로부터 CIS 정보를 요구함을 나타내는 플래시 선택(flashsel) 신호를 검출할 PCMCIA 버스 표준방식에 따라 PCMCIA 버스(6)를 통해 공급된 레지스트 선택(Reg) 신호, 칩 인에이블(CE)신호, 출력 인에이블(OE) 신호 및 어드레스(Addr) 신호를 수신한다.
D 플립-플롭(62)를 통해 flashsel 신호는 AND 게이터(64)에 공급된다. D 플립-플롭(62)의 클럭 입력에는 fclk 신호가 공급된다. AND 게이트(64)에는 또한 SLEEP 모드 동안에 표명된 SLEEP 논리로부터의 전력 다운 신호가 제공된다. 따라서, flashsel 신호가 SLEEP 모드 동안에 검출될 시에 AND 게이트(64)는 SLEEP 논리(52)에 CIS 검출신호를 공급한다.
전술된 바와 같이, CIS 검출신호는 SLEEP 모드를 유출시켜, CIS 정보를 판독하도록 호스트 컴퓨터를 메모리(42)에 액세스시킨다.
CIS 판독동작의 완료에 뒤따라, 어댑터 카드 서브시스템(44)은 다시 어댑터 카드(4)를 SLEEP 모드내에 위치시킬 수 있다. 선택적으로, SLEEP 모드로의 스위칭 백(switching back)은 호스트 컴퓨터(2)에 의해 개시될 수 있다. 이에 따라, SLEEP 모드 동안 호스트 컴퓨터를 CIS 정보에 액세스한 웨이크-업 시스템이 기술되었다.
PCMCIA 버스상의 CIS 판독동작은 SLEEP 논리에 공급된 CIS 검출신호를 표명하는 CIS 판독 검출회로에 의해 검출된다. 이에 응답하여, SLEEP 논리는 고속 클럭신호가 중재논리 및 어댑터 카드 시스템에 공급되게 하여, SLEEP 모드로부터 유출하고, 호스트 컴퓨터를 CIS 정보를 저장하는 메모리에 액세스시킨다.
따라서, 기술된 시스템이 CIS 판독 검출부내에 포함된 회로를 제외하고는 어댑터 카드가 완전히 SLEEP 모드를 입력하게 함으로써, 배터리 전력 공급된 휴대용 컴퓨터의 전력 소모를 최소화 시킨다.
또한, 상기 시스템은 소정의 구현에 요구되는 부가적인 비휘발성 메모리 및 부가적인 비휘발성 메모리 및 부가적인 PCMCIA 인터페이스 논리가 제거되게 한다. 이런 소자의 제거로 시스템을 구축하는데 요구된 부품수와 시스템의 복잡성을 줄임으로써 비용이 절감되어, 신뢰성을 높이고, 조립비용과 제품생산의 검사단계를 줄인다. 게다가, 표준 PCMCIA 카드에 대한 폼 팩터(form factor)는 엄격히 제한되고, 카드로 부터의 부품의 제거로 귀중한 카드 스페이스가 이용되어, 예를 들어 부가적인 특성을 제공한다.
여기에서는 본 발명의 양호한 실시예만이 기술되었지만, 본 발명의 범주내에서 본 발명은 수정 및 변형이 가능한 것으로 이해된다.

Claims (16)

  1. 전력 다운 모드 동작에서의 어댑터 카드상에서 호스트 컴퓨터를 메모리에 액세스 시키는 시스템으로서,
    상기 어댑터 카드상에는,
    어댑터 카드 논리 및 상기 호스트 컴퓨터를 상기 메모리에 선택적으로 액세스시키는 중재회로,
    전력 다운 모드 개시신호에 응답하여, 상기 어댑터 카드논리 및 상기 중재 회로를 저 전력상태로 스위치하는 전력 다운 회로와,
    상기 호스트 컴퓨터로부터의 판독 신호에 응답하여, 상기 저 전력상태에서 상기 중재회로를 스위치하도록 상기 전력 다운회로를 활성화 시키는 판독 검출회로를 구비하는데, 상기 판독 검출회로에 의해 상기 호스트 컴퓨터가 상기 메모리에 액세스 되는 것을 특징으로 하는 시스템.
  2. 제 1 항에 있어서,
    상기 호스트 컴퓨터는 PCMCIA 버스를 통해 상기 어댑터 카드에 결합되는 것을 특징으로 하는 시스템.
  3. 제 1 항에 있어서,
    상기 메모리는 상기 어댑터 카드의 구성 및 능력에 관한 정보를 저장하는 비휘발성 메모리 소자를 포함하는 것을 특징으로 하는 시스템.
  4. 제 1 항에 있어서,
    상기 전력 다운 모드 개시 신호는 상기 어댑터 카드 논리에 의해 공급되는 것을 특징으로 하는 시스템.
  5. 제 1 항에 있어서,
    상기 전력 다운 모드 개시 신호는 상기 호스트 컴퓨터에 의해 공급되는 것을 특징으로 하는 시스템.
  6. 제 1 항에 있어서,
    상기 전력 다운회로는 클럭신호가 상기 전력 다운 모드로 상기 중재회로 및 상기 어댑터 카드논리에 공급되지 않게 하는 것을 특징으로 하는 시스템.
  7. 제 6 항에 있어서,
    상기 전력 다운 회로는 상기 클럭신호가 상기 판독신호에 응답하여 상기 중재회로에 공급되게 하는 것을 특징으로 하는 시스템.
  8. 제 7 항에 있어서,
    상기 클럭신호를 공급하는 고속클럭 및 상기 클럭신호보다 낮은 주파수로 저속 클럭신호를 공급하는 저속클럭을 더 포함하는 것을 특징으로 하는 시스템.
  9. 제 8 항에 있어서,
    상기 저속클럭 신호는 상기 전력 다운 회로에 공급되는 것을 특징으로 하는 시스템.
  10. 제 9 항에 있어서,
    상기 전력 다운 회로는 상기 저속 클럭신호에 응답하여, 사전설정(preset) 프로그램에 따라 상기 어댑터 카드를 활성화 시키는 카운터를 포함하는 것을 특징으로 하는 시스템.
  11. 제 2 항에 있어서,
    상기 판독 검출회로는 상기 PCMCIA 버스에 응답하여 상기 판독신호를 디코딩하는 디코더를 포함하는 것을 특징으로 하는 시스템.
  12. 제 11 항에 있어서,
    상기 판독 검출신호는 상기 디코더 및, 상기 전력 다운회로로부터의 전력 다운 모드 표시신호에 응답하여, 상기 전력 다운회로에 활성화 신호를 공급하는 게이트 회로를 포함하는 것을 특징으로 하는 시스템.
  13. 호스트 컴퓨터를 PCMCIA 버스를 통해 PCMCIA 카드의 CIS에 액세스 하게 하도록 SLEEP 모드로부터 PCMCIA 카드를 스위치 하는 시스템에 있어서,
    상기 PCMCIA 카드상에 제공되어, CIS를 저장하는 비휘발성 메모리,
    상기 메모리에 결합되어, 상기 호스트 컴퓨터 및 PCMCIA 카드논리를 상기 메모리에 액세스 시키는 중재논리,
    상기 중재논리 및 상기 어댑터 카드논리에 결합되어,
    상기 중재논리 및 상기 PCMCIA 논리카드를 전력 절약모드로 스위치하도록 정지 제어신호를 공급하는 정지논리와,
    상기 PCMCIA 버스 및 상기 정지 논리사이에 결합되어, 상기 PCMCIA 버스상에서 CIS 판독동작을 검출할 시에 CIS 판독 검출신호를 상기 정지논리에 공급하는 CIS 판독 검출논리를 구비하는 데,
    상기 CIS 판독 검출신호는 상기 호스트 컴퓨터를 CIS에 액세스 하도록 상기 중재논리를 활성화 시키는 것을 특징으로 하는 스위치 시스템.
  14. 제 13 항에 있어서,
    상기 정지 제어신호는 클럭신호가 상기 중재논리 및 상기 PCMCIA 카드논리에 공급되지 않게 하는 것을 특징으로 하는 스위치 시스템.
  15. 제 14 항에 있어서,
    상기 정지논리는 상기 클럭신호가 상기 CIS 판독 검출신호에 응답하여 상기 중재논리에 공급되게 하는 것을 특징으로 하는 스위치 시스템.
  16. SLEEP 모드로 PCMCIA 카드상의 CIS 정보에 호스트 컴퓨터를 액세스시키는 방법에 있어서,
    PCMCIA 버스를 통한 호스트 컴퓨터 및 논리버스를 통한 어댑터 카드논리에 액세스 가능한 비휘발성 메모리내에 CIS 정보를 저장하는 단계,
    중재수단에 의해 비휘발성 메모리에 대한 PCMCIA 버스 및 지역버스의 액세스를 제어하는 단계,
    PCMCIA 카드를 SLEEP 모드로 스위치 하는 정지 제어신호에 응답하여 중재수단을 디스에이블 하는 단계,
    CIS 판독동작을 디코드 하도록 PCMCIA 버스를 모니터 하는 단계 및,
    호스트 프로세서를 비휘발성 메모리에 액세스시키도록 디코드된 CIS 판독 동작에 응답하여 중재수단을 활성화 시키는 단계로 이루어지는 것을 특징으로 하는 액세스 방법.
KR1019970708533A 1995-06-07 1996-04-15 Ｐｃｍｃｉａ 카드용 웨이크-업 시스템 KR19990022054A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/487,316 US5845139A (en) 1995-06-07 1995-06-07 System for providing a host computer with access to a memory on a PCMCIA card in a power down mode
US8/487316 1995-06-07

Publications (1)

Publication Number Publication Date
KR19990022054A true KR19990022054A (ko) 1999-03-25

Family

ID=23935249

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970708533A KR19990022054A (ko) 1995-06-07 1996-04-15 Ｐｃｍｃｉａ 카드용 웨이크-업 시스템

Country Status (6)

Country Link
US (1) US5845139A (ko)
EP (1) EP0834105B1 (ko)
JP (1) JP3726116B2 (ko)
KR (1) KR19990022054A (ko)
DE (1) DE69601311T2 (ko)
WO (1) WO1996041251A1 (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3167931B2 (ja) * 1996-07-15 2001-05-21 インターナショナル・ビジネス・マシーンズ・コーポレ−ション Ｐｃカード及び周辺機器
JPH10301661A (ja) * 1997-04-23 1998-11-13 Matsushita Electric Ind Co Ltd クロック供給装置
US6499087B1 (en) * 1997-11-14 2002-12-24 Agere Systems Guardian Corp. Synchronous memory sharing based on cycle stealing
US6175865B1 (en) * 1998-11-12 2001-01-16 Hewlett-Packard Company Apparatus for automatically configuring network media connections
US6389486B1 (en) * 1999-05-06 2002-05-14 Ericsson Inc. Systems and methods for transferring PCMCIA card status information to host devices
US6194940B1 (en) * 1999-09-27 2001-02-27 Lucent Technologies Inc. Automatic clock switching
WO2001039164A1 (en) * 1999-11-24 2001-05-31 Koninklijke Philips Electronics N.V. Data processing unit with access to the memory of another data processing unit during standby
KR100415092B1 (ko) * 2002-05-13 2004-01-13 주식회사 하이닉스반도체 모드 레지스터를 갖는 반도체 메모리 장치 및 상기 반도체메모리 장치에서의 디프 파워 다운 모드의 제어 방법
FI20021867A (fi) * 2002-10-18 2004-04-19 Nokia Corp Menetelmä kortin toimintatilan muuttamiseksi, järjestelmä, kortti ja laite
US20040260843A1 (en) * 2003-06-23 2004-12-23 Sleeman Peter T. Peripheral device card bridging device
DE10339887B4 (de) * 2003-08-29 2011-07-07 Infineon Technologies AG, 81669 Geräte mit gegenseitiger Aufweckfunktion aus dem Bereitschaftsmodus
US20050071534A1 (en) * 2003-09-30 2005-03-31 Dell Products L.P. Chassis expansion using newcard
FI116254B (fi) * 2003-11-14 2005-10-14 Nokia Corp Signaalien suodatus
US20050223125A1 (en) * 2004-03-31 2005-10-06 Intel Corporation Multi-interfacing in a reconfigurable system
US7570591B2 (en) * 2004-08-03 2009-08-04 Hewlett Packard Development Company, L.P. Method and apparatus for negotiating link speed and configuration
US7376037B1 (en) * 2005-09-26 2008-05-20 Lattice Semiconductor Corporation Programmable logic device with power-saving architecture
US7818593B2 (en) * 2005-09-28 2010-10-19 Qualcomm Incorporated Power conversation for devices on a shared bus using bus busy and free signals
US7472299B2 (en) * 2005-09-30 2008-12-30 Intel Corporation Low power arbiters in interconnection routers
JP2017136898A (ja) 2016-02-02 2017-08-10 株式会社Ｓｕｂａｒｕ 車両用シート制御装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4385369A (en) * 1981-08-21 1983-05-24 Mostek Corporation Semiconductor memory address buffer having power down mode
WO1992007317A1 (en) * 1990-10-12 1992-04-30 Intel Corporation Slow memory refresh in a computer with a limited supply of power
AU659104B2 (en) * 1990-11-09 1995-05-11 Wang Laboratories, Inc. System clock speed controller
JP3034362B2 (ja) * 1990-11-22 2000-04-17 株式会社日立製作所 周辺制御装置およびｓｃｓｉバス制御装置
JP3090767B2 (ja) * 1992-04-02 2000-09-25 ダイヤセミコンシステムズ株式会社 コンピュータシステムの節電制御装置
US5404543A (en) * 1992-05-29 1995-04-04 International Business Machines Corporation Method and system for reducing an amount of power utilized by selecting a lowest power mode from a plurality of power modes
US5586332A (en) * 1993-03-24 1996-12-17 Intel Corporation Power management for low power processors through the use of auto clock-throttling
JPH06282362A (ja) * 1993-03-26 1994-10-07 Sanyo Electric Co Ltd 情報処理装置のデバイス駆動制御方法
JPH06282363A (ja) * 1993-03-30 1994-10-07 Matsushita Electric Ind Co Ltd 入力装置制御装置
EP0621526A1 (en) * 1993-04-21 1994-10-26 WaferScale Integration Inc. Method and apparatus for powering up and powering down peripheral elements
JPH0784686A (ja) * 1993-06-30 1995-03-31 Canon Inc 携帯型ペン入力コンピュータ装置
US5584031A (en) * 1993-11-09 1996-12-10 Motorola Inc. System and method for executing a low power delay instruction
US5546590A (en) * 1994-09-19 1996-08-13 Intel Corporation Power down state machine for PCMCIA PC card applications
US5721935A (en) * 1995-12-20 1998-02-24 Compaq Computer Corporation Apparatus and method for entering low power mode in a computer system
US5652895A (en) * 1995-12-26 1997-07-29 Intel Corporation Computer system having a power conservation mode and utilizing a bus arbiter device which is operable to control the power conservation mode

Also Published As

Publication number Publication date
DE69601311T2 (de) 1999-09-02
WO1996041251A1 (en) 1996-12-19
JPH11506235A (ja) 1999-06-02
EP0834105A1 (en) 1998-04-08
DE69601311D1 (de) 1999-02-18
EP0834105B1 (en) 1999-01-07
US5845139A (en) 1998-12-01
JP3726116B2 (ja) 2005-12-14

Similar Documents

Publication Publication Date Title
US5845139A (en) System for providing a host computer with access to a memory on a PCMCIA card in a power down mode
US5388265A (en) Method and apparatus for placing an integrated circuit chip in a reduced power consumption state
US5813022A (en) Circuit for placing a cache memory into low power mode in response to special bus cycles executed on the bus
US5764968A (en) Clock supply permission/inhibition control system
EP0780755B1 (en) Circuit for setting computer system bus signals to predetermined states in low power mode
US5623677A (en) Apparatus and method for reducing power consumption in a computer system
US5721935A (en) Apparatus and method for entering low power mode in a computer system
US5596756A (en) Sub-bus activity detection technique for power management within a computer system
US5652536A (en) Non-glitch clock switching circuit
US5625807A (en) System and method for enabling and disabling a clock run function to control a peripheral bus clock signal
EP0474963A2 (en) Computer system having sleep mode function
EP0419908A2 (en) Computer system with a sleep mode function
TW493119B (en) Method for automatically identifying the type of memory and motherboard using the same
US4694393A (en) Peripheral unit for a microprocessor system
US5796992A (en) Circuit for switching between synchronous and asynchronous memory refresh cycles in low power mode
JP4689087B2 (ja) 情報処理装置及び省電力移行制御方法
US7219248B2 (en) Semiconductor integrated circuit operable to control power supply voltage
US7237132B2 (en) Power reduction for unintentional activation of a wireless input device using a flip-flop to detect event termination
US7120811B1 (en) Method and apparatus for detection of a power management state based on a power control signal controlling main power to the computer system and a power control signal controlling power to system memory and waking up therefrom
US5682548A (en) Interface component for coupling main bus of computer system to peripheral ports having windows each includes bit specifying whether operations are quiet or not quiet
US20060215288A1 (en) Image forming apparatus with power-saving mode
US6016551A (en) Method and apparatus for masking and unmasking a clock signal in an integrated circuit
US20060179214A1 (en) External storage control device and program for the same
US5974561A (en) Method and apparatus for generating a reset signal within an integrated circuit
EP0621526A1 (en) Method and apparatus for powering up and powering down peripheral elements

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid