JP2005236867A - 受信装置、無線通信装置、無線通信システム、受信方法及び受信プログラムを記録した記録媒体 - Google Patents

Abstract

【課題】 復調精度を保ちながら効果的な低消費電力化が可能な受信装置、無線通信装置、無線通信システム、受信方法及び受信プログラムを記録した記録媒体を提供する。
【解決手段】 受信装置１０は、Ａ／Ｄ変換器１７の出力信号の中から受信信号の復調を行うのに有効なビットを選択するビット選択部１８と、選択された有効ビットを用いて受信信号を復調するデジタル受信処理部１９と、ビット選択部１８の有効ビットの数を制御する有効ビット制御部２０とを備え、ビット選択部１８は、Ａ／Ｄ変換器１７から出力される符号ビットとＡ／Ｄ変換器１７から出力される数値ビットの中で最上位ビットを含んだＭ個の連続した数値ビットとを有効ビットとして選択し、数値ビットの数Ｍの変更で有効ビットの数を変更する。
【選択図】 図１

Description

本発明は、変調波である受信信号をベースバンド周波数や中間周波数においてアナログ／デジタル変換して復調処理を行う受信装置、無線通信装置、無線通信システム、受信方法及び受信プログラムを記録した記録媒体に関し、特に受信装置の効率的な復調技術の改良に関する。

近年、通信の秘匿性や周波数の有効利用の観点から無線通信や放送システムのデジタル化が進んでいる。デジタル方式の受信装置では、アナログ／デジタル変換（以下、Ａ／Ｄ変換という）により、変調された信号波の受信信号をデジタル信号に変換して復調処理を行う場合が多い。一般にこれらの受信装置は、入力の受信信号レベルが変動した場合においてもその信号の復調が可能であることが求められ、一般的に利得可変手段を用い受信信号を制御する。デジタル通信方式の通信システムでは、ＱＰＳＫ（Quadrature Phase Shift Keying：直交位相偏移変調）やＱＡＭ（Quadrature Amplitude Modulation）といった振幅と位相の情報を含む変調信号を伝送するデジタル変調方式が用いられる。
また、近年では携帯機器端末などの普及により無線通信端末は小型化され、低消費電力化が求められている。

低消費電力化の例として、特許文献１には、利得可変手段を用いない場合において、Ａ／Ｄ変換後のビット数を所定の範囲で選択することにより削減し、復調部の処理の低消費電力化を図った受信装置が記載されている。

図１９は、特許文献１の受信装置の構成例を示すブロック図である。
図１９において、受信装置１００は、アナログ受信処理部１０１、増幅器１０２、周波数信号変換部１０３、受信レベル検出部１０４、Ａ／Ｄ変換器１０５、ビット選択部１０６、及びデジタル受信処理部１０７を備えて構成される。また、１１０は受信入力信号、１１１は復調データである。

受信装置１００のアナログ受信処理部１０１において、受信入力信号１１０が増幅器１０２で増幅された後、周波数信号変換部１０３に入力されてアナログのベースバンド信号に変換される。ベースバンド信号はＩ信号（同相成分：In Phase）とＱ信号（直交成分：Quadrature Phase）からなる。また、増幅器１０２の出力信号のレベルを検出して受信電界強度信号を生成する受信レベル検出部１０４も有する。アナログのベースバンド信号は、Ａ／Ｄ変換器１０５によってＮ（Ｎは、任意の自然数）ビットのデジタルのベースバンド信号に変換された後、受信レベル検出部１０４で生成した受信電界強度信号を基に有効ビット制御部１０８によって決定された所定の範囲（Ｍビット、Ｎ＞Ｍ、Ｍは任意の自然数）をビット選択部１０６によって選択し、このＭビットのデジタルのベースバンド信号をデジタル受信処理部１０７でデジタル信号処理により復調し、通信情報に対応する復調データ１１１が得られる。

図２０は、上記受信装置１００のビット選択部１０６の機能を説明する図である。
図２０に示すように、ビット選択部１０６は、データセレクタ２０１を備える。Ａ／Ｄ変換器１０５へアナログＩ信号とアナログＱ信号が入力されるので、Ａ／Ｄ変換器１０５からの出力はＮビットのデジタルＩ信号とＮビットのデジタルＱ信号からなっている。このＮビットのデジタル信号は、上位１ビットは符号ビットを表しており、この符号ビットは省略することができない。残りのＮ−１ビットの中から、データセレクタ２０１によって連続するＭ−１ビットに有効ビット範囲を限定して選択し、符号ビットと合わせてＭビットの信号を後段の復調部に出力する。すなわち、Ｎ−１ビットから上位側及び下位側それぞれの切り捨てるビットをシフトさせてＭ−１ビットの有効ビット範囲を選択する。データセレクタ２０１は、受信レベルに基づいてどこのＭ−１ビットを選択したらよいかという有効ビットの選択範囲を有効ビット制御部１０８から与えられる。
特開２００１−３３９４５５号公報

しかしながら、このような従来の受信装置にあっては、以下のような問題点があった。
特許文献１に記載の受信装置１００のビット選択部１０６では、図２０に示すように、入力されたＮビットのデジタル信号から、符号ビットを除いたＮ−１ビットからＮ＞Ｍとなる連続したＭ−１ビットを選択している。このとき、予め定めたＭビットを選択することしかできず、有効なビット数がさらに少なくてよいときに復調部に入力するビット数をＭビット以下に削減するということができない、又は有効なビット数がもっと必要なときに復調部に入力するビット数をＭビット以上に増やすということができないという問題点があった。

また、ビット選択部１０６は、受信レベルによるビット選択しか行っておらず、その他の情報からより細かい有効ビット数選択を行うことができないという問題点があった。

また、ビット選択部１０６は、復調部全体への入力ビットの選択であり、復調部内の処理が複数ある場合に各処理毎に細かくビット選択をできないという問題点があった。

さらに、ビット選択部１０６は、一つのパケット内では、ビット選択が固定されてしまい、パケット内で伝送速度が変化するようなパケット構成には対応できないという問題点があった。

以上のことから、本発明の目的は、復調精度を保ちながら効果的な低消費電力化が可能な受信装置を提供する。

本発明は、このような課題に鑑みてなされたものであって、復調精度を保ちながら効果的な低消費電力化が可能な受信装置、無線通信装置、無線通信システム、受信方法及び受信プログラムを記録した記録媒体を提供することを目的としている。

本発明の受信装置は、受信信号をアナログ信号からデジタル信号に変換するＡ／Ｄ変換手段と、前記Ａ／Ｄ変換手段の出力の中から、復調に使用するビットを有効ビットとして選択する有効ビット選択手段と、前記有効ビットを用いて受信信号を復調する復調手段とを備える受信装置であって、前記有効ビット選択手段の選択する有効ビットの数が、可変であることを特徴としている。

本発明の受信装置は、受信信号をアナログ信号からデジタル信号に変換するＡ／Ｄ変換手段と、前記Ａ／Ｄ変換手段の出力の中から、復調に使用するビットを有効ビットとして選択する有効ビット選択手段と、前記有効ビット選択手段が選択する有効ビットの数を可変にする可変手段と、前記有効ビットを用いて受信信号を復調する復調手段とを備えることを特徴としている。

本発明の受信装置は、デジタル受信信号の中から、復調に使用するビットを有効ビットとして選択する有効ビット選択手段と、前記有効ビット選択手段が選択する有効ビットの数を可変にする可変手段と、前記有効ビットを用いて受信信号を復調する復調手段と
を備えることを特徴としている。

前記有効ビット選択手段は、前記Ａ／Ｄ変換手段から出力される符号ビットと前記Ａ／Ｄ変換手段から出力される数値ビットの中で最上位ビットを含んだＭ（Ｍは任意の自然数）個の連続した数値ビットとを有効ビットとして選択し、前記数値ビットの数Ｍの変更で有効ビットの数を変更する。

さらに、受信信号の電力レベルを検出する受信電力レベル検出手段を備え、検出した前記受信電力レベルが大きくなるに従って、前記数値ビットの数Ｍを小さくすることがより好ましい。

さらに、受信信号の搬送波対雑音電力比（Ｃ／Ｎ）を算出するＣ／Ｎ算出手段を備え、前記Ｃ／Ｎが大きくなるに従って、前記数値ビットの数Ｍを小さくすることがより好ましい。

より好ましい具体的な態様として、前記受信信号は、初期同期用のプリアンブル部と、データを伝送用のペイロード部と、前記ペイロード部の復調に係わるペイロード部復調用情報を含むヘッダ部と、を含むパケット信号であり、さらに、前記ペイロード部復調用情報を解析するためのヘッダ部分解析手段を備え、前記有効ビット選択手段は、前記ペイロード部復調用情報を基に、前記数値ビットの数Ｍを選択する。

前記ペイロード部復調用情報に含まれるペイロード部信号の変調方式情報に基づいて、前記数値ビットの数Ｍを決定するものであってもよい。

前記ペイロード部復調用情報に含まれるペイロード長に基づいて、前記数値ビットの数Ｍを決定するものであってもよい。

前記プリアンブル部の復調に用いる数値ビットの数Ｍが、同一のパケット内において、任意の値で固定されているものであってもよい。

以上のように構成された本発明の受信装置によって、受信信号に関する情報に基づいて、アナログ／デジタル変換器の出力信号から復調に支障の無いようにビット数を選択し、その選択した信号を復調に用いることにより、復調器内の回路の負荷を軽減することができ、受信装置の消費電力が削減される。

本発明の無線通信装置は、上記各受信装置を備えていることを特徴としている。
本発明の無線通信システムは、上記無線通信装置を含んでいることを特徴としている。

本発明の受信方法は、受信信号をアナログ信号からデジタル信号に変換するＡ／Ｄ変換ステップと、前記Ａ／Ｄ変換ステップの結果から、復調に使用するビットを有効ビットとして選択する有効ビット選択ステップと、前記有効ビット選択ステップの選択する有効ビットの数を可変にするステップと、前記有効ビットを用いて受信信号を復調する復調ステップとを有することを特徴としている。

より好ましい具体的な態様として、前記有効ビット選択ステップでは、前記Ａ／Ｄ変換手順により得られた符号ビットと、前記Ａ／Ｄ変換手順により得られた数値ビットの中の、最上位ビットを含んだＭ（Ｍは任意の自然数）個の連続した数値ビットとを有効ビットとして選択し、前記数値ビットの数Ｍの変更で、有効ビットの数の変更する。

さらに、受信信号の電力レベルを検出する受信電力レベル検出ステップを有し、検出した前記受信電力レベルが大きくなるに従って、前記数値ビットの数Ｍを小さくすることがより好ましい。

さらに、受信信号の搬送波対雑音電力比（Ｃ／Ｎ）を算出するＣ／Ｎ算出ステップを有し、前記Ｃ／Ｎが大きくなるに従って、前記数値ビットの数Ｍを小さくすることがより好ましい。

より好ましい具体的な態様として、受信信号が、初期同期用のプリアンブル部と、データを伝送用のペイロード部と、前記ペイロード部の復調に係わるペイロード部復調用情報を含むヘッダ部と、を含むパケット信号である場合、さらに、前記ペイロード部復調用情報を解析するためのヘッダ部分解析ステップを有し、前記有効ビット選択ステップでは、前記ペイロード部復調用情報を基に、前記数値ビットの数Ｍを選択する。

前記ペイロード部復調用情報に含まれるペイロード部信号の変調方式に基づいて、数値ビットの数Ｍを決定するものであってもよい。

前記ペイロード部復調用情報に含まれるペイロード長情報に基づいて、数値ビットの数Ｍを決定するものであってもよい。

前記プリアンブル部の復調に用いる数値ビットの数Ｍが、同一のパケット内において、任意の値で固定されているものであってもよい。

別の観点から、本発明は、受信信号をアナログ信号からデジタル信号に変換するＡ／Ｄ変換ステップと、前記Ａ／Ｄ変換ステップの結果から、復調に使用するビットを有効ビットとして選択する有効ビット選択ステップと、前記有効ビット選択ステップの選択する有効ビットの数を可変にするステップと、前記有効ビットを用いて受信信号を復調する復調ステップとをコンピュータに実行させるためのプログラムである。

また、本発明は、受信信号をアナログ信号からデジタル信号に変換するＡ／Ｄ変換ステップと、前記Ａ／Ｄ変換ステップの結果から、復調に使用するビットを有効ビットとして選択する有効ビット選択ステップと、前記有効ビット選択ステップの選択する有効ビットの数を可変にするステップと、前記有効ビットを用いて受信信号を復調する復調ステップとをコンピュータに実行させるためのプログラムを記録したことを特徴とするコンピュータ読み取り可能な記録媒体である。

以上、詳述したように、本発明によれば、受信レベルに応じて復調処理を行うビット数を削減することができるので、復調の精度を保ちながら効果的な低消費電力化が可能になる。また、受信レベル以外の情報を用いて選択するビット数を決定するので、より精度の高い低消費電力化を実現することができる。

さらに、同一のパケット内で、プリアンブル、ヘッダ、ペイロードでそれぞれ復調のためのビット数選択が可能であり、低消費電力化に有利である。特に、必ず同じ伝送速度で決められているプリアンブル部は、確実に受信しなければならない部分であるので、受信に影響のない範囲でビット数を固定することができ、低消費電力化を図ることができる。

以下、添付図面を参照しながら本発明の好適な受信装置、無線通信装置、無線通信システム及び受信方法の実施の形態について詳細に説明する。

図１は、本発明の実施の形態の受信装置の基本構成を示すブロック図である。
図１において、受信装置１０は、増幅器１２、利得可変手段１３、周波数信号変換部１４、受信信号の電力レベルを検出する受信レベル検出部１５（受信電力レベル検出手段）、及び受信レベルを基に利得可変手段１３の利得を制御する制御部１６からなるアナログ受信処理部１１と、受信信号をアナログ信号からデジタル信号に変換するＡ／Ｄ変換器１７（Ａ／Ｄ変換手段）と、受信信号の受信電力レベル又はパケット内の変調方式情報等に基づいて、Ａ／Ｄ変換器１７の出力信号の中から受信信号の復調を行うのに有効なビットを有効ビットとして選択するビット選択部１８（有効ビット選択手段）と、有効ビット選択部１８により選択された有効ビットを使用して受信信号の復調を行うデジタル受信処理部１９（復調手段）と、ビット選択部１８の有効ビットの数を制御する有効ビット制御部２０（Ｃ／Ｎ算出手段）とを備えて構成される。また、４０は受信入力信号、４１は復調データである。

ビット選択部１８は、図２で後述するように有効ビット制御部２０からの制御信号に従ってＡ／Ｄ変換器１７から出力される符号ビットとＡ／Ｄ変換器１７から出力される数値ビットの中で最上位ビットを含んだＭ（Ｍは任意の自然数）個の連続した数値ビットとを有効ビットとして選択し、数値ビットの数Ｍの変更で有効ビットの数を変更する。これにより、ビット選択部１８の選択する有効ビットの数は、可変である。

受信装置１０のアナログ受信処理部１１において、受信入力信号４０が増幅器１２で増幅された後、利得可変手段１３により利得制御され、周波数信号変換部１４に入力されてアナログのベースバンド信号に変換される。また、周波数信号変換部１４の入力信号は、受信レベル検出部１５によってレベルを検出される。制御部１６は、検出されたレベル検出信号に基づいて、周波数信号変換部１４の入力レベルが所定の範囲の値となるように利得可変手段１３の利得を制御する。アナログのベースバンド信号は、Ａ／Ｄ変換器１７によってＮビットのデジタルのベースバンド信号に変換された後、受信レベル検出部１５で生成した受信電界強度信号を基に有効ビット制御部２０によって決定された所定の範囲（Ｍビット、Ｎ≧Ｍ）をビット選択部１８によって選択する。ここで選択されるＭビットは、有効ビット制御部２０によって条件によりビット数ｍ１、ｍ２、…、の中から有効なビット数を選択するため可変である。有効なビット数とは、復調性能を維持するのに最低限必要なビット数である。このＭビットのデジタルのベースバンド信号をデジタル受信処理部１９でデジタル信号処理により復調し、通信情報に対応する復調データ４１が得られる。ここで、受信レベル検出部１５で検出したノイズレベルを基に、有効ビット制御部２０は現在の搬送波対雑音電力比（Ｃ／Ｎ）を判断することができ、この受信Ｃ／Ｎを基にビット数選択することもできる。更に、アナログ又はデジタルのＩ信号及びＱ信号は、アナログ又はデジタルのＩＦ信号（中間信号）でもよい。

図２は、上記ビット選択部１８の機能を説明する図である。
図２において、ビット選択部１８は、有効ビット制御部２０により制御される２つのスイッチＳＷ１、ＳＷ２を備える。

上記有効ビット制御部２０及びスイッチＳＷ１、ＳＷ２は、ビット選択部１８が選択する有効ビットの数を可変にする可変手段を構成する。

Ａ／Ｄ変換器１７からの出力は、Ｎビットのデジタル信号からなっており、このＮビットのデジタル信号は、上位１ビットは符号ビットを表しており、この符号ビットは省略することができない。残りのＮ−１ビットの中から、有効ビット制御部２０によって受信レベルに応じて決定される条件により切り捨てる下位側ビットを決定する。符号ビットを含む上位側から連続するＭビットに有効ビット範囲を限定して選択し復調部に出力される。ここでは、Ｎ＝８の例を図示しており、条件により、選択するビット数Ｍは４，６，８の中から選択する。この条件は、有効ビット制御部２０により与えられ、この場合は２つのスイッチで制御される。スイッチＳＷ１が１で、スイッチＳＷ２が１のときはそのまま８ビットを出力し、ＳＷ１が１でＳＷ２が０のときは上位６ビット、ＳＷ１が０のときは上位４ビットの出力となる。ここで、スイッチの数又はその組合わせは任意であり可変の範囲も本実施の形態に限定されるものではない。

図３は、ヘッダ情報から有効ビットを制御する場合の受信装置１０の構成を示すブロック図であり、ビット選択の判断を受信レベルではなく、ヘッダ情報により判断している場合の全体構成を示している。図１に示した構成と同一部分には同一の符号及び名称を付している。

一般に、物理層でのデータ構成であるパケット構成は図４に示すように、プリアンブル３１、ヘッダ３２、ペイロード３３から成り立っている。プリアンブル３１は初期同期のための予め定められた長さのパターン、ヘッダ３２はペイロード部分の復調に関する情報、ペイロード３３はユーザデータという構成になっている。デジタル受信処理部１９では、相関器２１によってデジタル受信信号の相関をとり、復調部２２によって変調されたデータを復調する。また、ヘッダ解析部２３ではヘッダ３２から、変調方式、符号化率、ペイロード長などのパラメータを抽出し、それらの情報を解析する。ここで得られたヘッダ情報を有効ビット制御部３５に入力し、選択するビットを判断する。また、各ヘッダ情報や受信レベルなどの有効ビット選択の条件を適宜組み合わせることも可能で、様々な条件の組合せでビット選択を行うこともできる。

図５は、プリアンブル／ヘッダ／ペイロードで処理の違う場合のデジタル受信処理部１９の構成を示すブロック図であり、図３のデジタル受信処理部１９が、プリアンブル３１、ヘッダ３２、ペイロード３３で復調処理が異なる場合の復調部の構成を示す。ここでは、プリアンブル、ヘッダ、ペイロード部分で、変調処理が異なるために、それぞれの復調処理が異なる場合を示している。

復調処理部２９は、主に低い伝送速度用の復調処理部で、プリアンブルやヘッダは確実に復調できるようにするためにこの処理を用いる。復調処理部３０は、主に高い伝送速度用の復調処理部で、ペイロード部分で大量のデータ通信をする場合に使う場合がある。また、復調処理部３０には、遅延波などによる復調性能悪化を避けるために等化器２８を用いている場合をここでは示しており、全く異なる復調処理が２つ用意されている場合である。ペイロード切替部２４，２５は、予め定められているパケット構成に基づき、プリアンブル、ヘッダの場合には復調処理部２９（相関器２１と復調部２２）を使い、ペイロードの場合には復調処理部２９（相関器２１と復調部２２）、又は復調処理部３０（等化器２８と相関器２６と復調部２７）を使うように切り換える。このペイロードの場合における２つの復調処理の切替に関する条件は、変調方式などのヘッダに含まれる情報から与えられるのでヘッダ解析部２３から与えられる。有効ビット制御部２０も同様にヘッダ解析部２３から変調方式等のヘッダ情報を基に選択するビット数を決定するので、このペイロード切替と連動して選択するビット数を切り替えることにより、復調処理部２９を使う場合と復調処理部３０を使う場合においてそれぞれの有効ビット選択をビット選択部１８にて選択する。

図６は、上記受信装置１０を備える無線通信機の構成を示す機能ブロック図である。
図６において、無線通信機９０（無線通信装置）は、アンテナ７１と、アンテナ共用器７２と、受信装置１０と、バス制御部７３と、送信装置８０と、通信制御部７４とを含んで構成されている。また、送信装置８０は、変調部８３と、Ｄ／Ａ変換器８２と、ＲＦ／ＩＦ送信器８１（送信用パワーアンプと周波数変換器を含む）とを含んで構成される。

次に、無線通信機９０の動作について説明する。なお、受信装置１０の動作については説明済みであるので、ここでは主にそれ以外の部分の動作について説明を行う。

送受信用アンテナ７１から入力した受信信号は、アンテナ共用器７２で受信側の経路が選択され、受信装置１０において受信信号が復調され、外部とのインターフェイズ等の機能を有するバス制御部７３を経由してデータ（Ｄａｔａ）としてパーソナルコンピュータ（ＰＣ）等の情報処理装置に取り込まれる。

また、例えばパーソナルコンピュータ（ＰＣ）等から出力されたデータ（Ｄａｔａ）は、バス制御部７３を経由して、変調部８３において、制御情報の付加と無線通信に使用する送信信号の形式（パケット形式）への変換が行われる。次に、送信信号はＤ／Ａ変換器８２により、デジタル形式からアナログ形式の信号に変換され、ＲＦ／ＩＦ送信器８１において送信信号の増幅と高周波（ＲＦ）信号への周波数変換が行われ、アンテナ共用器７２を経由して送受信用アンテナ７１から空中線に信号が送信される。

通信制御部７４は、通信装置全体を制御する機能と、図６に示す各構成要素への電源供給を制御する機能とを有し、記録媒体７５を含んでいる。

図７は、上記受信装置１０を備える無線通信機９０で構成される無線通信システムの例を示す図である。

図７において、無線通信システム９１は、第１無線通信機９０Ａと、第２無線通信機９０Ｂと、第３無線通信機９０Ｃと、を含んで構成されるＴＤＭＡ（時分割多元接続方式）分散制御方式の無線通信システムである。例えば、無線通信システム９１は、２．４ＧＨｚ帯の周波数帯を使用する、ＩＥＥＥ８０２．１１ｂ通信方式の無線通信システムである。

前記無線通信機９０Ａ、９０Ｂ、９０Ｃは、上記受信装置１０を備える無線通信機である。このように、本発明の受信装置１０を備える無線通信機で無線通信システムを構成することにより、無線通信システム全体の消費電力を削減することができる。

また、上記受信装置１０を備える無線通信機９０は、通信相手に何ら特別な機能の追加を要求することはないので、従来の受信装置（例えば、受信装置１００）を備える無線通信機が無線通信システムに混在している場合においても適用が可能である。

以下、具体的な実施例について説明する。
［実施例１］
図８は、受信レベルから選択ビット数を決定するテーブルの構成例を示す図、図９は、受信レベルから選択ビット数を決定する動作を示すフローチャートである。図中、Ｓはフローの各ステップを示す。

ビット数選択を受信レベルによって選択する例を前記図１の構成を用いて説明する。受信レベル検出部１５で生成した受信電界強度信号を基に、有効ビット制御部２０は現在の受信状況を判断し、選択するビット数を決定する。選択するビット数の決定は予め定められた図８に示すようなテーブルに基づき決定される。例えば、受信信号強度が−６０ｄＢｍのときには、６ビットを選択する。このとき、前記図２に示すスイッチＳＷ１を１に、スイッチＳＷ２を０に設定するようにビット選択部１８に指示することにより、上位６ビットを選択する。

この例の手順は図９のフローチャートに示される。まず、ステップＳ１００で受信レベル検出処理を実行する。ステップＳ１０１にて受信レベルを判定し、−７０ｄＢｍ未満の場合は有効ビット数を８ビットに設定するため、ステップＳ１０２でスイッチＳＷ１を１に、ＳＷ２を１にそれぞれ設定する。−７０ｄＢｍ以上の場合は、ステップＳ１０３にて更に受信レベルを判定し、−５０ｄＢｍ未満の場合には有効ビット数を６ビットに設定するため、ステップＳ１０４でスイッチＳＷ１を１に、スイッチＳＷ２を０にそれぞれ設定する。−５０ｄＢｍ以上の場合には有効ビット数を４ビットに設定するため、ステップＳ１０５でスイッチＳＷ１を０に、スイッチＳＷ２を０にそれぞれ設定する。有効ビット数が設定できたら、最後にステップＳ１０６で復調処理を実行して本フローを終了する。

［実施例２］
図１０は、受信Ｃ／Ｎから選択ビット数を決定するテーブルの構成例を示す図、図１１は、受信Ｃ／Ｎから選択ビット数を決定する動作を示すフローチャートである。

ビット数選択を受信Ｃ／Ｎ（搬送波対雑音電力比）によって選択する例を前記図１の構成を用いて説明する。受信レベル検出部１５で検出したノイズレベルを基に、有効ビット制御部２０は現在の受信Ｃ／Ｎを判断し、選択するビット数を決定する。選択するビットの決定は予め定められた図１０に示すようなテーブルに基づき決定される。例えば、受信Ｃ／Ｎが１５ｄＢのときには、６ビットを選択する。このとき、前記図２に示すスイッチＳＷ１を１に、スイッチＳＷ２を０に設定するようにビット選択部１８に指示することにより、上位６ビットを選択する。

この例の手順は図１１のフローチャートに示される。まず、ステップＳ１１０で受信Ｃ／Ｎ検出処理を実行する。ステップＳ１１１にて受信レベルを判定し、１０ｄＢ未満の場合は有効ビット数を８ビットに設定するため、ステップＳ１１２でスイッチＳＷ１を１に、ＳＷ２を１にそれぞれ設定する。１０ｄＢ以上の場合は、ステップＳ１１３にて更に受信レベルを判定し、２０ｄＢ未満の場合には有効ビット数を６ビットに設定するため、ステップＳ１１４でスイッチＳＷ１を１に、スイッチＳＷ２を０にそれぞれ設定する。２０ｄＢ以上の場合には有効ビット数を４ビットに設定するため、ステップＳ１１５でスイッチＳＷ１を０に、スイッチＳＷ２を０にそれぞれ設定する。有効ビット数が設定できたら、最後にステップＳ１１６で復調処理を実行して本フローを終了する。

［実施例３］
図１２は、変調方式から選択ビット数を決定するテーブルの構成例を示す図、図１３は、変調方式から選択ビット数を決定する動作を示すフローチャートである。

ビット数選択をヘッダ情報によって選択する例を前記図３の構成を用いて説明する。デジタル受信処理部１９内のヘッダ解析部２３により解析されたヘッダ情報を基に、有効ビット制御部２０は現在のヘッダ情報を判断し、選択するビット数を決定する。ここでは、ヘッダ情報の中の変調方式に関してビット数選択を行う例を示す。選択するビット数の決定は予め定められた図１２に示すようなテーブルに基づき決定される。例えば、変調方式がＱＰＳＫのときには、ペイロード開始のタイミングで６ビットを選択する。このとき、前記図２に示すスイッチＳＷ１を１に、スイッチＳＷ２を０に設定するようにビット選択部１８に指示することにより、上位６ビットを選択する。

この例の手順は図１３のフローチャートにより示される。まず、ステップＳ１２０でヘッダ解析処理を実行する。ステップＳ１２１にて変調方式を比較し、１６ＱＡＭの場合は有効ビット数を８ビットに設定するため、ステップＳ１２２でスイッチＳＷ１を１に、ＳＷ２を１にそれぞれ設定する。１６ＱＡＭ以外の場合は、ステップＳ１２３にて更に変調方式を比較し、ＱＰＳＫの場合には有効ビット数を６ビットに設定するため、ステップＳ１２４でスイッチＳＷ１を１に、スイッチＳＷ２を０にそれぞれ設定する。１６ＱＡＭ／ＱＰＳＫ以外の場合には有効ビット数を４ビットに設定するため、ステップＳ１２５でスイッチＳＷ１を０に、スイッチＳＷ２を０にそれぞれ設定する。有効ビット数が設定できたら、最後にステップＳ１２６で復調処理を実行して本フローを終了する。

［実施例４］
図１４は、ペイロード長から選択ビット数を決定するテーブルの構成例を示す図、図１５は、ペイロード長から選択ビット数を決定する動作を示すフローチャートである。

ビット数選択をヘッダ情報によって選択する例を前記図３の構成を用いて説明する。デジタル受信処理部１９内のヘッダ解析部２３により解析されたヘッダ情報を基に、有効ビット制御部２０は現在のヘッダ情報を判断し、選択するビット数を決定する。ここでは、ヘッダ情報の中のペイロード長に関してビット数選択を行う例を示す。選択するビット数の決定は予め定められた図１４のようなテーブルに基づき決定される。例えば、ペイロード長が５１２byteのときには、ペイロード開始のタイミングで６ビットを選択する。このとき、前記図２に示すスイッチＳＷ１を１に、スイッチＳＷ２を０に設定するようにビット選択部１８に指示することにより、上位６ビットを選択する。

この例の手順は図１５のフローチャートにより示される。まず、ステップＳ１３０でヘッダ解析処理を実行する。ステップＳ１３１にてペイロード長を判定し、１０２４byte以上の場合は有効ビット数を８ビットに設定するため、ステップＳ１３２でスイッチＳＷ１を１に、ＳＷ２を１にそれぞれ設定する。１０２４byte未満の場合は、ステップＳ１３３にて更にペイロード長を判定し、１２８byte以上の場合には有効ビット数を６ビットに設定するため、ステップＳ１３４でスイッチＳＷ１を１に、スイッチＳＷ２を０にそれぞれ設定する。１２８byte未満の場合には有効ビット数を４ビットに設定するため、ステップＳ１３５でスイッチＳＷ１を０に、スイッチＳＷ２を０にそれぞれ設定する。有効ビット数が設定できたら、最後にステップＳ１３６で復調処理を実行して本フローを終了する。

［実施例５］
図１６は、パケット処理状態によって選択ビット数を切り替えるテーブルの構成例を示す図、図１７は、パケット処理状態によって選択ビット数を切り替えるタイミングチャート、図１８は、パケット処理状態によって選択ビット数を切り替える動作を示すフローチャートである。

ビット数選択をプリアンブル３１、ヘッダ３２、ペイロード３３で切り替える例を前記図３及び図５の構成を用いて説明する。プリアンブル、ヘッダの部分に関しては予め定められた受信処理を選択する。ペイロードの部分に関しては、デジタル受信処理部１９内のヘッダ解析部２３により解析されたヘッダ情報を基に、有効ビット制御部２０は現在のヘッダ情報を判断し、受信処理を決定する。選択する受信処理の決定は予め定められた変調方式などから求まる伝送速度によって図１６に示すようなテーブルに基づき決定される。

図１７は、受信パケットの一例を示しており、この例におけるスイッチ切替のタイミングチャートを示している。この例では、プリアンブルは１Ｍｂｐｓ、ヘッダは２Ｍｂｐｓ、ペイロードは１１Ｍｂｐｓで送られている例である。まず、プリアンブル部分は一般的に一番低い伝送速度に固定して通信されており、この場合１Ｍｂｐｓで通信されているので４ビットを選択する。このとき、前記図２に示すスイッチＳＷ１を０に、スイッチＳＷ２を０に設定するようにビット選択部１８に指示することにより、上位４ビットを選択する。続くヘッダ部分は、プリアンブル部分の中身により伝送速度がわかる。この例では、ヘッダ部分が２Ｍｂｐｓの場合であり、６ビットを選択する。このとき、ヘッダ開始のタイミングで、前記図２に示すスイッチＳＷ１を１に、スイッチＳＷ２を０に設定するようにビット選択部１８に指示することにより、上位６ビットを選択する。さらに、ヘッダの復調処理により得たペイロードの伝送速度が５．５Ｍｂｐｓ／１１Ｍｂｐｓのときには、ペイロードの開始から８ビットを選択する。このとき、ペイロード開始のタイミングで、前記図２に示すスイッチＳＷ１を１に、スイッチＳＷ２を１に設定するようにビット選択部１８に指示することにより、上位８ビットを選択する。

この例の手順は図１８のフローチャートに示される。まず、ステップＳ２０１にてパケット受信処理状態を判定し、受信処理状態がプリアンブルの場合は、ステップＳ２０２にてプリアンブル解析処理を実行（開始）し、有効ビット数を４ビットに設定するため、ステップＳ２０８でスイッチＳＷ１を０に、ＳＷ２を０にそれぞれ設定する。受信処理状態がプリアンブル以外の場合は、更に受信状態を判定し、受信処理状態がヘッダの場合には、ステップＳ２０４にてヘッダ解析処理を実行（開始）し、ステップＳ２０５にてヘッダ伝送速度を判定し、ヘッダ伝送速度が１Ｍｂｐｓの場合には、有効ビット数を４ビットに設定するため、ステップＳ２０８でスイッチＳＷ１を０に、ＳＷ２を０にそれぞれ設定する。ヘッダ伝送速度が１Ｍｂｐｓ以外の場合には、有効ビット数を６ビットに設定するため、ステップＳ２０９でスイッチＳＷ１を１に、ＳＷ２を０にそれぞれ設定する。受信処理状態が、プリアンブルでもヘッダでもない場合には、ステップＳ２０６にてペイロード伝送速度を判定し、ペイロード伝送速度が１Ｍｂｐｓの場合には、有効ビット数を４ビットに設定するため、ステップＳ２０８でスイッチＳＷ１を０に、ＳＷ２を０にそれぞれ設定する。ペイロード伝送速度が１Ｍｂｐｓ以外の場合には、更にステップＳ２０７で更にペイロード伝送速度を判定し、ペイロード伝送速度が２Ｍｂｐｓの場合には、有効ビット数を６ビットに設定するため、ステップＳ２０９でスイッチＳＷ１を１に、ＳＷ２を０にそれぞれ設定する。ペイロード伝送速度が１Ｍｂｐｓでも２Ｍｂｐｓでもない場合には、有効ビット数を８ビットに設定するため、ステップＳ２１０でスイッチＳＷ１を１に、ＳＷ２を１にそれぞれ設定する。有効ビット数が設定できたら、最後に１Ｍｂｐｓ，２Ｍｂｐｓの場合の低伝送速度では低伝送速度用復調処理ステップＳ２１１を実行し、それ以上の高速の伝送速度の場合には、ステップＳ２１２で高伝送速度用復調処理を実行して本フローを終了する。

以上のように、本実施の形態の受信装置１０は、Ａ／Ｄ変換器１７の出力信号の中から受信信号の復調を行うのに有効なビットを選択するビット選択部１８と、選択された有効ビットを用いて受信信号を復調するデジタル受信処理部１９と、ビット選択部１８の有効ビットの数を制御する有効ビット制御部２０とを備え、ビット選択部１８は、Ａ／Ｄ変換器１７から出力される符号ビットとＡ／Ｄ変換器１７から出力される数値ビットの中で最上位ビットを含んだＭ個の連続した数値ビットとを有効ビットとして選択し、数値ビットの数Ｍの変更で有効ビットの数を変更するので、ビット選択部１８の選択する有効ビットの数は可変となり、復調に支障の無いようにビット数を選択し、その選択した信号を復調に用いることができる。これにより、復調精度を保ちながら復調器内の回路の負荷を軽減することができ、受信装置の低消費電力化を図ることができる。

また、本実施の形態では、受信レベル以外の情報を用いて選択するビット数を決定するので、より精度の高い低消費電力化が実現できる。さらに、同一のパケット内で、プリアンブル、ヘッダ、ペイロードでそれぞれ復調のためのビット数選択が可能であり、低消費電力化に有利である。特に必ず同じ伝送速度で決められているプリアンブル部は、確実に受信しなければならない部分であるので、受信に影響のない範囲でビット数を固定することができ、低消費電力化を図ることができる。

また、復調精度を保ちながら効果的な低消費電力化が可能な本受信装置１０を、ＰＨＳ（Personal Handy-phone System）などを含む各種通信方式の無線通信機及びその無線通信システムの受信装置として使用するようにすれば、無線通信システム全体の消費電力を削減することができる。

なお、上記実施の形態に係る受信装置は、装置単体としては勿論のこと、上述したように無線通信機等の受信装置に組み込まれた装置であってもよい。また、無線受信を行う通信装置であればどのような装置にも適用可能である。例えば、無線通信機能を備えたＰＤＡ（Personal Digital Assistants）や小型ノート型パソコンにも応用できる。

また、本実施の形態では受信装置、無線通信装置、無線通信システム及び受信方法という名称を用いたが、これは説明の便宜上であり、通信装置、復調方法等であってもよいことは勿論である。

さらに、上記受信装置、無線通信装置及び無線通信システムを構成する各回路部、例えば制御部の種類、数及び接続方法などは前述した実施の形態に限られない。

以上説明した受信装置は、この受信装置を機能させるためのプログラムでも実現される。このプログラムはコンピュータで読み取り可能な記録媒体に格納されている。本発明では、この記録媒体として、メインメモリそのものがプログラムメディアであってもよいし、また外部記憶装置としてプログラム読み取り装置が設けられ、そこに記録媒体を挿入することで読み取り可能なプログラムメディアであってもよい。いずれの場合においても、格納されているプログラムはＣＰＵがアクセスして実行させる構成であってもよいし、あるいはいずれの場合もプログラムを読み出し、読み出されたプログラムは、図示されていないプログラム記憶エリアにダウンロードされて、そのプログラムが実行される方式であってもよい。このダウンロード用のプログラムは予め本体装置に格納されているものとする。

ここで、上記プログラムメディアは、本体と分離可能に構成される記録媒体であり、磁気テープやカセットテープ等のテープ系、フロッピーディスクやハードディスク等の磁気ディスクやＣＤ−ＲＯＭ／ＭＯ／ＭＤ／ＤＶＤ等の光ディスクのディスク系、ＩＣカード／光カード等のカード系、あるいはマスクＲＯＭ、ＥＰＲＯＭ、ＥＥＰＲＯＭ、フラッシュＲＯＭ等による半導体メモリを含めた固定的にプログラムを担持する媒体であってもよい。

さらに、図示されていないが、外部の通信ネットワークとの接続が可能な手段を備えている場合には、その通信接続手段を介して通信ネットワークからプログラムをダウンロードするように、流動的にプログラムを担持する媒体であってもよい。なお、このように通信ネットワークからプログラムをダウンロードする場合には、そのダウンロード用プログラムは予め本体装置に格納しておくか、あるいは別な記録媒体からインストールされるものであってもよい。なお、記録媒体に格納されている内容としてはプログラムに限定されず、データであってもよい。

本発明の実施の形態の受信装置の基本構成を示すブロック図である。 本実施の形態の受信装置のビット選択部の機能を説明する図である。 本実施の形態の受信装置のヘッダ情報から有効ビットを制御する場合の受信装置の構成を示すブロック図である。 本実施の形態の受信装置の物理層でのパケット構成を示す図である。 本実施の形態の受信装置のプリアンブル／ヘッダ／ペイロードで処理の違う場合のデジタル受信処理部の構成を示すブロック図である。 本実施の形態の受信装置を備える無線通信機の構成を示す機能ブロック図である。 本実施の形態の受信装置を備える無線通信機で構成される無線通信システムの例を示す図である。 本実施の形態の受信装置の受信レベルから選択ビット数を決定するテーブルの構成例を示す図である。 本実施の形態の受信装置の受信レベルから選択ビット数を決定する動作を示すフローチャートである。 本実施の形態の受信装置の受信Ｃ／Ｎから選択ビット数を決定するテーブルの構成例を示す図である。 本実施の形態の受信装置の受信Ｃ／Ｎから選択ビット数を決定する動作を示すフローチャートである。 本実施の形態の受信装置の変調方式から選択ビット数を決定するテーブルの構成例を示す図である。 本実施の形態の受信装置の変調方式から選択ビット数を決定する動作を示すフローチャートである。 本実施の形態の受信装置のペイロード長から選択ビット数を決定するテーブルの構成例を示す図である。 本実施の形態の受信装置のペイロード長から選択ビット数を決定する動作を示すフローチャートである。 本実施の形態の受信装置のパケット処理状態によって選択ビット数を切り替えるテーブルの構成例を示す図である。 本実施の形態の受信装置のパケット処理状態によって選択ビット数を切り替えるタイミングチャート、 本実施の形態の受信装置のパケット処理状態によって選択ビット数を切り替える動作を示すフローチャートである。 従来の受信装置の構成例を示すブロック図である。 従来の受信装置のビット選択部の機能を説明する図である。

符号の説明

１０ 受信装置
１１ アナログ受信処理部
１２ 増幅器
１３ 利得可変手段
１４ 周波数信号変換部
１５ 受信レベル検出部（受信電力レベル検出手段）
１６ 制御部
１７ Ａ／Ｄ変換器（Ａ／Ｄ変換手段）
１８ ビット選択部（有効ビット選択手段，可変手段の一部）
１９ デジタル受信処理部（復調手段）
２０ 有効ビット制御部（Ｃ／Ｎ算出手段，可変手段の一部）
２１ 相関器
２２ 復調部
２３ ヘッダ解析部
２４ ペイロード切替部
２５ ペイロード切替部
２６ 相関器
２７ 復調部
２８ 等化器
２９ 復調処理部
３０ 復調処理部
３１ プリアンブル
３２ ヘッダ
３３ ペイロード
４０ 受信入力信号
４１ 復調データ
７１ アンテナ
７２ アンテナ共用器
７３ パス制御部
７４ 通信制御部
７５ 記録媒体
８０ 送信装置
８１ ＲＦ／ＩＦ送信器
８２ Ｄ／Ａ変換器
８３ 変調部
９０（９０Ａ，９０Ｂ，９０Ｃ） 無線通信機
９１ 無線通信システム
ＳＷ１，ＳＷ２ スイッチ（可変手段の一部）

Claims (22)

1. 受信信号をアナログ信号からデジタル信号に変換するアナログ／デジタル（Ａ／Ｄ）変換手段と、
   前記Ａ／Ｄ変換手段の出力の中から、復調に使用するビットを有効ビットとして選択する有効ビット選択手段と、
   前記有効ビットを用いて受信信号を復調する復調手段とを備える受信装置であって、
   前記有効ビット選択手段の選択する有効ビットの数が、可変であることを特徴とする受信装置。
2. 受信信号をアナログ信号からデジタル信号に変換するアナログ／デジタル（Ａ／Ｄ）変換手段と、
   前記Ａ／Ｄ変換手段の出力の中から、復調に使用するビットを有効ビットとして選択する有効ビット選択手段と、
   前記有効ビット選択手段が選択する有効ビットの数を可変にする可変手段と、
   前記有効ビットを用いて受信信号を復調する復調手段と
   を備えることを特徴とする受信装置。
3. デジタル受信信号の中から、復調に使用するビットを有効ビットとして選択する有効ビット選択手段と、
   前記有効ビット選択手段が選択する有効ビットの数を可変にする可変手段と、
   前記有効ビットを用いて受信信号を復調する復調手段と
   を備えることを特徴とする受信装置。
4. 前記有効ビット選択手段は、
   前記Ａ／Ｄ変換手段から出力される符号ビットと前記Ａ／Ｄ変換手段から出力される数値ビットの中で最上位ビットを含んだＭ（Ｍは任意の自然数）個の連続した数値ビットとを有効ビットとして選択し、前記数値ビットの数Ｍの変更で有効ビットの数を変更することを特徴とする請求項１又は２に記載の受信装置。
5. さらに、受信信号の電力レベルを検出する受信電力レベル検出手段を備え、
   検出した前記受信電力レベルが大きくなるに従って、前記数値ビットの数Ｍを小さくすることを特徴とする請求項１乃至３のいずれか一項に記載の受信装置。
6. さらに、受信信号の搬送波対雑音電力比（Ｃ／Ｎ）を算出するＣ／Ｎ算出手段を備え、
   前記Ｃ／Ｎが大きくなるに従って、前記数値ビットの数Ｍを小さくすることを特徴とする請求項１乃至３のいずれか一項に記載の受信装置。
7. 前記受信信号は、初期同期用のプリアンブル部と、データを伝送用のペイロード部と、前記ペイロード部の復調に係わるペイロード部復調用情報を含むヘッダ部と、を含むパケット信号であり、
   さらに、前記ペイロード部復調用情報を解析するためのヘッダ部分解析手段を備え、
   前記有効ビット選択手段は、前記ペイロード部復調用情報を基に、前記数値ビットの数Ｍを選択することを特徴とする請求項１乃至４のいずれか一項に記載の受信装置。
8. 前記ペイロード部復調用情報に含まれるペイロード部信号の変調方式情報に基づいて、前記数値ビットの数Ｍを決定することを特徴とする請求項７記載の受信装置。
9. 前記ペイロード部復調用情報に含まれるペイロード長に基づいて、前記数値ビットの数Ｍを決定することを特徴とする請求項７記載の受信装置。
10. 前記プリアンブル部の復調に用いる数値ビットの数Ｍが、同一のパケット内において、任意の値で固定されていることを特徴とする請求項７乃至９のいずれか一項に記載の受信装置。
11. 請求項１乃至１０のいずれか一項に記載の受信装置を備えていることを特徴とする無線通信装置。
12. 請求項１１に記載の無線通信装置を含んでいることを特徴とする無線通信システム。
13. 受信信号をアナログ信号からデジタル信号に変換するアナログ／デジタル（Ａ／Ｄ）変換ステップと、
    前記Ａ／Ｄ変換ステップの結果から、復調に使用するビットを有効ビットとして選択する有効ビット選択ステップと、
    前記有効ビット選択ステップの選択する有効ビットの数を可変にするステップと、
    前記有効ビットを用いて受信信号を復調する復調ステップと
    を有することを特徴とする受信方法。
14. 前記有効ビット選択ステップでは、
    前記Ａ／Ｄ変換手順により得られた符号ビットと、前記Ａ／Ｄ変換手順により得られた数値ビットの中の、最上位ビットを含んだＭ（Ｍは任意の自然数）個の連続した数値ビットとを有効ビットとして選択し、前記数値ビットの数Ｍの変更で、有効ビットの数の変更することを特徴とする請求項１３に記載の受信方法。
15. さらに、受信信号の電力レベルを検出する受信電力レベル検出ステップを有し、
    検出した前記受信電力レベルが大きくなるに従って、前記数値ビットの数Ｍを小さくすることを特徴とする請求項１４に記載の受信方法。
16. さらに、受信信号の搬送波対雑音電力比（Ｃ／Ｎ）を算出するＣ／Ｎ算出ステップを有し、
    前記Ｃ／Ｎが大きくなるに従って、前記数値ビットの数Ｍを小さくすることを特徴とする請求項１４に記載の受信方法。
17. 受信信号が、初期同期用のプリアンブル部と、データを伝送用のペイロード部と、前記ペイロード部の復調に係わるペイロード部復調用情報を含むヘッダ部と、を含むパケット信号である場合、
    さらに、前記ペイロード部復調用情報を解析するためのヘッダ部分解析ステップを有し、
    前記有効ビット選択ステップでは、前記ペイロード部復調用情報を基に、前記数値ビットの数Ｍを選択することを特徴とする請求項１３に記載の受信方法。
18. 前記ペイロード部復調用情報に含まれるペイロード部信号の変調方式に基づいて、数値ビットの数Ｍを決定することを特徴とする請求項１７に記載の受信方法。
19. 前記ペイロード部復調用情報に含まれるペイロード長情報に基づいて、数値ビットの数Ｍを決定することを特徴とする請求項１７に記載の受信方法。
20. 前記プリアンブル部の復調に用いる数値ビットの数Ｍが、同一のパケット内において、任意の値で固定されていることを特徴とする請求項１７に記載の受信方法。
21. 受信信号をアナログ信号からデジタル信号に変換するアナログ／デジタル（Ａ／Ｄ）変換ステップと、前記Ａ／Ｄ変換ステップの結果から、復調に使用するビットを有効ビットとして選択する有効ビット選択ステップと、前記有効ビット選択ステップの選択する有効ビットの数を可変にするステップと、前記有効ビットを用いて受信信号を復調する復調ステップとをコンピュータに実行させるためのプログラム。
22. 受信信号をアナログ信号からデジタル信号に変換するアナログ／デジタル（Ａ／Ｄ）変換ステップと、前記Ａ／Ｄ変換ステップの結果から、復調に使用するビットを有効ビットとして選択する有効ビット選択ステップと、前記有効ビット選択ステップの選択する有効ビットの数を可変にするステップと、前記有効ビットを用いて受信信号を復調する復調ステップとをコンピュータに実行させるためのプログラムを記録したことを特徴とするコンピュータ読み取り可能な記録媒体。

Images