JP2005228786A - 半導体記憶装置およびその製造方法 - Google Patents
半導体記憶装置およびその製造方法 Download PDFInfo
- Publication number
- JP2005228786A JP2005228786A JP2004033297A JP2004033297A JP2005228786A JP 2005228786 A JP2005228786 A JP 2005228786A JP 2004033297 A JP2004033297 A JP 2004033297A JP 2004033297 A JP2004033297 A JP 2004033297A JP 2005228786 A JP2005228786 A JP 2005228786A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- gate electrode
- insulating film
- electrode
- memory device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 76
- 238000004519 manufacturing process Methods 0.000 title claims description 42
- 238000009792 diffusion process Methods 0.000 claims abstract description 57
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 47
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 47
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 36
- 229910021334 nickel silicide Inorganic materials 0.000 claims abstract description 6
- RUFLMLWJRZAWLJ-UHFFFAOYSA-N nickel silicide Chemical group [Ni]=[Si]=[Ni] RUFLMLWJRZAWLJ-UHFFFAOYSA-N 0.000 claims abstract description 6
- 239000000758 substrate Substances 0.000 claims description 49
- 238000000034 method Methods 0.000 claims description 46
- 239000012535 impurity Substances 0.000 claims description 40
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 21
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 21
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 12
- 230000005669 field effect Effects 0.000 claims description 12
- 229910052710 silicon Inorganic materials 0.000 claims description 12
- 239000010703 silicon Substances 0.000 claims description 12
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 11
- 229910052751 metal Inorganic materials 0.000 claims description 11
- 239000002184 metal Substances 0.000 claims description 11
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 11
- 239000000463 material Substances 0.000 claims description 10
- 238000005530 etching Methods 0.000 claims description 9
- 238000005468 ion implantation Methods 0.000 claims description 9
- 238000002955 isolation Methods 0.000 claims description 6
- 239000007769 metal material Substances 0.000 claims description 6
- 238000001465 metallisation Methods 0.000 claims description 5
- 239000000969 carrier Substances 0.000 claims description 4
- 238000003860 storage Methods 0.000 claims description 2
- 238000009825 accumulation Methods 0.000 claims 1
- 230000015654 memory Effects 0.000 abstract description 103
- 125000006850 spacer group Chemical group 0.000 abstract description 16
- 229920005591 polysilicon Polymers 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 90
- 230000008569 process Effects 0.000 description 23
- 238000010586 diagram Methods 0.000 description 22
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 14
- 230000003647 oxidation Effects 0.000 description 8
- 238000007254 oxidation reaction Methods 0.000 description 8
- 229910052759 nickel Inorganic materials 0.000 description 7
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- 238000002347 injection Methods 0.000 description 6
- 239000007924 injection Substances 0.000 description 6
- 230000015556 catabolic process Effects 0.000 description 5
- 230000005684 electric field Effects 0.000 description 5
- 230000002093 peripheral effect Effects 0.000 description 5
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 4
- LPQOADBMXVRBNX-UHFFFAOYSA-N ac1ldcw0 Chemical group Cl.C1CN(C)CCN1C1=C(F)C=C2C(=O)C(C(O)=O)=CN3CCSC1=C32 LPQOADBMXVRBNX-UHFFFAOYSA-N 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 150000004767 nitrides Chemical class 0.000 description 4
- 229910052698 phosphorus Inorganic materials 0.000 description 4
- 239000011574 phosphorus Substances 0.000 description 4
- 229910052785 arsenic Inorganic materials 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 2
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000002784 hot electron Substances 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 230000014759 maintenance of location Effects 0.000 description 2
- 238000005036 potential barrier Methods 0.000 description 2
- 230000005641 tunneling Effects 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- -1 arsenic ions Chemical class 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000003870 refractory metal Substances 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
- H10B41/42—Simultaneous manufacture of periphery and memory cells
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
Abstract
【解決手段】 スプリットゲート構造の不揮発性半導体記憶装置において、メモリゲートがサイドウォールスペーサにより形成されているとき、該メモリゲートを多結晶シリコンにより形成したのちニッケルシリサイドに置換する。これにより、選択ゲートや拡散層へのシリサイド化に影響することなく低抵抗化することができる。
【選択図】 図10
Description
(2)消去時は、メモリゲートに負電位を与え、メモリゲート側拡散層201に正電位を与える。このことにより、拡散層端部のメモリゲート901と拡散層201とがオーバーラップした領域で、強反転が生じるようにする。この強反転により、バンド間トンネル現象を起こし、ホールを生成することができる。このバンド間トンネル現象については、例えば1987年アイ・イー・イー・イー、インターナショナル エレクトロン デバイス ミィーティング、テクニカルダイジェスト第718頁から721頁(IEEE International Electron Device Meeting、Technical Digest、 pp 718-721、 1987)にT.Y.Chan等による報告が見られる(非特許文献4)。このメモリセルにおいては、発生したホールがチャネル方向へ加速され、メモリゲートのバイアスにより引かれ、MONOS膜中に注入されることにより消去動作が行なわれる。即ち、エレクトロンの電荷により上昇していたメモリゲートの閾値を、注入されたホールの電荷により引き下げることができる。この消去方式の特長は、ホールを拡散層端で発生させているため、メモリゲート501の拡散層側端部に集中的にホールが注入されることである。
(3)保持時、電荷は絶縁膜MONOS中に注入されたキャリアの電荷として保持される。絶縁膜中でのキャリア移動は極めて少なく遅いため電極に電圧がかけられていなくても、良好に保持することができる。
(4)読み出し時、選択ゲート側拡散層202に正電位を与え、選択ゲート502に正電位を与えることで、選択ゲート下302のチャネルをオン状態にする。ここで、書きこみ、消去状態により与えられるメモリゲートの閾値差を判別できる適当なメモリゲート電位、(即ち、書きこみ状態の閾値と消去状態の閾値の中間電位)を与えることで、保持していた電荷情報を電流として読み出すことができる。
ゲート用導体層の抵抗を下げるため、前記シリサイド層(xm)を厚く形成すると、同じ工程で形成しなければならない拡散層201、202でのシリサイド層254、255も厚くなる。そのため、拡散層201、202を更に深くすることが必要になる。このことは、セルのスケーラビリティが損なわれることになる。
シリコン基体上に、第1のゲート絶縁膜を介して第1のゲート電極を形成する工程、
これまでの工程で準備された半導体基体の主表面に第2のゲート絶縁膜層を形成する工程、
前記第2のゲート絶縁膜層上に多結晶シリコン層を形成する工程、
前記多結晶シリコン層を異方性エッチングによって選択的にエッチングし、前記第1のゲート電極の前記チャネル方向の一対の側面の少なくとも一方に第2のゲート電極を側壁状に形成する工程、
前記第1及び第2のゲート電極の領域に対して第1及び第2の一対の不純物領域を形成する工程、
これまでの工程で準備された半導体基体上に、前記多結晶シリコン層をシリサイド化する為の金属層を形成する工程、
前記多結晶シリコン層よりなる第2のゲート電極をシリサイド化する工程、
未反応のシリサイド化する為の金属層を除去する工程、
前記第1及び第2のゲートの両電極が構成する凸状領域の前記チャネル方向の一対の側面に少なくとも絶縁膜を形成する工程、
前記第1及び第2の一対の不純物領域の少なくとも一部を低抵抗金属化する工程、を有する。
以下、本発明を本発明の実施例を参照して詳細に説明する。まず、本発明の主要部となるメモリゲートを中心に形成法および本発明に関する構造を説明する。
本例は、半導体集積回路におけるメモリセル部とメモリ周辺回路部とを含めた製造工程を例示する。図12から図23は、本例の半導体装置を工程順に示した模式的な断面図である。本例は、メモリセル部とメモリ周辺回路部、特に、書き込み等で高い電圧が必要となるため、高耐圧素子部と通常の素子部を形成してゆく様子を示している。
240、241、242、244:不純物イオン打ち込み部
301、302、303:領域標識、462:マスクパターン、501:メモリゲート
502:ゲート、505、506、550、560:多結晶シリコン
254、255、554、555、601、602:シリサイド層
640、650:金属配線、651:メタル層、901:メモリゲート絶縁膜
902、905:ゲート絶縁膜、950:シリコン窒化膜
930、945、946、960、970、980:絶縁膜。
Claims (16)
- 半導体基体の主表面に、
チャネル領域と、これを挟んで配置された第1の不純物領域と第2の不純物領域と
前記チャネル領域上に第1のゲート絶縁膜を介して形成された第1のゲート電極と、
前記第1のゲート電極の、前記第1の不純物領域及び第2の不純物領域のいずれか一方の側面に分離用絶縁膜を介し、且つ前記チャネル領域上には第2のゲート絶縁膜を介して薄層として形成された第2のゲート電極と、を有し、且つ
前記第2のゲート電極がシリサイドで形成され、
前記第1及び第2のゲート電極と、前記第1の不純物領域と第2の不純物領域への電位を制御し、前記第2のゲート絶縁膜への電荷の蓄積および読み出しを制御する不揮発性半導体記憶装置。 - シリコン基体上に形成された、第1の絶縁ゲート型電界効果トランジスタと、前記第1の絶縁ゲート型トランジスタゲートと第2の絶縁ゲート型電界効果トランジスタとを、前記第1の絶縁ゲート型電界効果トランジスタの有する第1のゲート電極と、前記第2の絶縁ゲート型電界効果トランジスタの有する第2のゲート電極とが同じ方向に延在して、有し、
前記シリコン基体に、
前記第1及び第2のゲート電極の延在する方向と直行する方向に順次、
第1の拡散層電極と、
前記第1のゲート電極及び、第1のゲート絶縁膜を介して前記第1のゲート電極に対向しこれにより制御された第1のチャネルと、
前記第2のゲート電極及び、第2のゲート絶縁膜を介して前記第2のゲート電極に対向しこれにより制御された第2のチャネルと、
第2の拡散層電極とを有し、
前記第2の絶縁ゲート型電界効果トランジスタのゲート絶縁膜が電荷保持機能を有し、且つ、キャリアを前記第2の絶縁ゲート型電界効果トランジスタのゲート絶縁膜に注入することで、キャリアの持つ電荷により、前記第1の拡散層電極と前記第2の拡散層電極間を流れる電流の、前記第2のゲート電極による電圧特性を変化させ、
且つ、
前記第2のゲート電極が、前記第1のゲートの前記チャネル方向に対向する側面うちの前記第2の拡散層電極側に、絶縁膜層を挟んで形成されたシリサイドの薄層で成ることを特徴とする不揮発性半導体記憶装置。 - 前記第2のゲート電極のシリサイドの薄層が、ニッケルシリサイドであることを特徴とする請求項1に記載の不揮発性半導体記憶装置。
- 前記第1のゲート電極が多結晶シリコン層とシリサイド層との積層構造で形成され、前記第2のゲート電極が単一のシリサイド材料により形成されていることを特徴とする請求項1に記載の不揮発性半導体記憶装置。
- 前記第1の拡散層電極及び前記第2の拡散層電極がシリサイド領域を有することを特徴とする請求項1に記載の不揮発性半導体記憶装置。
- 前記第2のゲート絶縁膜が、第1のシリコン酸化膜、シリコン窒化膜、及び第2のシリコン酸化膜の積層体であることを特徴とする請求項1に記載の不揮発性半導体記憶装置。
- 半導体基板内に形成された第1半導体領域と第2半導体領域と、前記第1半導体領域と前記第2半導体領域の間の前記半導体基板上に形成された第1ゲート電極と第2ゲート電極とを有し、
前記第2ゲート電極は前記第1ゲート電極の側壁に絶縁膜を介して形成されたサイドウォール形成の電極であり、前記第1半導体領域表面と前記第2ゲート電極表面とにシリサイド層が形成され、前記第2ゲート電極表面に形成されたシリサイド層の層厚は、少なくとも前記第1半導体領域表面に形成されたシリサイド層膜厚よりも厚いことを特徴とする不揮発性半導体記憶装置。 - 基体の主表面に第1及び第2の一対の不純物領域が離間して配置され、前記第1及び第2の不純物領域の間に第1のゲート電極及び第2のゲート電極がゲート絶縁膜を介して配置された不揮発性半導体記憶装置の製造方法であって、
シリコン基体上に、
第1のゲート絶縁膜を形成する工程、
前記第1のゲート絶縁膜上に第1のゲート電極を形成する工程、
第2のゲート絶縁膜を形成する工程、
前記第2のゲート絶縁膜上に第2のゲート電極を形成する工程、
前記第2のゲート電極を低抵抗金属材料に置換する工程、
前記第1のゲート電極にシリサイド層を形成する工程、を有することを特徴とする不揮発性半導体記憶装置の製造方法。 - 基体の主表面に第1及び第2の一対の不純物領域が離間して配置され、前記第1及び第2の不純物領域の間に第1のゲート電極及び第2のゲート電極がゲート絶縁膜を介して配置された不揮発性半導体記憶装置の製造方法であって、
シリコン基体上に、第1のゲート絶縁膜を介して第1のゲート電極を形成する工程、
これまでの工程で準備された半導体基体の主表面に第2のゲート絶縁膜層を形成する工程、
前記第2のゲート絶縁膜層上に多結晶シリコン層を形成する工程、
前記多結晶シリコン層を異方性エッチングによって選択的にエッチングし、前記第1のゲート電極の前記チャネル方向の一対の側面の少なくとも一方に第2のゲート電極を側壁状に形成する工程、
前記第1及び第2のゲート電極の領域に対して第1及び第2の一対の不純物領域を形成する工程、
これまでの工程で準備された半導体基体上に、前記多結晶シリコン層をシリサイド化する為の金属層を形成する工程、
前記多結晶シリコン層よりなる第2のゲート電極をシリサイド化する工程、
未反応のシリサイド化する為の金属層を除去する工程、
前記第1及び第2のゲートの両電極が構成する凸状領域の前記チャネル方向の一対の側面に少なくとも絶縁膜を形成する工程、
前記第1及び第2の一対の不純物領域の少なくとも一部を低抵抗金属化する工程、を有することを特徴とする請求項8に記載の不揮発性半導体記憶装置の製造方法。 - 前記低抵抗金属化する工程がシリサイド化の工程であることを特徴とする請求項9に記載の不揮発性半導体記憶装置の製造方法。
- 前記第1及び第2の一対の不純物領域を形成する工程は、前記第1及び第2のゲート電極の領域をマスク領域としてイオン打ち込みを行い、自己整合的に第1及び第2の一対の不純物領域を形成することを特徴とする請求項9に記載の不揮発性半導体記憶装置の製造方法。
- 前記第2のゲート電極をシリサイド化する工程は、前記第2のゲート電極全体をシリサイドすることを特徴とする請求項9に記載の不揮発性半導体記憶装置の製造方法。
- 前記低抵抗金属化する工程は、前記第1のゲート電極の上部の低抵抗金属化をも含むことを特徴とする請求項9に記載の不揮発性半導体記憶装置の製造方法。
- 前記第2のゲート電極を側壁状に形成する工程の後、前記シリサイド化される第2のゲート電極の厚さを薄くする工程を有することとを有することを特徴とする請求項9に記載の不揮発性半導体記憶装置の製造方法。
- 前記第2のゲート絶縁膜が、第1のシリコン酸化膜、シリコン窒化膜、及び第2のシリコン酸化膜の積層体であることを特徴とする請求項9に記載の不揮発性半導体記憶装置の製造方法。
- 半導体基板内に形成された第1半導体領域と第2半導体領域と、前記第1半導体領域と前記第2半導体領域の間の前記半導体基板上に形成された第1ゲート電極と第2ゲート電極とを有する不揮発性半導体記憶装置の製造方法であって、
前記半導体基板上に第1ゲート電極を形成する工程、
前記第1ゲート電極の表面および半導体基板の表面に第1絶縁膜を形成する工程、
前記第1ゲート電極の側壁に前記第1絶縁膜を介して第2ゲート電極を形成する工程、
前記第2ゲート電極の表面をシリサイド化する工程、
前記第2ゲート電極の表面のシリサイド化工程の後に、前記第1半導体領域の表面をシリサイド化する工程、を有することを特徴とする不揮発性半導体記憶装置の製造方法。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004033297A JP4521597B2 (ja) | 2004-02-10 | 2004-02-10 | 半導体記憶装置およびその製造方法 |
TW093132589A TWI370522B (en) | 2004-02-10 | 2004-10-27 | Semiconductor memory device |
US11/005,015 US7268042B2 (en) | 2004-02-10 | 2004-12-07 | Nonvolatile semiconductor memory and making method thereof |
CNB2004101014826A CN100472758C (zh) | 2004-02-10 | 2004-12-16 | 半导体存储器件及其制造方法 |
KR1020040107830A KR101117857B1 (ko) | 2004-02-10 | 2004-12-17 | 반도체 기억 장치 및 그 제조 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004033297A JP4521597B2 (ja) | 2004-02-10 | 2004-02-10 | 半導体記憶装置およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005228786A true JP2005228786A (ja) | 2005-08-25 |
JP4521597B2 JP4521597B2 (ja) | 2010-08-11 |
Family
ID=34824252
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004033297A Expired - Fee Related JP4521597B2 (ja) | 2004-02-10 | 2004-02-10 | 半導体記憶装置およびその製造方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US7268042B2 (ja) |
JP (1) | JP4521597B2 (ja) |
KR (1) | KR101117857B1 (ja) |
CN (1) | CN100472758C (ja) |
TW (1) | TWI370522B (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007157874A (ja) * | 2005-12-02 | 2007-06-21 | Oki Electric Ind Co Ltd | 不揮発性半導体記憶装置及びその製造方法 |
JP2009010281A (ja) * | 2007-06-29 | 2009-01-15 | Renesas Technology Corp | 半導体装置およびその製造方法 |
KR20140112996A (ko) * | 2013-03-15 | 2014-09-24 | 삼성전자주식회사 | 반도체 장치 및 그 제조 방법 |
JP2016051745A (ja) * | 2014-08-29 | 2016-04-11 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
JP2018522399A (ja) * | 2015-06-08 | 2018-08-09 | シリコン ストーリッジ テクノロージー インコーポレイテッドSilicon Storage Technology, Inc. | 5ボルトの論理デバイスを有する分割ゲート型メモリセルを形成する方法 |
Families Citing this family (28)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100471188B1 (ko) * | 2003-01-24 | 2005-03-10 | 삼성전자주식회사 | 듀얼 게이트를 갖는 비휘발성 기억 소자 및 그 형성방법 |
JP4601316B2 (ja) * | 2004-03-31 | 2010-12-22 | ルネサスエレクトロニクス株式会社 | 不揮発性半導体記憶装置 |
US7276433B2 (en) * | 2004-12-03 | 2007-10-02 | Micron Technology, Inc. | Methods of forming integrated circuitry, methods of forming memory circuitry, and methods of forming field effect transistors |
KR100646085B1 (ko) * | 2005-03-08 | 2006-11-14 | 매그나칩 반도체 유한회사 | 비휘발성 메모리 소자, 그 제조방법, 및 이를 이용한 반도체 소자의 제조방법 |
TWI282150B (en) * | 2005-08-09 | 2007-06-01 | Powerchip Semiconductor Corp | Method of fabricating a non-volatile memory |
US7341914B2 (en) * | 2006-03-15 | 2008-03-11 | Freescale Semiconductor, Inc. | Method for forming a non-volatile memory and a peripheral device on a semiconductor substrate |
US7700439B2 (en) * | 2006-03-15 | 2010-04-20 | Freescale Semiconductor, Inc. | Silicided nonvolatile memory and method of making same |
JP5086558B2 (ja) * | 2006-04-04 | 2012-11-28 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
US7524719B2 (en) | 2006-08-31 | 2009-04-28 | Freescale Semiconductor, Inc. | Method of making self-aligned split gate memory cell |
US7416945B1 (en) * | 2007-02-19 | 2008-08-26 | Freescale Semiconductor, Inc. | Method for forming a split gate memory device |
JP5357401B2 (ja) * | 2007-03-22 | 2013-12-04 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
US7838363B2 (en) * | 2007-10-31 | 2010-11-23 | Freescale Semiconductor, Inc. | Method of forming a split gate non-volatile memory cell |
JP2010087046A (ja) * | 2008-09-29 | 2010-04-15 | Nec Electronics Corp | 不揮発性半導体装置及び不揮発性半導体装置の製造方法 |
US8470670B2 (en) * | 2009-09-23 | 2013-06-25 | Infineon Technologies Ag | Method for making semiconductor device |
KR101147523B1 (ko) * | 2010-06-15 | 2012-05-21 | 서울대학교산학협력단 | 스플릿게이트 구조를 갖는 1t 디램 소자 및 이를 이용한 디램 어레이 |
CN102544094B (zh) * | 2010-12-15 | 2015-06-17 | 北京大学 | 分裂栅结构的纳米线场效应晶体管 |
FR2985593B1 (fr) * | 2012-01-09 | 2014-02-21 | Commissariat Energie Atomique | Procede de fabrication d'une cellule memoire non volatile a double grille |
US8822289B2 (en) * | 2012-12-14 | 2014-09-02 | Spansion Llc | High voltage gate formation |
US9966477B2 (en) | 2012-12-14 | 2018-05-08 | Cypress Semiconductor Corporation | Charge trapping split gate device and method of fabricating same |
JP6026914B2 (ja) * | 2013-02-12 | 2016-11-16 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
US9590058B2 (en) * | 2013-06-28 | 2017-03-07 | Nxp Usa, Inc. | Methods and structures for a split gate memory cell structure |
US8895397B1 (en) * | 2013-10-15 | 2014-11-25 | Globalfoundries Singapore Pte. Ltd. | Methods for forming thin film storage memory cells |
CN105206611B (zh) * | 2014-06-16 | 2018-09-07 | 中芯国际集成电路制造(上海)有限公司 | 一种Flash器件及其制备方法 |
US9397176B2 (en) * | 2014-07-30 | 2016-07-19 | Freescale Semiconductor, Inc. | Method of forming split gate memory with improved reliability |
US10199386B2 (en) * | 2015-07-23 | 2019-02-05 | Toshiba Memory Corporation | Semiconductor memory device and method for manufacturing same |
CN107660112B (zh) * | 2016-07-25 | 2019-12-27 | 鹏鼎控股(深圳)股份有限公司 | 电磁屏蔽罩及其制造方法 |
US10204917B2 (en) * | 2016-12-08 | 2019-02-12 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method for manufacturing embedded non-volatile memory |
KR20210086342A (ko) | 2019-12-31 | 2021-07-08 | 엘지디스플레이 주식회사 | 산화물 반도체 패턴을 포함하는 디스플레이 장치 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000252462A (ja) * | 1999-03-01 | 2000-09-14 | Toshiba Corp | Mis型半導体装置及びその製造方法 |
JP2001085544A (ja) * | 1999-09-14 | 2001-03-30 | Sanyo Electric Co Ltd | スプリットゲート型メモリセル |
JP2003272398A (ja) * | 2002-03-18 | 2003-09-26 | Seiko Epson Corp | 不揮発性半導体記憶装置 |
JP2003309193A (ja) * | 2002-04-18 | 2003-10-31 | Hitachi Ltd | 半導体集積回路装置及び半導体集積回路装置の製造方法 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5879999A (en) * | 1996-09-30 | 1999-03-09 | Motorola, Inc. | Method of manufacturing an insulated gate semiconductor device having a spacer extension |
US5969383A (en) * | 1997-06-16 | 1999-10-19 | Motorola, Inc. | Split-gate memory device and method for accessing the same |
FR2776830B1 (fr) * | 1998-03-26 | 2001-11-23 | Sgs Thomson Microelectronics | Cellule memoire electriquement programmable |
US6194272B1 (en) * | 1998-05-19 | 2001-02-27 | Mosel Vitelic, Inc. | Split gate flash cell with extremely small cell size |
US6284596B1 (en) * | 1998-12-17 | 2001-09-04 | Taiwan Semiconductor Manufacturing Company | Method of forming split-gate flash cell for salicide and self-align contact |
JP3973819B2 (ja) * | 1999-03-08 | 2007-09-12 | 株式会社東芝 | 半導体記憶装置およびその製造方法 |
US6228695B1 (en) * | 1999-05-27 | 2001-05-08 | Taiwan Semiconductor Manufacturing Company | Method to fabricate split-gate with self-aligned source and self-aligned floating gate to control gate |
US6248633B1 (en) * | 1999-10-25 | 2001-06-19 | Halo Lsi Design & Device Technology, Inc. | Process for making and programming and operating a dual-bit multi-level ballistic MONOS memory |
US6479351B1 (en) * | 2000-11-30 | 2002-11-12 | Atmel Corporation | Method of fabricating a self-aligned non-volatile memory cell |
JP2002231829A (ja) | 2001-01-22 | 2002-08-16 | Halo Lsi Design & Device Technol Inc | 不揮発性半導体メモリおよびその製造方法 |
JP3452056B2 (ja) * | 2001-09-14 | 2003-09-29 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
US6599831B1 (en) * | 2002-04-30 | 2003-07-29 | Advanced Micro Devices, Inc. | Metal gate electrode using silicidation and method of formation thereof |
JP2004186452A (ja) * | 2002-12-04 | 2004-07-02 | Renesas Technology Corp | 不揮発性半導体記憶装置およびその製造方法 |
US7015126B2 (en) * | 2004-06-03 | 2006-03-21 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method of forming silicided gate structure |
-
2004
- 2004-02-10 JP JP2004033297A patent/JP4521597B2/ja not_active Expired - Fee Related
- 2004-10-27 TW TW093132589A patent/TWI370522B/zh not_active IP Right Cessation
- 2004-12-07 US US11/005,015 patent/US7268042B2/en not_active Expired - Fee Related
- 2004-12-16 CN CNB2004101014826A patent/CN100472758C/zh not_active Expired - Fee Related
- 2004-12-17 KR KR1020040107830A patent/KR101117857B1/ko not_active IP Right Cessation
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000252462A (ja) * | 1999-03-01 | 2000-09-14 | Toshiba Corp | Mis型半導体装置及びその製造方法 |
JP2001085544A (ja) * | 1999-09-14 | 2001-03-30 | Sanyo Electric Co Ltd | スプリットゲート型メモリセル |
JP2003272398A (ja) * | 2002-03-18 | 2003-09-26 | Seiko Epson Corp | 不揮発性半導体記憶装置 |
JP2003309193A (ja) * | 2002-04-18 | 2003-10-31 | Hitachi Ltd | 半導体集積回路装置及び半導体集積回路装置の製造方法 |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007157874A (ja) * | 2005-12-02 | 2007-06-21 | Oki Electric Ind Co Ltd | 不揮発性半導体記憶装置及びその製造方法 |
JP2009010281A (ja) * | 2007-06-29 | 2009-01-15 | Renesas Technology Corp | 半導体装置およびその製造方法 |
KR20140112996A (ko) * | 2013-03-15 | 2014-09-24 | 삼성전자주식회사 | 반도체 장치 및 그 제조 방법 |
KR102008738B1 (ko) | 2013-03-15 | 2019-08-08 | 삼성전자주식회사 | 반도체 장치 및 그 제조 방법 |
JP2016051745A (ja) * | 2014-08-29 | 2016-04-11 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
JP2018522399A (ja) * | 2015-06-08 | 2018-08-09 | シリコン ストーリッジ テクノロージー インコーポレイテッドSilicon Storage Technology, Inc. | 5ボルトの論理デバイスを有する分割ゲート型メモリセルを形成する方法 |
Also Published As
Publication number | Publication date |
---|---|
KR20050080728A (ko) | 2005-08-17 |
JP4521597B2 (ja) | 2010-08-11 |
KR101117857B1 (ko) | 2012-03-21 |
TW200527611A (en) | 2005-08-16 |
TWI370522B (en) | 2012-08-11 |
CN100472758C (zh) | 2009-03-25 |
US20050176202A1 (en) | 2005-08-11 |
US7268042B2 (en) | 2007-09-11 |
CN1655340A (zh) | 2005-08-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4521597B2 (ja) | 半導体記憶装置およびその製造方法 | |
TWI328881B (ja) | ||
US9412750B2 (en) | Fabrication method and structure of semiconductor non-volatile memory device | |
JP5734744B2 (ja) | 半導体装置およびその製造方法 | |
JP5007017B2 (ja) | 半導体装置の製造方法 | |
JP5191633B2 (ja) | 半導体装置およびその製造方法 | |
JP4646837B2 (ja) | 半導体装置の製造方法 | |
US9231115B2 (en) | Semiconductor device and manufacturing method thereof | |
JP2006041354A (ja) | 半導体装置及びその製造方法 | |
JP5707224B2 (ja) | 半導体装置およびその製造方法 | |
JP2010245345A (ja) | 不揮発性半導体メモリ及びその製造方法 | |
JP2011060997A (ja) | 不揮発性半導体記憶装置、及びその製造方法 | |
JP4611878B2 (ja) | 半導体装置 | |
WO1999065083A1 (fr) | Dispositif a circuit integre semi-conducteur et son procede de fabrication | |
JP2011210777A (ja) | 半導体装置およびその製造方法 | |
JP5214700B2 (ja) | 半導体装置 | |
JP2006080567A (ja) | 半導体集積回路装置およびその製造方法 | |
CN117355138A (zh) | 用于制造半导体装置的方法 | |
JP2014103345A (ja) | 半導体装置および半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070125 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20070125 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091112 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091117 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100115 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100209 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100326 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100413 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100510 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100510 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4521597 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130604 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130604 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140604 Year of fee payment: 4 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |