JP2005227261A - 検査用治具およびその製造方法、電気光学装置の製造方法、半導体装置の製造方法 - Google Patents

検査用治具およびその製造方法、電気光学装置の製造方法、半導体装置の製造方法 Download PDF

Info

Publication number
JP2005227261A
JP2005227261A JP2004305520A JP2004305520A JP2005227261A JP 2005227261 A JP2005227261 A JP 2005227261A JP 2004305520 A JP2004305520 A JP 2004305520A JP 2004305520 A JP2004305520 A JP 2004305520A JP 2005227261 A JP2005227261 A JP 2005227261A
Authority
JP
Japan
Prior art keywords
inspection
inspection jig
contact
stress relaxation
relaxation layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004305520A
Other languages
English (en)
Other versions
JP4412143B2 (ja
Inventor
Nobuaki Hashimoto
伸晃 橋元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2004305520A priority Critical patent/JP4412143B2/ja
Priority to US11/023,979 priority patent/US20050156313A1/en
Priority to CNB2004100819207A priority patent/CN1327502C/zh
Priority to TW094100383A priority patent/TWI299572B/zh
Priority to KR1020050002157A priority patent/KR100681096B1/ko
Publication of JP2005227261A publication Critical patent/JP2005227261A/ja
Application granted granted Critical
Publication of JP4412143B2 publication Critical patent/JP4412143B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/04Housings; Supporting members; Arrangements of terminals
    • G01R1/0408Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0416Connectors, terminals
    • AHUMAN NECESSITIES
    • A61MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61BDIAGNOSIS; SURGERY; IDENTIFICATION
    • A61B17/00Surgical instruments, devices or methods, e.g. tourniquets
    • A61B17/30Surgical pincettes without pivotal connections
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00Nanotechnology for materials or surface science, e.g. nanocomposites
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R3/00Apparatus or processes specially adapted for the manufacture or maintenance of measuring instruments, e.g. of probe tips
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Nanotechnology (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Surgery (AREA)
  • Materials Engineering (AREA)
  • Medical Informatics (AREA)
  • Nuclear Medicine, Radiotherapy & Molecular Imaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Composite Materials (AREA)
  • Biomedical Technology (AREA)
  • Heart & Thoracic Surgery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Molecular Biology (AREA)
  • Animal Behavior & Ethology (AREA)
  • General Health & Medical Sciences (AREA)
  • Public Health (AREA)
  • Veterinary Medicine (AREA)
  • Measuring Leads Or Probes (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Liquid Crystal (AREA)

Abstract

【課題】 少ない部品点数、簡単な製造工程で高い寸法精度が得られ、汎用の設計品に対応可能な検査用治具を提供する。
【解決手段】 本発明の検査用治具30は、基材31と、基材31上に設けられた応力緩和層32と、応力緩和層32上に設けられた接触子33と、接触子33と電気的に接続された配線パターン34と、基材31上に実装され配線パターン34,35に電気的に接続された駆動用IC36が備えられたことを特徴とする。
【選択図】 図3

Description

本発明は、検査用治具およびその製造方法、電気光学装置の製造方法、半導体装置の製造方法に関し、特に電気光学装置の電気特性検査時に用いて好適な検査用治具に関するものである。
例えば液晶表示装置等の電気光学装置の製造工程においては、点灯検査等をはじめとする電気特性検査を行っている。従来、電気特性検査の際には、液晶パネルの基板上の外部接続端子にプローブカードのプローブ(針)を接触させ、テスターとの間で信号のやり取りを行っていた。従来のプローブカードは、基板上に多数のプローブを立て、各プローブからケーブルを引き回す構造であったため、電気光学装置の外部接続端子の増加に伴ってプローブを増やすのにも限界があった。そこで、近年、従来のプローブカードよりも微細な接触子を持つ検査用治具が提案されている(例えば、特許文献1〜3参照)。
特開平7−283280号公報 特開平8−236240号公報 特開平11−251378号公報
上記特許文献1〜3に記載の技術は、半導体や電子部品の製造プロセスに用いるフォトリソグラフィー等の微細加工技術を用いて接触子を形成するもので、従来のプローブカードに比べてより多数の接触子を形成し得るものであった。しかしながら、これらには以下のような問題点があった。
特許文献1に記載のものは、シリコン基板に断面V字状の孔を形成し、その孔に埋め込むようにバンプを形成した後、バンプに接続する配線を形成する。その後、バンプと基板とを一体化したものを改めて別のシリコン基板と貼り合わせ、最後に、型として使ったシリコン基板を除去して検査用接続装置が完成する。このように、製造工程が極めて複雑であり、部品点数も多く要していた。
特許文献2に記載のものは、銅張りポリイミドフィルムの銅箔をパターニングして配線を形成した後、レーザー照射により配線に達する孔をポリイミドフィルムに形成する。そして、メッキにより孔の内部を金属で埋めた後、再びレーザー照射によりメッキ柱の頂部をフィルム表面から露出させることで検査用接続部材が完成する。これも特許文献1に記載のものと同様、製造工程が極めて複雑であった。また、フレキシブル基板上にバンプを形成するため、寸法精度や環境安定性に劣るものであった。
特許文献3に記載のものは、被測定物であるチップ上に検査用接触子となる突起状端子を設けている。すなわち、本技術では、プローブカード側ではなく、チップ側に接触子を形成するため、チップが専用設計となり、汎用性がなくなるという問題があった。
本発明は、上記の課題を解決するためになされたものであって、少ない部品点数、簡単な製造工程で高い寸法精度が得られ、汎用の設計品に対応可能な検査用治具とその製造方法、およびこの検査用治具を用いた電気光学装置の製造方法、半導体装置の製造方法を提供することを目的とする。
上記の目的を達成するために、本発明の検査用治具は、基材と、前記基材上に設けられた応力緩和層と、前記応力緩和層上に設けられた接触子と、前記接触子と電気的に接続された配線パターンとを有することを特徴とする。
また、本発明の検査用治具の製造方法は、基材の一面に応力緩和層を形成する工程と、前記基材の一面に前記応力緩和層上にわたって配線パターンを形成する工程と、前記配線パターン上の前記応力緩和層上にあたる領域に接触子を形成する工程とを有することを特徴とする。
本発明においては、基材と応力緩和層と接触子と配線パターンとで検査用治具を構成することができ、基材上に応力緩和層、配線パターン、接触子を順次積層するだけで検査用治具が完成する。よって、少ない部品点数、簡単な製造工程の検査用治具を実現することができる。また、配線パターンの形成には半導体製造プロセスのフォトリソグラフィー、エッチング技術を使うことができ、接触子の形成にはバンプ形成技術を応用することができることから、高い寸法精度を得ることができる。さらに、本発明では、上記特許文献3に記載のものと異なり、検査用治具側に接触子を形成しているため、被測定物側には接触子が不要であり、汎用品の特性検査に好適である。
また、本発明の検査用治具において、前記基材上に検査用電子部品が実装されるとともに、前記検査用電子部品が前記配線パターンと電気的に接続されることが望ましい。
例えば液晶表示装置等の電気光学装置の電気特性検査においては、検査時に電気光学装置に対して駆動信号を供給する駆動用素子等の電子部品が必要になることがある。その点、上記の構成によれば、基材上に検査用電子部品が予め実装されるとともに、前記検査用電子部品が前記配線パターンと電気的に接続されているので、検査用電子部品を別途準備することもなく、この検査用治具のみで対応が可能になる。
また、前記検査用電子部品は、検査後に被検査体に実装される電子部品であることが望ましい。
この構成によれば、特別に検査用に設計、製造した電子部品を準備することなく、実際の使用状態と同じ条件で検査を実施することができる。
また、前記検査用電子部品は、フェースダウン構造で前記基材に実装されていることが望ましい。
この構成によれば、検査用電子部品の端子と配線パターンとの電気的接続に際してボンディングワイヤ等を用いることがないため、接続構造が簡素化できるとともに、検査用治具全体の薄型化が図れる。
また、前記基材の材料としては種々のものを用いることができるが、透明基板からなることが望ましい。
この構成によれば、接触子の位置を基材側から視認することもでき、被測定物の端子と接触子との位置合わせが行いやすくなる。
また、前記基材上に電気的遮蔽層を設けた構成としても良い。
この構成によれば、不要輻射の低減、耐ノイズ性の向上が図れ、より精密な電気特性検査が可能な検査用治具が提供できる。
また、前記接触子が、基端側よりも先端側が細った形状であることが望ましい。
被測定物の端子表面には、金属材料が酸化して生じる薄い酸化膜が形成されている場合がある。そのような場合、上記構成によれば、接触子が先細りの形状となっているため、接触子を端子に接触させた際に接触子の先端が酸化膜を突き破って下の金属層に接触しやすくなり、電気特性測定の信頼性を高めることができる。
また、前記基材の前記接触子が配置された側と反対側の端部にコネクタを設けた構成としても良い。
この構成によれば、本検査用治具とテスターとの電気的な接続を容易に行うことができる。
また、前記接触子の下方に空間を設けても良い。その場合、前記接触子の下方にあたる前記応力緩和層の少なくとも一部が除去された形態によって前記空間を構成することができる。あるいは、前記接触子の下方にあたる前記基材の少なくとも一部が除去された形態によって前記空間を構成することができる。
この構成によれば、空間が設けられたことによって接触子のフレキシビリティーがより向上するため、被検査面の凹凸やうねりなどに対してより安定した接触性が確保できる。さらに、検査時に接触子がずれて配置された場合であってもそのずれが吸収されるため、被検査面に対して傷を付けにくくなり、検査体の信頼性が向上する。また、応力緩和層や基材の少なくとも一部を除去することで空間を形成する場合、比較的容易な方法で空間を形成することができる。
本発明の他の検査用治具は、電気光学装置の電気特性検査を行う際に用いる検査用治具であって、基材と、前記基材上に設けられた応力緩和層と、前記応力緩和層上に設けられた接触子と、前記接触子と電気的に接続された配線パターンと、前記基材上に実装され前記配線パターンに電気的に接続された電気光学装置駆動用電子部品と、が備えられたことを特徴とする。
この構成によれば、上述したように、少ない部品点数、簡単な製造工程で高い寸法精度が得られ、汎用の設計品に対応可能な検査用治具を提供することができる。また、検査用電子部品を別途準備することもなく、この検査用治具のみで測定が可能になる。
また、本発明の検査用治具の製造方法において、前記接触子形成工程では、前記配線パターン上の前記応力緩和層上にあたる領域の一部が露出したパターンを持つマスク材を形成した後、メッキを行うことにより接触子を形成することができる。
この構成によれば、従来から既存の技術を用いて基材上に接触子を容易に形成することができる。
また、前記応力緩和層を形成する前に、少なくとも後で形成する接触子の下方にあたる領域の前記基板上に犠牲層を形成する工程と、前記応力緩和層を形成した後に、前記犠牲層を選択的に除去することによって前記接触子の下方にあたる領域に空間を形成する工程とをさらに有する構成としても良い。
この構成によれば、犠牲層を除去した跡に空間を形成することができ、接触子のフレキシビリティーがより向上した検査用治具を製造することができる。
また、前記接触子の下方にあたる前記応力緩和層の少なくとも一部を選択的に除去することによって空間を形成する工程をさらに有する構成としても良い。あるいは、前記接触子の下方にあたる前記基材の少なくとも一部を選択的に除去することによって空間を形成する工程をさらに有する構成としても良い。
これらの構成によれば、上記の方法と異なり犠牲層を用いることなく空間を形成することができ、接触子のフレキシビリティーがより向上した検査用治具を製造することができる。
本発明の電気光学装置の製造方法は、上記本発明の検査用治具を用いて電気特性検査を行う工程を有することを特徴とする。
本発明の半導体装置の製造方法は、上記本発明の検査用治具を用いて電気特性検査を行う工程を有することを特徴とする。
これらの製造方法によれば、合理的に電気特性検査を行うことができ、端子数の多い電気光学装置、半導体装置にも好適に用いることができる。
[第1の実施の形態]
以下、本発明の第1の実施の形態について図1〜図9に基づいて説明する。
本実施の形態では、電気光学装置の一つである液晶表示装置の電気特性検査を行う例について説明する。
図1は被測定物である液晶表示装置の概略構成を示す平面図であり、図2は図1のH−H’線に沿う断面図である。図3は液晶表示装置の電気特性検査に用いる本実施の形態の検査用治具の斜視図、図4〜図8は同、検査用治具の製造方法を説明するための工程断面図、図9は同、検査用治具を用いて検査を行う様子を示す図である。なお、以下の説明に用いた各図においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならせてある。
まず、被測定物である液晶表示装置について説明する。
本実施の形態で用いる液晶表示装置100は、図1、図2に示すように、画素スイッチング素子として薄膜トランジスタ(Thin Film Transistor, 以下、TFTと略記する)が備えられたTFTアレイ基板10と対向基板20とがシール材52によって貼り合わされ、このシール材52の内側の領域内に液晶層50が封入されたものである。シール材52の形成領域の内側には、遮光性材料からなる遮光膜(周辺見切り)53が形成されている。シール材52の外側の周辺回路領域には、データ線駆動回路201がTFTアレイ基板10の一辺に沿って形成されており、この一辺に隣接する2辺に沿って走査線駆動回路104が形成されている。TFTアレイ基板10の残る一辺には、表示領域の両側に設けられた2つの走査線駆動回路104を相互に接続するための複数の配線105が設けられている。対向基板20の角部においては、TFTアレイ基板10と対向基板20との間で電気的導通をとるための基板間導通材106が配設されている。
TFTアレイ基板10上のデータ線駆動回路201の外側に、多数の外部回路実装端子202が一列に配置されている。図2に示すように、TFTアレイ基板10の外形は対向基板20の外形よりも大きく、TFTアレイ基板10の縁部の外部回路実装端子202が設けられた領域は、対向基板20の縁部から外側にはみ出すように配置されている。このような構成により、後述する検査用治具によって電気特性検査を行う際には、検査用治具の接触子を外部回路実装端子202に対して容易に接触させることができる。
次に、検査用治具について説明する。
本実施の形態の検査用治具30は、図3、図8に示すように、基材31と、応力緩和層32と、接触子33と、配線パターン34,35と、駆動用IC36(電気光学装置駆動用電子部品)と、コネクタ37とから概略構成されている。この検査用治具30は、従来のプローブカードに相当するものであり、液晶表示装置100の外部回路実装端子202とテスターとの間で信号のやり取りを介在する機能を有している。基材31は、例えば長方形状のガラス、石英などの透明基板から構成されている。なお、必ずしも透明基板でなくても良く、例えばシリコン基板等を用いることもできる。
基材31の一端側に応力緩和層32が形成されている。応力緩和層32は、例えば層厚が1〜100μmの範囲、好ましくは10μm程度の感光性ポリイミド樹脂をパターニングすることにより形成できる。応力緩和層32の両端部はテーパ状の斜面に形成されている。応力緩和層32がテーパ面を有することにより、応力緩和層32の段差部分での後述する配線パターンの付き回りが良くなり、配線パターンの断線防止等の効果が得られる。なお、応力緩和層32の材料には、感光性を持たない樹脂を用いることもできる。例えばシリコーン変性ポリイミド樹脂、エポキシ樹脂、シリコーン変性エポキシ樹脂等、固化したときのヤング率が低く(1×1010Pa以下)、応力緩和の作用を奏する材料を用いると良い。
基材31の上面から応力緩和層32の上面にかけて複数(図3においては図面を見やすくするため、4本のみを示す)の第1の配線パターン34が形成されている。また、基材31上面の応力緩和層32が設けられていない側にも複数の第2の配線パターン35が形成されている。これら配線パターン34,35の材料には、アルミニウム単体、アルミニウム−シリコン、アルミニウム−銅などのアルミニウム合金、あるいは銅単体、銅合金、あるいは金、チタン、チタン合金、クロムなどを用いることができる。アルミニウム系、銅系の材料、または金などを選択すると、これらの材料が延展性を有するため、耐クラック性を高めることができる。耐湿性に優れたチタン系を選択すれば、腐食による断線を防止することができる。クロムは下地のポリイミドとの密着性に優れている。
応力緩和層32上には、各第1の配線パターン34に対応して第1の配線パターン34上に接触子33が設けられている。接触子33の材料は、ニッケル単体、銅の周囲をニッケル層で被覆したもの、あるいはこれらの周囲をさらに金で被覆したものなどを用いることができる。検査用治具30は電気特性検査時に多数回繰り返し使用されるものであるから、接触子33の材料は極力、耐摩耗性が高く、硬い材料であることが好ましい。接触子33の形状は、図に示した球状の他、円錐状、円錐台状のものなどでも良い。いずれにしても、第1の配線パターン34に接する基端側よりも先端側が先細りの形状となっていた方がよい。先端が少し尖っていると、検査時に接触子33を端子に接触させた際に接触子33の先端が端子上の酸化膜を突き破って下の金属層に接触しやすくなり、電気特性測定の信頼性を高めることができるからである。接触子33は、第1の配線パターン34と直接接触することで電気的に接続されている。なお、接触子33の他の材料としては、タングステン、タングステンカーバイト、ダイヤモンドなどでも良く、上記条件を満たすものであればどれでもかまわない。
基材31の上面に駆動用IC36が実装されている。駆動用IC36は、検査対象である液晶表示装置100に対して駆動用信号を供給するためのものであり、例えば液晶モジュールとして製品が完成した際に図1に示した液晶パネルに接続される外部基板に搭載される駆動用ICと同じもので良い。図8に示すように、駆動用IC36の複数の端子のうち、液晶表示装置100に対して駆動用信号を出力する端子38aは、接触子33が設けられた側と反対側の第1の配線パターン34の端部に接続される一方、テスターからの信号が入力される端子38bは、第2の配線パターン35の端部に接続されている。駆動用IC36の端子38a,38bと第1,第2の配線パターン34,35との接続部は、樹脂層39によって封止されている。この樹脂層39によって、接続部に水分や異物が浸入して腐食が生じたり、短絡が生じるといった不具合を防止することができる。さらに、図示を省略したが、各配線パターン34,35上には、接触子33や駆動用IC36との電気的接続部を除く箇所に、ソルダーレジスト等からなる保護層を設けることが望ましい。これも上記の樹脂層39と同様、配線パターン34,35を保護し、腐食や短絡を防止するためである。駆動用IC36の実装は、公知の上述したフェースダウン構造が薄型化の観点から望ましいものの、ワイヤーボンディングなどの構造でもかまわない。また、駆動用IC36は、検査対象である液晶表示装置100に対して駆動用信号を供給するそのものを用いれば、設計、製造の簡略化の観点から好ましいが、検査用に設計されたものを用いても良い。
基材31の上面の接触子33が設けられた側と反対側の端部には、テスターとの電気的接続を図るためのコネクタ37が設けられている。コネクタ37は、例えば任意の樹脂材料からなるフレキシブル基板40の一面に、上記第2の配線パターン35の各々に対応して設けられた配線パターン41を形成したものから構成されている。そして、フレキシブル基板40上の配線パターン41と基材31上の第2の配線パターン35とが対向するように配置された上で、異方性導電フィルム43(Anisotropic Conductive Film,以下、ACFと略記する)を介して配線パターン41と第2の配線パターン35とが電気的に接続されるとともに、フレキシブル基板40と基材31とが機械的に接合されている。
以下、上記構成の検査用治具の製造方法について説明する。
まず、図4に示すように、基材31となる透明基板を用意し、その上面に液状の感光性ポリイミド樹脂を塗布し、全面に感光性ポリイミド樹脂層を形成した後、マスク露光、現像、焼成処理を経て感光性ポリイミド樹脂層をパターニングし、応力緩和層32とする。応力緩和層32の材料に非感光性樹脂を用いる場合には、樹脂層を形成した後、フォトレジストを用いた通常のフォトリソグラフィー、エッチング法により樹脂層をパターニングすればよい。次に、スパッタ法、蒸着法等によりAl、Al−Si、Al−Cu、Cu、Cu合金、Au、Ti、Ti合金、Cr等の金属膜を基材31の全面に成膜した後、フォトレジストを用いたフォトリソグラフィー、エッチング法により金属膜をパターニングし、配線パターン34,35を形成する。その後、フォトレジストを除去する。
次に、図5に示すように、フォトリソグラフィー法によって第1の配線パターン34上の応力緩和層32上にあたる領域の一部、すなわち後で接触子33を形成しようとする箇所が露出したパターンを持つフォトレジスト45を形成する。
次に、図6に示すように、フォトレジスト45をマスクとしてNi、Cu/Ni等の金属による電解メッキ、あるいは無電解メッキを行うことによりフォトレジスト45の開口部に金属を析出させ、接触子33を形成する。もしくは、メッキ法に代えて、印刷法で形成しても良い。また、接触子33を円錐台形のような先細りの形状とするには、金属が異方性成長するような条件でメッキを行えばよいし、あるいは改めて異方性エッチングを行うことにより形状を制御することもできる。
次に、メッキの際にマスクとして用いたフォトレジスト45を除去することにより、図7に示すような接触子33が完成する。
次に、図8に示すように、基材31に対して別途作成したコネクタ37をACF43を介して接合する。また、駆動用IC36を配線パターン34,35上に実装し、駆動用IC36の端子38a,38bの部分を樹脂層39で封止することによって本実施の形態の検査用治具30が完成する。
液晶表示装置100を製造する際には、例えばTFTアレイ基板10と対向基板20とをシール材52を介して貼り合わせ、空の液晶セルを作製した後、真空注入法を用いて液晶セル内に液晶を注入する。その後、液晶注入口を封止材で封止することにより製造することができる。そして、完成した液晶表示装置100の所望の電気特性が得られたか否かを検査するための電気特性検査を行う。
この検査用治具30を用いて液晶表示装置100の電気特性検査を行う際には、検査用治具30のコネクタ37をテスターと接続した上で、図9に示すように、検査用治具30を接触子33が下向きになるように配置する。そして、液晶表示装置100の外部回路実装端子202に対して接触子33を位置合わせした後、検査用治具30を矢印Yの方向に若干押圧し、接触子33を外部回路実装端子202に確実に接触させる。本実施の形態の場合、基材31が透明基板で構成されているため、接触子33と外部回路実装端子202との位置関係が基材31側から視認でき、位置合わせを行うのに都合がよい。この状態で検査用治具30を通じてテスターから液晶表示装置100に検査用信号を入力し、出力を得ることで、点灯検査をはじめとする種々の電気特性検査が行われる。
本実施の形態によれば、基材31と応力緩和層32と接触子33と配線パターン34,35と駆動用IC36とコネクタ37で検査用治具30を構成することができ、基材31上にこれらの部材を順次積層、実装するだけで検査用治具が完成する。よって、少ない部品点数、簡単な製造工程の検査用治具を実現することができる。また、配線パターン34,35の形成には半導体製造プロセスのフォトリソグラフィー、エッチング技術を使うことができ、接触子33の形成にはメッキ等によるバンプ形成技術を応用することができることから、高い寸法精度を得ることができる。さらに、上記特許文献3に記載のものと異なり、検査用治具30側に接触子33を形成しているため、被測定物側には接触子が不要であり、汎用品の特性検査に好適である。さらに、検査用治具30が駆動用IC36を備えているので、駆動用ICを別途準備することもなく、この検査用治具と通常のテスターとで容易に検査を実施することができる。
[第2の実施の形態]
以下、本発明の第2の実施の形態について図10を用いて説明する。
本実施の形態の検査用治具の基本構成は第1の実施の形態と同様であり、層構成が若干異なるのみである。
図10は本実施の形態の検査用治具を示す断面図であり、第1の実施の形態の図8に相当するものである。よって、図10において図8と共通の構成要素には同一の符号を付し、詳細な説明は省略する。
第1の実施の形態では、基材31上に直接応力緩和層32を形成し、その上に配線パターン34,35、接触子33を順次形成していた。これに対して、本実施の形態の検査用治具60は、図10に示すように、基材31の上面の接触子33が設けられる側に電気的遮蔽層55が形成され、電気的遮蔽層55を覆うように応力緩和層32が形成されている。基材31上から応力緩和層32上にかけて第1の配線パターン34が形成され、第1の配線パターン34上に接触子33が形成されている。電気的遮蔽層55の材料には、配線パターン34,35と同様、アルミニウム単体、アルミニウム−シリコン、アルミニウム−銅などのアルミニウム合金、あるいは銅単体、銅合金、あるいは金、チタン、チタン合金、クロムなどを用いることができる。ただし、配線パターン34,35が線状にパターニングされているのに対し、電気的遮蔽層55は応力緩和層32の下層側にベタ状に形成されている。電気的遮蔽層55は、電気的にはフローティングの状態でも良いが、定電位、特にグランドに固定されていることが耐ノイズ性を向上させる観点で好ましい。
また、本実施の形態の変形例としては、応力緩和層と配線パターン、ベタ電位層、グランド層を多層化したり、配線に公知のストリップ、マイクロストリップ構造を採用したりして、さらに耐ノイズ性を向上させても良い。
本実施の形態の構成においても、少ない部品点数、簡単な製造工程で高い寸法精度が得られ、汎用の設計品に対応可能な検査用治具を提供できる、といった第1の実施の形態と同様の効果を得ることができる。さらに本実施の形態の場合、電気的遮蔽層55を備えたことにより、不要輻射の低減、耐ノイズ性の向上が図れ、より精密な電気特性検査が可能な検査用治具が提供できる。
[第3の実施の形態]
以下、本発明の第3の実施の形態について図11〜図20を用いて説明する。
本実施の形態の検査用治具の基本構成は第1の実施の形態と同様であり、接触子の下方に空間がある点が異なるのみである。
図19は本実施の形態の検査用治具を示す断面図であり、第1の実施の形態の図8及び第2の実施の形態の図10に相当するものである。よって、図19において図8、図10と共通の構成要素には同一の符号を付し、詳細な説明は省略する。また、図11〜図19は本実施の形態の検査用治具の製造プロセスを示す工程断面図である。
本実施の形態の検査用治具80においては、図19に示すように、接触子33の下方にあたる応力緩和層32の内部に空間71が設けられている。検査用治具80は、図3に示したのと同様、複数の接触子33を有しているため、空間71は、複数の接触子33にわたって(図19における紙面を貫通する方向に)連続的に設けられていても良いし、各接触子33毎に対応するように独立して設けられていても良い。図19においては、接触子33の下方にあたる領域の応力緩和層32が全て除去されており、空間71の上方に第1の配線パターン34が宙に浮いている配置となっている。このように応力緩和層32の膜厚方向の全てが除去された構成でも良いし、接触子33の下方にあたる領域で応力緩和層32の膜厚方向の一部が残っており、応力緩和層32が一部除去された部分で空間71が構成されていても良い。この場合には、第1の配線パターン34が宙に浮くことはなく、応力緩和層32上に配置されることになる。
以下、上記構成の検査用治具の製造方法について説明する。
図11に示すように、基材31となる透明基板を用意し、その上面に感光性シリコーン樹脂を塗布し、全面に感光性シリコーン樹脂層を形成した後、マスク露光、現像処理により感光性シリコーン樹脂層をパターニングし、犠牲層70とする。ただし、後で応力緩和層を残しつつ犠牲層70のみを選択的に除去する工程があるため、犠牲層70の材料としては、後で形成する応力緩和層に対してある程度大きなエッチング選択比を取れる材料を用いる必要がある。また、溶剤等を用いたウェットエッチングが可能な材料が好ましい。
次に、図12に示すように、液状の感光性ポリイミド樹脂を塗布し、全面に感光性ポリイミド樹脂層を形成した後、マスク露光、現像、焼成処理を経て感光性ポリイミド樹脂層をパターニングし、応力緩和層32とする。応力緩和層32の材料に非感光性樹脂を用いる場合には、樹脂層を形成した後、フォトレジストを用いた通常のフォトリソグラフィー、エッチング法により樹脂層をパターニングすればよい。このとき、犠牲層70の上面に応力緩和層32が全く載らないようにすれば、空間71の上方に第1の配線パターン34が宙に浮いている構造を形成することができる。あるいは、犠牲層70の上面に応力緩和層32が載るようにすれば、第1の配線パターン34が応力緩和層32上に配置された構造を形成することができる。
次に、図13に示すように、応力緩和層32を残しつつ犠牲層70のみを選択的に除去することによって、応力緩和層32の内部に空間71を形成する。この際には、ポリイミド樹脂(応力緩和層32)に対するシリコーン樹脂(犠牲層70)のエッチング選択比がある程度大きいエッチング液(この場合、有機溶剤)を用いたウェットエッチングを採用することができる。あるいは、ある程度大きいエッチング選択比が取れるのであれば、ドライエッチングを採用しても良い。
次に、図14に示すように、スパッタ法、蒸着法等によりAl、Al−Si、Al−Cu、Cu、Cu合金、Au、Ti、Ti合金、Cr等の金属膜を全面に成膜した後、フォトレジストを用いたフォトリソグラフィー、エッチング法により金属膜をパターニングし、配線パターン34,35を形成する。その後、フォトレジストを除去する。なお、犠牲層除去と配線パターン形成の順番については、上記の順番に代えて、犠牲層70の上面に応力緩和層32が載らない構造とした上で配線パターン34,35を先に形成した後、犠牲層70のエッチングを行い、図14のような空間71を形成するようにしても良い。
次に、図15に示すように、フォトリソグラフィー法によって第1の配線パターン34上の応力緩和層32上にあたる領域の一部、すなわち後で接触子33を形成しようとする箇所が露出したパターンを持つフォトレジスト45を形成する。
次に、図16に示すように、フォトレジスト45をマスクとしてNi、Cu/Ni等の金属による電解メッキ、あるいは無電解メッキを行うことによりフォトレジスト45の開口部に金属を析出させ、接触子33を形成する。もしくは、メッキ法に代えて、印刷法で形成しても良い。また、接触子33を円錐台形のような先細りの形状とするには、金属が異方性成長するような条件でメッキを行えばよいし、あるいは改めて異方性エッチングを行うことにより形状を制御することもできる。
次に、メッキの際にマスクとして用いたフォトレジスト45を除去することにより、図17に示すような接触子33が完成する。
次に、図18に示すように、配線パターン34の絶縁、保護の目的で配線パターン34を覆うようにソルダーレジスト72を形成する。なお、説明は省略したが、第1の実施の形態においても配線パターン上にソルダーレジストを形成することが望ましい。
次に、図19に示すように、基材31に対して別途作成したコネクタ37をACF43を介して接合する。また、駆動用IC36を配線パターン34,35上に実装し、駆動用IC36の端子38a,38bの部分を樹脂層39で封止することによって本実施の形態の検査用治具30が完成する。
本実施の形態においても、少ない部品点数、簡単な製造工程で高い寸法精度が得られ、汎用の設計品に対応可能な検査用治具を提供できる、といった第1、第2の実施の形態と同様の効果を得ることができる。さらに本実施の形態の場合、接触子33の下方に空間71が設けられたことによって接触子33のフレキシビリティーがより向上するため、被検査面の凹凸やうねりなどに対してより安定した接触性が確保できる。さらに、検査時に接触子33がずれて配置された場合であってもそのずれが吸収されるため、被検査面に対して傷を付けにくくなり、検査体の信頼性が向上する。また、空間71を形成する方法として、犠牲層70のみを選択的にエッチング除去する方法を用いているので、比較的容易な方法で制御性良く空間71を形成することができる。
なお、犠牲層を用いずに空間を形成する方法としては、以下の方法を採用することができる。図20に示すように、配線パターン34,35を形成した後、レジスト45を形成する。このレジスト45は、次に行う応力緩和層32のエッチングの方法に応じてそのエッチング耐性を有する材料を用いる必要がある。例えば有機レジスト、SiOなどの無機レジストを用いることができる。
次に、レジスト45のうち、空間を形成しようとする箇所に開口45aを形成する。そして、ウェットエッチングまたはドライエッチングにより開口45aを通じて応力緩和層32をエッチングすることにより、空間71が形成される。この方法においては、開口45aを通じて応力緩和層32の上部からエッチングが進行するので、少なくとも応力緩和層32の上部側が除去され、宙に浮いた状態の配線パターン34が形成される。その後、開口45aの内部に接触子33を形成する。この場合、開口45aは、接触子33が形成される大きさに予め開口していても良いし、空間71を形成した後に別工程で接触子33が形成される大きさに開口しても良い。
また、上記の構成では、接触子33の下方にあたる領域で応力緩和層32の一部または全部を除去することで空間71を形成する例を挙げたが、この構成に代えて、例えば接触子33の下方にあたる領域の基材31に凹部を形成することによって空間を形成しても良い。この場合、例えば、開口45a、空間71を形成した後、基材31を選択的にエッチングするエッチャントによって接触子33の下方にあたる領域の基材31に凹部を形成する。エッチャントとしては、基材31がシリコンであれば、水酸化カリウム水溶液などのアルカリ性水溶液を用いたウェットエッチング法やプラズマエッチングを用いたドライエッチング法などを使用すれば良い。あるいは、最初に基材31の表面に凹部を形成し、その後、凹部を空間として保ったままその上に応力緩和層32、配線パターン等を形成する方法を採ることもできる。
上記各実施の形態で説明してきた応力緩和層は、接触子33の下方を含む基材31の全面に形成されていても良いし、接触子33の下方の領域にのみ、例えば方形状に形成されていても良い。
また、さらに選択的に接触子33の下方のみ、独立した島状に形成されていても良い。
また、上記第3の実施の形態で説明した空間71は、接触子33の下方の領域にのみ、例えば方形状に形成されていても良いし、さらに選択的に接触子33の下方のみ、独立した島状に形成されていても良い。
なお、本発明の技術範囲は上記実施の形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。例えば上記実施の形態では電気光学装置の一例として液晶表示装置の検査を行う例を示したが、例えば有機EL装置等の他の電気光学装置に本発明を適用しても良い。また、LSI等の半導体装置における種々の電気特性検査に本発明の検査用治具を適用しても良い。さらに上記実施の形態では、基材上に液晶表示装置の駆動用ICを搭載した例を示したが、駆動用IC以外で検査時に必要な電子部品を適宜搭載しても良い。その他、上記実施の形態で示した検査用治具の構成材料、寸法、製造方法等に関する具体的な説明は適宜変更が可能である。
本発明の第1の実施形態において被測定物となる液晶表示装置の平面図である。 同、液晶表示装置の断面図である。 同、実施形態の検査用治具を示す斜視図である。 同、検査用治具の製造方法を順を追って示す工程断面図である。 同、工程断面図の続きである。 同、工程断面図の続きである。 同、工程断面図の続きである。 同、工程断面図の続きである(完成図)。 同、検査用治具を用いた検査の様子を示す図である。 本発明の第2の実施形態の検査用治具を示す断面図である。 本発明の第3の実施形態の検査用治具の製造方法を順を追って示す工程断面図である。 同、工程断面図の続きである。 同、工程断面図の続きである。 同、工程断面図の続きである。 同、工程断面図の続きである。 同、工程断面図の続きである。 同、工程断面図の続きである。 同、工程断面図の続きである。 同、工程断面図の続きである(完成図)。 同、製造方法の変形例を説明するための図である。
符号の説明
30,60…検査用治具、31…基材、32…応力緩和層、33…接触子、34,35…配線パターン、36…駆動用IC(電気光学装置駆動用電子部品)、37…コネクタ、55…電気的遮蔽層、70…犠牲層、71…空間、100…液晶表示装置(電気光学装置、被測定物)、202…外部回路実装端子。

Claims (19)

  1. 基材と、前記基材上に設けられた応力緩和層と、前記応力緩和層上に設けられた接触子と、前記接触子と電気的に接続された配線パターンとを有することを特徴とする検査用治具。
  2. 前記基材上に検査用電子部品が実装されるとともに、前記検査用電子部品が前記配線パターンと電気的に接続されたことを特徴とする請求項1に記載の検査用治具。
  3. 前記検査用電子部品が、検査後に被検査体に実装される電子部品であることを特徴とする請求項2に記載の検査用治具。
  4. 前記検査用電子部品が、フェースダウン構造で前記基材に実装されていることを特徴とする請求項2または3に記載の検査用治具。
  5. 前記基材が透明基板からなることを特徴とする請求項1ないし4のいずれか一項に記載の検査用治具。
  6. 前記基材上に電気的遮蔽層が設けられたことを特徴とする請求項1ないし5のいずれか一項に記載の検査用治具。
  7. 前記接触子が、基端側よりも先端側が細った形状であることを特徴とする請求項1ないし6のいずれか一項に記載の検査用治具。
  8. 前記基材の前記接触子が配置された側と反対側の端部にコネクタが設けられたことを特徴とする請求項1ないし7のいずれか一項に記載の検査用治具。
  9. 前記接触子の下方に空間が設けられたことを特徴とする請求項1ないし8のいずれか一項に記載の検査用治具。
  10. 前記接触子の下方にあたる前記応力緩和層の少なくとも一部が除去されたことによって前記空間が形成されたことを特徴とする請求項9に記載の検査用治具。
  11. 前記接触子の下方にあたる前記基材の少なくとも一部が除去されたことによって前記空間が形成されたことを特徴とする請求項9または10に記載の検査用治具。
  12. 電気光学装置の電気特性検査を行う際に用いる検査用治具であって、
    基材と、前記基材上に設けられた応力緩和層と、前記応力緩和層上に設けられた接触子と、前記接触子と電気的に接続された配線パターンと、前記基材上に実装され前記配線パターンに電気的に接続された電気光学装置駆動用電子部品と、が備えられたことを特徴とする検査用治具。
  13. 基材の一面に応力緩和層を形成する工程と、前記基材の一面に前記応力緩和層上にわたって配線パターンを形成する工程と、前記配線パターン上の前記応力緩和層上にあたる領域に接触子を形成する工程とを有することを特徴とする検査用治具の製造方法。
  14. 前記接触子形成工程において、前記配線パターン上の前記応力緩和層上にあたる領域の一部が露出したパターンを持つマスク材を形成した後、メッキを行うことにより接触子を形成することを特徴とする請求項13に記載の検査用治具の製造方法。
  15. 前記応力緩和層を形成する前に、少なくとも後で形成する接触子の下方にあたる領域の前記基板上に犠牲層を形成する工程と、前記応力緩和層を形成した後に、前記犠牲層を選択的に除去することによって前記接触子の下方にあたる領域に空間を形成する工程とをさらに有することを特徴とする請求項13または14に記載の検査用治具の製造方法。
  16. 前記接触子の下方にあたる前記応力緩和層の少なくとも一部を選択的に除去することによって空間を形成する工程をさらに有することを特徴とする請求項13または14に記載の検査用治具の製造方法。
  17. 前記接触子の下方にあたる前記基材の少なくとも一部を選択的に除去することによって空間を形成する工程をさらに有することを特徴とする請求項13または14に記載の検査用治具の製造方法。
  18. 請求項1ないし12のいずれか一項に記載の検査用治具を用いて電気特性検査を行う工程を有することを特徴とする電気光学装置の製造方法。
  19. 請求項1ないし12のいずれか一項に記載の検査用治具を用いて電気特性検査を行う工程を有することを特徴とする半導体装置の製造方法。
JP2004305520A 2004-01-14 2004-10-20 検査用治具の製造方法 Expired - Fee Related JP4412143B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2004305520A JP4412143B2 (ja) 2004-01-14 2004-10-20 検査用治具の製造方法
US11/023,979 US20050156313A1 (en) 2004-01-14 2004-12-28 Inspection device and method for manufacturing the same, method for manufacturing electro-optic device and method for manufacturing semiconductor device
CNB2004100819207A CN1327502C (zh) 2004-01-14 2004-12-29 检测装置及其制造方法
TW094100383A TWI299572B (en) 2004-01-14 2005-01-06 Inspection device and method for manufacturing the same, method for manufacturing electro-optic device and method for manufacturing semiconductor device
KR1020050002157A KR100681096B1 (ko) 2004-01-14 2005-01-10 검사 장치 및 그 제조 방법

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004006601 2004-01-14
JP2004305520A JP4412143B2 (ja) 2004-01-14 2004-10-20 検査用治具の製造方法

Publications (2)

Publication Number Publication Date
JP2005227261A true JP2005227261A (ja) 2005-08-25
JP4412143B2 JP4412143B2 (ja) 2010-02-10

Family

ID=34752107

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004305520A Expired - Fee Related JP4412143B2 (ja) 2004-01-14 2004-10-20 検査用治具の製造方法

Country Status (5)

Country Link
US (1) US20050156313A1 (ja)
JP (1) JP4412143B2 (ja)
KR (1) KR100681096B1 (ja)
CN (1) CN1327502C (ja)
TW (1) TWI299572B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010071756A (ja) * 2008-09-17 2010-04-02 National Institute Of Advanced Industrial Science & Technology 多層配線基板

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4353171B2 (ja) * 2005-02-02 2009-10-28 セイコーエプソン株式会社 電子機器、光学パネル、検査プローブ、光学パネルの検査装置、光学パネルの検査方法
CN102879618A (zh) * 2012-09-29 2013-01-16 郑礼朋 测试机构及其制作方法
CN107025871B (zh) * 2017-06-13 2021-01-26 京东方科技集团股份有限公司 一种显示面板检测装置及检测方法
DE112019007764T5 (de) * 2019-09-30 2022-06-15 Mitsubishi Electric Corporation Prüfapparat

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4880684A (en) * 1988-03-11 1989-11-14 International Business Machines Corporation Sealing and stress relief layers and use thereof
JP2653099B2 (ja) * 1988-05-17 1997-09-10 セイコーエプソン株式会社 アクティブマトリクスパネル,投写型表示装置及びビューファインダー
JP2657429B2 (ja) * 1990-04-09 1997-09-24 株式会社ミクロ技術研究所 基板の回路実装方法及びその方法に使用する回路基板
JP3658029B2 (ja) * 1994-02-21 2005-06-08 株式会社ルネサステクノロジ 接続装置およびその製造方法
US5694053A (en) * 1995-06-07 1997-12-02 Xerox Corporation Display matrix tester
JP3001182B2 (ja) * 1995-08-29 2000-01-24 信越ポリマー株式会社 液晶パネル検査装置およびその製造方法
JP2798027B2 (ja) * 1995-11-29 1998-09-17 日本電気株式会社 液晶表示装置およびその製造方法
TW571373B (en) * 1996-12-04 2004-01-11 Seiko Epson Corp Semiconductor device, circuit substrate, and electronic machine
US6249135B1 (en) * 1997-09-19 2001-06-19 Fujitsu Limited Method and apparatus for passive optical characterization of semiconductor substrates subjected to high energy (MEV) ion implantation using high-injection surface photovoltage
US6333565B1 (en) * 1998-03-23 2001-12-25 Seiko Epson Corporation Semiconductor device and method of manufacturing the same, circuit board, and electronic instrument
JP2001004663A (ja) * 1999-06-23 2001-01-12 Japan Science & Technology Corp テスト用基板
US6770547B1 (en) * 1999-10-29 2004-08-03 Renesas Technology Corporation Method for producing a semiconductor device
JP4700160B2 (ja) * 2000-03-13 2011-06-15 株式会社半導体エネルギー研究所 半導体装置
JP4329235B2 (ja) * 2000-06-27 2009-09-09 セイコーエプソン株式会社 半導体装置及びその製造方法
KR100758809B1 (ko) * 2000-12-30 2007-09-13 엘지.필립스 엘시디 주식회사 액정표시소자의 검사장치
JP3575448B2 (ja) * 2001-08-23 2004-10-13 セイコーエプソン株式会社 半導体装置
JP3943919B2 (ja) * 2001-12-04 2007-07-11 株式会社アドバンスト・ディスプレイ 液晶表示装置及びその検査方法
JP2003298196A (ja) * 2002-04-03 2003-10-17 Japan Gore Tex Inc プリント配線板用誘電体フィルム、多層プリント基板および半導体装置
JP3693056B2 (ja) * 2003-04-21 2005-09-07 セイコーエプソン株式会社 半導体装置及びその製造方法、電子装置及びその製造方法並びに電子機器
JP2004327527A (ja) * 2003-04-22 2004-11-18 Seiko Epson Corp 電子装置及びその製造方法並びに電子機器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010071756A (ja) * 2008-09-17 2010-04-02 National Institute Of Advanced Industrial Science & Technology 多層配線基板

Also Published As

Publication number Publication date
KR100681096B1 (ko) 2007-02-08
US20050156313A1 (en) 2005-07-21
TWI299572B (en) 2008-08-01
TW200527683A (en) 2005-08-16
KR20050074901A (ko) 2005-07-19
JP4412143B2 (ja) 2010-02-10
CN1327502C (zh) 2007-07-18
CN1641853A (zh) 2005-07-20

Similar Documents

Publication Publication Date Title
KR100729885B1 (ko) 반도체 장치, 회로 기판, 전기 광학 장치 및 전자기기
US7977788B2 (en) Contact structure having a compliant bump and a testing area
KR100638970B1 (ko) 검사용 프로브 및 검사 장치, 검사용 프로브의 제조 방법
KR100681096B1 (ko) 검사 장치 및 그 제조 방법
KR20110041690A (ko) 프로브 유닛 및 이를 제조하는 방법
JP2004327480A (ja) 半導体装置及びその製造方法、電子装置及びその製造方法並びに電子機器
JP2009079911A (ja) 検査用治具とその製造方法
JP5242063B2 (ja) 配線基板の製造方法
KR101306654B1 (ko) 프로브 모듈 및 그 제조 방법, 상기 프로브 모듈을 갖는프로브 카드 및 그 제조 방법
JP2002071719A (ja) プローブカード及びその製造方法
JP2010251392A (ja) 実装構造体、回路基板、実装構造体の製造方法、電気光学装置および電子機器
JP5262772B2 (ja) 電気光学装置の検査用プローブおよびその製造方法、検査装置
JP2009250697A (ja) 半導体集積回路装置の製造方法およびメンブレン型のプローブ・カード
JPH09159694A (ja) Lsiテストプローブ装置
JPH11326376A (ja) レジストを用いた型及びその製造方法、コンタクトプローブ及びその製造方法
JP2003057266A (ja) コンタクトプローブ及びその製造方法
JP3936600B2 (ja) コンタクトプローブ及びその製造方法
KR100223156B1 (ko) 접착상태 검사용 테스트범프와 테스트패드
JP4520689B2 (ja) コンタクトプローブ、プローブ装置及びコンタクトプローブの製造方法
JP3553864B2 (ja) Lcdパネル促進テスト方法およびそのための構造物
JP3446636B2 (ja) コンタクトプローブ及びプローブ装置
JP2007042777A (ja) 半導体装置とその製造方法、回路基板、電気光学装置、及び電子機器
JPH10339740A (ja) プローブ装置
JP2010122161A (ja) 電気光学装置の検査用プローブおよびその製造方法、検査装置
JP2002257896A (ja) コンタクトプローブ及びプローブ装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061228

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20061229

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090401

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090609

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090721

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20090723

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090811

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20090828

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091002

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20091002

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091027

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091109

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121127

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121127

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131127

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees