JP2005223321A - 2重露光による増強されたリソグラフィ分解能 - Google Patents

2重露光による増強されたリソグラフィ分解能 Download PDF

Info

Publication number
JP2005223321A
JP2005223321A JP2005019007A JP2005019007A JP2005223321A JP 2005223321 A JP2005223321 A JP 2005223321A JP 2005019007 A JP2005019007 A JP 2005019007A JP 2005019007 A JP2005019007 A JP 2005019007A JP 2005223321 A JP2005223321 A JP 2005223321A
Authority
JP
Japan
Prior art keywords
substrate
sub
pattern
photoresist layer
image
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005019007A
Other languages
English (en)
Other versions
JP2005223321A5 (ja
Inventor
Steven G Hansen
ジョージ ハンセン スティーブン
Josef Maria Finders
マリア フィンデルス ヨゼフ
Donis George Flagello
ジョージ フラジェロ ドニス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ASML Netherlands BV
Original Assignee
ASML Netherlands BV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ASML Netherlands BV filed Critical ASML Netherlands BV
Publication of JP2005223321A publication Critical patent/JP2005223321A/ja
Publication of JP2005223321A5 publication Critical patent/JP2005223321A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70433Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70466Multiple exposures, e.g. combination of fine and coarse exposures, double patterning or multiple exposures for printing a single feature

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

【課題】半導体基板に対する2重露光によるリソグラフィ分解能を増強させること。
【解決手段】1つのレチクル・パターンを、リソグラフィ・システムによって光学的に分解を受けることが可能な少なくとも2つの成分サブパターンに分解するステップと、基板に事前指定のフォトレジスト層をコーティングするステップと、この少なくとも2つの成分サブパターンのうちの第1のサブパターンの像を当該事前指定のフォトレジスト層上に露光するステップと、露光した基板を処理するステップと、次いで少なくとも2つの成分サブパターンのうちの第2のサブパターンの像を上記事前指定のフォトレジスト層上に露光するステップとにより、第1及び第2のサブパターン画像を合成して基板上に所望のパターンを生成させる。
【選択図】図2A

Description

本発明は、概ね、フォトリソグラフィ、並びに半導体基板を露光するための関連した方法及び装置に関する。
リソグラフィ露光装置は、例えば、集積回路(IC)の製造の際に使用することができる。こうしたケースでは、パターン形成デバイスによってそのICの個々の層に対応する回路パターンを生成させることがあり、またこのパターンは、基板(シリコン・ウェハ)の上にある、光活性式のレジスト(すなわち、フォトレジスト)材料の層によるコーティング済みのターゲット部分(例えば、1つ又は複数のダイを備える)上に撮像することができる。一般に、単一のウェハは、1度に1カ所の割で投影システムを介して順次照射を受ける隣接するターゲット部分からなる全体ネットワークを含むことになる。
本明細書で使用することにする「パターン形成装置」という用語は、基板のターゲット部分内に生成させようとするパターンに対応したパターンをもつ断面を備えた入来放射ビームを付与するために使用可能な手段を指し示すものと広く解釈されるべきである。このコンテキストでは「光弁」という用語が使用されることもある。一般的に、このパターンは、集積回路やその他のデバイス(以下を参照)などのターゲット部分内に生成させているデバイスのある具体的な機能層に対応することになる。こうしたパターン形成デバイスの例には、以下が含まれる。
(a)マスク:マスク或いはレチクルの概念はリソグラフィ分野でよく知られており、またこれには、バイナリ、交替式位相シフト及び減衰式位相シフトなどのレチクル・タイプ、並びにさまざまな混成レチクル・タイプが含まれる。こうしたレチクルを放射ビーム内に配置させることによって、レチクルの上にあるパターンに従ってレチクルに当たる放射に対する選択的な透過(透過式マスクの場合)又は反射(反射式マスクの場合)が生じる。レチクルの場合では、その支持構造は、一般的にはレチクル・テーブルであり、レチクル・テーブルはレチクルを入来放射ビーム内のある所望の位置に保持することが可能であること、並びに希望する場合には、レチクルをビームに対して移動することが可能であることを保証する。
(b)プログラム可能なミラー・アレイ:そのような装置の一例は、粘弾性の制御層及び反射式表面を有するマトリックス型アドレス指定可能表面である。こうした装置の基になる基本原理は、(例えば)反射式表面のアドレス指定された領域が入射光を回折光として反射させる一方、アドレス指定されない領域は入射光を非回折光として反射させることにある。適当なフィルタを用いると、反射されるビームから前記の非回折光をフィルタ除去し、回折光だけを後に残すことができ、この方式によれば、そのビームはマトリックス型アドレス指定可能表面に関するアドレス指定パターンに従ってパターン形成される。要求されるマトリックス型アドレス指定は、適当な電子的手段を用いて実施することができる。こうしたミラー・アレイに関するさらに多くの情報は、例えば参照により本明細書に援用される米国特許第5296891号及び同第5523193号から得ることができる。プログラム可能なミラー・アレイの場合では、前記の支持構造は、例えば、必要に応じて固定式や移動式とするような、フレーム又はテーブルとして具現化される。
(c)プログラム可能なLCDアレイ:こうした構造体の一例は、参照により本明細書に援用される米国特許第5229872号で与えられる。上述したように、この場合における支持構造は、例えば、必要に応じて固定式や移動式とするような、フレーム又はテーブルとして具現化される。
簡略を目的に、本明細書の残りの部分は、そのある箇所において、レチクル及びレチクル・テーブルを含む例に指向するが、こうした例で検討された一般的な原理は、上で記載したようにパターン形成装置のより広範なコンテキストにおいて理解されるべきである。さらに以下において、投影システムのことを「レンズ」と呼ぶこともあるが、この用語は、例えば屈折型光学システム、反射型光学システム及び反射屈折式システムを含めさまざまなタイプの投影システムを包含するものと広く解釈されるべきである。さらに、放射システムは、投影放射ビームに対する方向指定、整形或いは制御のためにこうした設計タイプのうちの何れかに従って動作するコンポーネントを含むことがあり、こうしたコンポーネントもまた、以下において、一括して又は単独で、「レンズ」と呼ぶ。
現在の装置では、レチクル・テーブル上のレチクルによるパターン形成を利用すると、異なる2つのタイプのマシン間で違いが生じる可能性がある。あるタイプのリソグラフィ露光装置では、レチクル・パターン全体を一括してターゲット部分上に露光することによって各ターゲット部分が照射を受けており、こうした装置のことをウェハ・ステッパと呼んでいる。別の装置(一般に、ステップ・アンド・スキャン装置と呼ばれる装置)では、投影ビーム下に置かれたレチクル・パターンを所与の基準方向(「スキャンニング」方向)で漸進的にスキャンする一方、この方向と平行又は反平行に基板テーブルを同期させてスキャンすることによって各ターゲット部分が照射を受けている。この投影システムは、一般に、倍率M(一般に、<1)を有することになるため、基板テーブルがスキャンを受ける速度Vは、レチクル・テーブルがスキャンを受ける速度のM倍となる。ここに記載したリソグラフィ装置に関するさらに多くの情報は、例えば、参照により本明細書に援用される米国特許第6046792号から得ることができる。
リソグラフィ装置はさらに、2つ以上の基板テーブル(及び/又は2つ以上のレチクル・テーブル)を有するタイプとすることもあることに留意されたい。こうした「多重ステージ」デバイスでは、追加的なテーブルを並列で使用することがあり、また1つ以上のテーブル上で準備工程を実施する一方で、1つ以上の別のテーブルを露光のために使用する。例えば参照により本明細書に援用される米国特許第5969441号及びWO 98/40791号には、ツイン・ステージ式のリソグラフィ装置について記載されている。
ウェハ基板Wは、リソグラフィ装置によってウェハ基板W上にレチクルRE回路パターンが露光される前に多種多様な処理を受けることが理解されよう。例えば、ウェハ基板Wは、露光の前に、光活性式のレジスト(すなわちフォトレジスト)材料の層による処理、すなわちこうした層のコーティングを受ける。さらに、露光の前に、基板Wはさらに、洗浄、エッチング、イオン注入(例えば、ドーピング)、金属化、酸化、化学機械研磨、プライミング、ソフトベーク処理、並びに計測処理を受ける。
ウェハ基板Wはさらに、例えば、後露光ベーキング(PEB)、現像、ハードベーク、エッチング、イオン注入(例えば、ドーピング)、金属化、酸化、化学機械研磨、洗浄及び計測の処理などの多くの後露光処理を受けることもある。また、各ウェハ基板Wに対して幾つかの層が要求される場合(このようになる場合が通常である)は、手続き全体或いはその変法を、新たな各層ごとに反復しなければならないことになる。
ウェハ基板上により小さいパターン及びフィーチャを有するような、より小型の半導体デバイスに対する絶え間ない要望によって、リソグラフィ露光装置によって達成することが可能な光学分解能に対する限界が打破されつつある。一般的に、ウェハ基板W上に露光されるパターンに関して、リソグラフィ露光装置によって光学的に分解させることが可能な反復可能なフィーチャ(例えば、「ハーフピッチ」)の最小サイズは、その投影レンズPL及び投影ビームPBの属性に応じて決まる。詳細には、ハーフピッチ・フィーチャ・サイズに対する光学分解能は、次の簡略形態のRayleighの分解能方程式を使用することによって導出することができる。
=p0.5・NA/λ≧0.25 (式1)
上式において
0.5は、nmを単位とする反復可能なフィーチャ・サイズ(例えば、「ハーフピッチ」)を意味しており、
NAは、投影レンズPLの開口数を意味しており、
λは、投影ビームPBの波長を意味しており、また
は、ハーフピッチ・フィーチャ・サイズに対する光学分解能限界を意味している。
上で指摘したように、2ビーム式イメージングに関する理論的な光学分解能ハーフピッチ下方限界kは0.25である。k=0.25の壁を回避しようとする中で、そのかなりの取り組みは、より短い波長及び/又はより大きな開口数を利用することができ、これによりk≧0.25の制約を侵害することなくより小さいフィーチャの生産を可能にするような費用のかかるテクノロジーを開発することに振り向けられてきている。
本明細書で具現化し且つ広範に記載するように、本発明の原理と整合したシステム、装置及び方法によれば、リソグラフィ・システムにおける画像分解能の増強が提供される。本発明の一実施例は、1つのレチクル・パターンを、リソグラフィ・システムによって光学的に分解を受けることが可能な少なくとも2つの成分サブパターンに分解するステップと、基板に事前指定のフォトレジスト層をコーティングするステップと、この少なくとも2つの成分サブパターンのうちの第1のサブパターンを、該第1のサブパターンを通過させるように投影ビームを導くことによって露光し、リソグラフィ・システムにより基板の事前指定のフォトレジスト層上に第1のサブパターン画像を生成させるステップと、を含む。本発明はさらに、露光した基板を処理するステップと、この少なくとも2つの成分サブパターンのうちの第2のサブパターンを、該第2のサブパターンを通過させるように投影ビームを導くことによって露光し、リソグラフィ・システムにより基板の事前指定のフォトレジスト層上に第2のサブパターン画像を生成させるステップと、次いでこれら第1及び第2のサブパターン画像を合成して基板上に所望のパターンを生成させるステップと、を含む。
この文書では、ICの製造に関して本発明による装置を使用することに具体的に言及するが、本発明による装置は可能な別の多くの用途も有していることを明瞭に理解すべきである。例えばこれは、一体型の光学系、磁区メモリ用の誘導及び検出パターン、液晶ディスプレイ・パネル、薄膜磁気ヘッド、等々の製造に利用されることもある。
ここで、本発明の実施例について、添付の概要図を参照しながら単に一例として記載することにする。
図面において、対応する参照符号は対応させた部分を示している。
リソグラフィ投影装置
図1は、本発明のある具体的な実施例に従ったリソグラフィ装置100の概要を表している。リソグラフィ装置100は、投影ビームPBを提供するための放射線源LA及び放射システムILと、レチクルREを保持するためのレチクル保持器が設けられている第1のオブジェクト・テーブル(例えば、レチクル・テーブル)RTと、基板Wのターゲット部分C(例えば、1つ又は複数のダイを備える)の上にレチクルREの被照射部分を撮像させるための投影システムPL(例えば、レンズ)と、を備えている。レチクルRE、レチクル・テーブルRT及びレチクル関連のコンポーネントを組み合わせたものは、一般にレチクル・ステージRSと呼ばれている。
図示したように、リソグラフィ装置100は透過式タイプである(すなわち、透過式マスクを有している)。しかし一般的には、これを反射式タイプとする(反射式マスクを備える)こともあり、あるいは、装置100は、上で指摘したようなタイプのプログラム可能ミラー・アレイなどの別のタイプのパターン形成装置を利用することもある。
投影ビームPBは、紫外線(UV)及び極紫外線(EUV)(ただし、これらに限らない)を含むさまざまなタイプの電磁放射、並びにイオンビームや電子ビームなどの粒子ビームを包含することができる。
リソグラフィ装置100はさらに、ウェハ基板W(例えば、レジストをコーティングしたシリコン・ウェハ)を保持するための基板保持器が設けられた第2のオブジェクト・テーブル(例えば、ウェハ基板テーブル)WTを備えている。ウェハ基板W、ウェハ・テーブルWT及びウェハ関連のコンポーネントを組み合わせたものは、一般にウェハ基板ステージWSと呼ばれている。
線源LAは放射ビームを発生させており、このビームは、直接的に或いは例えばビーム・エクスパンダーEXなどの条件付け機構を横断した後の何れかによって照射システム(例えば、照射器)ILに供給される。照射器ILは、ビームの強度分布の外側及び/又は内側半径方向範囲(一般にそれぞれ、σ−アウターとσ−インナーと呼ばれる)を設定するための調整機構AMを備える。さらにこれは、一般に、積算器INやコンデンサCOなどのさまざまな別のコンポーネントを備えることになる。この方法では、レチクルRE上に入射するビームPBは所望の断面均一性及び強度分布を有する。
投影ビームPBは引き続いて、レチクル・テーブルRT上に保持されているレチクルREと交差する。レチクル・テーブルRT及び/又はレチクル・ステージRSは、高さ、傾き、回転及び水準位置を含むレチクル・テーブルRTの位置を調整するための作動機構を含む。ビームPBは、レチクルREを横断し終わると、ウェハ基板Wのターゲット部分C上にビームPBを集束させるレンズPLを通過する。第2の位置決め機構(及び干渉計測機構IF)の支援を得て(例えば、ビームPBの経路内にあるさまざまなターゲット部分Cを位置決めするために)基板テーブルWTを正確に移動させることができる。同様に、第1の位置決め機構を用いて、ビームPBの経路に対してレチクルREを(例えば、レチクル・ライブラリからレチクルREを機械的に取り出した後で、又はスキャン中に)正確に位置決めすることができる。
一般に、オブジェクト・テーブルRT、WTの移動は、図1では明瞭に図示していない長行程モジュールと短行程モジュールの支援を得て実現させることになる。しかし、ウェハ・ステッパの場合では(ステップ・アンド・スキャンの場合と異なり)、レチクル・テーブルRTは短行程アクチュエータだけに接続されてもよいし、或いはレチクル・テーブルRTは固定されてもよい。
リソグラフィ装置100は、次のさまざまなモードで動作する。
(a)ステップ・モード:レチクル・テーブルRTは本質的に静止させた状態に保たれ、またレチクル画像全体は一括して(すなわち単一の「フラッシュ」で)ターゲット部分C上に投影される。次いで、基板テーブルWTをx方向及び/又はy方向にシフトさせ、別のターゲット部分CがビームPBによる照射を受けられるようにする。
(b)スキャン・モード:当該のターゲット部分Cが単一の「フラッシュ」で露光されていないことを除けば、本質的に同じ方針が当てはまる。一方この場合は、レチクル・テーブルRTは所与の方向(例えばy方向などのいわゆる「スキャン方向」)に速度Vで移動可能であり、これにより投影ビームPBはレチクル画像全体にわたるスキャンを受ける。時を同じくして、基板テーブルWTは、速度V=Mv(ここで、MはレンズPLの倍率(典型的には、M=1/4又は1/5)である)で同じ方向又は反対方向に同時に動かされる。この方式により、分解能を損なわせることなく比較的大きなターゲット部分Cを露光することができる。
その他モード:マスク・テーブルMTは、プログラム可能なパターン形成構造体を保持しながら本質的に静止させた状態に保たれており、また投影ビームに付与されたパターンがターゲット部分C上に投影されている間に、基板テーブルWTは動かされる、すなわちスキャンを受ける。このモードでは一般に、パルス式放射線源が利用されると共に、プログラム可能なパターン形成構造体は、基板テーブルWTをそれぞれ移動させた後に、或いはスキャン中の連続する放射パルスの合間に、必要に応じて更新されている。この動作モードは、上で言及したようなタイプのプログラム可能ミラー・アレイなどのプログラム可能なパターン形成構造体を利用するマスクレス・リソグラフィに容易に適用することができる。
実施例
上で述べたように、より精細な光学分解能を達成しようとする不断の要求が存在しており、また0.25の理論的なハーフピッチ下方限界kを回避することは重要な利点を提供する。この可能性がないならば、この限界未満の分解能を達成するためには、より短い波長及び/又はより大きな開口数を利用する費用のかかるテクノロジーの開発にその努力を集中しなければならない。
しかしより詳細には以下で記載するが、本発明は、多重露光技法と低減メモリ・フォトレジスト反応処理との組合せを実現させることによって、0.25というハーフピッチ下方限界kより下の分解能を達成している。詳細には、開示した発明は、適当なフォトレジスト処理によって、その光学露光の不用な残留を消散させながら高コントラストの潜像をロックインすることが可能であり、且つ多重露光によって従来のリソグラフィ処理の下で実現可能であったものと比べてより小さいハーフピッチ・フィーチャ・サイズを得ることが可能となるということを利用している。
図2Aの機能フローチャートは、本発明のある具体的な実施例に従って製造されて動作する増強された光学分解能プロセス200に関する全般的な発明概念を表している。図2Aに示したように、プロセス200は、ターゲット・パターンTを分解させることを含む手続きタスクP202で開始される。ターゲット・パターンTは、リソグラフィ装置100によって収容可能なサイズと比べてより小さいハーフピッチ・フィーチャ・サイズp0.5を含んでいる。換言すると、図2Bに示したように、ターゲット・パターンTのハーフピッチ・フィーチャ・サイズp0.5は、光学分解能が極めて小さい場合(例えば、k<0.25)に対応している。このため、処理200は、そのフィーチャを少なくとも2つの成分サブパターンT、Tに分割すなわち分解させるために、ターゲット・パターンTのフィーチャの構成を利用している。図2Bに示すように、各成分サブパターンT、Tは、リソグラフィ装置100によって光学的に分解させることが可能であり、且つ所望のターゲット・パターンTを描出するように引き続いて合成、挟み込み、或いは重ね合わせることが可能な方式(すなわち、T、Tの両者に関して、k>0.25)で配列させている。
図2Aに戻ると、プロセス200は、ウェハ基板Wに付加させようとするフォトレジストを選択するための手続きタスクP203に進む。一実施例では、選択されたフォトレジストによって、低減メモリ反応特性を示す一方で高コントラストの潜像の生成が可能となる。低減メモリ反応特性とは、フォトレジストに対する初期露光の影響がある程度まで消散されるプロセスを意味している。
例えば、低減反応メモリ特性を有する一方で高コントラストの潜像を提供することが可能なフォトレジストは、図3Aに示すようなブロック型マトリックス構成の形にした光酸発生剤(PAG)、並びに塩基B化合物を備えている。この構成では、露光の後で光酸発生剤PAGが光酸PA+に変換され、このうちの一部分は図3Bに示したように塩基B化合物によって中和される。
ベーキングプロセスの際、光酸PA+とポリマーの間の反応が触媒作用を受けており、これによってベーク後においてこのポリマーは非ブロック化されて、これが典型的な現像剤溶液中で溶解性となると共に、この光酸PA+は図3Cに示すように大部分が消散される。光誘導式のポリマー非ブロック化反応が止んでいる、すなわち初期露光のメモリが失われることを示す一実施例を図3Dに表している。この図で概ね40秒のベーキング時間後では、光酸PA+とポリマーの間で生じる化学変化が低下しており、ベーキング時間が長くなってもポリマーの非ブロック化の規模は増大しない。したがってこのケースでは、40秒のベーキング間隔の後で、フォトレジスト上に比較的高いコントラスト並びに先行する任意の露光に関して有するメモリがほとんどないような安定した潜像が提供されるように、光酸PA+が事実上消散される。
これらの消散特性は、フォトレジストの処理条件(具体的には、ベーキング時間及び温度)、並びにフォトレジストの化学的組成に応じて様々となる。ベーキング時間及び温度、並びにフォトレジストの組成は、より良好であり及び/又はより整合した結果を生じさせるように最適化されることを理解されたい。
別の実施例では、これらの特性を達成するために、熱レジスト材料やその等価物など非線形応答を有するフォトレジスト材料が使用される。
フォトレジストが選択されると、プロセス200は、選択されたフォトレジストを付加するように構成された前処理ステーション又はモジュールにウェハ基板Wが導かれる手続きブロックP204に進む。次いで、ウェハ基板Wは選択されたフォトレジストによってコーティングされる。
コーティングの後、プロセス200は、第1のサブパターンTをウェハ基板W上に露光するためにリソグラフィ装置100にウェハ基板Wが導かれる手続きブロックP206に進む。この第1の露光の後、処理200は、ウェハ基板Wが所定の時間間隔(例えば、60秒間)ベーキングを受ける場所であるベーキングステーション(例えば、PEB)にウェハ基板Wが導かれる手続きブロックP208に進む。上で述べたように、比較的高いコントラスト及び安定した潜像を提供するために、基板Wに対する露光及びベーキングによって第1のサブパターンTのフィーチャがフォトレジスト上に「ロックイン」される。
ベーキングされると、プロセス200は、リソグラフィ装置100にウェハ基板Wが戻される手続きブロックP210に進み、ここで基板Wは所定の距離ΔDだけシフトされる、すなわちオフセットを受ける。所定の距離ΔDは、フォトレジスト上に第2のサブパターンTのフィーチャを適正に撮像させてターゲット画像Tを得るために必要なシフトに対応する。換言すると、距離ΔDのオフセットは、第2のサブパターンTがフォトレジスト上に撮像されたときに、第2のサブパターンTのフィーチャがすでに撮像された第1のサブパターンTのフィーチャと適正に一致するようにして決定される。この方式では、すでに撮像され第1のサブパターンTを有するフォトレジスト上に第2のサブパターンTを重ね合わせることによって、元の所望のターゲット・パターンTが得られる。
ウェハ基板Wを所定の距離ΔDだけオフセットさせた後、プロセス200は、第2のサブパターンTをウェハ基板W上に露光するためにリソグラフィ装置100にウェハ基板Wが導かれる手続きブロックP212に移る。この第2の露光の後に、プロセス200は、ベーキングステーション(例えば、PEB)に基板Wが導かれる手続きブロックP214に進み、ここで基板Wはフォトレジスト上に第2のサブパターンTのフィーチャをロックインさせるために所定の時間間隔にわたってベーキングされる。基板Wは引き続いて、手続きブロックP216で示しているような現像ステーション及びその他の後露光処理に導かれ、ここで、基板Wに現像剤溶液が適用されて未露光のフォトレジスト材料が除去されると共に、例えば、ハードベーキング、エッチング、ドーピング、金属化、及び研磨などの追加の処理に対してその基板Wの準備がなされる。
別の実施例では、図2Aの破線で示すように、フォトレジスト上に撮像されたサブパターンTを有するウェハ基板Wに対するベーキングに導くための手続きタスクP208の後に、プロセス200は、ウェハ基板Wに現像溶液を適用して第1のサブパターンTの露光に関連付けされた未露光のフォトレジスト材料を除去している現像ステーションにウェハ基板Wが導かれる手続きブロックP210Aに進む。次いで、手続きタスクP212Aにおいて、基板Wは、リソグラフィ装置100に戻され、ここで基板Wは所定の距離ΔDだけシフトされる、すなわちオフセットを受ける。上で述べたように、所定の距離ΔDは、元の所望のターゲット・パターンTが描出されるようにすでに撮像され第1のサブパターンTのフィーチャの間に第2のサブパターンTのフィーチャを重ね合わせるためにフォトレジスト上に第2のサブパターンTのフィーチャを適正に撮像させるのに必要なシフトに対応する。
ウェハ基板Wを所定の距離ΔDだけオフセットさせた後、処理200は、第2のサブパターンTをウェハ基板W上に露光するためにリソグラフィ装置100にウェハ基板Wが導かれる手続きブロックP214Aに移る。この第2の露光の後に、プロセス200は、ベーキングステーション(例えば、PEB)に基板Wが導かれる手続きブロックP216Aに進み、ここで基板Wはフォトレジスト上に第2のサブパターンTのフィーチャをロックインさせるために所定の時間間隔にわたってベーキングされる。
基板Wは引き続いて、手続きブロックP218Aで示しているような現像ステーション及びその他の後露光処理に再度導かれ、ここで、基板Wに現像剤溶液が適用され、第2のサブパターンTの露光に関連付けされた未露光のフォトレジスト材料が除去されると共に、追加の処理に対してその基板Wの準備がなされる。
この方式によって開示した発明は、従来のリソグラフィプロセスの下で実現可能であったものと比べてより小さいハーフピッチ・フィーチャ・サイズp0.5を有する高コントラストの潜像を提供するために、当該パターンを、より大きな最小ハーフピッチ、多重露光技法、及び低減反応メモリを有するフォトレジスト材料を用いて2つ以上のパターンに分解させることが可能であることを活用することができる。
上述した説明では本発明と整合した例示的な実施例を図示している添付の図面を参照している。本発明の精神及び範囲を逸脱することなく、別の実施例も可能であると共に、これらの実施例に対して修正を実施することもできる。例えば、上述した実施例は、図面に表した実体に関してソフトウェア、ファームウェア及びハードウェアの異なる実施例によって実現されてもよい。
このため、本発明の動作及び挙動は、本明細書に提示されたレベルの詳細内容が得られれば、本実施例に対する修正及び変形が可能となるとの理解をもちながら記載されたものである。したがって、上述した詳細な説明は、本発明を限定することを意味するものでも、また意図したものでもなく、むしろ本発明の範囲は添付の特許請求の範囲によって規定されるものである。
本発明によるリソグラフィ・システムを表した概要図である。 本発明の一実施例を表した機能フローチャートである。 本発明によるターゲット・レチクル・パターン、並びに分解させたサブパターンを表した概要図である。 本発明の一実施例によるさまざまなリソグラフィプロセスの際のフォトレジストの相互作用を表した概要図である。 本発明の一実施例によるさまざまなリソグラフィプロセスの際のフォトレジストの相互作用を表した概要図である。 本発明の一実施例によるさまざまなリソグラフィプロセスの際のフォトレジストの相互作用を表した概要図である。 本発明による、エネルギー情報対ベーキング間隔のグラフである。

Claims (32)

  1. リソグラフィ・システムにおいて画像分解能を増強する方法であって、
    1つのレチクル・パターンを少なくとも2つの成分サブパターンに分解するステップと、
    メモリ反応特性を低減させた事前指定のフォトレジスト層を基板にコーティングするステップと、
    前記少なくとも2つの成分サブパターンのうちの第1のサブパターンを、該第1のサブパターンを通過させるように投影ビームを導くことによって露光し、前記リソグラフィ・システムにより前記基板の前記事前指定のフォトレジスト層上に第1のサブパターン画像を生成させるステップと、
    前記露光した基板を処理するステップと、
    前記少なくとも2つの成分サブパターンのうちの第2のサブパターンを、該第2のサブパターンを通過させるように前記投影ビームを導くことによって露光し、前記リソグラフィ・システムにより前記基板の前記事前指定のフォトレジスト層上に第2のサブパターン画像を生成させるステップと、を含んでおり、
    前記露光のステップによって前記第1と第2のサブパターン画像を合成し前記基板上に所望のパターンを生成させている方法。
  2. 前記リソグラフィ・システムは0.25を超えるハーフピッチ下方限界kに対応するパターン・フィーチャを光学的に分解させることが可能であり、且つ前記所望のパターンは0.25未満又は0.25に等しいハーフピッチ下方限界kに対応するフィーチャを用いて露光されている、請求項1に記載の方法。
  3. 前記処理のステップは、
    前記フォトレジスト層上に前記第1のサブパターン画像を有する前記基板をベーキングさせるステップと、
    前記第2のサブパターン画像を前記第1のサブパターン画像と交互配置させるために、前記リソグラフィ・システム内で前記基板を所定の距離だけシフトさせるステップと
    を含んでいる、請求項2に記載の方法。
  4. 前記基板に対して現像剤溶液を適用するステップをさらに含む、請求項3に記載の方法。
  5. 前記処理のステップは、指定したベーキング時間及び温度を利用することによって最適化されている、請求項4に記載の方法。
  6. 前記フォトレジスト層はさらに、ポリマー樹脂化合物、光酸発生剤成分、及び塩基成分を備えている、請求項5に記載の方法。
  7. 前記処理のステップは、
    前記基板に対して現像剤溶液を適用するステップと、
    前記第2のサブパターン画像を前記第1のサブパターン画像と合成させるために、前記リソグラフィ・システム内で前記基板を所定の距離だけシフトさせるステップと
    をさらに含んでいる、請求項3に記載の方法。
  8. 前記フォトレジスト層上に前記第2のサブパターン画像と現像済みの第1のサブパターン画像とを有する前記基板をベーキングさせるステップをさらに含む、請求項7に記載の方法。
  9. 前記処理のステップは、指定したベーキング時間及び温度を利用することによって最適化されている、請求項8に記載の方法。
  10. 前記事前指定のフォトレジスト層はさらに、ポリマー樹脂化合物、光酸発生剤成分、及び塩基成分を備えている、請求項9に記載の方法。
  11. メモリ反応特性の低下を示すように構成されたフォトレジスト層を基板上に付加するように構成されたコーティング・ステーションと、
    前記基板上にレチクル・パターンを露光するための露光装置と、
    前記露光装置によって露光した基板を処理するように構成された処理ステーションと
    を備える増強型画像分解能リソグラフィ・システムであって、
    前記レチクル・パターンは、前記露光装置によって光学的に分解させることが可能な少なくとも2つの成分サブパターンに分解されており、
    前記露光装置によって前記基板上に前記少なくとも2つの成分サブパターンの第1のサブパターンを露光して、前記基板の前記フォトレジスト層上に第1のサブパターン画像が生成されており、且つ前記露光した基板は前記処理ステーションによって処理されており、
    前記露光装置によって前記基板上に前記少なくとも2つの成分サブパターンの第2のサブパターンを露光して、前記基板の前記フォトレジスト層上に第2のサブパターン画像が生成されており、且つ前記レチクル・パターンを再生させるために前記第1及び第2のサブパターン画像が合成されている、増強型画像分解能リソグラフィ・システム。
  12. 前記露光装置は0.25を超えるハーフピッチ下方限界kに対応するパターン・フィーチャを光学的に分解させることが可能であり、且つ前記所望のパターンは0.25未満又は0.25に等しいハーフピッチ下方限界kに対応するフィーチャを用いて露光されている、請求項11に記載のシステム。
  13. 前記処理ステーションは、前記フォトレジスト層上に前記第1のサブパターン画像を有する前記基板をベーキングするように構成されたベーキングステーションを含んでいる、請求項12に記載のシステム。
  14. 前記第2のサブパターン画像を前記第1のサブパターン画像と合成させるために前記基板を所定の距離だけシフトさせるステップをさらに含む、請求項13に記載のシステム。
  15. 前記基板に対して現像剤溶液を適用するステップをさらに含む、請求項14に記載のシステム。
  16. 前記ベーキングの属性は指定したベーキング時間及び温度を利用することによって最適化されている、請求項15に記載のシステム。
  17. 前記フォトレジスト層はさらに、ポリマー樹脂化合物、光酸発生剤成分、及び塩基成分を備えている、請求項16に記載のシステム。
  18. 前記処理ステーションはさらに、
    前記フォトレジスト層上に前記第1のサブパターン画像を有する前記基板をベーキングするように構成されたベーキングステーションと、
    前記基板に現像剤溶液を適用する現像剤ステーションと
    を含んでいる、請求項13に記載のシステム。
  19. 前記第2のサブパターン画像を前記第1のサブパターン画像と合成させるために前記基板を所定の距離だけシフトさせるステップをさらに含む、請求項18に記載のシステム。
  20. 前記フォトレジスト層上に前記第2のサブパターン画像と現像済みの第1のサブパターン画像とを有する前記基板をベーキングさせるステップをさらに含む、請求項19に記載のシステム。
  21. 前記ベーキングの属性は指定したベーキング時間及び温度を利用することによって最適化されている、請求項20に記載のシステム。
  22. 前記フォトレジスト層はさらに、ポリマー樹脂化合物、光酸発生剤成分、及び塩基成分を備えている、請求項21に記載のシステム。
  23. メモリ反応特性を低減させたフォトレジスト層をコーディングした基板を設けるステップと、
    ビーム放射を提供するステップと、
    パターン形成装置を利用し、その断面内において少なくとも2つの成分サブパターンに分解されるパターンを有する前記放射ビームを与えるステップと、
    前記少なくとも2つの成分サブパターンのうちの第1のサブパターンを、該第1のサブパターンを通過させるように前記放射ビームを向けることによって露光し、前記リソグラフィ・システムにより前記基板の前記事前指定のフォトレジスト層上に第1のサブパターン画像を生成させるステップと、
    前記露光した基板を処理するステップと、
    前記少なくとも2つの成分サブパターンのうちの第2のサブパターンを、該第2のサブパターンを通過させるように前記放射ビームを向けることによって露光し、前記リソグラフィ・システムにより前記基板の前記事前指定のフォトレジスト層上に第2のサブパターン画像を生成させるステップと、を含むデバイス製造方法であって、
    前記露光のステップによって前記第1と第2のサブパターン画像を合成し前記基板上に所望のパターンを生成させている、デバイス製造方法。
  24. 前記所望のパターンは、0.25未満又は0.25に等しいハーフピッチ下方限界kに対応するフィーチャを用いて露光されている、請求項23に記載のデバイス製造方法。
  25. 前記処理のステップは、
    前記フォトレジスト層上に前記第1のサブパターン画像を有する前記基板をベーキングするステップと、
    前記第2のサブパターン画像を前記第1のサブパターン画像と交互配置させるために前記基板を所定の距離だけシフトさせるステップと
    を含んでいる、請求項24に記載のデバイス製造方法。
  26. 前記基板に対して現像剤溶液を適用するステップをさらに含む、請求項25に記載のデバイス製造方法。
  27. 前記処理のステップは、指定したベーキング時間及び温度を利用することによって最適化されている、請求項26に記載のデバイス製造方法。
  28. 前記フォトレジスト層はさらに、ポリマー樹脂化合物、光酸発生剤成分、及び塩基成分を備えている、請求項27に記載のデバイス製造方法。
  29. 前記処理のステップは、
    前記基板に対して現像剤溶液を適用するステップと、
    前記第2のサブパターン画像を前記第1のサブパターン画像と合成させるために前記基板を所定の距離だけシフトさせるステップと
    をさらに含んでいる、請求項25に記載のデバイス製造方法。
  30. 前記フォトレジスト層上に前記第2のサブパターン画像と現像済みの第1のサブパターン画像とを有する前記基板をベーキングさせるステップをさらに含む、請求項29に記載のデバイス製造方法。
  31. 前記処理のステップは、指定したベーキング時間及び温度を利用することによって最適化されている、請求項30に記載のデバイス製造方法。
  32. 前記フォトレジスト層はさらに、ポリマー樹脂化合物、光酸発生剤成分、及び塩基成分を備えている、請求項31に記載のデバイス製造方法。
JP2005019007A 2004-01-28 2005-01-27 2重露光による増強されたリソグラフィ分解能 Pending JP2005223321A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/765,218 US7256873B2 (en) 2004-01-28 2004-01-28 Enhanced lithographic resolution through double exposure

Publications (2)

Publication Number Publication Date
JP2005223321A true JP2005223321A (ja) 2005-08-18
JP2005223321A5 JP2005223321A5 (ja) 2009-01-15

Family

ID=34795433

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005019007A Pending JP2005223321A (ja) 2004-01-28 2005-01-27 2重露光による増強されたリソグラフィ分解能

Country Status (2)

Country Link
US (2) US7256873B2 (ja)
JP (1) JP2005223321A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007116144A (ja) * 2005-10-05 2007-05-10 Asml Netherlands Bv リソグラフィ基板をオーバーレイするポジ型レジストレイヤをパターニングする方法
WO2008013211A1 (en) * 2006-07-26 2008-01-31 Tokyo Electron Limited Substrate processing method, program, computer-readable recording medium, and substrate processing system
JP2009147334A (ja) * 2007-12-17 2009-07-02 Asml Holding Nv リソグラフィ方法および装置
JP2013243384A (ja) * 2008-06-16 2013-12-05 Applied Materials Inc 炭素質ハードマスクによる二重露光パターニング

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100652403B1 (ko) * 2005-02-26 2006-12-01 삼성전자주식회사 다중노광 시스템 및 이를 이용한 다중노광 방법
US7310797B2 (en) * 2005-05-13 2007-12-18 Cadence Design Systems, Inc. Method and system for printing lithographic images with multiple exposures
KR100721205B1 (ko) * 2006-04-21 2007-05-23 주식회사 하이닉스반도체 이중 노광을 위한 패턴 분할 및 광 근접 효과 보정 방법
JP4954693B2 (ja) * 2006-12-21 2012-06-20 東京エレクトロン株式会社 基板の処理方法、基板の処理システム及びプログラムを記録したコンピュータ読み取り可能な記録媒体
US7861196B2 (en) * 2008-01-31 2010-12-28 Cadence Design Systems, Inc. System and method for multi-exposure pattern decomposition
JP2009238777A (ja) * 2008-03-25 2009-10-15 Toshiba Corp 半導体装置の製造方法
US8209656B1 (en) 2008-10-14 2012-06-26 Cadence Design Systems, Inc. Pattern decomposition method
US20100120175A1 (en) * 2008-11-07 2010-05-13 Seagate Technology Llc Sensor double patterning methods
US8105901B2 (en) * 2009-07-27 2012-01-31 International Business Machines Corporation Method for double pattern density
US8679945B2 (en) * 2011-03-04 2014-03-25 Texas Instruments Incorporated Backgrind process for integrated circuit wafers
CN102736432B (zh) * 2011-04-08 2014-12-17 中国科学院微电子研究所 一种对纳米尺度元件进行套刻的方法
US8516402B1 (en) 2011-08-22 2013-08-20 Cadence Design Systems, Inc. Method and apparatus for automatically fixing double patterning loop violations
US8473874B1 (en) 2011-08-22 2013-06-25 Cadence Design Systems, Inc. Method and apparatus for automatically fixing double patterning loop violations
JP5986399B2 (ja) * 2012-02-29 2016-09-06 キヤノン株式会社 半導体装置の製造方法
DE102013108875A1 (de) * 2013-08-16 2015-03-12 Osram Opto Semiconductors Gmbh Fotolithografisches Verfahren zur Herstellung einer Struktur in einem Strahlung emittierenden Halbleiterbauelement
US11294286B2 (en) * 2018-06-27 2022-04-05 Taiwan Semiconductor Manufacturing Co., Ltd. Pattern formation method using a photo mask for manufacturing a semiconductor device
JP7431532B2 (ja) * 2019-08-21 2024-02-15 株式会社Screenホールディングス 描画方法、および、描画装置

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04206813A (ja) * 1990-11-30 1992-07-28 Matsushita Electric Ind Co Ltd 露光方法
JPH07245258A (ja) * 1994-03-08 1995-09-19 Nikon Corp 露光方法及び露光装置
JPH07326561A (ja) * 1994-05-31 1995-12-12 Nikon Corp 露光方法及び露光装置
JPH1050591A (ja) * 1996-08-01 1998-02-20 Nikon Corp 露光方法および露光装置
JPH11162844A (ja) * 1997-09-25 1999-06-18 Toshiba Corp パターン形成方法
JP2000021722A (ja) * 1998-06-30 2000-01-21 Canon Inc 露光方法及び露光装置
JP2000091217A (ja) * 1998-09-17 2000-03-31 Toshiba Corp レジストパターン形成方法及びリソグラフィシステム
JP2000100710A (ja) * 1998-09-25 2000-04-07 Toshiba Corp パターン形成方法
JP2000239538A (ja) * 1999-02-23 2000-09-05 Shipley Co Llc 新規ポリマーおよび該ポリマーを含むフォトレジスト組成物
JP2002100557A (ja) * 2000-09-26 2002-04-05 Hitachi Ltd 半導体装置の製造方法
JP2002303982A (ja) * 2001-04-06 2002-10-18 Asahi Glass Co Ltd レジスト組成物
JP2003162060A (ja) * 2001-11-27 2003-06-06 Fujitsu Ltd レジスト材料、レジストパターン及びその製造方法、並びに、半導体装置及びその製造方法
JP2003255540A (ja) * 2002-03-04 2003-09-10 Asahi Glass Co Ltd レジスト組成物

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0338110B1 (en) * 1988-04-21 1993-03-17 International Business Machines Corporation Method for forming a photoresist pattern and apparatus applicable with said method
US5523193A (en) 1988-05-31 1996-06-04 Texas Instruments Incorporated Method and apparatus for patterning and imaging member
EP0527166B1 (de) 1990-05-02 1995-06-14 Fraunhofer-Gesellschaft Zur Förderung Der Angewandten Forschung E.V. Belichtungsvorrichtung
US5229872A (en) 1992-01-21 1993-07-20 Hughes Aircraft Company Exposure device including an electrically aligned electronic mask for micropatterning
US5415835A (en) 1992-09-16 1995-05-16 University Of New Mexico Method for fine-line interferometric lithography
US5705321A (en) 1993-09-30 1998-01-06 The University Of New Mexico Method for manufacture of quantum sized periodic structures in Si materials
US6042998A (en) 1993-09-30 2000-03-28 The University Of New Mexico Method and apparatus for extending spatial frequencies in photolithography images
US5563012A (en) 1994-06-30 1996-10-08 International Business Machines Corporation Multi mask method for selective mask feature enhancement
US5652084A (en) * 1994-12-22 1997-07-29 Cypress Semiconductor Corporation Method for reduced pitch lithography
EP0824722B1 (en) 1996-03-06 2001-07-25 Asm Lithography B.V. Differential interferometer system and lithographic step-and-scan apparatus provided with such a system
WO1998028665A1 (en) 1996-12-24 1998-07-02 Koninklijke Philips Electronics N.V. Two-dimensionally balanced positioning device with two object holders, and lithographic device provided with such a positioning device
JP3626504B2 (ja) 1997-03-10 2005-03-09 アーエスエム リソグラフィ ベスローテン フェンノートシャップ 2個の物品ホルダを有する位置決め装置
US5972568A (en) * 1997-04-24 1999-10-26 Nortel Networks Corporation Method of making surface wave devices
US5780188A (en) * 1997-08-22 1998-07-14 Micron Technology, Inc. Lithographic system and method for exposing a target utilizing unequal stepping distances
WO1999034417A1 (fr) * 1997-12-26 1999-07-08 Nikon Corporation Procede d'exposition et appareil d'exposition
JP3363799B2 (ja) * 1998-08-28 2003-01-08 キヤノン株式会社 デバイスの構造部分の配置方法およびデバイス
US6320648B1 (en) 1998-10-12 2001-11-20 Steven R. J. Brueck Method and apparatus for improving pattern fidelity in diffraction-limited imaging
JP3311302B2 (ja) * 1998-10-27 2002-08-05 キヤノン株式会社 露光方法
JP3385325B2 (ja) * 1998-11-09 2003-03-10 日本電気株式会社 格子パターンの露光方法および露光装置
JP2001308001A (ja) * 1999-10-05 2001-11-02 Nikon Corp 潜像形成方法及び潜像検出方法及び露光方法及びデバイス及び露光装置及びレジスト及び基板
JP2001274062A (ja) * 2000-03-27 2001-10-05 Oki Electric Ind Co Ltd レジストパターンの形成方法及び露光装置
US6528238B1 (en) * 2000-09-22 2003-03-04 David Seniuk Methods for making patterns in radiation sensitive polymers
TW526395B (en) * 2000-09-29 2003-04-01 United Microelectronics Corp Method to improve side profile of photoresist pattern
JP2002134396A (ja) * 2000-10-25 2002-05-10 Sony Corp 半導体装置の製造方法および半導体パターン自動調節装置
US20020182549A1 (en) 2001-05-31 2002-12-05 Ya-Hui Chang Alternate exposure method for improving photolithography resolution
US20030039893A1 (en) 2001-08-22 2003-02-27 Jeff Farnsworth Exposed phase edge mask method for generating periodic structures with subwavelength feature
TW497138B (en) * 2001-08-28 2002-08-01 Winbond Electronics Corp Method for improving consistency of critical dimension
EP1446703A2 (en) * 2001-11-07 2004-08-18 Applied Materials, Inc. Optical spot grid array printer
TWI283012B (en) * 2002-07-11 2007-06-21 United Microelectronics Corp Sandwich photoresist structure in photolithographic process
US6881524B2 (en) * 2002-11-27 2005-04-19 Promos Technologies, Inc. Photolithography method including a double exposure/double bake

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04206813A (ja) * 1990-11-30 1992-07-28 Matsushita Electric Ind Co Ltd 露光方法
JPH07245258A (ja) * 1994-03-08 1995-09-19 Nikon Corp 露光方法及び露光装置
JPH07326561A (ja) * 1994-05-31 1995-12-12 Nikon Corp 露光方法及び露光装置
JPH1050591A (ja) * 1996-08-01 1998-02-20 Nikon Corp 露光方法および露光装置
JPH11162844A (ja) * 1997-09-25 1999-06-18 Toshiba Corp パターン形成方法
JP2000021722A (ja) * 1998-06-30 2000-01-21 Canon Inc 露光方法及び露光装置
JP2000091217A (ja) * 1998-09-17 2000-03-31 Toshiba Corp レジストパターン形成方法及びリソグラフィシステム
JP2000100710A (ja) * 1998-09-25 2000-04-07 Toshiba Corp パターン形成方法
JP2000239538A (ja) * 1999-02-23 2000-09-05 Shipley Co Llc 新規ポリマーおよび該ポリマーを含むフォトレジスト組成物
JP2002100557A (ja) * 2000-09-26 2002-04-05 Hitachi Ltd 半導体装置の製造方法
JP2002303982A (ja) * 2001-04-06 2002-10-18 Asahi Glass Co Ltd レジスト組成物
JP2003162060A (ja) * 2001-11-27 2003-06-06 Fujitsu Ltd レジスト材料、レジストパターン及びその製造方法、並びに、半導体装置及びその製造方法
JP2003255540A (ja) * 2002-03-04 2003-09-10 Asahi Glass Co Ltd レジスト組成物

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007116144A (ja) * 2005-10-05 2007-05-10 Asml Netherlands Bv リソグラフィ基板をオーバーレイするポジ型レジストレイヤをパターニングする方法
WO2008013211A1 (en) * 2006-07-26 2008-01-31 Tokyo Electron Limited Substrate processing method, program, computer-readable recording medium, and substrate processing system
JP2008034437A (ja) * 2006-07-26 2008-02-14 Tokyo Electron Ltd 基板の処理方法、プログラム、プログラムを読み取り可能な記録媒体及び基板の処理システム
US7901149B2 (en) 2006-07-26 2011-03-08 Tokyo Electron Limited Substrate processing method, program, computer-readable recording medium, and substrate processing system
KR101207172B1 (ko) 2006-07-26 2012-12-03 도쿄엘렉트론가부시키가이샤 기판 처리 방법, 컴퓨터 판독 가능한 기록 매체, 및 기판 처리 시스템
JP2009147334A (ja) * 2007-12-17 2009-07-02 Asml Holding Nv リソグラフィ方法および装置
US8339571B2 (en) 2007-12-17 2012-12-25 Asml Netherlands B.V. Lithographic method and apparatus
TWI397784B (zh) * 2007-12-17 2013-06-01 Asml Holding Nv 微影方法及裝置
JP2013243384A (ja) * 2008-06-16 2013-12-05 Applied Materials Inc 炭素質ハードマスクによる二重露光パターニング

Also Published As

Publication number Publication date
US7256873B2 (en) 2007-08-14
US20070258073A1 (en) 2007-11-08
US20050162627A1 (en) 2005-07-28

Similar Documents

Publication Publication Date Title
JP2005223321A (ja) 2重露光による増強されたリソグラフィ分解能
US7824842B2 (en) Method of patterning a positive tone resist layer overlaying a lithographic substrate
US7981595B2 (en) Reduced pitch multiple exposure process
US7906270B2 (en) Reduced pitch multiple exposure process
JP4036669B2 (ja) リソグラフィ製造法およびリソグラフィ投影装置
US7781149B2 (en) Reduced pitch multiple exposure process
US20070018286A1 (en) Substrate, lithographic multiple exposure method, machine readable medium
JP4397371B2 (ja) リソグラフィ装置及びデバイス製造方法
JP2009004799A (ja) リソグラフィ処理方法およびそれにより製造したデバイス
JP5068844B2 (ja) リソグラフィ方法及びリソグラフィ装置
US8654311B2 (en) Lithographic apparatus and device manufacturing method
US7500218B2 (en) Lithographic apparatus, method, and computer program product for generating a mask pattern and device manufacturing method using same
Naulleau Optical lithography
JP4171647B2 (ja) プロセス・ラチチュードを改善するために利用した補助形態を除去する方法
JP2006237616A (ja) リソグラフィ装置における偏光を使用したパラメータ制御
WO2003044597A1 (en) Method and apparatus for exposing photoresists using programmable masks
US7421677B2 (en) Illuminator controlled tone reversal printing
JP2008160085A (ja) リソグラフィ装置およびデバイス製造方法
JP4087819B2 (ja) コンピュータ・プログラム、リソグラフィ装置及びデバイス製造方法
JP4041791B2 (ja) 光学素子を製造する方法、リソグラフィ装置、およびデバイス製造方法
US20090208878A1 (en) Lithographic System, Lithographic Apparatus and Device Manufacturing Method
US8652710B2 (en) Device manufacturing method, method of making a mask, and mask
JP2005045260A (ja) リソグラフ装置及びデバイスの製造方法
Levinson Lithography: a look at what is ahead

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20060904

RD05 Notification of revocation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7425

Effective date: 20070614

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080201

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080206

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080428

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080519

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20080819

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20080822

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081118

A524 Written submission of copy of amendment under section 19 (pct)

Free format text: JAPANESE INTERMEDIATE CODE: A524

Effective date: 20081118

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090114