JP2005203351A - 表示装置及びその作製方法 - Google Patents

表示装置及びその作製方法 Download PDF

Info

Publication number
JP2005203351A
JP2005203351A JP2004345108A JP2004345108A JP2005203351A JP 2005203351 A JP2005203351 A JP 2005203351A JP 2004345108 A JP2004345108 A JP 2004345108A JP 2004345108 A JP2004345108 A JP 2004345108A JP 2005203351 A JP2005203351 A JP 2005203351A
Authority
JP
Japan
Prior art keywords
color
element formation
formation region
region
same
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004345108A
Other languages
English (en)
Other versions
JP4610315B2 (ja
JP2005203351A5 (ja
Inventor
Keisuke Miyagawa
恵介 宮川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2004345108A priority Critical patent/JP4610315B2/ja
Publication of JP2005203351A publication Critical patent/JP2005203351A/ja
Publication of JP2005203351A5 publication Critical patent/JP2005203351A5/ja
Application granted granted Critical
Publication of JP4610315B2 publication Critical patent/JP4610315B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Electroluminescent Light Sources (AREA)

Abstract

【課題】 このように、半導体素子や配線を微細化するためのパターン精度が向上しても、メタルマスクの開口部を狭くできないため、発光素子を有する表示装置の高精細化が期待できなかった。
【解決手段】 上記課題を鑑み、本発明は、同色の素子形成領域を斜めに配置し、複数の画素で素子形成領域を共有する画素構成を特徴とする。具体的には、第１色、第２色、及び第３色の素子形成領域をそれぞれ斜めに配列し、３以上の前記素子形成領域を一画素で共有することを特徴とする。また本発明は、該画素構成を有する表示装置を特徴とする。
【選択図】
図１

Description

本発明は、発光素子を有する画素部のレイアウト、該レイアウトを有するアクティブマトリクス型表示装置及びその作製方法に関する。
画素部に発光素子を設けた表示装置は、該発光素子を赤（Ｒ）、緑（Ｇ）、青（Ｂ）と作り分けるため、メタルマスクを用いている。例えば発光素子が低分子材料の場合、メタルマスクを用いた蒸着法によって、赤（Ｒ）、緑（Ｇ）、青（Ｂ）と作り分け、フルカラー表示可能な画素部を形成している。
蒸着法を用いた発光素子の作製方法において、大型化と高精細度化を図るために、各色の発光素子を区分する際に用いる蒸着マスク（メタルマスク）を、発光素子が蒸着される発光部に相当する部分と、発光素子の境界部分の幅との割合を１対０．５以上にとる有機発光デバイスの製造方法がある（特許文献１参照）。特許文献１には、メタルマスクのパターン光性と蒸着作業をわずか替えるだけで、ファインパターンの画素の実現や、マスクの位置合わせなしにフルカラー表示ディスプレーの作製が可能となり、大型化と高精細度化が容易となることが記載されている。
また特許文献１の図２に記載されるように、メタルマスクは、ストライプ状に開口部が形成されている。図９（Ａ）に示すように、画素部１０は、複数の画素１２を有し、画素１２は、ＲＧＢの各素子を形成する領域１１Ｒ、１１Ｇ、１１Ｂを有する。また図９（Ｂ）に示すように、各ＲＧＢの形成領域１１Ｒ、１１Ｇ、１１Ｂは、蒸着される前に、絶縁物から形成される土手１３により長方形に区画され、同色の領域は列方向に共通して蒸着することができる。このように土手１３により行方向が区画されているため、メタルマスクには、列方向に長いストライプ状（スリット状）の開口部が形成されている。
特開２０００−６８０５３号公報
このような発光素子を有する表示装置において、解像度を高めるためには、素子形成領域の間隔を狭くする必要があり、素子形成領域の間隔が表示の解像度を制約している。この素子形成領域に発光素子を形成するために使用する、メタルマスクの開口部の間隔は、強度及びパターニング精度による限界があり、該マスクの開口部の間隔を狭くすることは難しかった。
また解像度を高めるには、画素を設ける間隔を狭くすることが要求されるため、半導体素子や配線の間隔を狭くする必要がある。但し配線等の間隔を狭くすることができた場合であっても、メタルマスクの開口部の間隔を狭くするための制約は依然としてある。そのため、上述したようにメタルマスクの開口部の間隔を狭くすることが難しいので、画素の間隔を狭くするにつれ、画素の面積と、開口部の面積との比、つまり開口率が低下するといった問題が浮上してくる。
このように、半導体素子や配線を微細化するためのパターン精度が向上しても、メタルマスクの開口部の間隔を狭くできないため、発光素子を有する表示装置の高精細化が期待できなかった。
そこで本発明は、新たな方法で高精細化を達成した発光素子を有する画素のレイアウト、該レイアウトを有する表示装置を提供することを課題とする。
上記課題を鑑み本発明は、同色の素子形成領域を斜めに配置し、複数の画素で素子形成領域を共有する画素部の構成を特徴とする。また該画素構成を有する表示装置を特徴とする。
具体的な本発明の画素構成は、第１色の素子形成領域、第２色の素子形成領域、及び第３色の素子形成領域をそれぞれ斜めに配列し、３以上の素子形成領域を各画素で共有することを特徴とする。また本発明は、該画素構成を有する表示装置を提供することができる。
また別の本発明の画素構成は、第１色の素子形成領域、第２色の素子形成領域、及び第３色の素子形成領域をそれぞれ斜めに配列し、３以上の素子形成領域を各画素で共有し、各画素は異なる素子形成領域から選ばれた第１色の同色領域、第２色の同色領域、及び第３色の同色領域を有することを特徴とする。また本発明は、該画素構成を有する表示装置を提供することができる。
また別の本発明の画素構成は、第１色の素子形成領域と、第１色の素子形成領域に隣接し、同列に設けられた第２色の素子形成領域と、第２色の素子形成領域に隣接し、同列に設けられた第３色の素子形成領域とを有し、第１色の素子形成領域、第２色の素子形成領域、及び第３色の素子形成領域は斜めに配列され、各画素は、第１色の素子形成領域、第２色の素子形成領域、及び第３色の素子形成領域のから選ばれた第１色の同色領域、第２色の同色領域、及び第３色の同色領域を有することを特徴とする。また本発明は、該画素構成を有する表示装置を提供することができる。
また別の本発明の画素構成は、第１色の素子形成領域と、第１色の素子形成領域に隣接し、同列に設けられた第２色の素子形成領域と、第２色の素子形成領域に隣接し、同列に設けられた第３色の素子形成領域とを有し、第１色の素子形成領域、第２色の素子形成領域、及び第３色の素子形成領域は行方向に各々１ピッチ（素子形成領域の１間隔分）ずれるように配列され、各画素は、第１色の素子形成領域、第２色の素子形成領域、及び第３色の素子形成領域のから選ばれた第１色の同色領域、第２色の同色領域、及び第３色の同色領域を有することを特徴とする。また本発明は、該画素構成を有する表示装置を提供することができる。
また上記画素構成において、各画素は、非発光領域を有している。
具体的に述べると、各画素は、Ｌ字状に配列された第１色の同色領域、第２色の同色領域、及び第３色の同色領域を有している。または、各画素は、第１色の同色領域に対して、行方向に第２色の同色領域が配列し、且つ列方向に第３色の同色領域が配列するようにＬ字状に配列された同色領域を有している。
以上のような画素構造とすることにより、表示装置、例えば発光素子を有する表示装置（以下、発光装置と表記する）の高精細化を達成することができる。さらに画素の開口率を低下させることがない。
また別の本発明の画素構成は、第１色の素子形成領域と、第１色の素子形成領域に隣接し、同行に設けられた第２色の素子形成領域と、第２色の素子形成領域に隣接し、同行に設けられた第３色の素子形成領域とを有し、第１色の素子形成領域、第２色の素子形成領域、及び第３色の素子形成領域は列方向に各々１．５ピッチ（素子形成領域の１．５間隔分）ずれるように配列され、各画素は、第１色の素子形成領域、第２色の素子形成領域、及び第３色の素子形成領域のから選ばれた第１色の同色領域、第２色の同色領域、及び第３色の同色領域を有することを特徴とする。また本発明は、該画素構成を有する表示装置を提供することができる。
具体的に述べると各画素は、Ｔ字状に配列された第１色の同色領域、第２色の同色領域、及び第３色の同色領域を有している。または各画素は、第１色の同色領域に対して、行方向に第２色及び第３色の同色領域が配列し、且つ第２色及び第３色の同色領域は、第１色の同色領域に対して列方向に該同色領域の０．５間隔分ずれるようにＴ字状に配列されている。または、各画素は、第１色の同色領域、第２色の同色領域、及び第３色の同色領域のいずれかを頂点とした三角形状に配列されている。
以上のような画素構造とすることにより、発光装置の高精細化を達成することができる。さらに開口率を低下させることがない。加えて、上記画素構成は、非発光領域を有さないため素子形成領域を有効に使用することができる。
また別の本発明の画素構成は、第１色の素子形成領域、第２色の素子形成領域、及び第３色の素子形成領域をそれぞれ斜めに配列し、素子形成領域を３以上の画素で共有し、各画素は異なる素子形成領域から選ばれた第１色の同色領域、第２色の同色領域、第３色の同色領域を有する表示装置であって、隣接する同色領域間に設けられた第１の絶縁膜の幅は、隣接する、素子形成領域間に設けられた第２の絶縁膜の幅より狭いことを特徴とする。また本発明は、該画素構成を有する表示装置を提供することができる。
具体的に述べると画素部において、列方向におい隣接する同色領域間に設けられた第１の絶縁膜の幅は、隣接する素子形成領域間に設けられた第２の絶縁膜の幅より狭い。または、行方向に隣接する同色領域間に設けられた第１の絶縁膜の幅は、隣接する素子形成領域間に設けられた第２の絶縁膜の幅より狭い。
なお本発明の画素構造は、上記構造に限定されるものではなく、斜めに配列した素子形成領域から、同色領域を選択して各画素を構成する画素構成で有ればよい。その結果、開口率を低下することなく、発光装置の高精細化を達成することができる。
なお本発明において、画素部の各画素すべてが、各色の配列を満たす必要はなく、ある任意の画素が満たせばよい。このある任意の画素を一画素と表記することがある。
また本発明の表示装置の作製方法は、第１色の素子形成領域と、第１色の素子形成領域に隣接し、同列に設けられた第２色の素子形成領域と、第２色の素子形成領域に隣接し、同列に設けられた第３色の素子形成領域とを有し、第１色の素子形成領域、第２色の素子形成領域、及び第３色の素子形成領域を各画素で共有するように、素子形成領域を斜めに形成し、各画素を、第１色の素子形成領域、第２色の素子形成領域、及び第３色の素子形成領域のから選ばれた第１色の同色領域、第２色の同色領域、及び第３色の同色領域を有するように形成することを特徴とする。
また別の本発明の表示装置の作製方法は、第１色の素子形成領域と、第１色の素子形成領域に隣接し、同列に設けられた第２色の素子形成領域と、第２色の素子形成領域に隣接し、同列に設けられた第３色の素子形成領域とを有し、第１色の素子形成領域、第２色の素子形成領域、及び第３色の素子形成領域は行方向に各々１ピッチ（素子形成領域の１間隔分）ずれ、且つ第１色の素子形成領域、第２色の素子形成領域、及び第３色の素子形成領域を各画素で共有するように、素子形成領域を斜めに形成し、各画素を、第１色の素子形成領域、第２色の素子形成領域、及び第３色の素子形成領域のから選ばれた第１色の同色領域、第２色の同色領域、及び第３色の同色領域を配列するように形成することを特徴とする。
また別の本発明の表示装置の作製方法は、第１色の素子形成領域と、第１色の素子形成領域に隣接し、同行に設けられた第２色の素子形成領域と、第２色の素子形成領域に隣接し、同行に設けられた第３色の素子形成領域とを有し、第１色の素子形成領域、第２色の素子形成領域、及び第３色の素子形成領域は列方向に各々１．５ピッチ（素子形成領域の１．５間隔分）ずれるように形成し、各画素を、第１色の素子形成領域、第２色の素子形成領域、及び第３色の素子形成領域のから選ばれた第１色の同色領域、第２色の同色領域、及び第３色の同色領域を有するように形成することを特徴とする。
また別の本発明の表示装置の作製方法は、斜めに配列された同色領域を有する素子形成領域と、素子形成領域を３以上の各画素で共有し、各画素は異なる素子形成領域から選ばれた第１色の同色領域、第２色の同色領域、及び第３色の同色領域を有する表示装置の作製方法であって、隣接する同色領域間に設けられた第１の絶縁膜の幅は、隣接する素子形成領域間に設けられた第２の絶縁膜の幅より狭くなるように形成することを特徴とする。
なお例えば第１色を赤（Ｒ）、第２色を緑（Ｇ）、第３色を青（Ｂ）とすることができる。但し本発明は、この組み合わせに限定されない。
また本発明において、斜めに配列した同色の素子形成領域を形成するため、メタルマスクの開口部は斜めに設けられている。斜めに配列して設けられた開口部を有するマスクは、各色の素子形成時に共通して使用することができる。複数の同色領域を有する素子形成領域を設けるため、メタルマスクの開口部は微細化する必要がなく好ましい。
本発明の素子形成領域及び同色領域をＬ字状又はＴ字状となるように配列させた画素構造により、各素子形成領域の間隔（以下、素子ピッチと表記する）を、狭くすることなく、高精細化を達成された表示装置を形成することができる。言い換えると、メタルマスクの開口部を狭くすることなく、高精細化を達成された表示装置を形成することができる。その結果、開口率を低下させることなく、表示装置の高精細化を達成することができる。
また本発明のメタルマスクにおいて、素子形成領域を広く設けることができるため、開口部は微細化する必要がなく好ましい。
以下に、本発明の実施の形態を図面に基づいて説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本実施の形態の記載内容に限定して解釈されるものではない。なお、実施の形態を説明するための全図において、同一部分又は同様な機能を有する部分には同一の符号を付し、その繰り返しの説明は省略する。
トランジスタはゲート、ソース、ドレインの３端子を有するが、ソース端子（ソース電極）、ドレイン端子（ドレイン電極）に関しては、トランジスタの構造上、明確に区別が出来ない。よって、素子間の接続について説明する際は、ソース電極、ドレイン電極のうち一方を第１の電極、他方を第２の電極と表記する。
（実施の形態１）
図１（Ａ）には、点線で囲まれた素子形成領域１００Ｒ、１００Ｇ、１００Ｂ及び土手１０１を示す。各素子形成領域は、絶縁物等からなる土手により区画された同色の素子が形成された領域が４つ設けられている（以下、このように同色の素子が形成されている領域を同色領域と表記する）。このような画素構成において、隣接する素子形成領域間に設けられた土手の間隔は、メタルマスクの開口部の幅に相当する。
土手の幅についてみると、列方向（Ｘ方向）において、同色領域内の土手の幅Ｗ１は、隣接する素子形成領域間の土手の幅Ｗ２より狭くすることができる。同様に行方向（Ｙ方向）において、同色領域内の土手の幅Ｗ３は、隣接する素子形成領域間の土手の幅Ｗ４より狭くすることができる。すなわち、同色領域内においては土手の幅を狭くすることができる。なぜなら、隣接する素子形成領域間の土手の幅は、蒸着精度に影響を受ける。それに対して、同色領域内の土手の幅は、露光精度に影響を受ける。一般に、露光精度は、蒸着精度よりも高いため、同色領域内の土手の幅は、隣接する素子形成領域間の土手の幅より狭くすることができる。その結果、各画素間の間隔（以下、画素ピッチという）を狭くする場合であっても、開口率が低下することはない。
図１（Ｂ）には、素子形成領域が形成する画素の配列を示す。図１（Ｂ）において、点線で囲まれた領域が画素１０２に相当する。画素は、隣接するＲＧＢの同色領域を有し、さらに非発光領域１０３を有する。非発光領域とは、ＲＧＢの同色領域のいずれかが形成されて、表示するときは非発光としても構わない領域である。
また図１に示す画素構造において、Ｌ字状にＲＧＢの素子形成領域が配列し、さらに画素においてもＬ字状にＲＧＢの同色領域が配列すると表記することができる。Ｌ字状とは、第１色の素子形成領域に対して、行方向に第２色の素子形成領域が配列し、列方向に第３色の素子形成領域が配列していることを指す。そしてある画素でみると、第１色の同色領域に対して、行方向に第２の同色形成領域が配列し、列方向に第３の同色領域が配列している。例えば画素１０２において、Ｒの同色領域１０５Ｒをみると、列方向にＧの同色領域１０５Ｇが配列し、行方向にＢの同色領域１０５Ｂが配列している。
以上のような画素構造とすることにより、発光装置の高精細化を達成することができる。さらに、同色領域内の土手の幅を狭くすることができるため、開口率を高めることができる。
次に、図１と異なる画素構造を図２に示す。図２（Ａ）において、点線で囲まれた素子形成領域１００Ｒ、１００Ｇ、１００Ｂ及び土手１０１を示す。また各素子形成領域は、土手により区画された同色領域が６つ設けられている構造が図１と異なっている。
図２に示す画素構成においても図１と同様に、列方向において、同色領域内の土手の幅Ｗ１は、隣接する素子形成領域間の土手の幅Ｗ２より狭くすることができる。また行方向において、同色領域内の土手の幅Ｗ３は、隣接する素子形成領域間の土手の幅Ｗ４より狭くすることができる。すなわち、同色領域内においては土手を狭くすることができる。なぜなら、隣接する素子形成領域間の土手の幅は、蒸着精度に影響を受ける。それに対して、同色領域内の土手の幅は、露光精度に影響を受ける。一般に、露光精度は、蒸着精度よりも高いため、同色領域内の土手の幅は、隣接する素子形成領域間の土手の幅より狭くすることができる。その結果、各画素間の間隔（画素ピッチ）を狭くする場合であっても、開口率が低下することはない。
図２（Ｂ）には、素子形成領域が形成する画素の配列を示す。図２（Ｂ）において、点線で囲まれた領域が画素１０２に相当する。図２（Ｂ）では、非発光領域を設けることなく画素を構成することができる。その結果、素子形成領域を有効に利用することができ好ましい。画素１０２において、各素子形成領域から選択されたＲＧＢの同色領域は、Ｔ字状（デルタ配置とも呼ぶ）に配列している構造が図１と異なっている。Ｔ字状とは、任意の数ｎを用いて示すと（ｎは整数）、ｎ行目の第１色の素子形成領域に対して、（ｎ＋１）行目において、行方向に第２色及び第３の素子形成領域が隣接して配列し、ｎ行目の素子形成領域と、ｎ＋１行目の素子形成領域とは、列方向に１．５ピッチ（素子形成領域の間隔×１．５分、つまり素子形成領域の１．５間隔分）ずれて配列していることを指す。そして、ある一画素でみると、ｎ行目にある、一画素を構成する第１色の同色領域に対して、ｎ＋１行目には、行方向に隣接して第２及び第３の同色領域が配列し、且つ第２及び第３の同色領域は、第１の同色領域に対して列方向に該同色領域の半分の間隔（同色領域の０．５間隔分）ずれるように配列している。例えば画素１０２において、Ｇの同色領域１０５Ｇをみると、一列下には、行方向に隣接してＲの同色領域１０５Ｒ及びＢの同色領域１０５Ｂが配列し、且つＲの同色領域１０５Ｒ及びＢの同色領域１０５Ｂは、Ｇの同色領域１０５Ｇに対してそれぞれ列方向の左右に該同色領域の半分の間隔（同色領域の０．５間隔分）ずれるようにが配列している。すなわち、画素において、ＲＧＢの同色領域がある色を頂点とした三角形状に配列されている。具体的には、画素１０２においては、Ｇの同色領域１０５Ｇを頂点として、Ｒの同色領域１０５Ｒ、及びＢの同色領域１０５Ｂが配列されている。また画素１０２に隣接する画素１０２ａをみると、同様な関係でRGBの同色領域が配列しているが、Ｂの同色領域１０５Ｂを頂点とする三角形状であり、さらに頂点の向きが画素１０２と、逆向きとなるように配列されている。
以上のような画素構造とすることにより、発光装置の高精細化を達成することができる。さらに開口率を低下させることがなく、加えて、非発光領域を設けないため素子形成領域を有効に使用することができる。
また本発明の画素構造により、素子ピッチを狭くすることなく、高精細化を達成された表示装置を形成することができる。言い換えると、メタルマスクの開口部を狭くすることなく、高精細化を達成された表示装置を形成することができる。その結果、開口率を低下させることなく、表示装置の高精細化を達成することができる。すなわち、画素部に設ける半導体素子や配線を微細化し、画素ピッチを狭くした場合であっても、開口率を低下させることなく、表示装置の高精細化を達成することができる。
このようなレイアウトを有する画素配列に素子を形成する手段は、選択的にパターンを形成可能な方法である液滴吐出法を用いることもできる。液滴吐出法は、導電膜や絶縁膜などの材料が混入された組成物の液滴（ドットとも表記する）を選択的に吐出（噴出）する。その方式によっては、液滴吐出法は、インクジェット法とも呼ばれる。
このような画素構造の配置は、発光装置又は液晶表示装置が有するカラーフィルターにも応用することができる。この場合、土手の代わりにクロム等を有する樹脂を有するブラックマトリクスを形成することができる。カラーフィルターを用いることにより、各ＲＧＢの素子を形成しなくともフルカラー表示を行うことができる。例えば、白色発光を示す発光素子を形成し、本発明のレイアウトに配置されたカラーフィルターを設けることにより、フルカラー表示を行う発光装置を作製することができる。
また発光装置において、各色素子を形成した場合であっても、カラーフィルターを用いると、より高精度な表示を行うことができる。カラーフィルターにより、各色素子からの発光スペクトルのブロードなピークが、鋭くなるように補正できるからである。
（実施の形態２）
本実施の形態では、アクティブマトリクスのレイアウトについて説明する。なお本実施の形態は、各画素にスイッチング用トランジスタ、消去用トランジスタ、及び駆動用トランジスタが設けられる構造で説明するが、これに限定されない。
図３には、上記Ｌ字状に配列した同色領域を有する画素を拡大した上面図を示す。左上の領域をＲ用の同色領域１１１Ｒ、列方向にＲ用同色領域と隣接する領域をＧ用の同色領域１１１Ｇ、行方向にＲ用同色領域と隣接する領域をＢ用の同色領域１１１Ｂとする。そして、右下の領域はＲＧＢいずれかの素子が形成されるが、発光領域として使用しない非発光領域１１２である。
各同色領域には、それぞれ駆動用トランジスタ１１６Ｒ、１１６Ｇ、１１６Ｂが設けられており、各駆動用トランジスタの一方の電極と接続するように画素電極１２３が設けられている。なお図３において、駆動用トランジスタをわかりやすく記載するため、画素電極の一部は記載していない。
駆動用トランジスタは、飽和領域で動作し、発光素子に流れる電流を制御すると好ましい。そのため、駆動用トランジスタのチャネル長（Ｌ）は、チャネル幅に対して長くなるように設計するとよい。本実施の形態では、駆動用トランジスタの半導体膜を蛇行するように形成し、チャネル長が長くなるように配置している。また、駆動用トランジスタは線形領域で動作させてもよい。
また駆動用トランジスタの極性はｎチャネル型であっても、ｐチャネル型であってもよい。本実施の形態では、駆動用トランジスタの極性はｐチャネル型とする。
また、各駆動用トランジスタのゲート電極に接続される各スイッチング用トランジスタ１１４Ｒ、１１４Ｇ、１１４Ｂが設けられ、各スイッチング用トランジスタの一方の電極に接続される信号線１１３Ｒ、１１３Ｇ、１１３Ｂがそれぞれ設けられている。信号線から入力される各ビデオ信号により、発光素子に電流を供給し、表示を行う。そのため信号線は、スイッチング用トランジスタ毎に設けられている。
具体的には、スイッチング用トランジスタがオンとなると、容量素子に電荷が蓄積される。該電荷が駆動用トランジスタのＶｇｓの値となると、駆動用トランジスタがオンとなり、発光素子へ電流が供給される。図３において、容量素子を設けていないが、トランジスタのゲート容量で足りる場合、容量素子を設ける必要はない。
またスイッチング用トランジスタは半導体膜に対して二つのゲート電極を有するダブルゲート構造を有し、ゲート電極として機能する導電膜は各スイッチング用トランジスタで共用することができる。なお、各ゲート電極は第１の走査線１２１と同一導電膜から形成することができる。
また、各駆動用トランジスタのゲート電極、及び各スイッチング用トランジスタの一方の電極に接続される消去用トランジスタ１１５Ｒ、１１５Ｇ、１１５Ｂがそれぞれ設けられ、各消去用トランジスタ１１５Ｒ、１１５Ｇ、１１５Ｂの一方の電極に共通して接続される電源線１２０が設けられている。消去用トランジスタは、容量素子に蓄積された電荷を放電するように接続すればよく、図３の構造に限定されない。
またスイッチング用トランジスタは半導体膜に対して二つのゲート電極を有するダブルゲート構造を有し、ゲート電極として機能する導電膜は各スイッチング用トランジスタで共用することができる。なお、各ゲート電極は第２の走査線１２２と同一導電膜から形成することができる。さらに第１の走査線と、第２の走査線とは同一導電膜から形成することができる。
スイッチング用トランジスタと、消去用トランジスタの極性は、ｎチャネル型であっても、ｐチャネル型であってもよいが、同じ極性を有していると作製工程上好ましいため、本実施の形態では両トランジスタをｎチャネル型薄膜トランジスタ（ＴＦＴ）として形成する。
各スイッチング用トランジスタ、及び各消去用トランジスタは、非発光領域１１２に設けられている。その結果、同色領域において開口率が低下することを防止できる。また、各スイッチング用トランジスタ、及び各消去用トランジスタは、各同色領域に形成してもよい。
また各機能を有するトランジスタには、エンハンスメント型又はディプリーション型の薄膜トランジスタを用いることができる。また各機能を有するトランジスタは、半導体を有する薄膜トランジスタから形成することができる。
半導体の材料は珪素だけではなくシリコンゲルマニウムも用いることができる。シリコンゲルマニウムを用いる場合、ゲルマニウムの濃度は０．０１〜４．５ａｔｏｍｉｃ％程度であることが好ましい。また半導体は、非晶質半導体、非晶質状態と結晶状態とが混在したセミアモルファス半導体（ＳＡＳとも表記する）、非晶質半導体中に０．５ｎｍ〜２０ｎｍの結晶粒を観察することができる微結晶半導体、及び結晶性半導体から選ばれたいずれの状態を有してもよい。特に、０．５ｎｍ〜２０ｎｍの結晶を粒観察することができる微結晶状態はいわゆるマイクロクリスタル（μｃ）と呼ばれている。本実施の形態では、トップゲート構造を有する薄膜トランジスタで説明したが、ボトムゲート構造を有する薄膜トランジスタを用いてもよい。特に、非晶質半導体、セミアモルファス半導体、又は微結晶半導体を用いる場合は、ボトムゲート型構造を適応するとよい。
また薄膜トランジスタに用いられるゲート電極、走査線等の導電膜は、スパッタリング法又は液滴吐出法により形成することができる。さらに、ソース電極、ドレイン電極、信号線及び電源線等の導電膜もスパッタリング法又は液滴吐出法により形成することができる。スパッタリング法により形成する場合、導電膜材料は、タンタル、タングステン、チタン、モリブデン、アルミニウム、銅から選ばれた元素、又は該元素を主成分とする合金材料若しくは化合物材料で形成することもできる。液滴吐出法により形成する場合、導電膜材料は、金、銀、銅から選ばれた元素、又該元素を主成分とする合金材料若しくは化合物材料から形成することができる。
また画素電極は、透光性を有する材料として、インジウム錫酸化物（ＩＴＯ、Indium Tin Oxide）、酸化インジウムに２〜２０％の酸化亜鉛（ＺｎＯ）を混合したＩＺＯ（indium zinc oxide）、酸化インジウムに２〜２０％の酸化珪素（ＳｉＯ2）を混合したＩＴＯ−ＳｉＯｘ（便宜上ＩＴＳＯ又はＮＩＴＯと表記する）、有機インジウム、有機スズ等を用いることができる。また非透光性を有する材料として、銀（Ａｇ）以外にタンタル、タングステン、チタン、モリブデン、アルミニウム、銅から選ばれた元素、又は前記元素を主成分とする合金材料もしくは化合物材料を用いることができる。
透光性を有する画素電極側から光が射出し、薄膜トランジスタが設けられた基板側から射出する構造を下方出射型、対向基板側から射出する構造を上方出射型、両基板側から射出する構造を両面出射型のいずれの構成を採用することができる。
なお図３には図示しないが、土手が設けられており、土手の幅についてみると、同様に行方向において、同色領域内の土手の幅は、隣接する素子形成領域間の土手の幅より狭くすることができる。
以上のような画素構造により、高精細化を達成したフルカラー表示を行うことができる。
本実施の形態のような画素構造とすることにより、素子ピッチを狭くすることなく、高精細化が達成された表示装置を形成することができる。言い換えると、素子形成領域の間隔を狭くする必要がないため、メタルマスクの開口部の幅を狭くすることなく、高精細化を達成された表示装置を形成することができる。その結果、開口率を低下させることなく、表示装置の高精細化を達成することができる。すなわち、画素部に設ける半導体素子や配線を微細化し、画素ピッチを狭くすることができ、蒸着精度を高めることが難しい場合であっても、開口率を低下させることなく、表示装置の高精細化を達成することができる。
以上のようなレイアウトを有する画素配列に素子を形成する手段は、選択的にパターンを形成可能な方法である液滴吐出法を用いることもできることは上述のとおりである。
このような画素構造の配置は、発光装置又は液晶表示装置が有するカラーフィルターにも応用することができることは上述のとおりである。
（実施の形態３）
本実施の形態では、上記実施の形態と異なるアクティブマトリクスのレイアウトについて説明する。なお本実施の形態は、各画素にスイッチング用トランジスタ、消去用トランジスタ、及び駆動用トランジスタが設けられる構造で説明するが、これに限定されない。
図４には、上記実施の形態で示したＴ字状に配列した同色領域を有する画素を拡大した上面図を示す。図４中左上の領域（任意の数ｎ（ｎは整数）で表すと、ｎ行目）をＲ用の同色領域１１１Ｒ、列方向にＲ用同色領域と隣接する領域をＧ用の同色領域１１１Ｇ、列方向に該同色領域の０．５間隔分ずれてＲ用同色領域の下方（ｎ＋１行目）に配置される領域をＢ用の同色領域１１１Ｂとする構造が図３と異なっている。この形状を言い換えると、各画素において、Ｂの同色領域１１１Ｂを頂点として、Ｒの同色領域１１１Ｒ、及びＢの同色領域１１１Ｇが三角状となるように配列されている。
また図４に示す画素において、上記実施の形態と異なり、非発光領域を形成することがない。その結果、素子形成領域、つまり発光領域を有効に使用することができ好ましい。
上記実施の形態と同様に、各同色領域には、それぞれ駆動用トランジスタ１１６Ｒ、１１６Ｇ、１１６Ｂが設けられており、各駆動用トランジスタの一方の電極と接続するように画素電極１２３が設けられている。なお図４においても、駆動用トランジスタをわかりやすく記載するため、画素電極の一部は記載していない。
また上記実施の形態と同様に、各駆動用トランジスタのゲート電極に接続される各スイッチング用トランジスタ１１４Ｒ、１１４Ｇ、１１４Ｂが設けられ、各スイッチング用トランジスタの一方の電極に接続される信号線１１３Ｒ、１１３Ｇ、１１３Ｂがそれぞれ設けられている。信号線から入力される各ビデオ信号により、発光素子に電流を供給し、表示を行う。そのため信号線は、スイッチング用トランジスタ毎に設けられている。また本実施の形態では、列方向に該同色領域の０．５間隔分ずれるように各同色領域が形成されているため、信号線は矩形状に曲がるように設けられている。
また上記実施の形態と同様に、各駆動用トランジスタのゲート電極、及び各スイッチング用トランジスタの一方の電極に接続される消去用トランジスタ１１５Ｒ、１１５Ｇ、１１５Ｂがそれぞれ設けられ、各消去用トランジスタ１１５Ｒ、１１５Ｇ、１１５Ｂの一方の電極に共通して接続される電源線１２０ａ、及び１２０ｂが設けられている。電源線１２０ａ、及び１２０ｂは、それぞれ奇数列の消去用トランジスタの一方の電極と、偶数列の消去用トランジスタの他方の電極とに接続される。また電源線の幅は、信号線の幅と比較して広くなるように形成している。これは各駆動用トランジスタで電源線を共有するため、電源線の抵抗を下げる必要があることを考慮するからである。また信号線と同様に、電源線は矩形状に曲がるように設けられている。消去用トランジスタは、容量素子に蓄積された電荷を放電するように接続すればよく、図４の構造に限定されない。
更に上記実施の形態と同様に、第１の走査線１２１、及び第２の走査線１２２が設けられている。
また図５には、図４と異なり、電源線を共用する場合のレイアウトを示す。図５をみると、ある画素では、Ｒの同色領域１１１Ｒを頂点として、Ｇの同色領域１１１Ｇ、及びＢの同色領域１１１Ｂが三角状となるように配列されている。具体的には図５において、上方の領域をＲ用の同色領域１１１Ｒ、行方向にＲ用同色領域と隣接する領域をＧ用の同色領域１１１Ｇ及びＢ用の同色領域１１１Ｂが設けられ、Ｒ用の同色領域１１１Ｒに対して列方向に１．５ピッチずれるように、Ｇ用の同色領域１１１Ｇ及びＢ用の同色領域１１１Ｂが配列した構造となっている。
そして、上記実施の形態及び図４と同様に、各駆動用トランジスタ１１６Ｒ、１１６Ｇ、１１６Ｂと、各駆動用トランジスタの一方の電極と接続するように画素電極１２３と、各スイッチング用トランジスタ１１４Ｒ、１１４Ｇ、１１４Ｂと、各スイッチング用トランジスタの一方の電極に接続される信号線１１３Ｒ、１１３Ｇ、１１３Ｂと、各消去用トランジスタ１１５Ｒ、１１５Ｇ、１１５Ｂと、各消去用トランジスタ１１５Ｒ、１１５Ｇ、１１５Ｂの一方の電極に共通して接続される電源線１２０と、第１の走査線１２１と、第２の走査線１２２とがそれぞれ設けられている。また信号線及び電源線は矩形状に曲がるように設けられている。
図５において電源線１２０は、各列の消去用トランジスタの一方の電極に共有して接続する構造が図４と異なっている。電源線を共有することにより、電源線間のマージンを削減することができる。そのため、電源線の幅を広くすることができる。また電源線の幅は、信号線の幅と比較して広くなるように形成している。これは各駆動用トランジスタで電源線を共有するため、電源線の抵抗を下げる必要があるからである。
このようにＴ字状に配列した同色領域を有する画素は、様々なレイアウトをとることができる。
本実施の形態においても、下方出射型、上方出射型、及び両面出射型のいずれの構成を採用することができる。
なお図４、及び図５には図示しないが、土手が設けられている。土手の幅についてみると、同様に行方向において、同色領域内の土手の幅は、隣接する素子形成領域間の土手の幅より狭くすることができる。
本実施の形態のような画素構造とすることにより、素子ピッチを狭くすることなく、高精細化を達成された表示装置を形成することができる。言い換えると、素子形成領域の間隔を狭くする必要がないため、メタルマスクの開口部の幅を狭くすることなく、高精細化を達成された表示装置を形成することができる。その結果、開口率を低下させることなく、表示装置の高精細化を達成することができる。すなわち、画素部に設ける半導体素子や配線を微細化し、画素ピッチを狭くすることができ、蒸着精度を高めることが難しい場合であっても、開口率を低下させることなく、表示装置の高精細化を達成することができる。加えて、非発光領域を設けないため素子形成領域を有効に使用することができる。
以上のようなレイアウトを有する画素配列に素子を形成する手段は、選択的にパターンを形成可能な方法である液滴吐出法を用いることもできることは上述のとおりである。
このような画素構造の配置は、発光装置又は液晶表示装置が有するカラーフィルターにも応用することができることは上述のとおりである。
（実施の形態４）
本実施の形態では、発光装置の画素回路、及びその動作について説明する。
図６（Ａ）に示す画素回路は、列方向に信号線４１０及び電源線４１１、４１２、行方向に走査線４１４が配置される。また、スイッチング用トランジスタ４０１、駆動用トランジスタ４０３、容量素子４０２及び発光素子４０５に加えて、電流制御用トランジスタ４０４を有する。
図６（Ｃ）に示す画素は、駆動用トランジスタ４０３のゲート電極が、行方向に配置された電源線４１２に接続される点が異なっており、それ以外は図６（Ａ）に示す画素と同じ構造である。つまり、図６（Ａ）（Ｃ）に示す両画素は、同じ等価回路図を示す。しかしながら、行方向に電源線４１２が配置される場合（図６（Ａ））と、列方向に電源線４１２が配置される場合（図６（Ｃ））とでは、各電源線は異なるレイヤーの導電膜で形成される。ここでは、駆動用トランジスタ４０３のゲート電極が接続される配線に注目し、これらを作製するレイヤーが異なることを表すために、図６（Ａ）（Ｃ）として分けて記載する。
図６（Ａ）（Ｃ）に示す画素回路の特徴として、画素内に駆動用トランジスタ４０３に加えて、電流制御用トランジスタ４０４が直列に接続されている。駆動用トランジスタ４０３のチャネル長Ｌ(４０３)、チャネル幅Ｗ(４０３)、及び電流制御用トランジスタ４０４のチャネル長Ｌ(４０４)、チャネル幅Ｗ(4０４)は、Ｌ(４０３)／Ｗ(４０３)：Ｌ(４０４)／Ｗ(４０４)＝５〜６０００：１を満たすように形成するとよい。
なお、駆動用トランジスタ４０３は、発光素子４０５に流れる電流値を制御する役目を有し、上述したように飽和領域で動作すると好ましい。また、電流制御用トランジスタ４０４は、発光素子４０５に対する電流の供給を制御する役目を有し、線形領域で動作すると好ましい。また作製工程上、両トランジスタは同じ極性を有していると好ましいため、本実施の形態では両トランジスタの極性をｎチャネル型として形成する。また駆動用トランジスタ４０３、電流制御用トランジスタ４０４には、エンハンスメント型だけでなく、ディプリーション型のトランジスタを用いてもよい。上記構造を有する本発明は、電流制御用トランジスタ４０４が線形領域で動作するために、電流制御用トランジスタ４０４のＶｇｓの僅かな変動は、発光素子４０５の電流値に影響を及ぼさない。つまり、発光素子４０５の電流値は、飽和領域で動作する駆動用トランジスタ４０３により決定することができる。上記構造により、各トランジスタの特性バラツキに起因した発光素子の輝度ムラを改善して、画質を向上させた表示装置を提供することができる。
図６（Ａ）〜（Ｄ）に示す画素回路において、スイッチング用トランジスタ４０１は、画素に対するビデオ信号の入力を制御するものであり、スイッチング用トランジスタ４０１がオンとなると、画素内にビデオ信号が入力される。すると、容量素子４０２にそのビデオ信号の電荷が保持される。なお図６（Ａ）（Ｃ）には、容量素子４０２を設けた構造を示したが、トランジスタのゲート容量などでビデオ信号の電荷を保持できる場合には、容量素子４０２を設けなくてもよい。
図６（Ｂ）に示す画素は、消去用トランジスタ４０６と、該消去用トランジスタのゲート電極に接続される走査線４１５を追加している以外は、図６（Ａ）に示す画素回路と同じである。同様に、図６（Ｄ）に示す画素回路は、消去用トランジスタ４０６と、該消去用トランジスタのゲート電極に接続される走査線４１５を追加している以外は、図６（Ｃ）に示す画素回路と同じである。
消去用トランジスタ４０６は、走査線４１５によりオン又はオフが制御される。消去用トランジスタ４０６がオンとなると、容量素子４０２に保持された電荷は放電し、電流制御用トランジスタ４０４がオフとなる。つまり、消去用トランジスタ４０６の配置により、強制的に発光素子４０５に電流が流れない状態を作ることができる。従って、図６（Ｂ）（Ｄ）に示すように消去用トランジスタを有する画素回路は、全ての画素に対する信号の書き込みを待つことなく、書き込み期間の開始と同時又は直後に点灯期間を開始することができるため、デューティ比を向上することが可能となる。
図６（Ｅ）に示す画素回路は、列方向に信号線４１０、電源線４１１、行方向に走査線４１４が配置される。また、スイッチング用トランジスタ４０１、駆動用トランジスタ４０３、容量素子４０２及び発光素子４０５を有する。図６（Ｆ）に示す画素回路は、上記実施の形態で示したレイアウトを有する画素回路に相当し、消去用トランジスタ４０６と走査線４１５を追加している以外は、図６（Ｅ）に示す画素回路と同じである。なお、図６（Ｆ）の回路も、消去用トランジスタ４０６の配置により、デューティ比を向上することが可能となる。
特に、非晶質半導体等を有する薄膜トランジスタを用いる場合、駆動用トランジスタのチャネル長を大きくすると好ましい。そのため、開口率を考慮すると、トランジスタの数が少ない図６（Ｅ）又は図６（Ｆ）を用いるとよい。
このようなアクティブマトリクス型の発光装置は各画素にトランジスタが設けられているため、画素密度が増えた場合であっても低電圧駆動でき、有利であると考えられている。一方、一列毎にトランジスタが設けられるパッシブマトリクス型の発光装置を形成することもできる。パッシブマトリクス型の発光装置は、各画素にトランジスタが設けられていないため、高開口率となり、上面出射型又は両面出射型の発光装置に適している。このようなパッシブマトリクス型の発光装置において、上記実施の形態のレイアウトを採用することができる。
以上のように、多様な画素回路を採用することができる。
（実施の形態５）
本実施の形態では、信号線駆動回路、走査線駆動回路、及び画素部が一体形成された発光装置の構造について説明する。
図７（Ａ）には、第１の基板２１０上に信号線駆動回路２００、走査線駆動回路２０１、画素部２０２が設けられ、シール材２０５により第２の基板２０４が張り合わされた発光装置の上面図を示す。また信号線駆動回路と画素部との間の接続領域２５６が設けられ、フレキシブルプリント基板（フレキシブルプリントサーキット：Flexible Printed Circuit：ＦＰＣ）２０９を介して外部回路からの信号が、信号線駆動回路及び走査線駆動回路に入力される。
図７（Ｂ）は発光装置のＡ−Ａ’の断面図を示し、第１の基板２１０上に、ｎチャネル型ＴＦＴ２２３とｐチャネル型ＴＦＴ２２４とを有するＣＭＯＳ回路を備えた信号線駆動回路２００が設けられている。ｎチャネル型ＴＦＴ２２３とｐチャネル型ＴＦＴ２２４とは、レーザー結晶化法又は金属触媒を用いた加熱法により形成された多結晶半導体膜を用いて形成することができる。信号線駆動回路２００や走査線駆動回路２０１を形成するＴＦＴは、ＣＭＯＳ回路、ＰＭＯＳ回路又はＮＭＯＳ回路で形成してもよい。
また非晶質半導体膜を用いる場合、信号線駆動回路又は走査線駆動回路等の駆動回路は、ＩＣチップにより搭載することができる。このような駆動回路は、ＴＡＢ方式により実装される場合と、画素部の周辺にＣＯＧ方式により実装される。特にＴＡＢ方式により実装すると、基板に対して画素部を大きく設けることができ、狭額縁化を達成することができる。また、ＳＡＳを用いる場合、走査線駆動回路のみを基板上に一体形成し信号線駆動回路を別途ドライバーとして実装することができる。
ＩＣチップは、シリコンウェハを用いて形成するが、ICチップの代わりにガラス基板上にICを形成したＩＣ（以下、ドライバーＩＣと表記する）を設けてもよい。ＩＣチップは、円形のシリコンウェハからＩＣチップを取り出すため、母体基板形状に制約がある。一方ドライバーＩＣは、母体基板がガラスであり、形状に制約がないため、生産性を高めることができる。そのため、ドライバーＩＣの形状寸法は自由に設定することができる。例えば、ドライバーＩＣの長辺の長さを１５〜８０ｍｍとして形成すると、ＩＣチップを実装する場合と比較し、必要な数を減らすことができる。その結果、接続端子数を低減することができ、製造上の歩留まりを向上させることができる。
ドライバーＩＣは、基板上に形成された結晶質半導体を用いて形成することができ、結晶質半導体は連続発振型のレーザー光を照射することで形成するとよい。連続発振型のレーザー光を照射して得られる半導体膜は、結晶欠陥が少なく、大粒径の結晶粒を有する。その結果、このような半導体膜を有するトランジスタは、移動度や応答速度が良好となり、高速駆動が可能となり、ドライバーＩＣに好適である。
画素部２０２は、スイッチング用ＴＦＴ２２１及び駆動用ＴＦＴ２１２を有する。スイッチング用ＴＦＴ２２１及び駆動用ＴＦＴ２１２は、レーザー結晶化法又は金属触媒を用いた加熱法により形成された多結晶半導体膜を用いて形成することができる。また非晶質半導体膜を用いて形成してもよい。なお、画素部のＴＦＴは駆動回路が有するＴＦＴと比べると、高い結晶性を有する必要がないため、画素部と駆動回路部とでＴＦＴを作り分けてもよい。
また画素部は、駆動用ＴＦＴ２１２の一方の電極と接続された発光素子２１８を有する。発光素子２１８は、発光素子の第１の電極（以下、第１の電極と表記する）２１３と、スイッチング用ＴＦＴ２２１及び駆動用ＴＦＴ２１２を覆い、第１の電極２１３に相当する位置に開口部を有する土手２１４により区分けられた電界発光層２１５と、該電界発光層上に設けられた発光素子の第２の電極２１６とを有する。
電界発光層の材料は、有機材料（低分子又は高分子を含む）、又は有機材料と無機材料の複合材料として用いることができる。電界発光層は、蒸着法又は液滴吐出法により形成することができる。高分子材料は、液滴吐出法等の塗布法が好ましく、低分子材料は蒸着法、特に真空蒸着法が好ましい。本実施の形態では、電界発光層として、低分子材料を上述のようなメタルマスクを用いた真空蒸着法により形成する。
なお電界発光層が形成する分子励起子の種類としては一重項励起状態と三重項励起状態が可能である。基底状態は通常一重項状態であり、一重項励起状態からの発光は蛍光と呼ばれる。また、三重項励起状態からの発光は燐光と呼ばれる。電界発光層からの発光とは、どちらの励起状態が寄与する場合も含まれる。さらに、蛍光と燐光を組み合わせて用いてもよく、各ＲＧＢの発光特性（発光輝度や寿命等）により蛍光及び燐光のいずれかを選択することができる。
詳細な電界発光層は、第１の電極２１３側から順に、ＨＩＬ（ホール注入層）、ＨＴＬ（ホール輸送層）、ＥＭＬ（発光層）、ＥＴＬ（電子輸送層）、ＥＩＬ（電子注入層）の順に積層されている。なお電界発光層は、積層構造以外に単層構造、又は混合構造をとることができる。
具体的には、ＨＩＬとしてＣｕＰｃやＰＥＤＯＴ、ＨＴＬとしてα−ＮＰＤ、ＥＴＬとしてＢＣＰやＡｌｑ3、ＥＩＬとしてＢＣＰ：ＬｉやＣａＦ2をそれぞれ用いる。また例えばＥＭＬは、Ｒ、Ｇ、Ｂのそれぞれの発光色に対応したドーパント（Ｒの場合ＤＣＭ等、Ｇの場合ＤＭＱＤ等）をドープしたＡｌｑ3を用いればよい。
なお、電界発光層は上記材料に限定されない。例えば、ＣｕＰｃやＰＥＤＯＴの代わりに酸化モリブデン（ＭｏＯｘ：ｘ＝２〜３）等の酸化物とα−ＮＰＤやルブレンを共蒸着して形成し、ホール注入性を向上させることもできる。また電子注入層にベンゾオキサゾール誘導体（ＢｚＯＳと示す）を用いてもよい。
本実施の形態において、電界発光層２１５として、赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）の発光を示す材料を、上記実施の形態で示したようなレイアウトにより形成することができる。また上記実施の形態で示したレイアウトとなるように、液滴吐出法を用いて赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）の発光を示す材料を形成してもよい。
さらに各ＲＧＢの電界発光層を形成する場合、カラーフィルターを用いて、高精細な表示を行うこともできる。カラーフィルターにより、各ＲＧＢの発光スペクトルにおけるブロードなピークを鋭くなるように補正できるからである。カラーフィルターの各ＲＧＢの配列も、上記実施の形態で示したレイアウトと同様な関係となるように形成することができる。またさらに、カラーフィルターの各ＲＧＢは液滴吐出法により形成することができる。
絶縁物２１４は、無機材料（酸化シリコン、窒化シリコン、酸化窒化シリコンなど）、感光性又は非感光性の有機材料（ポリイミド、アクリル、ポリアミド、ポリイミドアミド、レジスト又はベンゾシクロブテン）、シロキサン、ポリシラザン、及びそれらの積層構造を用いることができる。有機材料として、ポジ型感光性有機樹脂又はネガ型感光性有機樹脂を用いることができる。シロキサンとは、珪素（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構造され、置換基に少なくとも水素を含む、又は置換基にフッ素、アルキル基、又は芳香族炭化水素のうち少なくとも１種を有するポリマー材料、を出発原料として形成される。またポリシラザンとは、珪素（Ｓｉ）と窒素（Ｎ）の結合を有するポリマー材料、いわゆるポリシラザンを含む液体材料を出発原料として形成される。例えば、有機材料としてポジ型の感光性アクリルを用いた場合、露光処理により感光性有機樹脂をエッチングすると上端部に曲率を有する開口部を形成することができる。そのため、後に形成する電界発光層等の段切れを防止することができる。なお有機樹脂膜等を用いる場合、水分や酸素の侵入を防止するため窒化珪素または窒化酸化珪素を主成分とする絶縁膜、または水素を含むＤＬＣ膜（Diamond Like Carbon）を形成するとよい。
第１の電極２１３、及び第２の電極２１６の電極材料によって、上面出射型、下方出射型、及び両面出射型のいずれかを選択することができる。例えば、第１の電極及び第２の電極に透光性を有する導電膜を用いれば両面出射型の発光装置を作製することができる。 なお、光の出射方向とならない側に設けられた発光素子の電極には、反射性の高い導電膜を用いることにより光を有効利用することができる。
なお画素構成により、第１の電極及び第２の電極のいずれも陽極、又は陰極となりうる。例えば、第１の電極を陽極とし、第２の電極を陰極とする場合で具体的な電極材料について説明する。
陽極材料としては、仕事関数の大きい（仕事関数４．０eV）金属、合金、電気伝導性化合物、およびこれらの混合物などを用いることが好ましい。陽極材料の具体例としては、ＩＴＯ（indium tin oxide）、酸化インジウムに２〜２０%の酸化亜鉛（ＺｎＯ）を混合したＩＺＯ（indium zinc oxide）の他、金（Ａｕ）、白金（Ｐｔ）、ニッケル（Ｎｉ）、タングステン（Ｗ）、クロム（Ｃｒ）、モリブデン（Ｍｏ）、鉄（Ｆｅ）、コバルト（Ｃｏ）、銅（Ｃｕ）、パラジウム（Ｐｄ）、または金属材料の窒化物（ＴｉＮ）等を用いることができる。
一方、陰極材料としては、仕事関数の小さい（仕事関数３．８eV以下）金属、合金、電気伝導性化合物、およびこれらの混合物などを用いることが好ましい。陰極材料の具体例としては、元素周期律の１族または２族に属する元素、すなわちＬｉやＣｓ等のアルカリ金属、およびＭｇ、Ｃａ、Ｓｒ等のアルカリ土類金属、およびこれらを含む合金（Ｍｇ：Ａｇ、Ａｌ：Ｌｉ）や化合物（ＬｉＦ、ＣｓＦ、ＣａＦ2）の他、希土類金属を含む遷移金属を用いて形成することができる。但し、陰極は透光性を有する必要があるため、これら金属、又はこれら金属を含む合金を非常に薄く形成し、ＩＴＯ等の金属（合金を含む）との積層により形成する。これら陽極、及び陰極は蒸着法、スパッタリング法等により形成することができる。
以上、各ＲＧＢの電界発光層を形成する場合を説明したが、単色の発光を示す電界発光層を形成してもよい。単色の発光を示す電界発光を形成する場合であっても、カラーフィルターや色変換層を組み合わせることによりフルカラー表示を行うことができる。そして、カラーフィルターや色変換層のレイアウトを上記実施の形態のような配置で形成する。カラーフィルターや色変換層は、例えば第２の基板に形成し、基板へ張り合わせればよい。またカラーフィルターを第１の基板上に形成する、いわゆるＣＯＡ構造により形成してもよい。また電界発光層からの光が第１の基板２１０側、及び第２の基板２０４側へ射出する両面発光型の表示を行う場合、両基板へカラーフィルターを設けてもよい。
また単色の発光を示す電界発光層を形成して単色表示を行ってもよい。例えば、単色発光を用いてエリアカラータイプの表示を行うことができる。エリアカラータイプは、パッシブマトリクス型の構造が適しており、主に文字や記号を表示することができる。
さらに水分や酸素等による発光素子の劣化を防止するために、発光素子の第２の電極を覆って設けられた保護膜２１７を有する。本実施の形態では保護膜２１７にスパッタ法（ＤＣ方式やＲＦ方式）により得られる窒化珪素または窒化酸化珪素を主成分とする絶縁膜、または水素を含むＤＬＣ膜（Diamond Like Carbon）を使用する。
そして図７に示すように、発光素子の第２の電極２１６は、接続領域２５６において土手２１４に設けられた開口部から引き回し配線を介して、接続配線２０８と接続される。接続配線２０８は、異方性導電樹脂（ＡＣＦ）によりＦＰＣ２０９に接続されている。そして、ＦＰＣ２０９を介して外部入力信号となるビデオ信号やクロック信号を受け取る。ここではＦＰＣしか図示されていないが、このＦＰＣにはプリント配線基板（ＰＷＢ）が取り付けられていてもよい。
また第１の基板２１０の周縁部にはシール材２０５が設けられ、第２の基板２０４と張り合わせられ、封止されている。シール材２０５はエポキシ系樹脂を用いるのが好ましい。シール材には、スペーサが混入されており、第１の基板２１０と第２の基板（対向基板、封止基板ともいう）２０４との間隔、いわゆるギャップを保持している。スペーサとしては、球状又は柱状の形状を有しているものが使用され、本実施の形態では、円柱状のスペーサを使用し、円の直径がギャップとなる。また第２の基板には、乾燥剤を設けてもよい。乾燥剤により、水分や酸素の侵入を防止することができる。
第２の基板２０４で封止すると、保護膜２１７との間に空間が形成される。空間には、不活性ガス、例えば窒素ガスを充填したり、吸水性の高い材料を形成して、水分や酸素の侵入を防止する。本実施の形態では、透光性を有し、吸水性の高い樹脂２３０を形成する。樹脂２３０は透光性を有するため、電界発光層からの光が第２の基板側へ出射される場合であっても、透過率を低減することなく形成することができる。
またコントランスを高めるため、第１の基板又は第２の基板において、少なくとも画素部に偏光板、又は円偏光板を備えるとよい。例えば、第２の基板側から表示を認識する場合、第２の基板２０４から順に、１／４λ板、１／２λ板、偏光板を設けるとよい。さらに偏光板上に反射防止膜を設けてもよい。
このような発光装置を電子機器の筐体に設置し、商品として完成することができる。筐体内には、発光装置の発熱を防ぐため、ヒートシンク等を設けるとよい。
（実施の形態６）
本実施の形態では、本発明のレイアウトを有するカラーフィルターを有する液晶表示装置の構造について説明する。
図８（Ａ）には、第１の基板２１０上に信号線駆動回路２００、走査線駆動回路２０１、及び画素部２０２が設けられ、シール材２０５により第２の基板２０４が張り合わされた液晶表示装置の上面図を示す。またＦＰＣ２０９を介して外部回路からの信号が、信号線駆動回路及び走査線駆動回路に入力される。
図８（Ｂ）は表示装置のＡ−Ａ’の断面図を示し、発光装置と同様に第１の基板２１０上に、ｎチャネル型ＴＦＴ２２３とｐチャネル型ＴＦＴ２２４とを有するＣＭＯＳ回路を備えた信号線駆動回路２００を有する。各ＴＦＴは、レーザー結晶化法又は金属触媒を用いた加熱法により形成された多結晶半導体膜を用いて形成することができる。
また発光装置と同様に、非晶質半導体膜を用いる場合、信号線駆動回路又は走査線駆動回路等の駆動回路は、ＩＣチップやドライバーＩＣにより搭載することができる。
画素部２０２は、スイッチング用ＴＦＴ２２１及び容量素子２４５を有する。スイッチング用ＴＦＴ２２１は、レーザー結晶化法又は金属触媒を用いた加熱法により形成された多結晶半導体、ＳＡＳ、又は非晶質半導体を用いて形成することができる。容量素子２４５は、不純物が添加された半導体膜と、ゲート電極とに挟まれたゲート絶縁膜により構成することができる。スイッチング用ＴＦＴ２１１の一方の電極と接続するように画素電極２５０が設けられている。信号線駆動回路２００は、ｎチャネル型ＴＦＴ２２３、ｐチャネル型ＴＦＴ２２４を有している。必要に応じて信号線駆動回路、画素電極２５０、及びスイッチング用ＴＦＴ２１１を覆うように絶縁物２１４が設けられており、平坦性を高めることができる。
第２の基板２０４には、信号線駆動回路２００に相当する位置にブラックマトリクス２５３が設けられ、少なくとも画素部に相当する位置にカラーフィルター２５２が設けられる。カラーフィルター２５２は、上記実施の形態のレイアウトを用いて形成することができる。このとき、土手の代わりにブラックマトリクスを形成する。そして対向電極２５１が形成された第２の基板２０４に、ラビング処理を施し、第１の基板２１０とスペーサ２５５を介して張り合わせる。
第１の基板２１０、及び第２の基板２０４の間に液晶層を注入する。液晶層を注入する場合は、真空中で行うとよい。また第１の基板２１０へ液晶層を滴下し、第２の基板２０４で張り合わせてもよい。液晶を滴下する手段に液滴吐出法を用いることができる。特に、大型基板になると液晶層を注入するより、滴下する方が好ましい。液晶注入法を用いると、大型基板になるにつれ処理室が拡大し、基板の重量が重くなり、困難をきたすためである。
液晶を滴下する場合、まず一方の基板の周囲へシー材を形成する。一方の基板と記載するのは、第１の基板２１０及び第２の基板２０４のいずれにシール材を形成してもよいからである。このとき、シール材の始点と終点が一致し、閉じるようにシール材を形成する。その後、一滴又は複数滴の液晶を滴下する。大型基板の場合、複数箇所に、複数滴の液晶を滴下する。そして真空状態とし、他方の基板と張り合わせる。真空状態とすると、不要な空気を取り除くことができ、空気に起因するシール材の破損や膨張を防止することができるからである。
次いで、仮止めを行うためにシール材が形成された領域の２点以上を固化し、接着させる。シール材に紫外線硬化樹脂を用いる場合、シール材が形成された領域の２点以上に紫外線を照射すればよい。その後、処理室から基板を取り出し、本止めを行うため、シール材全体を固化し、接着させる。このとき、薄膜トランジスタや液晶に紫外線が照射されないように遮光材を配置するとよい。
また、基板間のギャップを保持するため、シール材以外に、柱状又は球状のスペーサを用いるとよい。
その後、第１の基板２１０、及び第２の基板２０４には偏光板、又は円偏光板を設けコントラストを高めるとよい。さらに反射防止膜を設けてもよい。
その後、異方性導電膜を用いてＦＰＣ２０９を接着して外部回路と、信号線駆動回路又は走査線駆動回路とを接続すればよい。
（実施例１）
本実施例では、実施の形態１で示した画素のレイアウトを用いた表示シミュレーション結果を示す。
図１０には、実施の形態１で示した画素のレイアウトを用いた場合の画像を示し、図１１には、従来のストライプ状に配列した画素のレイアウトを用いた場合の画像を示す。図１０及び図１１において、素子ピッチ、つまり土手の間隔は同じである。図１１に比べて、本発明の画素のレイアウトを有する図１０の方が高精細化されていることがわかる。
図１２には、実施の形態１及び２に記載の画素レイアウトと、従来の画素レイアウトにおける精細度と、開口率との関係を示す。精細度３０２ｐｐｉ（画素の一辺が８４μｍ）の場合、従来のストライプ状に配列した画素のレイアウトでは、開口率が４．９％となるのに対し、実施の形態１で示した画素のレイアウトでは、開口率が２７．６％、実施の形態２で示した画素のレイアウトでは、開口率が４６．３％となる。
このように、本発明の画素のレイアウトにより、素子ピッチが従来と同様であっても表示の高精細化を達成することができる。
本発明の画素のレイアウトを示す図。 本発明の画素のレイアウトを示す図。 本発明の画素のレイアウトを示す図。 本発明の画素のレイアウトを示す図。 本発明の画素のレイアウトを示す図。 本発明の画素回路を示す図。 本発明の画素を有する発光装置を示す図。 本発明の画素を有する液晶表示装置を示す図。 従来の画素のレイアウトを示す図。 本発明の発光装置による画像を示す図。 従来の発光装置による画像を示す図。 本発明の画素のレイアウトによる精細度と開口率との関係を示すグラフ。

Claims (25)

  1. 第１色の素子形成領域、第２色の素子形成領域、及び第３色の素子形成領域をそれぞれ斜めに配列し、
    ３以上の前記素子形成領域を一画素で共有する
    ことを特徴とする表示装置。
  2. 第１色の素子形成領域、第２色の素子形成領域、及び第３色の素子形成領域をそれぞれ斜めに配列し、
    ３以上の前記素子形成領域を一画素で共有し、
    前記一画素は異なる素子形成領域から選ばれた前記第１色の同色領域、前記第２色の同色領域、又は前記第３色の同色領域を有する
    ことを特徴とする表示装置。
  3. 第１色の素子形成領域と、
    前記第１色の素子形成領域に隣接し、同列に設けられた第２色の素子形成領域と、
    前記第２色の素子形成領域に隣接し、同列に設けられた第３色の素子形成領域とを有し、
    前記第１色の素子形成領域、前記第２色の素子形成領域、及び前記第３色の素子形成領域は斜めに配列され、
    一画素は、前記第１色の素子形成領域、前記第２色の素子形成領域、及び前記第３色の素子形成領域のから選ばれた前記第１色の同色領域、前記第２色の同色領域、及び前記第３色の同色領域を有する
    ことを特徴とする表示装置。
  4. 第１色の素子形成領域と、
    前記第１色の素子形成領域に隣接し、同列に設けられた第２色の素子形成領域と、
    前記第２色の素子形成領域に隣接し、同列に設けられた第３色の素子形成領域とを有し、
    前記第１色の素子形成領域、前記第２色の素子形成領域、及び前記第３色の素子形成領域は行方向に素子形成領域の１間隔分ずれるように配列され、
    一画素は、前記第１色の素子形成領域、前記第２色の素子形成領域、及び前記第３色の素子形成領域のから選ばれた前記第１色の同色領域、前記第２色の同色領域、及び前記第３色の同色領域を有する
    ことを特徴とする表示装置。
  5. 請求項１乃至４のいずれか一において、
    前記一画素は、非発光領域を有することを特徴とする表示装置。
  6. 請求項１乃至５のいずれか一において、
    前記一画素は、Ｌ字状に配列された前記第１色の同色領域、前記第２色の同色領域、及び前記第３色の同色領域を有する
    ことを特徴とする表示装置。
  7. 請求項１乃至６のいずれか一において、
    前記一画素は、第１色の同色領域に対して、行方向に第２色の同色領域が配列し、且つ列方向に第３色の同色領域が配列するようにＬ字状に配列された同色領域を有する
    ことを特徴とする表示装置。
  8. 第１色の素子形成領域と、
    前記第１色の素子形成領域に隣接し、同行に設けられた第２色の素子形成領域と、
    前記第２色の素子形成領域に隣接し、同行に設けられた第３色の素子形成領域とを有し、
    前記第１色の素子形成領域、前記第２色の素子形成領域、及び前記第３色の素子形成領域は列方向に素子形成領域の１．５間隔分ずれるように配列され、
    一画素は、前記第１色の素子形成領域、前記第２色の素子形成領域、及び前記第３色の素子形成領域のから選ばれた前記第１色の同色領域、前記第２色の同色領域、及び前記第３色の同色領域を有する
    ことを特徴とする表示装置。
  9. 請求項１、２、３、及び８のいずれか一において、
    前記一画素は、Ｔ字状に配列された前記第１色の同色領域、前記第２色の同色領域、及び前記第３色の同色領域を有する
    ことを特徴とする表示装置。
  10. 請求項１、２、３、８、及び９のいずれか一において、
    前記一画素は、第１色の同色領域に対して、行方向に第２色の同色領域及び第３色の同色領域が配列し、且つ第２色の同色領域及び第３色の同色領域は、第１色の同色領域に対して列方向に該同色領域の０．５間隔分ずれるようにＴ字状に配列されている
    ことを特徴とする表示装置。
  11. 請求項１、２、３、８、９、及び１０のいずれか一において、
    前記一画素は、第１色の同色領域、第２色の同色領域、及び第３色の同色領域のいずれかを頂点とした三角形状に配列されている
    ことを特徴とする表示装置。
  12. 第１色の素子形成領域、第２色の素子形成領域、及び第３色の素子形成領域をそれぞれ斜めに配列し、
    前記素子形成領域を３以上の一画素で共有し、
    前記一画素は異なる素子形成領域から選ばれた第１色の同色領域、第２色の同色領域、又は第３色の同色領域を有する表示装置であって、
    隣接する前記同色領域間に設けられた第１の絶縁膜の幅は、
    隣接する前記素子形成領域間に設けられた第２の絶縁膜の幅より狭い
    ことを特徴とする表示装置。
  13. 請求項１２において、
    列方向におい隣接する前記同色領域間に設けられた第１の絶縁膜の幅は、
    隣接する前記素子形成領域間に設けられた第２の絶縁膜の幅より狭い
    ことを特徴とする表示装置。
  14. 請求項１２又は１３において、
    行方向に隣接する前記同色領域間に設けられた第１の絶縁膜の幅は、
    隣接する前記素子形成領域間に設けられた第２の絶縁膜の幅より狭い
    ことを特徴とする表示装置。
  15. ３以上の素子形成領域を一画素で共有するように、前記素子形成領域を斜めに形成する
    ことを特徴とする表示装置の作製方法。
  16. ３以上の素子形成領域を一画素で共有するように、前記素子形成領域を斜めに形成し、
    前記素子形成領域に同色領域を形成する
    ことを特徴とする表示装置の作製方法。
  17. 第１色の素子形成領域と、
    前記第１色の素子形成領域に隣接し、同列に設けられた第２色の素子形成領域と、
    前記第２色の素子形成領域に隣接し、同列に設けられた第３色の素子形成領域とを有し、
    前記第１色の素子形成領域、前記第２色の素子形成領域、及び前記第３色の素子形成領域を一画素で共有するように、前記素子形成領域を斜めに形成し、
    一画素を、前記第１色の素子形成領域、前記第２色の素子形成領域、及び前記第３色の素子形成領域のから選ばれた前記第１色の同色領域、前記第２色の同色領域、及び前記第３色の同色領域を配列するように形成する
    ことを特徴とする表示装置の作製方法。
  18. 第１色の素子形成領域と、
    前記第１色の素子形成領域に隣接し、同列に設けられた第２色の素子形成領域と、
    前記第２色の素子形成領域に隣接し、同列に設けられた第３色の素子形成領域とを有し、
    前記第１色の素子形成領域、前記第２色の素子形成領域、及び前記第３色の素子形成領域は行方向に素子形成領域の１間隔分ずれ、且つ前記第１色の素子形成領域、前記第２色の素子形成領域、及び前記第３色の素子形成領域を一画素で共有するように、前記素子形成領域を斜めに形成し、
    一画素を、前記第１色の素子形成領域、前記第２色の素子形成領域、及び前記第３色の素子形成領域のから選ばれた前記第１色の同色領域、前記第２色の同色領域、及び前記第３色の同色領域を配列するように形成する
    ことを特徴とする表示装置の作製方法。
  19. 請求項１５乃至１８のいずれか一において、
    前記一画素を、第１色の同色領域に対して、行方向に第２色の同色領域が配列し、且つ列方向に第３色の同色領域が配列するようにＬ字状に形成する
    ことを特徴とする表示装置。
  20. 第１色の素子形成領域と、
    前記第１色の素子形成領域に隣接し、同行に設けられた第２色の素子形成領域と、
    前記第２色の素子形成領域に隣接し、同行に設けられた第３色の素子形成領域とを有し、
    前記第１色の素子形成領域、前記第２色の素子形成領域、及び前記第３色の素子形成領域は列方向に素子形成領域の１．５間隔分ずれるように形成し、
    一画素を、前記第１色の素子形成領域、前記第２色の素子形成領域、及び前記第３色の素子形成領域のから選ばれた前記第１色の同色領域、前記第２色の同色領域、及び前記第３色の同色領域を配列するように形成する
    ことを特徴とする表示装置の作製方法。
  21. 請求項１５、１６、１７、及び２０のいずれか一において、
    前記一画素を、第１色の同色領域に対して、行方向に第２色の同色領域及び第３色の同色領域が配列し、且つ第２色の同色領域及び第３色の同色領域は、第１色の同色領域に対して列方向に該同色領域の０．５間隔分ずれるようにＴ字状に形成する
    ことを特徴とする表示装置の作製方法。
  22. 請求項１５、１６、１７、２０及び２１のいずれか一において、
    前記一画素を、第１色の同色領域、第２色の同色領域、第３色の同色領域のいずれかを頂点とした三角形状に配列された同色領域を有するように形成する
    ことを特徴とする表示装置の作製方法。
  23. 斜めに配列された同色領域を有する素子形成領域と、
    前記素子形成領域を３以上の一画素で共有し、
    前記一画素は異なる素子形成領域から選ばれた前記第１色の同色領域、前記第２色の同色領域、及び前記第３色の同色領域を有する表示装置の作製方法であって、
    隣接する前記同色領域間に設けられた第１の絶縁膜の幅は、
    隣接する前記素子形成領域間に設けられた第２の絶縁膜の幅より狭くなるように形成する
    ことを特徴とする表示装置の作製方法。
  24. 請求項２３において、
    列方向に隣接する前記同色領域間に設けられた第１の絶縁膜の幅は、
    隣接する前記素子形成領域間に設けられた第２の絶縁膜の幅より狭くなるように形成する
    ことを特徴とする表示装置の作製方法。
  25. 請求項２３又は２４において、
    行方向に隣接する前記同色領域間に設けられた第１の絶縁膜の幅は、
    隣接する前記素子形成領域間に設けられた第２の絶縁膜の幅より狭くなるように形成する
    ことを特徴とする表示装置の作製方法。
JP2004345108A 2003-12-17 2004-11-30 発光装置及びその作製方法 Expired - Fee Related JP4610315B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004345108A JP4610315B2 (ja) 2003-12-17 2004-11-30 発光装置及びその作製方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003420204 2003-12-17
JP2004345108A JP4610315B2 (ja) 2003-12-17 2004-11-30 発光装置及びその作製方法

Publications (3)

Publication Number Publication Date
JP2005203351A true JP2005203351A (ja) 2005-07-28
JP2005203351A5 JP2005203351A5 (ja) 2007-11-08
JP4610315B2 JP4610315B2 (ja) 2011-01-12

Family

ID=34829250

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004345108A Expired - Fee Related JP4610315B2 (ja) 2003-12-17 2004-11-30 発光装置及びその作製方法

Country Status (1)

Country Link
JP (1) JP4610315B2 (ja)

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007141472A (ja) * 2005-11-14 2007-06-07 Seiko Epson Corp 電気光学装置、電気光学装置の製造方法及び画像形成装置
JP2008033091A (ja) * 2006-07-31 2008-02-14 Sony Corp 表示装置および画素回路のレイアウト方法
JP2008270117A (ja) * 2007-04-25 2008-11-06 Seiko Epson Corp 有機エレクトロルミネッセンス装置
JP2008298966A (ja) * 2007-05-30 2008-12-11 Kyocera Corp 画像表示装置
JP2009187730A (ja) * 2008-02-05 2009-08-20 Seiko Epson Corp 発光装置及び電子機器
JP2009533810A (ja) * 2006-04-12 2009-09-17 ケンブリッジ ディスプレイ テクノロジー リミテッド 光電子ディスプレイ及びその製造方法
JP2010114058A (ja) * 2008-11-10 2010-05-20 Samsung Mobile Display Co Ltd 有機電界発光表示装置及びその製造方法
JP2010262920A (ja) * 2009-04-28 2010-11-18 Samsung Mobile Display Co Ltd 有機発光ディスプレイ装置
JP2011187441A (ja) * 2010-03-09 2011-09-22 Samsung Mobile Display Co Ltd 有機発光表示装置
WO2014136149A1 (ja) * 2013-03-04 2014-09-12 パナソニック株式会社 Ｅｌ表示装置
JP2016503231A (ja) * 2013-01-17 2016-02-01 カティーバ， インコーポレイテッド 高解像度有機発光ダイオードデバイス
CN106531072A (zh) * 2016-12-30 2017-03-22 上海天马有机发光显示技术有限公司 一种显示基板、显示面板、显示装置及像素渲染方法
US9666652B2 (en) 2013-01-17 2017-05-30 Kateeva, Inc. High resolution organic light-emitting diode devices, displays, and related method
JP2017183201A (ja) * 2016-03-31 2017-10-05 株式会社Ｊｏｌｅｄ 表示パネル及びその製造方法
WO2018235136A1 (ja) * 2017-06-19 2018-12-27 シャープ株式会社 アクティブマトリクス基板、アクティブマトリクス基板の製造方法および表示装置の製造方法
WO2020121893A1 (ja) * 2018-12-12 2020-06-18 富士フイルム株式会社 構造体の製造方法、カラーフィルタの製造方法、固体撮像素子の製造方法および画像表示装置の製造方法
JP2021500736A (ja) * 2017-10-23 2021-01-07 京東方科技集團股▲ふん▼有限公司Ｂｏｅ Ｔｅｃｈｎｏｌｏｇｙ Ｇｒｏｕｐ Ｃｏ．，Ｌｔｄ． 静電気保護回路、アレイ基板、及び表示装置
JP2021505975A (ja) * 2017-12-15 2021-02-18 チョ、ユル ホJOE, Eur Ho ピラミッドサブピクセル配列構造を持つ表示装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6170421B2 (ja) 2013-12-05 2017-07-26 株式会社ジャパンディスプレイ 有機ｅｌ表示装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61174586A (ja) * 1985-01-30 1986-08-06 株式会社日立製作所 カラ−表示装置
JPH02110433A (ja) * 1988-06-14 1990-04-23 Sharp Corp 絵素表示装置
JP2004145156A (ja) * 2002-10-28 2004-05-20 Nippon Hoso Kyokai <Nhk> 画像表示パネル
JP2004207126A (ja) * 2002-12-26 2004-07-22 Denso Corp 有機ｅｌパネル
JP2005062416A (ja) * 2003-08-11 2005-03-10 Seiko Epson Corp 画素構造、電気光学装置及び電子機器
JP2005515505A (ja) * 2002-01-07 2005-05-26 クレアボワイヤント インコーポレーテッド 変調伝達関数を向上させたサブピクセル描画用のカラー平板表示サブピクセル構成およびレイアウト
JP2005525745A (ja) * 2002-05-13 2005-08-25 クゥアルコム・インコーポレイテッド Ｃｄｍａ通信システムにおけるハイブリッド自動再送機構におけるデータ配送

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61174586A (ja) * 1985-01-30 1986-08-06 株式会社日立製作所 カラ−表示装置
JPH02110433A (ja) * 1988-06-14 1990-04-23 Sharp Corp 絵素表示装置
JP2005515505A (ja) * 2002-01-07 2005-05-26 クレアボワイヤント インコーポレーテッド 変調伝達関数を向上させたサブピクセル描画用のカラー平板表示サブピクセル構成およびレイアウト
JP2005525745A (ja) * 2002-05-13 2005-08-25 クゥアルコム・インコーポレイテッド Ｃｄｍａ通信システムにおけるハイブリッド自動再送機構におけるデータ配送
JP2004145156A (ja) * 2002-10-28 2004-05-20 Nippon Hoso Kyokai <Nhk> 画像表示パネル
JP2004207126A (ja) * 2002-12-26 2004-07-22 Denso Corp 有機ｅｌパネル
JP2005062416A (ja) * 2003-08-11 2005-03-10 Seiko Epson Corp 画素構造、電気光学装置及び電子機器

Cited By (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007141472A (ja) * 2005-11-14 2007-06-07 Seiko Epson Corp 電気光学装置、電気光学装置の製造方法及び画像形成装置
KR101347995B1 (ko) * 2006-04-12 2014-01-07 캠브리지 디스플레이 테크놀로지 리미티드 광전자 디스플레이 및 그 제조 방법
JP2009533810A (ja) * 2006-04-12 2009-09-17 ケンブリッジ ディスプレイ テクノロジー リミテッド 光電子ディスプレイ及びその製造方法
JP2008033091A (ja) * 2006-07-31 2008-02-14 Sony Corp 表示装置および画素回路のレイアウト方法
JP2008270117A (ja) * 2007-04-25 2008-11-06 Seiko Epson Corp 有機エレクトロルミネッセンス装置
JP2008298966A (ja) * 2007-05-30 2008-12-11 Kyocera Corp 画像表示装置
US7986089B2 (en) 2008-02-05 2011-07-26 Seiko Epson Corporation Light emitting device and electronic apparatus
JP4650495B2 (ja) * 2008-02-05 2011-03-16 セイコーエプソン株式会社 発光装置及び電子機器
JP2009187730A (ja) * 2008-02-05 2009-08-20 Seiko Epson Corp 発光装置及び電子機器
JP2010114058A (ja) * 2008-11-10 2010-05-20 Samsung Mobile Display Co Ltd 有機電界発光表示装置及びその製造方法
US8599113B2 (en) 2008-11-10 2013-12-03 Samsung Display Co., Ltd. Organic light emitting display device and method of manufacturing the same
JP2010262920A (ja) * 2009-04-28 2010-11-18 Samsung Mobile Display Co Ltd 有機発光ディスプレイ装置
JP2011187441A (ja) * 2010-03-09 2011-09-22 Samsung Mobile Display Co Ltd 有機発光表示装置
KR20180125629A (ko) * 2013-01-17 2018-11-23 카티바, 인크. 고해상도 유기 발광 다이오드 소자
JP2016503231A (ja) * 2013-01-17 2016-02-01 カティーバ， インコーポレイテッド 高解像度有機発光ダイオードデバイス
US11489019B2 (en) 2013-01-17 2022-11-01 Kateeva, Inc. High resolution organic light-emitting diode devices, displays, and related methods
US9614191B2 (en) 2013-01-17 2017-04-04 Kateeva, Inc. High resolution organic light-emitting diode devices, displays, and related methods
US9666652B2 (en) 2013-01-17 2017-05-30 Kateeva, Inc. High resolution organic light-emitting diode devices, displays, and related method
JP7044263B2 (ja) 2013-01-17 2022-03-30 カティーバ， インコーポレイテッド 高解像度有機発光ダイオードデバイス
KR101921374B1 (ko) * 2013-01-17 2018-11-22 카티바, 인크. 고해상도 유기 발광 다이오드 소자
US10707273B2 (en) 2013-01-17 2020-07-07 Kateeva, Inc. High resolution organic light-emitting diode devices, displays, and related methods
JP2022048166A (ja) * 2013-01-17 2022-03-25 カティーバ， インコーポレイテッド 高解像度有機発光ダイオードデバイス
US10269874B2 (en) 2013-01-17 2019-04-23 Kateeva, Inc. High resolution organic light-emitting diode devices, displays, and related methods
JP2019079823A (ja) * 2013-01-17 2019-05-23 カティーバ， インコーポレイテッド 高解像度有機発光ダイオードデバイス
US10985217B2 (en) 2013-01-17 2021-04-20 Kateeva, Inc. High resolution organic light-emitting diode devices, displays, and related methods
JP2019194999A (ja) * 2013-01-17 2019-11-07 カティーバ， インコーポレイテッド 高解像度有機発光ダイオードデバイス
KR102042375B1 (ko) * 2013-01-17 2019-11-07 카티바, 인크. 고해상도 유기 발광 다이오드 소자
US10522601B2 (en) 2013-01-17 2019-12-31 Kateeva, Inc. High resolution organic light-emitting diode devices, displays, and related method
US10580841B2 (en) 2013-01-17 2020-03-03 Kateeva, Inc. High resolution organic light-emitting diode devices, displays, and related method
WO2014136149A1 (ja) * 2013-03-04 2014-09-12 パナソニック株式会社 Ｅｌ表示装置
JP2017183201A (ja) * 2016-03-31 2017-10-05 株式会社Ｊｏｌｅｄ 表示パネル及びその製造方法
CN106531072B (zh) * 2016-12-30 2019-06-14 上海天马有机发光显示技术有限公司 一种显示基板、显示面板、显示装置及像素渲染方法
CN106531072A (zh) * 2016-12-30 2017-03-22 上海天马有机发光显示技术有限公司 一种显示基板、显示面板、显示装置及像素渲染方法
WO2018235136A1 (ja) * 2017-06-19 2018-12-27 シャープ株式会社 アクティブマトリクス基板、アクティブマトリクス基板の製造方法および表示装置の製造方法
JP2021500736A (ja) * 2017-10-23 2021-01-07 京東方科技集團股▲ふん▼有限公司Ｂｏｅ Ｔｅｃｈｎｏｌｏｇｙ Ｇｒｏｕｐ Ｃｏ．，Ｌｔｄ． 静電気保護回路、アレイ基板、及び表示装置
US11495594B2 (en) 2017-10-23 2022-11-08 Boe Technology Group Co., Ltd. Electrostatic protection circuit and manufacturing method thereof, array substrate and display device
JP7278965B2 (ja) 2017-10-23 2023-05-22 京東方科技集團股▲ふん▼有限公司 静電気保護回路及びその製造方法、アレイ基板、表示装置
JP2021505975A (ja) * 2017-12-15 2021-02-18 チョ、ユル ホJOE, Eur Ho ピラミッドサブピクセル配列構造を持つ表示装置
WO2020121893A1 (ja) * 2018-12-12 2020-06-18 富士フイルム株式会社 構造体の製造方法、カラーフィルタの製造方法、固体撮像素子の製造方法および画像表示装置の製造方法
JPWO2020121893A1 (ja) * 2018-12-12 2021-10-28 富士フイルム株式会社 構造体の製造方法、カラーフィルタの製造方法、固体撮像素子の製造方法および画像表示装置の製造方法
JP7190508B2 (ja) 2018-12-12 2022-12-15 富士フイルム株式会社 構造体の製造方法、カラーフィルタの製造方法、固体撮像素子の製造方法および画像表示装置の製造方法

Also Published As

Publication number Publication date
JP4610315B2 (ja) 2011-01-12

Similar Documents

Publication Publication Date Title
KR101090880B1 (ko) 표시장치 및 그의 제조방법
JP4610315B2 (ja) 発光装置及びその作製方法
JP5542262B2 (ja) 半導体装置
US7605784B2 (en) Flat panel display
JP5542260B2 (ja) 半導体装置及びモジュール
TWI407569B (zh) 半導體裝置、顯示裝置、及電子裝置
US8587742B2 (en) Display device, electronic device and method of driving display device
US7884370B2 (en) Organic light emitting diode display and method for manufacturing the same
US7888860B2 (en) Organic light emitting device
JP5127265B2 (ja) 有機ｅｌ表示装置
JP5183838B2 (ja) 発光装置
JP4731970B2 (ja) 発光装置及びその作製方法
JP4339000B2 (ja) 半導体装置およびその作製方法
JP4378767B2 (ja) 発光装置及び電子機器
US8736526B2 (en) Display unit with organic light emitting devices
GB2393314A (en) Display and method for manufacturing the same
JP2010020926A (ja) 表示装置
WO2020066020A1 (ja) 表示装置およびその製造方法
JP2011040277A (ja) 表示装置およびその製造方法
JP5256831B2 (ja) 表示素子、表示装置、表示素子の製造方法
TWI405495B (zh) 顯示裝置
JP2005294815A (ja) 薄膜トランジスタ及び半導体装置
JP2009070621A (ja) 表示装置
JP4314000B2 (ja) 表示装置
JP2009055065A (ja) 電気光学装置及び電子機器

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070924

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070924

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100824

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100909

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101005

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101012

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131022

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131022

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees