JP2005164338A - 制御装置の検査装置、パターン信号作成装置及び検査プログラム生成装置 - Google Patents

制御装置の検査装置、パターン信号作成装置及び検査プログラム生成装置 Download PDF

Info

Publication number
JP2005164338A
JP2005164338A JP2003402159A JP2003402159A JP2005164338A JP 2005164338 A JP2005164338 A JP 2005164338A JP 2003402159 A JP2003402159 A JP 2003402159A JP 2003402159 A JP2003402159 A JP 2003402159A JP 2005164338 A JP2005164338 A JP 2005164338A
Authority
JP
Japan
Prior art keywords
pattern signal
inspection
control device
signal
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003402159A
Other languages
English (en)
Other versions
JP2005164338A5 (ja
Inventor
Masahito Ishio
雅人 石尾
Shigeyuki Hisai
茂幸 久井
Taketomo Amie
岳朋 網江
Koji Uchihashi
浩二 内橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Ten Ltd
Original Assignee
Denso Ten Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Ten Ltd filed Critical Denso Ten Ltd
Priority to JP2003402159A priority Critical patent/JP2005164338A/ja
Priority to PCT/JP2004/017970 priority patent/WO2005054883A1/ja
Priority to US10/596,118 priority patent/US20080281549A1/en
Publication of JP2005164338A publication Critical patent/JP2005164338A/ja
Publication of JP2005164338A5 publication Critical patent/JP2005164338A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2832Specific tests of electronic circuits not provided for elsewhere
    • G01R31/2836Fault-finding or characterising
    • G01R31/2846Fault-finding or characterising using hard- or software simulation or using knowledge-based systems, e.g. expert systems, artificial intelligence or interactive algorithms
    • G01R31/2848Fault-finding or characterising using hard- or software simulation or using knowledge-based systems, e.g. expert systems, artificial intelligence or interactive algorithms using simulation
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/3183Generation of test inputs, e.g. test vectors, patterns or sequences
    • G01R31/318342Generation of test inputs, e.g. test vectors, patterns or sequences by preliminary fault modelling, e.g. analysis, simulation

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Artificial Intelligence (AREA)
  • Evolutionary Computation (AREA)
  • Medical Informatics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Debugging And Monitoring (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

【課題】 電子機器を自動検査するシミュレータで実行される検査プログラムの作成を支援する装置を提供することにより、自動検査における準備作業工数の低減及び信頼性の向上を図る。
【解決手段】 本発明は、制御装置30の制御対象を模擬するシミュレート手段20と、前記制御装置30に入力するパターン信号と該パターン信号に応じて前記シミュレート手段20から出力される出力信号との関係に基づいて、前記制御装置30の動作を検査する検査手段とを備えた検査装置10であって、前記検査手段は、所定のタイミングで前記制御装置の動作を検査するものであり、前記制御装置の動作が正常であるとの判定が得られない場合には、所定回数のリトライ判定を行うことを特徴とする。
【選択図】 図1

Description

本発明は、電子機器の動作環境を模擬して自動検査するシミュレータにおいて実行される検査プログラムの作成を支援する装置(制御装置の検査装置、パターン信号作成装置及び検査プログラム生成装置)に関する。
車両に搭載される電子制御装置(ECU:Electronic Control Unit)等の電子機器を検査・評価するために、その電子機器の動作環境を模擬して自動検査するシミュレータが使用されている。かかるシミュレータを動作させる検査プログラムは、人手によって作成された検査仕様書に基づき人手によって検査パターン、判定ロジック等を作成することにより、準備されている。
このように、検査プログラムの準備においては、検査パターン、判定ロジック等が人手によって作成されるため、作業工数及び信頼性の面で問題がある。特に、検査仕様書を作成した担当者とは別の担当者が検査パターン、判定ロジック等を作成する場合には、その問題が大きくなる。
本発明は、上述した問題点に鑑みてなされたものであり、その目的は、電子機器を自動検査するシミュレータで実行される検査プログラムの作成を支援する装置を提供することにより、自動検査における準備作業工数の低減及び信頼性の向上を図ることにある。
上記目的を達成するために、本発明によれば、制御装置の制御対象を模擬するシミュレート手段と、前記制御装置に入力するパターン信号と該パターン信号に応じて前記シミュレート手段から出力される出力信号との関係に基づいて、前記制御装置の動作を検査する検査手段とを備えた検査装置であって、前記検査手段は、所定のタイミングで前記制御装置の動作を検査するものであり、前記制御装置の動作が正常であるとの判定が得られない場合には、所定回数のリトライ判定を行うことを特徴とする制御装置の検査装置が提供される。
また、本発明によれば、パターン信号を作成するパターン信号作成装置であって、前記パターン信号作成装置によって作成された前記パターン信号を用いる装置の制御周期に基づいて、前記パターン信号を作成する第1の関数処理手段と、前記制御周期とは異なる周期に基づいて、前記パターン信号を作成する第2の関数処理手段とを備えることを特徴とするパターン信号作成装置が提供される。
ここで、本発明によれば、前記第2の関数処理手段は、複数の前記制御周期にわたる時間の周期に基づいて、前記パターン信号を作成することを特徴とする。
また、前記第2の関数処理手段は、前記制御周期毎の周期に基づいて、前記パターン信号を作成することを特徴とする。
また、本発明によれば、パターン信号を作成するパターン信号作成装置であって、基準パターン信号に対する相関情報が指定された相関パターン信号を作成する場合に、該基準パターン信号と作成された該相関パターン信号とを同一画面上に表示する表示手段を備えることを特徴とするパターン信号作成装置が提供される。
また、本発明によれば、パターン信号を作成するパターン信号作成装置であって、基準パターン信号に対する相関情報が指定された相関パターン信号が存在する場合に、該基準パターン信号と該相関パターン信号とを同一画面上に表示する表示手段と、前記基準パターン信号の変更と連動させて該相関パターン信号を変更するパターン信号連動変更手段とを備え、前記表示手段は、前記基準パターン信号の編集が行われた場合には、前記基準パターン信号とともに、前記パターン信号連動変更手段によって変更された前記相関パターン信号の再表示を行うことを特徴とするパターン信号作成装置が提供される。
また、本発明によれば、制御装置にデータの出力を行わせるダイアグ機能の検査を行うための検査プログラムを作成する検査プログラム作成装置であって、前記制御装置で処理される前記パターン信号を画面上に表示した状態で、前記ダイアグ機能の検査における設定を可能とすることを特徴とする検査プログラム作成装置が提供される。
ここで、本発明によれば、前記ダイアグ機能の検査における設定とは、前記制御装置に対するデータ出力要求情報および該データ出力要求情報を前記制御装置に要求した場合におけるダイアグ機能の正常もしくは異常の判定条件である。
また、本発明によれば、制御装置に入力するパターン信号と該パターン信号間の遷移条件とを含む子プロジェクトと、前記子プロジェクトと前記子プロジェクト間の遷移条件とを含む親プロジェクトとを備えた検査プログラムを作成する検査プログラム作成装置であって、前記子プロジェクトの編集画面と、前記親プロジェクトの編集画面とを同時に表示する表示手段と、前記表示手段に表示された前記親プロジェクトの編集画面における前記子プロジェクトを選択すると、該選択された子プロジェクトの内容を前記子プロジェクトの編集画面に表示し、編集可能とする第1の編集手段と、前記表示手段に表示された前記子プロジェクトの編集画面における前記子プロジェクトの内容を選択すると、該選択された前記子プロジェクトの内容の設定情報を新たな編集画面に表示し、編集可能とする第2の編集手段とを備えることを特徴とする検査プログラム作成装置が提供される。
また、本発明によれば、前記制御装置に入力するパターン信号と該パターン信号に応じて前記制御装置の制御対象から出力される出力信号との関係に基づいて、前記制御装置の動作を検査する検査手段とを備えた制御装置の検査装置であって、前記検査手段は、前記パターン信号を実行しているときに他の前記パターン信号の実行に移行するためのパターン信号遷移条件が成立した場合に、該他の前記パターン信号の実行に移行することを特徴とする制御装置の検査装置が提供される。
本発明によれば、検査パターン等の作成が容易となり、準備作業工数が低減するとともに、作成される検査プログラムの信頼性が向上する。
以下、添付図面を参照して本発明の実施形態について説明する。
図1は、本発明による電子機器自動検査プログラム作成支援装置10を含む電子機器自動検査システムの構成例を示す図である。同図に示されるように、このシステムは、電子機器自動検査プログラム作成支援装置10、シミュレータ20及び電子機器30から構成される。
電子機器30は、自動検査の対象であり、本実施形態では、車両に搭載される電子制御装置(ECU:Electronic Control Unit)である。シミュレータ20は、ECU30の動作環境を模擬して自動検査するコンピュータである。自動検査プログラム作成支援装置(以下、支援装置と略称する)10は、シミュレータ20において実行される検査プログラムの作成を支援する装置であり、コンピュータ本体(CPU、記憶装置等を備える)12、ディスプレイ14、キーボード16等からなる通常のパーソナルコンピュータによって実現される。
支援装置10は、基本的には、ユーザによる画面上での入力操作に基づいて、すなわちGUI(Graphical User Interface)により、ECU30に対する検査仕様を入力し、その検査仕様に基づいて検査パターン(ECU30への入力信号、その入力信号に応答してECU30から出力される信号が正常か否かを判定するための判定ロジック、等を含む。)を生成する。
図1に示される構成の自動検査システムの下では、シミュレータ20の実行周期ごとにECU30内のRAM(Random Access Memory)の値を自動判定する場合、ECU30がRAM値を更新するタイミングとシミュレータ20がRAM値をサンプリングするタイミングとの間にズレが生ずるため、誤判定が生ずる可能性がある。そこで、支援装置10は、判定ロジックを生成する際の機能の一つとして、判定リトライ機能をサポートしている。この判定リトライ機能は、リトライ回数の設定を可能とし、一度NG判定がなされたとしても、直ぐにはNGを確定させることはせず、指定されたリトライ回数だけリトライ判定することで誤判定の防止を図るものである。
図2は、支援装置10によって実行される判定リトライ設定処理の手順を示すフローチャートである。まず、ステップ52では、リトライを行う判定並びにそのリトライ回数及びリトライ周期を設定するための判定リトライ設定画面を表示する。次いで、ステップ54では、リトライ判定に関する各種の条件を設定する処理を行う。例えば、ユーザは、この画面を介して、ECU30内の8ms更新カウンタの判定に関してリトライを設定することを指定し、さらにそのリトライ回数として2回、リトライ周期として1msを設定することができる。最後に、ステップ56では、判定リトライ設定画面をクローズする。
図3は、例示した8ms更新カウンタに対する判定リトライ設定処理によって生成されシミュレータ20によって実行されるリトライ判定処理の手順を示すフローチャートである。この処理においては、まず、ステップ62において、リトライ回数を計数するリトライカウンタが2であるか否かを判定する。なお、このリトライカウンタは、メイン周期で実行されるイニシャル処理で2に初期設定される。リトライカウンタが2であれば、ステップ64に進み、判定処理(通常の判定処理)、すなわち8ms更新カウンタが正常に更新されているか否かを判定する処理を行う。ステップ66では、“○”(OK)判定であったかどうかを判断し、“○”判定の場合には本ルーチンを終了する一方、“×”(NG)判定の場合にはステップ68にてリトライカウンタをデクリメントした後、本ルーチンを終了する。
ステップ62においてリトライカウンタが2でないと判定された場合には、ステップ70に進み、リトライカウンタが1であるか否かを判定する。リトライカウンタが1であれば、ステップ72に進み、判定処理(1回目のリトライ判定処理)を行う。ステップ74では、“○”判定であったかどうかを判断し、“○”判定の場合には、ステップ76においてリトライカウンタを2に戻して本ルーチンを終了する一方、“×”判定の場合には、ステップ78においてリトライカウンタを更にデクリメントして本ルーチンを終了する。
ステップ70においてリトライカウンタが1でないと判定された場合には、ステップ80に進み、判定処理(2回目のリトライ判定処理)を行う。ステップ82では、“○”判定であったかどうかを判断し、“○”判定の場合には、本ルーチンを終了する一方、“×”判定の場合には、ステップ84において“×”判定を確定させる処理を行うとともに、ステップ86においてリトライカウンタを2に戻した後、本ルーチンを終了する。
図4は、図3のリトライ判定処理によって、8ms更新カウンタについての判定がなされていく様子を例示する図である。同図に示されるように、一度NG判定がなされたとしても、直ぐにはNG判定を確定させることはせず、再度指定されたリトライ回数(この例では2回)だけリトライ判定が行われる。この判定リトライ機能によって、誤判定が防止されるとともに、判定ロジックにおける監視式(判定の合否を決定するための式)の設定機能の向上が図られる。
ところで、支援装置10では、ユーザがECU30に対する検査パターンを生成するのを支援するために、時間を変数とするパターン信号編集関数を準備し、指定された関数に応じてパターン信号を生成する機能を備えている。ここで、検査ステップ毎の時間変数でしかパターン信号を記述することができない場合には、ステップを跨いだパターン信号を表現しても、信号のつながりが不連続となり、任意のパターン信号を記述することができないという問題がある。すなわち、例えば、ステップ内の経過時間$Tを用いてSin信号y=sin(ω($T))を記述した場合には、図5(A)に示されるようになる。
そこで、支援装置10では、ステップ内の時間変数だけでなく、複数ステップ間における時間に関する変数を用意することで、不連続点なくステップ間を跨ぐパターン信号についても任意に設定することができるようにしている。例えば、開始時からの経過時間$SYSTEMTIMEを用いてSin信号y=sin(ω($SYSTEMTIME))を記述することができ、図5(B)に示されるような信号を生成する。
また、ステップ毎の時間変数でSin波形を記述しようとする場合、ステップ毎に周期を変えてSin信号を記述することができないと、任意のSin波形を発生させることができない。そこで、支援装置10では、周期が一定となるy=sin((2π/t)($T))なる記述を拡張し、変数$STEPによって周期を任意に設定可能なy=sin((2π/$STEP)($T))なる記述をもサポートすることで、図5(C)に示されるように、周期をステップ毎に変更することができるようにしている。
図6は、支援装置10によって実行されるSin信号作成処理の手順を示すフローチャートである。まず、ステップ102では、入力されたSin関数が複数ステップ間にわたる記述であるか否かを判定する。複数ステップ間にわたるものでない場合には、ステップ104に進み、変数Tに入力$Tを代入する一方、複数ステップ間にわたるものである場合には、ステップ106に進み、変数Tに入力$SYSTEMTIMEを代入する。
次いで、ステップ108では、ステップ毎の周期設定か否かを判定する。ステップ毎の周期設定でない場合には、ステップ110に進み、角周波数ωを2π/tとする一方、ステップ毎の周期設定である場合には、ステップ112に進み、角周波数ωを2π/$STEPとする。次いで、ステップ114では、先行するステップで求められたT及びωを用いてSin信号y=sin(ωT)を作成し、最後に、ステップ116において、作成されたSin信号を画面上に描画する。このように、時間に関する変数が拡張されたことにより、Sin信号において任意の波形を設定することが可能となり、パターン信号編集機能が向上する。
ところで、相関して変化する二つ以上のパターン信号を作成する際、別々に設定することとなると、工数が増大するとともに、それらの信号を変更する際にも、同様の工数増加が発生する。そこで、支援装置10では、相関する二以上の信号については、基準となる信号を指定し、その信号に対してオフセットや係数を設定することで、関連して変化する二つ以上のパターン信号を作成することができるようにしている。
具体的には、図7に示されるように、パターン信号編集画面における関数入力機能を利用して、信号Bを信号A*36と定義した場合には、図8に示されるように、信号Aを36倍することにより信号Bが自動的に作成されるとともに、信号Aについて修正が施された場合には、信号Bについて同様の修正が自動的になされる。
図9は、支援装置10によって実行される上述した相関信号作成処理の手順を示すフローチャートである。まず、ステップ132では、基準信号としての信号Aの指定を受け付ける。次いで、ステップ134では、指定された関数式に基づいて基準信号*36なる演算によりyを求める。最後に、ステップ136では、演算結果yを用いて信号Bを作成する。かくして、関連する複数の信号を容易に作成することが可能となり、パターン信号変更時においても工数の低減が図られる。
図10は、支援装置10によって実行される信号パターン作成処理の手順を示すフローチャートである。まず、ステップ152では、信号の条件を設定するための画面を表示する。次いで、ステップ154では、画面上での入力に基づき各種条件を設定する。次いで、ステップ156では、条件設定画面をクローズする。そして、ステップ158では、作成した信号が他信号を利用しているか否か、すなわち前述のように他信号を用いて記述されているか否か、を判定する。他信号を利用している場合には、ステップ160に進み、作成した信号と利用された他信号とを同時に描画する一方、他信号を利用していない場合には、ステップ162に進み、作成した信号についてのみ描画処理を行う。以上で、信号パターン作成処理が終了する。
ところで、一般に、ECU30はダイアグ機能を備えている。かかるダイアグ機能を検査するために、通信データの設定や判定値の設定を行うにあたり、それぞれ別々の画面で設定することとなれば、その工数が増大する。そこで、支援装置10では、検査対象のECU30への送信データ及びその送信タイミング並びに当該送信データに応じてECU30から受信されるべき受信データ理論値を設定することにより、ECU30への送信データの自動送信の実行及びECU30からの受信データの合否判定を行う機能を備えている。
この機能は、送信データ、送信タイミング及び受信データ理論値を、同一画面上で、ECU30の他の入出力信号チャート(電圧、スイッチ、デューティ等)とともに記載することができるようにして検査仕様全体をみわたすことができるようにし、ダイアグ機能の検査に関する設定(送信データ、送信タイミング、受信データ)を行うGUI機能である。
具体的には、図11に示されるように、信号パターン編集画面上で、通信イベントタイミング信号としての特定の信号に設定されたイベントマーク(中黒三角)をクリックすると、通信データ設定画面のウィンドウが表示され、当該特定の信号に関連する送信メッセージ及び受信メッセージ(理論値)の設定が可能となる。送信タイミングは、クリックされたイベントマークの位置に応じて自動的に生成される。
図12は、支援装置10によって実行される通信イベント信号作成処理の手順を示すフローチャートである。まず、ステップ182では、図11に示されるような、通信イベントの条件設定画面を表示する。次いで、ステップ184では、GUIによる入力に基づいて各種の条件(送信メッセージ、送信タイミング、受信メッセージ理論値)を設定する。次いで、ステップ186では、条件設定画面をクローズする。最後に、ステップ188では、作成した通信イベントの描画処理を行うとともに、シミュレータ20によって実行可能なダイアグ機能検査処理プログラムを作成する。
図13は、シミュレータ20によって実行されるダイアグ機能検査処理の手順を例示するフローチャートである。この処理は、検査対象のECU30へ送信データ0x10を送信し、ECU30から受信データ0x20が返されてくることを確認するものである。まず、ステップ202では、検査対象ECUへデータ0x10を送信する。次いで、ステップ204では、検査対象ECUからデータが受信されたか否かを判定する。受信されていない場合には、ステップ206に進み、タイムオーバーか否かを判定し、タイムオーバーでない場合には、ステップ204に戻る。
ステップ204で検査対象ECUからの受信データがあった場合には、ステップ208でその判定処理を行い、ステップ210で受信データが0x20か否かをチェックする。受信データが期待値たる0x20である場合には、ステップ212においてOK判定時の処理を行う一方、受信データが期待値と異なる場合には、ステップ214に進み、NG判定時の処理を行う。また、ステップ206でタイムオーバーと判定された場合にも、ステップ214にてNG判定時の処理を行う。
かくして、一画面で通信に関する検査内容を容易に且つ信頼性を有して設計することが可能になるとともに、ダイアグ関連の自動検査に関する設計工数の低減が図られる。
ところで、類似した目的の検査を行う際には、共通の検査項目は一個のファイルとして保存しておき、再利用することができるようにすることが好ましい。そこで、支援装置10では、検査パターン間の状態遷移設定機能を設けることにより、共通検査項目の再利用を可能にしている。
図14は、かかる状態遷移設定機能を実現する機能構成(ソフトウェア構成)の例を示す図である。支援装置10の自動検査パターンエディタには、プロジェクト編集機能とプロジェクト保存・読出機能とを備える自動検査プロジェクト設定機能(親)が設けられる。また、この自動検査プロジェクト設定機能(親)の内部には、同様に、プロジェクト編集機能とプロジェクト保存・読出機能とを備える自動検査プロジェクト設定機能(子)が設けられる。そして、この自動検査プロジェクト設定機能(子)の内部には、自動検査パターン設定機能と遷移条件設定機能とが設けられる。自動検査パターン設定機能はパターン編集機能とパターン保存・読出機能とを備え、遷移条件設定機能は遷移条件編集機能を備える。一方、シミュレータには、自動検査パターン実行機能が設けられ、この自動検査パターン実行機能の内部には、遷移条件監視機能とパターン切り換え機能とを備える自動検査パターン遷移機能が設けられる。
上述の機能構成に基づいて、状態遷移設定機能は、設計された一つの検査パターンを一つのファイル(以下、パターンファイルと称する)として保存し、保存されたパターンファイルを読み出して、再度編集したり別の名称で再度保存する機能を実現する。また、状態遷移設定機能は、自動検査パターンエディタにて設計された検査パターン1と別の目的で設定された検査パターン2とに対して、検査パターン1がシミュレータ上で自動実行されているときに、別に設定された条件(以下、パターン遷移条件という)が常時監視され、遷移条件が成立した場合に検査パターン2の実行に移行する機能を実現する。
また、状態遷移設定機能は、かかるパターン遷移条件をGUIで設定することができるようにし、検査パターン1、検査パターン2及びパターン遷移条件の組み合わせ情報を、任意の名称のプロジェクトとしてファイル(以下、プロジェクトファイルと称する)に保存し、保存されたプロジェクトファイルを読み出して、再度編集したり別の名称で再度保存する機能を実現する。
また、状態遷移設定機能は、前述したプロジェクトを複数設計し、複数のプロジェクト間についてもパターン遷移条件と同様のプロジェクト遷移条件を設定することで、プロジェクト間の状態遷移がシミュレーション環境で実行される機能を実現する。
そして、状態遷移設定機能は、プロジェクト遷移条件を設定するための欄を親としパターン遷移条件を設定するための欄を子とする階層構造を有して一つの画面上に当該二つの欄を同時に表示することにより、一度に両遷移条件の設定及びプロジェクト/パターンの組み合わせ設定が編集可能な機能を持つGUIを実現する。
具体的な例として、状態遷移設定画面を例示する図が図15に示される。画面左側の「設定1」の欄には、プロジェクトとしての「状態A」、「状態B」及び「状態C」の各状態(プロジェクトに係る状態を「グループ」と称する。)ブロックが配置されている。「状態A」、「状態B」及び「状態C」の各状態(「グループ」)ブロック間に配置された丸印(○)のノードは、プロジェクト遷移条件を表す。この「設定1」により複数のプロジェクトとプロジェクト遷移条件とからなる検査プログラムの編集が可能となる。
一方、画面右側の「設定2」の欄には、現在アクティブな状態(「グループ」)ブロックである「状態B」の設定内容を表示すべく、「状態B」を構成する検査パターンとしての「状態ア」、「状態イ」及び「状態ウ」の各状態(検査パターンに係る状態を「詳細」と称する。)ブロックが配置されている。「状態ア」、「状態イ」及び「状態ウ」の各状態(「詳細」)ブロック間に配置された丸印(○)のノードは、パターン遷移条件を表す。この「設定2」により複数の検査パターンとパターン遷移条件とからなるプロジェクトの編集が可能となる。
図15に示される画面において、例えば、状態(「詳細」)ブロックとしての「状態イ」をダブルクリックすると、図16に示されるような、「状態イ」に係る検査パターンの各信号を表示するチャート画面が現れ、その内容を編集することが可能となる。
また、「状態ア」と「状態イ」との間に配置された丸印(○)のノードをダブルクリックすると、図17に示されるような、そのパターン遷移条件に係る遷移条件設定画面が現れ、その内容が表示される。この遷移条件設定画面の例は、「状態ア」にあるときには、「Event1」が発生すると「状態イ」に遷移する一方、「Event2」が発生すると「状態ウ」に遷移することを表している。この画面により、パターン遷移条件の設定や変更が可能となる。また、プロジェクト遷移条件についても同様である。
図18及び図19は、支援装置10によって実行される状態遷移設定処理の手順を示すフローチャートである。まず、ステップ302では、プロジェクトファイルの新規作成か否かを判定し、新規作成の場合には、ステップ308に進む。一方、新規作成でない場合には、ステップ304で既存のプロジェクトファイルを読み出し、ステップ306でその描画処理を行った後、ステップ308に進む。
ステップ308では「グループ」の作成・編集か否かを判定し、「グループ」の作成・編集の場合にはステップ310にて既存の「グループ」の流用か否かを判定する。流用の場合のみステップ312において流用元のパターンファイルの読出しを行う。次いで、ステップ314ではユーザの入力に応じて「グループ」の設定を行い、ステップ316では設定された「グループ」記号の描画を行う。
ステップ308で「グループ」の作成・編集ではないと判定された場合には、ステップ318に進み、いずれかの「グループ」の指定か否かを判定する。「グループ」の指定の場合には、ステップ320に進み、指定された「グループ」の内容を「設定2」画面に表示する。
ステップ318にて「グループ」の指定ではないと判定された場合には、ステップ322に進み、「詳細」の作成・編集か否かを判定する。「詳細」の作成・編集の場合には、ステップ324でユーザの入力に応じて「詳細」の設定を行い、ステップ326では設定された「詳細」記号の描画を行う。次いで、ステップ328でチャート画面(図16)の表示、ステップ330でチャート編集処理をそれぞれ行った後、ステップ332でチャート画面をクローズする。
ステップ322において「詳細」の作成・編集ではないと判定された場合には、ステップ334に進み、「遷移条件」の作成・編集か否かを判定する。「遷移条件」の作成・編集の場合には、ステップ336で「遷移」記号の描画を行う。次いで、ステップ338で「遷移条件」設定画面(図17)の表示、ステップ340で「遷移条件」設定処理をそれぞれ行った後、ステップ342で「遷移条件」設定画面をクローズする。
ステップ334において「遷移条件」の作成・編集ではないと判定された場合には、ステップ344に進み、その他の編集処理を実行する。ステップ316、320、332、342又は344の実行後には、ステップ346に進み、編集作業が全て終了したか否かを判定し、終了していない場合には、ステップ308にループバックする。一方、終了した場合には、ステップ348においてプロジェクトファイル及びパターンファイルを保存して、本ルーチンを終了する。
図20は、上述した状態遷移設定処理を経て作成された検査プログラムに従ってシミュレータ20により実行される自動検査処理の手順を示すフローチャートである。まず、ステップ402において自動検査パターンの実行が開始されると、ステップ404においてプロジェクト遷移条件が成立するか否かが判定される。プロジェクト遷移条件が成立する場合には、ステップ406において実行(遷移先)プロジェクトが更新される。
次いで、ステップ408においては実行プロジェクトが選択される。次いで、ステップ410においてパターン遷移条件が成立するか否かが判定される。パターン遷移条件が成立する場合には、ステップ412において実行(遷移先)パターンが更新される。
そして、ステップ414においては実行パターンが選択され、ステップ416ではその選択されたパターンが実行される。ステップ418では、検査が終了したか否かが判定され、終了していない場合にはステップ404にループバックする一方、終了した場合には自動検査を完了する。
かくして、検査パターンをライブラリ化し、パターン間の状態遷移機能を実現することで、検査パターンの再利用率が向上する。また、一画面上で上記の設定機能を可能とすることで、検査パターンの設計に要する工数が低減される。
本発明による電子機器自動検査プログラム作成支援装置を含む電子機器自動検査システムの構成例を示す図である。 支援装置によって実行される判定リトライ設定処理の手順を示すフローチャートである。 8ms更新カウンタに対する判定リトライ設定処理によって生成されシミュレータによって実行されるリトライ判定処理の手順を示すフローチャートである。 図3のリトライ判定によって8ms更新カウンタについての判定がなされていく様子を例示する図である。 支援装置によって生成される正弦波信号を例示する図である。 支援装置によって実行されるSin信号作成処理の手順を示すフローチャートである。 相関信号を定義するための画面表示の例である。 相関信号のタイムチャートを例示する図である。 支援装置によって実行される相関信号作成処理の手順を示すフローチャートである。 支援装置によって実行される信号パターン作成処理の手順を示すフローチャートである。 通信データ設定画面を例示する図である。 支援装置によって実行される通信イベント信号作成処理の手順を示すフローチャートである。 シミュレータによって実行される通信機能検査処理の手順を例示するプログラムである。 検査パターン間状態遷移設定機能を実現する機能構成(ソフトウェア構成)の例を示す図である。 状態遷移設定画面を例示する図である。 チャート画面を例示する図である。 遷移条件設定画面を例示する図である。 支援装置によって実行される状態遷移設定処理の手順を示すフローチャート(1/2)である。 支援装置によって実行される状態遷移設定処理の手順を示すフローチャート(2/2)である。 シミュレータによって実行される自動検査処理の手順を示すフローチャートである。
符号の説明
10…電子機器自動検査プログラム作成支援装置
12…コンピュータ本体
14…ディスプレイ
16…キーボード
20…シミュレータ
30…電子機器(電子制御装置(ECU:Electronic Control Unit))

Claims (10)

  1. 制御装置の制御対象を模擬するシミュレート手段と、
    前記制御装置に入力するパターン信号と該パターン信号に応じて前記シミュレート手段から出力される出力信号との関係に基づいて、前記制御装置の動作を検査する検査手段とを備えた検査装置であって、
    前記検査手段は、所定のタイミングで前記制御装置の動作を検査するものであり、前記制御装置の動作が正常であるとの判定が得られない場合には、所定回数のリトライ判定を行うことを特徴とする制御装置の検査装置。
  2. パターン信号を作成するパターン信号作成装置であって、
    前記パターン信号作成装置によって作成された前記パターン信号を用いる装置の制御周期に基づいて、前記パターン信号を作成する第1の関数処理手段と、
    前記制御周期とは異なる周期に基づいて、前記パターン信号を作成する第2の関数処理手段とを備えることを特徴とするパターン信号作成装置。
  3. 前記第2の関数処理手段は、複数の前記制御周期にわたる時間の周期に基づいて、前記パターン信号を作成することを特徴とする、請求項2に記載のパターン信号作成装置。
  4. 前記第2の関数処理手段は、前記制御周期毎の周期に基づいて、前記パターン信号を作成することを特徴とする、請求項3に記載のパターン信号作成装置。
  5. パターン信号を作成するパターン信号作成装置であって、
    基準パターン信号に対する相関情報が指定された相関パターン信号を作成する場合に、該基準パターン信号と作成された該相関パターン信号とを同一画面上に表示する表示手段を備えることを特徴とするパターン信号作成装置。
  6. パターン信号を作成するパターン信号作成装置であって、
    基準パターン信号に対する相関情報が指定された相関パターン信号が存在する場合に、該基準パターン信号と該相関パターン信号とを同一画面上に表示する表示手段と、
    前記基準パターン信号の変更と連動させて該相関パターン信号を変更するパターン信号連動変更手段とを備え、
    前記表示手段は、前記基準パターン信号の編集が行われた場合には、前記基準パターン信号とともに、前記パターン信号連動変更手段によって変更された前記相関パターン信号の再表示を行うことを特徴とするパターン信号作成装置。
  7. 制御装置にデータの出力を行わせるダイアグ機能の検査を行うための検査プログラムを作成する検査プログラム作成装置であって、
    前記制御装置で処理される前記パターン信号を画面上に表示した状態で、前記ダイアグ機能の検査における設定を可能とすることを特徴とする検査プログラム作成装置。
  8. 前記ダイアグ機能の検査における設定とは、前記制御装置に対するデータ出力要求情報および該データ出力要求情報を前記制御装置に要求した場合におけるダイアグ機能の正常もしくは異常の判定条件であることを特徴とする、請求項7に記載の検査プログラム作成装置。
  9. 制御装置に入力するパターン信号と該パターン信号間の遷移条件とを含む子プロジェクトと、
    前記子プロジェクトと前記子プロジェクト間の遷移条件とを含む親プロジェクトとを備えた検査プログラムを作成する検査プログラム作成装置であって、
    前記子プロジェクトの編集画面と、前記親プロジェクトの編集画面とを同時に表示する表示手段と、
    前記表示手段に表示された前記親プロジェクトの編集画面における前記子プロジェクトを選択すると、該選択された子プロジェクトの内容を前記子プロジェクトの編集画面に表示し、編集可能とする第1の編集手段と、
    前記表示手段に表示された前記子プロジェクトの編集画面における前記子プロジェクトの内容を選択すると、該選択された前記子プロジェクトの内容の設定情報を新たな編集画面に表示し、編集可能とする第2の編集手段とを備えることを特徴とする検査プログラム作成装置。
  10. 前記制御装置に入力するパターン信号と該パターン信号に応じて前記制御装置の制御対象から出力される出力信号との関係に基づいて、前記制御装置の動作を検査する検査手段とを備えた制御装置の検査装置であって、
    前記検査手段は、前記パターン信号を実行しているときに他の前記パターン信号の実行に移行するためのパターン信号遷移条件が成立した場合に、該他の前記パターン信号の実行に移行することを特徴とする制御装置の検査装置。
JP2003402159A 2003-12-01 2003-12-01 制御装置の検査装置、パターン信号作成装置及び検査プログラム生成装置 Pending JP2005164338A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2003402159A JP2005164338A (ja) 2003-12-01 2003-12-01 制御装置の検査装置、パターン信号作成装置及び検査プログラム生成装置
PCT/JP2004/017970 WO2005054883A1 (ja) 2003-12-01 2004-11-26 制御装置の検査装置、パターン信号作成装置及び検査プログラム生成装置
US10/596,118 US20080281549A1 (en) 2003-12-01 2004-11-26 Test Apparatus for Control Unit, Pattern Signal Creating Apparatus, and Test Program Generating Apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003402159A JP2005164338A (ja) 2003-12-01 2003-12-01 制御装置の検査装置、パターン信号作成装置及び検査プログラム生成装置

Publications (2)

Publication Number Publication Date
JP2005164338A true JP2005164338A (ja) 2005-06-23
JP2005164338A5 JP2005164338A5 (ja) 2007-01-25

Family

ID=34650002

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003402159A Pending JP2005164338A (ja) 2003-12-01 2003-12-01 制御装置の検査装置、パターン信号作成装置及び検査プログラム生成装置

Country Status (3)

Country Link
US (1) US20080281549A1 (ja)
JP (1) JP2005164338A (ja)
WO (1) WO2005054883A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007171100A (ja) * 2005-12-26 2007-07-05 Fujitsu Ten Ltd 信号パターン作成装置
JP2017118188A (ja) * 2015-12-21 2017-06-29 アンリツ株式会社 シーケンス発生装置、それを用いた誤り率測定装置、及びシーケンス発生方法
JP2020524862A (ja) * 2018-12-12 2020-08-20 三菱電機株式会社 ソフトウェア試験装置、ソフトウェア試験方法、および、ソフトウェア試験プログラム

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8155941B2 (en) * 2006-09-29 2012-04-10 Fujitsu Ten Limited Simulation apparatus, simulation system, and simulation method
US20120192013A1 (en) * 2010-11-22 2012-07-26 Certon Software Inc. Verification of Signal Processing Using Intelligent Points
CN112131063B (zh) * 2020-09-29 2023-10-24 中国银行股份有限公司 重试方法及装置、计算机设备及计算机可读存储介质

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0416782A (ja) * 1990-05-11 1992-01-21 Fujitsu Ltd Lsi試験方法とその試験装置
JP2003114254A (ja) * 2001-10-04 2003-04-18 Matsushita Electric Ind Co Ltd 検査方法および検査装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4954948A (en) * 1986-12-29 1990-09-04 Motorola, Inc. Microprocessor operating system for sequentially executing subtasks
JPH0224584A (ja) * 1988-07-13 1990-01-26 Nec Corp テストパターン作成方法
US5307290A (en) * 1988-10-18 1994-04-26 Fiat Auto S.P.A. System for the automatic testing, preferably on a bench, of electronic control systems which are intended to be fitted in vehicles
JPH0432784A (ja) * 1990-05-29 1992-02-04 Mitsubishi Electric Corp テストプログラムジエネレータ
DE4121637C2 (de) * 1991-06-29 1997-04-24 Bosch Gmbh Robert Verfahren zur Prüfung von Steuergeräten und Prüfeinrichtung zur Durchführung des Verfahrens
JPH07129645A (ja) * 1993-10-29 1995-05-19 Nec Corp タイムチャートの波形表示方法
US5438513A (en) * 1993-11-19 1995-08-01 Chrysler Corporation Automotive electronics test system
US5442738A (en) * 1993-12-03 1995-08-15 Motorola, Inc. Computer display representing structure
JP4439046B2 (ja) * 1999-10-22 2010-03-24 クラリオン株式会社 オーディオ機器自動測定装置、ネットワークシステム、オーディオ機器自動測定用データ処理・制御装置、自動測定処理・制御用プログラムの記録媒体
JP2003270300A (ja) * 2002-03-14 2003-09-25 Ricoh Co Ltd 検査装置および方法
JP4247517B2 (ja) * 2002-11-15 2009-04-02 富士通テン株式会社 波形編集用プログラム、波形編集装置、及び波形編集方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0416782A (ja) * 1990-05-11 1992-01-21 Fujitsu Ltd Lsi試験方法とその試験装置
JP2003114254A (ja) * 2001-10-04 2003-04-18 Matsushita Electric Ind Co Ltd 検査方法および検査装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007171100A (ja) * 2005-12-26 2007-07-05 Fujitsu Ten Ltd 信号パターン作成装置
JP4619941B2 (ja) * 2005-12-26 2011-01-26 富士通テン株式会社 信号パターン作成装置
JP2017118188A (ja) * 2015-12-21 2017-06-29 アンリツ株式会社 シーケンス発生装置、それを用いた誤り率測定装置、及びシーケンス発生方法
JP2020524862A (ja) * 2018-12-12 2020-08-20 三菱電機株式会社 ソフトウェア試験装置、ソフトウェア試験方法、および、ソフトウェア試験プログラム

Also Published As

Publication number Publication date
US20080281549A1 (en) 2008-11-13
WO2005054883A1 (ja) 2005-06-16

Similar Documents

Publication Publication Date Title
US9754059B2 (en) Graphical design verification environment generator
US8291390B2 (en) Testing a graphical program intended for a programmable hardware element
CN103631720A (zh) 测试用例的生成方法和装置
US7764619B2 (en) Signal routing error reporting
JP2005164338A (ja) 制御装置の検査装置、パターン信号作成装置及び検査プログラム生成装置
CN112685040A (zh) 安卓系统中界面文件的生成方法、装置、设备及存储介质
JP3761155B2 (ja) データ演算装置およびそれを用いる電子制御機器の調整方法
JP2001331465A (ja) マルチプロセスの表示方法及び装置並びに表示プログラムを格納した記録媒体
JP2004070810A (ja) ビジュアルプログラミングシステム、ビジュアルプログラミング方法、ビジュアルプログラミング用プログラム及びそのプログラムを記録した記録媒体
JP2004501472A (ja) テストプログラムを最適化するための方法および装置
KR101913558B1 (ko) 시퀀스 다이어그램 기반의 통합개발장치
JP2005164338A5 (ja)
US20050103188A1 (en) Component data managing method
JP2009025988A (ja) Gui開発装置、その制御方法を実現するためのプログラム、および電子音楽装置
JP2007172128A (ja) I/oシミュレータ装置
JPH1139010A (ja) プログラマブルコントローラのプログラム作成支援装置およびプログラム作成支援方法
US20230418728A1 (en) Method and system for generating real-time test environment activity view for functional simulations
KR100396680B1 (ko) 디지털 티브이의 진단방법
CN115729831A (zh) 车辆的诊断配置方法、装置、车辆及存储介质
KR100317504B1 (ko) 로토스정형명세의확인장치및방법
CN117407277A (zh) 功能调试方法、装置、电子设备及计算机存储介质
JP5297158B2 (ja) 情報処理装置、および制御プログラム
JP2005090959A (ja) 制御プログラムおよび測定システム
CN117032757A (zh) 控件更新维护方法、系统、装置、计算机设备及存储介质
JPH11259414A (ja) システム接続データの整合性検証方法とその装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061201

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061201

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100330

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100928