JPH0416782A - Ｌｓｉ試験方法とその試験装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　要〕 スキャンパス回路を備えたＬＳＩの試験方法とその試験
装置に関し、 通常入力端子から入力される機能試験のテストパターン
とスキャンバス回路による内部状態を読出し法を用いて
、順序回路よりなるＬＳＩの内部の故障箇所を自動的に
特定するＬＳＩの試験方法を提供することを目的とし、 スキャンバス回路を有するＬＳＩの通常の入力端子に所
定長のテストパターン系列を入力して機能試験を行い、
あるテストパターン入力時点で出力エラーが発生した場
合は、該スキャンバス回路を介して内部状態を読出して
期待値と比較し、内部状態エラー有りの場合は前回パタ
ーン数より一つ手前のパターンまでの同一テストパター
ン系列を入力する機能試験を内部状態エラーが発生しな
くなるまで繰り返して行い、得られた内部状態エラーの
伝播状況から故障箇所を特定する構成である。

〔産業上の利用分野〕

本発明は、スキャンバス回路を備えたＬＳＩの試験方法
とその試験装置に関する。

半導体技術の急激な発展により、ＬＳＩ又は■ＬＳＩの
集積規模が増大している。集積規模が大きくなるほどＬ
ＳＩの内部回路が設計通りに動作するか否かの試験が困
難となり、検査に長時間を要するようになっきており、
効率の良い試験方法が望まれる。

（従来の技術〕 ＬＳＩの内部論理回路は大別すると組合せ回路と順序回
路とからなり、所望の機能を実現するために両者を混在
して用いるの普通である。順序回路の代表的なものとし
てフリップフロップがある。

この順序回路を含む論理回路の試験を容易にするための
検査容易化設計として、スキャンバス回路を設けること
が行われる。

通常、大規模ＬＳＩの出荷試験等で大量の被試験ＬＳＩ
を短時間で検査する場合は、まずスキャンバス法によっ
て検査する。

第２図は、本発明が適用されるＬＳＩの回路図である。

この回路は組み合わせ回路３１〜３４と、順序回路であ
るフリップフロップ４１〜４６から形成されている。ス
キャンパス法は、これらのフリツプ。

フロップを通常パスとは別に専用パス（図では点線で示
す）で直列に接続してスキャンバス回路２１を形成して
おき、通常動作時のシステムクロックとは別のシフトク
ロンク５ＣＬＫをシフトクロック入力端子５３に与える
ことによって、全フリップフロンプをシフトレジスタと
して動作させ、スキャンデータ入力ビン５１から直列に
フリップフロップに任意のデータをセントしたり、スキ
ャンデータ出力ビン５２からフリップフロップのデータ
を読み出して期待値と比較し、順序回路を含む論理回路
の内部状態を試験するものである。

スキャンバス法で試験する場合には、試験装置がランダ
ムパターンに近いテストパターンを自動発生して行う。

最近の飲方ゲート以上の超ＬＳＩにおいては、フリップ
フロップの個数が数十個にも及び、スキャンインするパ
ターンのビット数が多くなるため、パターンの組み合わ
せの数が膨大なものとなり、これらの全てのパターンに
ついてスキャンバス法で検査することは困難にな、って
きている。

そこで、出荷試験等の大量試験においては上記スキャン
バス法により、ある程度の入カバターンでフリップフロ
ップの検査を行って良品を選別した後、当該ＬＳＩの使
用状態で頻繁に入力される入カバターンに近いテストデ
ータにより機能試験を行なっている。これは通常の入力
ビンから、テストパターン時系列で順次入力し出力ビン
からの出力パターンを期待値と比較することによって故
障の有無を判定する検査である。

即ちスキャンバス法で良品となったものについて、さら
に入力ピンから通常使用状態に多用される試験パターン
を印加して出力パターンを調べる機能試験を行っている
。

〔発明が解決しようとする課題〕

この機能試験では、ＬＳＩの実際の動作時に多用される
試験パターンを通常動作時に用いる入力端子から入力し
て通常の出力端子からの出力パターンを期待値と比較し
て検査する。しかしＬＳＩが内部記憶素子（フリップフ
ロップ）を有する順序回路の場合は、その時点の入カバ
ターンによって出力パターンが一意に定まらず、その時
の内部状態に依存する。そしてこの内部状態はその時点
までに入力されたパターン系列によって定まる。

しかし、順序回路を含む論理回路においてテストの期待
値に対してエラーが発生する場合、内部のフリップフロ
ップによる遅延のため、故障素子にアクセスするパター
ンは、出力エラー検出時に入力されたパターンの数〜数
十パターン前の入カバターンによるものであることが大
部分である。

例えば、故障部分の素子をイネーブルとするフラグをテ
ストパターンでセットしても、その回路をアクセスする
テストパターンが入力されかつ故障素子を通過して出力
端子まで伝播してこないと、出力パターンにはエラーと
して現れてこない。

従ってエラーしたパターンからは誤りの原因は何であっ
たかを判定することは非常に難しい。

このため発生したエラーパターンだけから故障部分を特
定することが困難であり、従来はエラーパターンの前後
の入出力パターンを含めてチエツクして故障箇所を推定
していた。この方法では時間がかかり効率が悪く、また
故障箇所を正しく特定できないという問題点があった。

本発明は上記問題点に鑑み創出されたもので、通常入力
端子から入力される機能試験のテストパターンとスキャ
ンバス回路による内部状態を読出し法を用いて、順序回
路よりなるＬＳＩの内部の故障箇所を自動的に特定する
ＬＳＩの試験方法を提供することを目的とする。

（課題を解決するための手段） 第１図は本発明のＬＳＩ試験方法およびその試験装置を
示す図である。

上記問題点は第１図に示すように、 スキャンバス回路２１を有するＬＳＩ２の通常の入力端
子２２に所定長のテストパターン系列を入力して機能試
験を行い、あるテストパターン入力時点で出力エラーが
発生した場合は、該スキャンパス回路２１を介して内部
状態を読出して期待値と比較し、内部状態エラー有りの
場合は前回パターン数より一つ手前のパターンまでの同
一テストパターン系列を入力する機能試験を内部状態エ
ラーが発生しなくなるまで繰り返して行い、得られた内
部状態エラーの伝播状況から故障箇所を特定することを
特徴とする本発明のＬＳＩ試験方法、または、 再試験要求信号が入力すると前回試験時のテストパター
ン系列よりも１パターン手前までのテストパターン数に
よる再試験を指示する制御部１１と、指示された前記パ
ターン数のテストパターン系列を被試験ＬＳＩ２の通常
の入力端子２２に順次供給すると共に、それぞれのテス
トパターンに対応する出力パターンの期待値を出力比較
部１３に供給するテストパターン発生部１２と、 前記被試験ＬＳＩ２の出力パターンと前記期待値とを比
較して出力エラーを検出したら一回目の再試験要求信号
を出力する前記出力比較部１３と、前記指定パターン数
のテストパターン系列の供給が終了するたびに、スキャ
ンバス回路２１を介して前記被試験ＬＳＩ２の内部状態
を出力させるスキャン制御部１４と、 前記出力した内部状態を対応する内部状態期待値と比較
して内部状態エラーが発生した場合には二回目以腎の再
試験要求信号を出力する内部状態比較部１５とを有する
ことを特徴とする本発明のＬ３１試験装置、 により解決される。

〔作用〕

前回よリーバターン短い同一人力パターン系列を繰り返
して入力し、この入力終了の都度、スキャンバスを介し
て内部状態を読出して良否を判定することより、出力パ
ターンにエラーが現れる時点より前の内部状態を１ステ
ツプづつさかのぼって知ることができる。

即ち例えばｎ−ｉ番目の入カバターン系列では内部状態
エラーがあり、１パターン前のｎ−（ｉ、＋１）番目の
入カバターン系列では内部エラーが発生しないとすれば
、ｎ−ｉ番目のパターンを入力した時点で内部エラーが
初めて発生したことが判り、この内部状態エラーを分析
することにより、故障が発生した記憶素子（フリップフ
ロップ）または該記憶素子に出力する組合せ回路が故障
箇所であると特定することが容易にできる。また試験装
置は入カバターン系列を１パターンずつ短くしながら再
試験を繰り返すようになっているので、上記試験を自動
的に行い試験時間を短縮することができる。

〔実施例〕

以下添付図により本発明の詳細な説明する。

第１図は本発明のＬＳＩ試験方法およびその試験装置を
示す図、第２図は本実施例が対象とするＬＳＩの内部回
路を示す図、第３図は試験方法を示すフローチャート、
第４図は故障箇所の特定法を説明するための図である。

なお全図を通じて同一符号は同一対象物を示す。

第２図において、ＬＳＩ２の論理回路は、複数の並列入
力端子２２および並列出力端子２３とを有し、４つの組
合せ回路３１〜３４とこれらの組合せ回路間に設けられ
て通常のバスを形成する６個のフリップフロップ４１〜
４６とから構成されており、機能試験時に入力端子２２
に加えられるテストパターン系列はフリップフロップを
３段通過した後、出力端子２３に現れるものとする。そ
してすべてのフリップフロップ４１〜４６はスキャンバ
ス回路２１により直列に接続されており、通常動作クロ
ックとは異なるシフトクロック５ＣＬＫがシフトクロッ
ク端子５３に印加されると各フリップフロップ４１〜４
６はシフトレジスタ動作を行って、その保持値をスキャ
ンアウト端子５２からシリアルに順次出力するように構
成されている。

第１図において、１は同一テストパターンで繰り返し試
験を行うように各部を制御する制御部であり、再試験要
求信号が入力すると前回試験時のテストパターン系列の
長さよりも１パターン短いパターン数での試験を指示す
る。２はテストパターン発生部で、制御部１１から指示
された前記パターン数のテストパターン系列を被試験Ｌ
ＳＩ２の入力部に順次供給すると共に、それぞれのテス
トパターンに対応する出力パターンの期待値を出力比較
部１３に供給する。１３は出力比較部で、被試験ＬＳＩ
２の出力部からの出力パターンと前記テストパターン発
生部１２からの正しい期待値とを比較し、出力パターン
と該出力パターンに対応する期待値とが一致しないとい
う出力エラーを検出したら、−回目の再試験要求信号を
制御部１１に送出する。１４はスキャン制御部で、通常
入力端子２２からの上記指定パターン数のテストパター
ン系列の人力が終了した後に、被試験ＬＳＩ２のフリッ
プフロップにシフトクロックを印加してスキャンバス回
路２１を介してフロップフロップの論理値からなる内部
状態データを逐次出力させる。

１５は内部状態比較部で、スキャンバス回路２１から出
力した内部状態データを内部状態期待値と比較して内部
状態エラーが発生した場合には二回目以後の再試験要求
信号を制御部１１に送出する。

１６は内部状態期待値ファイルで、予め故障シュミレー
ションにより求められた各長さのテストパターン入力に
対する内部状態の期待値（全フリップフロップの論理値
）が格納されている。

１７は内部状態エラーファイルで、検出された内部状態
エラーのエラーパターンを格納しておき、故障箇所の解
析に用いるためのものである。

１８は出力エラーファイルで検出された出力エラーのエ
ラーパターンを格納しておくものである。

次に、第３図の試験手順を示すフローチャートにより上
記構成になる試験装置を用いた本発明のＬＳＩ試験方法
を説明する。

Ｘｎはテストパターン系列におけるｎ番目の入力テスト
パターン、Ｓｎ、Ｙｎはその時点に対応するＬＳＩの内
部状態（フリップフロップの値）および出力パターンで
ある。

■まず被試験ＬＳＩ２の通常入力端子２２に所定長のテ
ストパターン系列Ｘ、〜Ｘ、を供給して通常の機能試験
を行う。

■通常機能試験の途中のテストパターンＸｎまで入力し
た時点で、出力パターンＹｎが期待値と異なるという出
力エラーを出力比較部が検出したものとする。

■すると出力比較部１３は一回目の再試験要求信号を制
御部１１に送出するので、制御部１１は試験を停止する
。

■そして制御部１１の制御によりテストパターン発生部
１２は前回より１パターンだけ短い同一テストパターン
Ｘ１〜Ｘ７−１を順次被試験ＬＳＩの通常入力端子に入
力して再試験を行う。この試験が終了した時点では出力
パターンにはエラーは現れない。

０次に、制御部１１はスキャン制御部１４にスキャンア
ウト指令を出力して、フリップフロップの個数分のビッ
ト数からなるシフトクロックを全フリップフロップに供
給し、スキャンパス回路を通じて全てのフリップフロッ
プの論理値をスキャンアウト端子から内部状態比較部１
５に読み出す。内部状態比較部１５はＮ−１番目ビット
までの入カバターン系列に対する内部状態期待値を内部
状態期待値ファイル１６から読出し、スキャンアウト端
子からの値と比較する。

■そして内部状態データが期待値と異なって内部状態エ
ラーが発生している場合は、内部状態比較部１５は制御
部１１に対して二回目以降の再試験を指示する再試験要
求信号を送出する。

■すると制御部１１は前回試験よりより１つ短いＮ−２
番目のパターンまでのテストパターン系列をテストパタ
ーン発生部１２から被試験ＬＳＩ２の通常入力端子に逐
次入力させた後、■スキャンアウト指令を出しその時点
での内部状態を内部状態比較部１５に出力させる。内部
状態比較部は前回と同様に内部状態判定を行う。

以上の手順を内部状態エラーが発生しなくなるまで繰り
返す。

次に以上の試験結果が格納されている内部状態エラーフ
ァイル１７と出力エラーファイル１８もとにして、第４
図（ａ）に示す内部状態エラ一対応図を求める。図の如
く、例えばＸｎ、の入カバターンまでさかのぼると内部
状態エラーが発生しなくなったとすると、ｎ番目のテス
トパターンＸｎの入力により発生した出力パターンＹｎ
のエラーは、２パターン前のＸｎ−ｚ番目の入力後の内
部状態５ｎ−２に初めて発生した内部状態エラーが伝播
して出力に現れたものであることが分かる。内部状態５
ｎ−ｚのエラーは、同図（ｂ）に示すように、全てのフ
リップフロップの実際値とその期待値とを比較すること
によって検出されたものであり、このエラーパターンか
ら特定のフリップフロップ（例えばフリップフロップ４
３）か、またはその前段の組合せ回路３２に故障箇所を
特定することができる。

このように機能試験のパターンを使って、故障箇所を特
定することが可能となる。

以上説明したように本発明の試験装置および試験方法に
より、順序回路を含むＬＳＩ論理回路における故障部分
を、通常の機能試験パターンを用いて自動的に特定する
ことが可能となり、テストの効率を向上させることがで
きる。

［発明の効果〕 以上説明した如く、本発明によれば、通常入力端子から
機能試験のテストパターンを１パターンずつ減らして繰
り返し入力し、その都度スキャンバスを介して内部状態
エラーを調べることによって、ＬＳＩ内部における故障
の伝播をさかのぼって追跡し最初に故障が発生した部分
を自動的に特定することが可能となり、順序回路を含む
ＬＳＩの試験の効率化を達成することができる。

【図面の簡単な説明】

第１図は、本発明のＬＳＩ試験方法およびその試験装置
を示す図、 第２図は、本発明の試験が適用されるＬＳＩの回路図、 第３図は、本発明の試験手順を示すフローチャート、 第４図は、故障箇所の特定法を説明するための図、 である。 図において、 １１−・・試験装置の制御部、１２−テストパターン発
生部、　　　　　　　　　１３−出力比較部、１４−・
・スキャン制御部、　１５−・・内部状態比較部、１６
−・−内部状態期待値ファイル、 １７−・内部状態エラーファイル、 Ｉ８−・−出力エラーファイル、 ２・・・被試験ＬＳＩ、　　２１・・−スキャンバス回
路、３１〜３４・・・組合せ回路、　４１〜４６−・フ
リップフロップ（記憶素子） である。 へ 本発明の諷、験＋卵を示すフローし一ト第３　図

Claims (1)

1. 【特許請求の範囲】 １、スキャンパス回路（２１）を有するＬＳＩ（２）の
   通常の入力端子（２２）に所定長のテストパターン系列
   を入力して機能試験を行い、あるテストパターン入力時
   点で出力エラーが発生した場合は、該スキャンパス回路
   （２１）を介して内部状態を読出して期待値と比較し、
   内部状態エラー有りの場合は前回パターン数より一つ手
   前のパターンまでの同一テストパターン系列を入力する
   機能試験を内部状態エラーが発生しなくなるまで繰り返
   して行い、得られた内部状態エラーの伝播状況から故障
   箇所を特定することを特徴とするＬＳＩ試験方法。 ２、再試験要求信号が入力すると前回試験時のテストパ
   ターン系列よりも１パターン手前までのテストパターン
   数による再試験を指示する制御部（１１）と、 指示された前記パターン数のテストパターン系列を被試
   験ＬＳＩ（２）の通常の入力端子（２２）に順次供給す
   ると共に、それぞれのテストパターンに対応する出力パ
   ターンの期待値を出力比較部（１３）に供給するテスト
   パターン発生部（１２）と、前記被試験ＬＳＩ（２）の
   出力パターンと前記期待値とを比較して出力エラーを検
   出したら一回目の再試験要求信号を出力する前記出力比
   較部（１３）と、 前記指定パターン数のテストパターン系列の供給が終了
   するたびに、スキャンパス回路（２１）を介して前記被
   試験ＬＳＩ２の内部状態を出力させるスキャン制御部（
   １４）と、 前記出力した内部状態を対応する内部状態期待値と比較
   して内部状態エラーが発生した場合には二回目以降の再
   試験要求信号を出力する内部状態比較部（１５）とを有
   することを特徴とするＬＳＩ試験装置。