JP2005079237A - 積層コンデンサ - Google Patents

Abstract

【課題】 ＥＳＬを低減しつつ高容量化を容易にした積層コンデンサを得る。
【解決手段】 内部導体２１が下部側面に引き出される引出部２１Ａ、２１Ｂだけでなく、上部側面に引き出される引出部２１Ｃ、２１Ｄを有する。内部導体２２が下部側面に引き出される引出部２２Ａ、２２Ｂだけでなく、上部側面に引き出される引出部２２Ｃ、２２Ｄを有する。内部導体２３が上部側面に引き出される引出部２３Ａ、２３Ｂを有し、内部導体２４が上部側面に引き出される引出部２４Ａ、２４Ｂを有する。上部側面に二種類の外部電極がそれぞれ配置される。引出部２１Ｃ、２１Ｄ及び引出部２３Ａ、２３Ｂが一方の種類の外部電極と接続される。引出部２２Ｃ、２２Ｄ及び引出部２４Ａ、２４Ｂが他の種類の外部電極と接続される。
【選択図】 図１

Description

本発明は、ＥＳＬを低減しつつ高容量化を容易にした積層コンデンサに係り、特にＣＰＵの電源用として高い効果を得るための積層セラミックコンデンサに好適なものである。

近年、情報処理装置に用いられるＣＰＵ（主演算処理装置）は、処理スピードの向上及び高集積化によって、動作周波数が高くなる共に消費電流が著しく増加している。そしてこれに伴い、消費電力の低減化によって動作電圧が減少する傾向にあった。従って、ＣＰＵに電力を供給する為の電源では、より高速で大きな電流変動が生じるようになり、この電流変動に伴う電圧変動をこの電源の許容値内に抑えることが非常に困難になった。

この為、デカップリングコンデンサと呼ばれる積層コンデンサが電源に接続される形で、電源の安定化対策に頻繁に使用されるようになった。そして、電流の高速で過渡的な変動時に素早い充放電によって、この積層コンデンサからＣＰＵに電流を供給して、電源の電圧変動を抑えるようにしている。
特許２６５７９５３号公報 特開平１１−２８８８３９号公報 特開２００１−２８４１７１公報 特開平１１−１４４９９６号公報 特開平１１−２０４３７２号公報

しかし、今日のＣＰＵの動作周波数の一層の高周波数化に伴って、電流変動はより高速且つ大きなものとなっていた。この為、積層コンデンサ自身が有している等価直列インダクタンス（ＥＳＬ）が相対的に大きくなるのに伴い、実効インダクタンスが大きくなる結果として、この等価直列インダクタンスが電源の電圧変動に大きく影響するようになり、今後のＣＰＵの高速化には適応できなくなりつつあった。

尚、この理由は、電流の過渡時である充放電時における電圧変動が下記の式１で近似され、ＥＳＬの高低が電源の電圧変動の大きさと関係するからである。
ｄＶ＝ＥＳＬ・ｄｉ／ｄｔ…式１
ここで、ｄＶは過渡時の電圧変動（Ｖ）であり、ｉは電流変動量（Ａ）であり、ｔは変動時間（秒）である。

この一方、積層体の基板面側となる下部側面に端子電極を複数形成した構造によってＥＳＬを低減した従来の積層コンデンサを、具体的に図１１から図１３に示し、これらの図に基づき以下に従来例の積層コンデンサ１００を説明する。

つまり、従来の積層コンデンサ１００は、図１１に示すように内部導体１０１、１０２を有する２種類の誘電体シート１１１、１１２及び、内部導体が形成されない誘電体シート１１３が積層されて、図１２及び図１３に示す積層体である誘電体素体１１０が構成されており、また、誘電体シート１１１、１１２上の内部導体１０１、１０２から引き出される引出部１０１Ａ、１０２Ａが、誘電体素体１１０の一側面に複数突き出された構造になっている。

そして、この積層コンデンサ１００は、内部導体１０１、１０２を有する誘電体シート１１１、１１２で構成された積層ブロック１２１を複数有し、内部導体の無い誘電体シート１１３で構成された積層ブロック１２２とこの積層ブロック１２１とが交互に積層される構造になっている。尚、誘電体素体１１０の外部には、図１２及び図１３に示すように、引出部１０１Ａ、１０２Ａに対応した形で端子電極１３１、１３２が設けられるが、隣り合う端子電極の極性が相互に異なるようにこれら端子電極１３１、１３２はそれぞれ配置されている。

この為、図１２に示す多層基板５０に実装された場合、端子電極１３１、１３２に流れ込む電流の方向が隣り合った端子電極間で相互に逆向きになるのに伴い、隣り合った端子電極間において磁束の相殺効果が働いて、ＥＳＬが低減されるが、この構造の積層コンデンサ１００では、誘電体素体１１０内にコンデンサとして機能しない積層ブロック１２２が複数存在する為、静電容量を増加させることが困難であった。
本発明は上記事実を考慮し、ＥＳＬを低減しつつ高容量化を容易にした積層コンデンサを提供し、ＣＰＵの電源用としてより高い効果を得ることを目的とする。

請求項１による積層コンデンサは、誘電体層を積層して直方体形状に形成された誘電体素体と、
誘電体層で相互間が隔てられつつそれぞれ誘電体素体内に配置される二種類の端子用内部導体及び二種類の接続用内部導体と、
誘電体素体の相互に対向する二側面の内の一方の側面に配置される二種類の端子電極と、
誘電体素体の他方の側面に配置される二種類の外部電極と、
を有した積層コンデンサであって、
一方の種類の端子用内部導体が、誘電体素体の相互に対向する二側面の内の一方の側面に引き出される第１端子側引出部及び他方の側面に引き出される第１外部側引出部を有し、他方の種類の端子用内部導体が、一方の側面に引き出される第２端子側引出部及び他方の側面に引き出される第２外部側引出部を有し、
一方の種類の接続用内部導体が、他方の側面に引き出される第３外部側引出部を有し、他方の種類の接続用内部導体が、他方の側面に引き出される第４外部側引出部を有し、
一方の種類の端子電極が第１端子側引出部と接続され、他方の種類の端子電極が第２端子側引出部と接続され、
一方の種類の外部電極が第１外部側引出部及び第３外部側引出部と接続され、他方の種類の外部電極が第２外部側引出部及び第４外部側引出部と接続されることを特徴とする。

請求項１に係る積層コンデンサによれば、誘電体層を積層して直方体形状に形成された誘電体素体内に、誘電体層で相互間が隔てられつつ二種類の端子用内部導体及び二種類の接続用内部導体がそれぞれ配置されている。さらに、一方の種類の端子用内部導体が、誘電体素体の相互に対向する二側面の内の一方の側面に引き出される第１端子側引出部及び他方の側面に引き出される第１外部側引出部を有しており、他方の種類の端子用内部導体が、一方の側面に引き出される第２端子側引出部及び他方の側面に引き出される第２外部側引出部を有している。

また、一方の種類の接続用内部導体が、他方の側面に引き出される第３外部側引出部を有しており、他方の種類の接続用内部導体が、他方の側面に引き出される第４外部側引出部を有している。

そして、誘電体素体の相互に対向する二側面の内の一方の側面に、二種類の端子電極が配置されていて、この内の一方の種類の端子電極が第１端子側引出部と接続され、他方の種類の端子電極が第２端子側引出部と接続されている。また、誘電体素体の他方の側面に、二種類の外部電極が配置されていて、この内の一方の種類の外部電極が第１外部側引出部及び第３外部側引出部と接続され、他方の種類の外部電極が第２外部側引出部及び第４外部側引出部と接続されている。

従って、一方の種類の端子電極が、第１端子側引出部を介して一方の種類の端子用内部導体と接続されることになり、他方の種類の端子電極が、第２端子側引出部を介して他方の種類の端子用内部導体と接続されることになる。また、一方の種類の外部電極が、第１外部側引出部を介して一方の種類の端子用内部導体と接続されると共に、第３外部側引出部を介して一方の種類の接続用内部導体と接続されることになる。さらに、他方の種類の外部電極が、第２外部側引出部を介して他方の種類の端子用内部導体と接続されると共に、第４外部側引出部を介して他方の種類の接続用内部導体と接続されることになる。

この結果として、二種類の端子電極で積層コンデンサ外の基板等と接続される二種類の端子用内部導体だけでなく、外部電極を介してこれら二種類の端子用内部導体と接続される二種類の接続用内部導体がそれぞれ誘電体素体内に配置された構造になっていることから、誘電体素体内にコンデンサとして機能しない積層ブロックが無くなることになる。

この一方、この積層コンデンサの誘電体素体の一方の側面において、二種類の端子電極を交互に配置することで、相互に隣接する端子電極同士の極性が相互に異なることになり、端子電極に流れ込む電流の方向が隣り合った端子電極間で相互に逆向きになる為、隣り合った端子電極間において磁束の相殺効果が働き、ＥＳＬが低減される。

以上より、本請求項の構造の積層コンデンサでは、単にＥＳＬが低減されるだけでなく、誘電体素体内にコンデンサとして機能しない積層ブロックが無くなる為、従来の積層コンデンサより静電容量を増加させることが可能になった。この為、本請求項によれば、ＥＳＬを低減しつつ高容量化を容易にした積層コンデンサが得られ、ＣＰＵの電源用としてより高い効果を有するようになる。

請求項２に係る積層コンデンサによれば、請求項１の積層コンデンサと同様の構成の他に、二種類の端子用内部導体によりそれぞれ構成された複数の第１積層ブロックと、二種類の接続用内部導体により構成された少なくとも一つの第２積層ブロックとを有し、各第１積層ブロックの間に第２積層ブロックがそれぞれ配置される形で、誘電体素体が積層されるという構成を有している。

従って、端子電極が存在する誘電体素体の一方の側面に引き出される引出部を有さない第２積層ブロックが、各第１積層ブロックの間に配置されることで、この一方の側面に配置される二種類の端子電極間に、確実に隙間を設けることができ、請求項１の作用効果をより確実に達成可能になる。

請求項３に係る積層コンデンサによれば、請求項１の積層コンデンサと同様の構成の他に、二種類の端子電極をそれぞれ複数ずつ設け、異なる種類の端子電極同士を隣り合わせる形で、二種類の端子電極が誘電体素体の一方の側面に配置されるという構成を有している。

従って、二種類の端子電極がそれぞれ複数ずつ存在する場合に、異なる種類の端子電極同士を隣り合わせる形で、二種類の端子電極を誘電体素体の一方の側面に配置することにより、これら二種類の端子電極がそれぞれ千鳥掛け状に配置されることになり、これに伴って同極性の端子電極が千鳥掛け状に存在することになる。すなわち、二種類の端子電極をそれぞれ千鳥掛け状に交互に配置することで、隣り合った端子電極間において磁束の相殺効果がより一層強く働き、ＥＳＬが低減される請求項１の作用効果がより確実に達成されるようになる。

本発明によれば、ＥＳＬを低減しつつ高容量化を容易にした積層コンデンサを得ることが可能となり、ＣＰＵの電源用とされる積層コンデンサに関してより高い効果が得られるようになった。

以下、本発明に係る積層コンデンサの第１の実施の形態を図面に基づき説明する。
本実施の形態に係る積層コンデンサである積層セラミックコンデンサ（以下単に、積層コンデンサと言う）１０を図１から図７に示す。これらの図に示すように、誘電体シートであるセラミックグリーンシートを複数枚積層した積層体を焼成することで得られた直方体形状の焼結体である誘電体素体１２を主要部として、この積層コンデンサ１０が構成されている。

図１に示すように、この誘電体素体１２の最前部には、内部導体の無いセラミック層１２Ｂが保護層として配置されており、この奥側となる誘電体素体１２内の位置には、面状の内部導体２１が配置されており、誘電体素体１２内において誘電体層とされるセラミック層１２Ａを隔てた内部導体２１の奥側には、同じく面状の内部導体２２が配置されている。また、セラミック層１２Ａを隔てた内部導体２２の奥側には内部導体２１が再度配置され、セラミック層１２Ａを隔てたこの内部導体２１の奥側には内部導体２２が再度配置されている。この為、これら２組の内部導体２１及び内部導体２２が誘電体素体１２内においてセラミック層１２Ａで隔てられつつ相互に対向して配置されることになる。

この内部導体２１が、誘電体素体１２の相互に対向する二側面の内の一方の側面である下部側面１２Ｃに引き出される２つの引出部２１Ａ、２１Ｂ及び、他方の側面である上部側面１２Ｄに引き出される２つの引出部２１Ｃ、２１Ｄを有しており、また、内部導体２２が、下部側面１２Ｃに引き出される２つの引出部２２Ａ、２２Ｂ及び、上部側面１２Ｄに引き出される２つの引出部２２Ｃ、２２Ｄを有している。但し、図１に示すように、２つの引出部２１Ａ、２１Ｂと２つの引出部２２Ａ、２２Ｂとは、相互に異なる位置に引き出されており、また、２つの引出部２１Ｃ、２１Ｄと２つの引出部２２Ｃ、２２Ｄとは、相互に異なる位置に引き出されている。

以上より、焼成後の誘電体シートであるセラミック層１２Ａがそれぞれの間に挟まれると共にこのセラミック層１２Ａが最も奥側にも設けられつつ、内部導体２１及び内部導体２２が順に誘電体素体１２内に２組配置されている。そして、これらのセラミック層１２Ａ及び内部導体２１、２２により積層ブロック３１が構成されている。

さらに、積層ブロック３１の奥側には、図１に示すように、面状の内部導体２３が配置されており、誘電体素体１２内においてセラミック層１２Ａを隔てた内部導体２３の奥側には、同じく面状の内部導体２４が配置されている。また、セラミック層１２Ａを隔てた内部導体２４の奥側には内部導体２３が再度配置され、セラミック層１２Ａを隔てたこの内部導体２３の奥側には内部導体２４が再度配置されている。この為、これら２組の内部導体２３及び内部導体２４が誘電体素体１２内においてセラミック層１２Ａで隔てられつつ相互に対向して配置されることになる。

この内部導体２３が、内部導体２１の引出部２１Ｃ、２１Ｄと同位置になるように上部側面１２Ｄに引き出される２つの引出部２３Ａ、２３Ｂを有しており、内部導体２４が、内部導体２２の引出部２２Ｃ、２２Ｄと同位置になるように上部側面１２Ｄに引き出される２つの引出部２４Ａ、２４Ｂを有している。

以上より、セラミック層１２Ａがそれぞれの間に挟まれると共に最も奥側にもこのセラミック層１２Ａが設けられつつ、内部導体２３及び内部導体２４が順に誘電体素体１２内に２組配置されている。そして、これらのセラミック層１２Ａ及び内部導体２３、２４により積層ブロック３２が構成されている。

さらに、積層ブロック３２の奥側には、図１に示すように、面状の内部導体２５が配置されており、誘電体素体１２内においてセラミック層１２Ａを隔てた内部導体２５の奥側には、同じく面状の内部導体２６が配置されている。また、セラミック層１２Ａを隔てた内部導体２６の奥側には内部導体２５が再度配置され、セラミック層１２Ａを隔てたこの内部導体２５の奥側には内部導体２６が再度配置されている。この為、これら内部導体２５及び内部導体２６が誘電体素体１２内においてセラミック層１２Ａで隔てられつつ相互に対向して配置されることになる。

この内部導体２５が、内部導体２２の引出部２２Ａ、２２Ｂと同位置となるように下部側面１２Ｃに引き出される２つの引出部２５Ａ、２５Ｂ及び、内部導体２１の引出部２１Ｃ、２１Ｄと同位置となるように上部側面１２Ｄに引き出される２つの引出部２５Ｃ、２５Ｄを有している。また、内部導体２６が、内部導体２１の引出部２１Ａ、２１Ｂと同位置となるように下部側面１２Ｃに引き出される２つの引出部２６Ａ、２６Ｂ及び、内部導体２２の引出部２２Ｃ、２２Ｄと同位置となるように上部側面１２Ｄに引き出される２つの引出部２６Ｃ、２６Ｄを有している。

つまり、２つの引出部２５Ａ、２５Ｂと２つの引出部２６Ａ、２６Ｂとは相互に異なる位置に引き出されており、また、２つの引出部２５Ｃ、２５Ｄと２つの引出部２６Ｃ、２６Ｄとは相互に異なる位置に引き出されていることになる。

以上より、セラミック層１２Ａがそれぞれの間に挟まれると共にこのセラミック層１２Ａが最も奥側にも設けられつつ、内部導体２５及び内部導体２６が順に誘電体素体１２内に２組配置されている。そして、これらのセラミック層１２Ａ及び内部導体２５、２６により積層ブロック３３が構成されている。

つまり、本実施の形態では、内部導体２１、２２、２５、２６が二種類の端子用内部導体とされていて、この内の内部導体２１、２５が一方の種類の端子用内部導体とされ、内部導体２２、２６が他方の種類の端子用内部導体とされている。また、内部導体２３、２４が二種類の接続用内部導体とされていて、この内の内部導体２３が一方の種類の接続用内部導体とされ、内部導体２４が他方の種類の接続用内部導体とされていて、セラミック層１２Ａで相互間が隔てられつつこれらがそれぞれ誘電体素体１２内に配置されている。

また、積層ブロック３３の奥側には積層ブロック３２が配置されており、この積層ブロック３２の奥側には積層ブロック３１が配置されていて、さらにこれまでに述べた順序で以下繰り返して積層ブロック３１から積層ブロック３３が積層されている。

この結果として、積層ブロック３１及び積層ブロック３３が、二種類の端子用内部導体によりそれぞれ構成された第１積層ブロックとされ、積層ブロック３２が二種類の接続用内部導体により構成された第２積層ブロックとされることになる。すなわち、積層ブロック３１と積層ブロック３３との間及び、積層ブロック３３と積層ブロック３１との間に、積層ブロック３２がそれぞれ配置される形で誘電体素体１２が積層されている。

尚、前述のこれら内部導体２１から内部導体２６の中心は、誘電体素体１２の中心とほぼ同位置に配置されており、また、内部導体２１から内部導体２６の縦横寸法は、対応する誘電体素体１２の辺の長さより小さくされている。さらに、これらそれぞれ略長方形に形成された内部導体２１〜２６の材質としては、卑金属材料であるニッケル、ニッケル合金、銅或いは、銅合金が考えられるだけでなく、これらの金属を主成分とする材料が考えられる。

図３に示すように、誘電体素体１２の下部側面１２Ｃには、二種類の端子電極４１、４２がそれぞれ複数ずつ配置されている。図２に示すように下部側面１２Ｃに引き出された第１端子側引出部である各２つずつの引出部２１Ａ、２１Ｂ、２５Ａ、２５Ｂが、それぞれ正方形に近い形に形成された端子電極４１と個々に接続されている。また、図２に示すように下部側面１２Ｃに引き出された第２端子側引出部である各２つずつの引出部２２Ａ、２２Ｂ、２６Ａ、２６Ｂが、それぞれ正方形に近い形に形成された端子電極４２と個々に接続されている。

この結果として、図３に示すように異なる種類の端子電極４１、４２同士を隣り合わせる形で、誘電体素体１２の下部側面１２Ｃに二種類の端子電極４１、４２が配置されることになる。

図５に示すように、誘電体素体１２の上部側面１２Ｄには、二種類の外部電極４３、４４がそれぞれ複数ずつ配置されている。そして、図４に示すように上部側面１２Ｄに引き出された第１外部側引出部である引出部２１Ｃ、２１Ｄ、２５Ｃ、２５Ｄ及び第３外部側引出部である引出部２３Ａ、２３Ｂの内の引出部２１Ｃ、２５Ｃ及び引出部２３Ａが、直線状に伸びる形に形成された一本の外部電極４３と接続されている。また、引出部２１Ｄ、２５Ｄ及び引出部２３Ｂが、直線状に伸びる形に形成された他の外部電極４３と接続されている。

さらに、図４に示すように上部側面１２Ｄに引き出された第２外部側引出部である引出部２２Ｃ、２２Ｄ、２６Ｃ、２６Ｄ及び第４外部側引出部である引出部２４Ａ、２４Ｂの内の引出部２２Ｃ、２６Ｃ及び引出部２４Ａが、直線状に伸びる形に形成された一本の外部電極４４と接続されている。また、引出部２２Ｄ、２６Ｄ及び引出部２４Ｂが、直線状に伸びる形に形成された他の外部電極４４と接続されている。

以上より、本実施の形態の積層コンデンサ１０では、直方体である六面体形状とされる誘電体素体１２の４つの側面の内の下部側面１２Ｃに二種類の端子電極４１、４２がそれぞれ複数ずつ配置されることになり、誘電体素体１２内の内部導体が図６に示す多層基板５０への実装面となる下部側面１２Ｃに対し、垂直に配置された形になっている。

そして、各内部導体２１〜２６がコンデンサの電極となるように、端子電極４２が例えばＣＰＵの電極に接続されると共に、端子電極４１が例えば接地側に接続されるようになっていて、これら隣り合う端子電極４１、４２同士が相互に逆の極性で使用される形となっている。

具体的には、図６に示す多層基板５０に対して内部導体２１〜２６を垂直に配置しつつ積層コンデンサ１０が半田付けされて、多層基板５０のグランド層に繋がる配線５１と端子電極４１が接続されると共に、電源層に繋がる配線５２と端子電極４２が接続されている。これに伴い、図７に示すように例えば端子電極４１がマイナスの極性となると共に端子電極４２がプラスの極性となって同極同士が千鳥掛け状に配置され、また外部電極４３がマイナスの極性となると共に外部電極４４がプラスの極性となる。

次に、本実施の形態に係る積層コンデンサ１０の作用を説明する。
本実施の形態に係る積層コンデンサ１０によれば、それぞれセラミック層１２Ａとなる複数の誘電体シートが積層されて直方体形状に形成される誘電体素体１２内に、これらセラミック層１２Ａで相互間が隔てられつつ二種類の端子用内部導体である内部導体２１、２５と内部導体２２、２６及び、二種類の接続用内部導体である内部導体２３と内部導体２４がそれぞれ配置されている。

さらに、内部導体２１、２５が、誘電体素体１２の相互に対向する二側面の内の下部側面１２Ｃに引き出される引出部２１Ａ、２１Ｂ、２５Ａ、２５Ｂ及び上部側面１２Ｄに引き出される引出部２１Ｃ、２１Ｄ、２５Ｃ、２５Ｄを有しており、内部導体２２、２６が、下部側面１２Ｃに引き出される引出部２２Ａ、２２Ｂ、２６Ａ、２６Ｂ及び上部側面１２Ｄに引き出される引出部２２Ｃ、２２Ｄ、２６Ｃ、２６Ｄを有している。また、内部導体２３が、上部側面１２Ｄに引き出される引出部２３Ａ、２３Ｂを有しており、内部導体２４が、上部側面１２Ｄに引き出される引出部２４Ａ、２４Ｂを有している。

そして、誘電体素体１２の下部側面１２Ｃに、二種類の端子電極４１、４２が複数ずつ配置されていて、この内の端子電極４１が引出部２１Ａ、２１Ｂ、２５Ａ、２５Ｂと個々に接続され、端子電極４２が引出部２２Ａ、２２Ｂ、２６Ａ、２６Ｂと個々に接続されている。

また、誘電体素体１２の上部側面１２Ｄに、二種類の外部電極４３、４４が複数ずつ配置されていて、この内の外部電極４３が引出部２１Ｃ、２１Ｄ、２５Ｃ、２５Ｄ及び引出部２３Ａ、２３Ｂと個々に接続され、外部電極４４が側引出部２２Ｃ、２２Ｄ、２６Ｃ、２６Ｄ及び引出部２４Ａ、２４Ｂと個々に接続されている。

尚、本実施の形態では、これら内部導体２１、２２により積層ブロック３１が形成され、内部導体２５、２６により積層ブロック３３が形成されており、これに伴い、積層ブロック３１、３３により第１積層ブロックがそれぞれ複数構成されている。また、内部導体２３、２４により積層ブロック３２である第２積層ブロックが構成され、各第１積層ブロックの間に第２積層ブロックがそれぞれ配置される形で、誘電体素体１２が積層されている。

以上より、一方の種類の端子電極４１が、引出部２１Ａ、２１Ｂ、２５Ａ、２５Ｂを介して内部導体２１、２５と個々に接続されることになり、他方の種類の端子電極４２が、引出部２２Ａ、２２Ｂ、２６Ａ、２６Ｂを介して内部導体２２、２６と個々に接続されることになる。

また、一方の種類の外部電極４３が、引出部２１Ｃ、２１Ｄ、２５Ｃ、２５Ｄを介して内部導体２１、２５と接続されると共に、引出部２３Ａ、２３Ｂを介して内部導体２３と接続されることになる。さらに、他方の種類の外部電極４４が、引出部２２Ｃ、２２Ｄ、２６Ｃ、２６Ｄを介して他方の種類の端子用内部導体２２、２６と接続されると共に、引出部２４Ａ、２４Ｂを介して内部導体２４と接続されることになる。

この結果、二種類の端子電極４１、４２で積層コンデンサ１０外の多層基板５０と接続される内部導体２１、２２、２５、２６だけでなく、外部電極４３、４４を介してこれら内部導体２１、２２、２５、２６と接続される二種類の内部導体２３、２４がそれぞれ誘電体素体１２内に配置された構造になっていることから、誘電体素体１２内にコンデンサとして機能しない積層ブロックが無くなることになる。

この一方、この積層コンデンサ１０の誘電体素体１２の下部側面１２Ｃにおいて、二種類の端子電極４１、４２を交互に配置することで、相互に隣接する端子電極４１、４２同士の極性が相互に異なることになり、端子電極４１、４２に流れ込む電流の方向が隣り合った端子電極４１、４２間で相互に逆向きになる為、隣り合った端子電極４１、４２間において磁束の相殺効果が働き、ＥＳＬが低減される。

以上より、本実施の形態の構造の積層コンデンサ１０では、単にＥＳＬが低減されるだけでなく、誘電体素体１２内にコンデンサとして機能しない積層ブロックが無くなる為、従来の積層コンデンサより静電容量を増加させることが可能になった。この為、本実施の形態によれば、ＥＳＬを低減しつつ高容量化を容易にした積層コンデンサ１０が得られ、ＣＰＵの電源用としてより高い効果を有するようになる。

他方、本実施の形態では、端子電極４１、４２が存在する誘電体素体１２の下部側面１２Ｃに引き出される引出部を有さない第２積層ブロックが、各第１積層ブロックの間に配置される形で、誘電体素体１２が積層されるのに伴い、この下部側面１２Ｃに配置される二種類の端子電極４１、４２間に、確実に隙間を設けることができる。

さらに、本実施の形態では、二種類の端子電極４１、４２をそれぞれ複数ずつ設け、異なる種類の端子電極４１、４２同士を隣り合わせる形で、二種類の端子電極４１、４２が誘電体素体１２の下部側面１２Ｃに配置されているので、これら二種類の端子電極４１、４２がそれぞれ千鳥掛け状にこの下部側面１２Ｃに配置されることになり、これに伴って同極性の端子電極が千鳥掛け状に存在することになる。

すなわち、二種類の端子電極４１、４２をそれぞれ千鳥掛け状に交互に配置することで、隣り合った端子電極間において磁束の相殺効果がより一層強く働き、ＥＳＬが低減されるようになる。

次に、本発明に係る積層コンデンサの第２の実施の形態を図８から図１０に基づき説明する。尚、第１の実施の形態で説明した部材と同一の部材には同一の符号を付して、重複した説明を省略する。
図８及び図９に示すように、本実施の形態の積層コンデンサ１０は第１の実施の形態とほぼ同一であるが、内部導体２１の上部側面１２Ｄに引き出される２つの引出部２１Ｃ、２１Ｄの替わりに、内部導体２１の左側寄り部分から上部側面１２Ｄに引き出される一つの引出部２１Ｅを有している。同じく内部導体２２の上部側面１２Ｄに引き出される２つの引出部２２Ｃ、２２Ｄの替わりに、内部導体２２の右側寄り部分から上部側面１２Ｄに引き出される一つの引出部２２Ｅを有している。

同じく内部導体２３の上部側面１２Ｄに引き出される２つの引出部２３Ａ、２３Ｂの替わりに、内部導体２３の左側寄り部分から上部側面１２Ｄに引き出される一つの引出部２３Ｃを有しており、また、同じく内部導体２４の上部側面１２Ｄに引き出される２つの引出部２４Ａ、２４Ｂの替わりに、内部導体２３の右側寄り部分から上部側面１２Ｄに引き出される一つの引出部２４Ｃを有している。

同様に、内部導体２５の上部側面１２Ｄに引き出される２つの引出部２５Ｃ、２５Ｄの替わりに、内部導体２５の左側寄り部分から上部側面１２Ｄに引き出される一つの引出部２５Ｅを有しており、また、同じく内部導体２６の上部側面１２Ｄに引き出される２つの引出部２６Ｃ、２６Ｄの替わりに、内部導体２６の右側寄り部分から上部側面１２Ｄに引き出される一つの引出部２６Ｅを有している。

これに伴って、二種類の外部電極４３、４４の替わりに本実施の形態では、図１０に示すように、直線状に伸びる形にそれぞれ形成された二種類の外部電極４５、４６がそれぞれ一本ずつ、誘電体素体１２の上部側面１２Ｄに配置されている。そして、引出部２１Ｅ、２３Ｃ、２５Ｅが外部電極４５と接続されており、また、引出部２２Ｅ、２４Ｃ、２６Ｅが外部電極４６と接続されている。

従って、本実施の形態の積層コンデンサ１０も第１の実施の形態と同様の作用効果を奏するが、本実施の形態では形状が簡素化されて、積層コンデンサ１０の製造コストの低減にも繋がるようになる。

尚、上記実施の形態に係る積層コンデンサ１０は、上記の層数や内部導体の形状、端子電極の形状や個数、外部電極の形状や個数に限定されず、他の形状としても良く、さらに多数の層数、多数の端子電極、多数の外部電極を有する構造としても良い。

本発明の第１の実施の形態に係る積層コンデンサを示す分解斜視図である。 本発明の第１の実施の形態に係る積層コンデンサの端子電極を設置する前の状態を示す下から見た斜視図である。 本発明の第１の実施の形態に係る積層コンデンサを示す下から見た斜視図である。 本発明の第１の実施の形態に係る積層コンデンサの端子電極を設置する前の状態を示す上から見た斜視図である。 本発明の第１の実施の形態に係る積層コンデンサを示す上から見た斜視図である。 本発明の第１の実施の形態に係る積層コンデンサを多層基板に実装した状態を示す正面図である。 本発明の第１の実施の形態に係る積層コンデンサの電極の極性を示す図であって、（Ａ）は端子電極の極性を示す底面図であり、（Ｂ）は外部電極の極性を示す上面図である。 本発明の第２の実施の形態に係る積層コンデンサを示す分解斜視図である。 本発明の第２の実施の形態に係る積層コンデンサの端子電極を設置する前の状態を示す上から見た斜視図である。 本発明の第２の実施の形態に係る積層コンデンサを示す上から見た斜視図である。 従来例の積層コンデンサを示す分解斜視図である。 従来例の積層コンデンサを多層基板に実装した状態を示す正面図である。 従来例の積層コンデンサを示す図であって、（Ａ）は底面図であり、（Ｂ）は上面図である。

符号の説明

１０ 積層コンデンサ
１２ 誘電体素体
１２Ｃ 下部側面
１２Ｄ 上部側面
２１、２２ 内部導体（端子用内部導体）
２３、２４ 内部導体（接続用内部導体）
２５、２６ 内部導体（端子用内部導体）
３１ 積層ブロック（第１積層ブロック）
３２ 積層ブロック（第２積層ブロック）
３３ 積層ブロック（第１積層ブロック）
４１、４２ 端子電極
４３、４４ 外部電極
４５、４６ 外部電極

Claims (3)

1. 誘電体層を積層して直方体形状に形成された誘電体素体と、
   誘電体層で相互間が隔てられつつそれぞれ誘電体素体内に配置される二種類の端子用内部導体及び二種類の接続用内部導体と、
   誘電体素体の相互に対向する二側面の内の一方の側面に配置される二種類の端子電極と、
   誘電体素体の他方の側面に配置される二種類の外部電極と、
   を有した積層コンデンサであって、
   一方の種類の端子用内部導体が、誘電体素体の相互に対向する二側面の内の一方の側面に引き出される第１端子側引出部及び他方の側面に引き出される第１外部側引出部を有し、他方の種類の端子用内部導体が、一方の側面に引き出される第２端子側引出部及び他方の側面に引き出される第２外部側引出部を有し、
   一方の種類の接続用内部導体が、他方の側面に引き出される第３外部側引出部を有し、他方の種類の接続用内部導体が、他方の側面に引き出される第４外部側引出部を有し、
   一方の種類の端子電極が第１端子側引出部と接続され、他方の種類の端子電極が第２端子側引出部と接続され、
   一方の種類の外部電極が第１外部側引出部及び第３外部側引出部と接続され、他方の種類の外部電極が第２外部側引出部及び第４外部側引出部と接続されることを特徴とする積層コンデンサ。
2. 二種類の端子用内部導体によりそれぞれ構成された複数の第１積層ブロックと、
   二種類の接続用内部導体により構成された少なくとも一つの第２積層ブロックとを有し、
   各第１積層ブロックの間に第２積層ブロックがそれぞれ配置される形で、誘電体素体が積層されることを特徴とする請求項１記載の積層コンデンサ。
3. 二種類の端子電極をそれぞれ複数ずつ設け、異なる種類の端子電極同士を隣り合わせる形で、二種類の端子電極が誘電体素体の一方の側面に配置されることを特徴とする請求項１記載の積層コンデンサ。
   

Images