JP2005063510A - ディフェクト検出装置 - Google Patents

Abstract

【課題】 光ディスク上のディフェクトをより正確に検出する。
【解決手段】 光ディスクから反射された光の強さに応じた反射信号を、記録又は再生を示す制御信号に応じて増幅して出力する増幅部と、前記増幅部の出力のエンベロープを出力するエンベロープ検出部と、前記制御信号が変化したときに、所定の長さのパルスを出力する第１のパルス生成部と、前記エンベロープ検出部の出力を積分して出力する積分部と、前記エンベロープ検出部の出力を第１の入力信号として、前記積分部の出力を第２の入力信号として受け取り、両者の差に応じた差分信号を出力する差分信号生成部と、前記差分信号生成部の出力と所定の値とを比較し、その結果を、ディフェクトの有無を示すディフェクト検出信号として出力する比較部とを備える。前記パルスの期間において、前記ディフェクト検出信号がディフェクトがあることを示す可能性が小さくなるように、前記第２の入力信号を変化させる。
【選択図】 図７

Description

本発明は、光ディスク装置等において用いられ、光ディスク上のディフェクト（書き込みや読み出しが正常にできない部分）を検出するディフェクト検出装置に関する。

近年、コンピュータシステムにおいては、扱う情報量の大幅な増加に伴って、情報データの記録再生装置として、大容量で高速且つランダムアクセスが可能な光ディスク装置が広く使用されるようになってきている。このような装置は、例えばＣＤ−Ｒ、ＣＤ−ＲＷ、ＤＶＤ−Ｒ／ＲＷ、ＤＶＤ−ＲＡＭ等の光ディスクを記録媒体として用いる。

このような光ディスク装置内で用いられるディフェクト検出装置は、一般的に、光ディスクに光ビームを収束照射して、光ディスクから反射された反射光の強さに応じた信号のエンベロープ変化を検出することによって光ディスク上のディフェクトを検出し、ディフェクトの有無を示すディフェクト検出信号を出力する。このディフェクト検出信号は、光ディスクに対するトラッキング及びフォーカスサーボを制御するサーボ回路によって前値ホールド用の信号として利用されたり、また、光ディスク装置に各種制御用として組み込まれたＣＰＵを用いて、光ディスクの記録不可領域を判断するための抽出信号を得るために利用されたりする。

図９は、従来のディフェクト検出装置の構成の例を示すブロック図である。図１０は、図９のディフェクト検出装置における信号の波形を示すグラフである。図９のディフェクト検出装置について説明する。

まず、光ディスクに光ビームが収束照射され、光ディスクから反射された光の強さに応じた反射信号ＡＳが可変ゲインアンプ９０２に入力される。可変ゲインアンプ９０２は、反射信号ＡＳを、ディスクへの記録時又はディスクからの再生時であることを示す記録ゲート信号ＷＴＧＴに応じたゲインで増幅して所定の振幅にし、高速エンベロープ検出回路９４０に出力する。可変ゲインアンプ９０２を用いると、記録時、再生時のいずれであるかによって変化するディスクの反射光のレベル差を、エンベロープの変化として検出しないようにすることができる。

次に、高速エンベロープ検出回路９４０は、入力された信号のエンベロープを検出し、差動回路９０６及び積分回路９６０に出力する。積分回路９６０は、高速エンベロープ検出回路９４０の出力を積分して、差動回路９０６に出力する。例えば、光ディスクにディフェクトが存在することに起因して、反射信号ＡＳのエンベロープが急激に変化しているとする。この場合には、小さな時定数を持つエンベロープ検出回路９４０が出力するエンベロープ信号ＥＭは、図１０に示すように、エンベロープの急激な変化に対応した波形となる。一方、積分回路の出力信号ＩＳは、反射信号ＡＳの急激な変化に対応せず、図１０に示すように、緩やかに変化する波形となる。

差動回路９０６は、エンベロープ信号ＥＭと積分回路９６０の出力信号ＩＳとの差に応じた差分信号ＤＦをコンパレータ９０８に出力する。コンパレータ９０８は、Ｄ／Ａ変換器９１２から出力される信号ＳＤをスライスレベルとして用いて、差分信号ＤＦを二値化することにより、ディフェクト検出信号ＤＤを生成して出力する（例えば特許文献１参照）。
特開２００３−１９６８５３号公報

しかし、図９の回路によると、可変ゲインアンプ９０２のゲインの設定にバラツキがあること等が原因となって、記録時と再生時とで反射光のレベル差をなくすのは不可能である。このため、光ディスクに対する動作が、記録から再生へ、又は再生から記録へ移行した際に、図１０に示すように、可変ゲインアンプ９０２の出力ＡＰにレベル差を生じてしまう。

特に、光ディスクに対する動作が記録から再生に切り替わった場合、エンベロープ検出回路９４０が出力するエンベロープ信号ＥＭは、反射信号ＡＳのレベル差に追従するが、これが積分された信号ＩＳは追従に時間を要する。このため、差分信号ＤＦが信号ＳＤを上回り、誤ったディフェクト検出信号ＤＤが長時間にわたって出力されてしまう（図１０のパルスＦＳ）ので、安定性の高い再生を行うことができなくなる。また、光ディスクに対する動作が再生から記録に切り替わった場合には、誤ったディフェクト検出信号ＤＤは出力されないが、正確なディフェクト検出を行うことが長時間にわたってできなくなる。

本発明は、安定性の高い記録及び再生を行うために、光ディスク上のディフェクトをより正確に検出することを目的とする。

前記課題を解決するため、請求項１の発明が講じた手段は、ディフェクト検出装置として、光ビームを照射された光ディスクから反射された光の強さに応じた反射信号を、前記光ディスクに対して記録又は再生のいずれを行うべきであるかを示す制御信号に応じたゲインで増幅して出力する増幅部と、前記増幅部の出力のエンベロープを求めて出力するエンベロープ検出部と、前記制御信号が変化したときに、所定の長さのパルスを出力する第１のパルス生成部と、前記エンベロープ検出部の出力を積分して出力する積分部と、前記エンベロープ検出部の出力を第１の入力信号として、前記積分部の出力を第２の入力信号として受け取り、前記第１の入力信号と前記第２の入力信号との差に応じた差分信号を生成して出力する差分信号生成部と、前記差分信号生成部の出力と所定の値とを比較し、その結果を、ディフェクトの有無を示すディフェクト検出信号として出力する比較部とを備え、前記第１のパルス生成部がパルスを出力する期間において、前記ディフェクト検出信号がディフェクトがあることを示す可能性が小さくなるように、前記差分信号生成部の第２の入力信号を変化させるものである。

請求項１の発明によると、第１のパルス生成部がパルスを出力する期間においては、ディフェクト検出信号がディフェクトがあることを示す可能性が小さくなるので、光ディスクに対する動作が記録又は再生へ切り替わった直後において、ディフェクトがないにもかかわらず、ディフェクトがあることを示す誤ったディフェクト検出信号が出力される頻度を減らすことができる。

請求項２の発明は、請求項１に記載のディフェクト検出装置において、前記第１のパルス生成部がパルスを出力する期間においては前記エンベロープ検出部から出力された信号を、その他の期間においては前記積分部から出力された信号を選択して、前記差分信号生成部の第２の入力信号として出力するスイッチを更に備えるものである。

請求項２の発明によると、第１のパルス生成部がパルスを出力する期間においては、差分信号生成部の第１及び第２の入力信号が等しくなるので、誤ったディフェクト検出信号が出力されないようにすることができる。

請求項３の発明では、請求項１に記載のディフェクト検出装置において、前記積分部は、前記第１のパルス生成部がパルスを出力する期間においては、その時定数を小さくするものである。

請求項３の発明によると、第１のパルス生成部がパルスを出力する期間においては、差分信号生成部の第２の入力信号が差分信号生成部の第１の入力信号に素早く追従するので、誤ったディフェクト検出信号が出力される頻度を減らすことができる。

請求項４の発明は、請求項１に記載のディフェクト検出装置において、前記第１のパルス生成部が出力するパルスが終了すると、所定の長さのパルスを出力する第２のパルス生成部を更に備え、前記積分部は、一端が接地され、他端が当該積分部の出力である第１のキャパシタを有し、かつ、前記第１のパルス生成部がパルスを出力する期間において、ディフェクトがない場合に前記エンベロープ検出部から出力される信号に対して、ディフェクトがある場合に前記エンベロープ検出部から出力される信号の側にある所定の電圧を、前記第１のキャパシタに与え、前記第２のパルス生成部がパルスを出力する期間において、当該積分部の時定数を小さくするものである。

請求項４の発明によると、第１のパルス生成部がパルスを出力する期間においては、誤ったディフェクト検出信号が出力されないようにすることができる。また、第２のパルス生成部がパルスを出力する期間において積分部の時定数を小さくするので、第１のパルス生成部がパルスを出力する期間の終了後、ディフェクトの検出を早く再開することができる。

請求項５の発明では、請求項４に記載のディフェクト検出装置において、前記エンベロープ検出部は、一端が接地され、他端が当該エンベロープ検出部の出力である第２のキャパシタを有し、かつ、前記第１のパルス生成部がパルスを出力する期間において、前記第２のキャパシタに前記所定の電圧を与えるものである。

請求項５の発明によると、第１のパルス生成部がパルスを出力する期間において、エンベロープ検出部の第２のキャパシタに、積分部の第１のキャパシタと同じ電圧を与えるので、差分信号生成部は、ディフェクト検出時とは極性が逆の信号を出力しない。差分信号生成部の出力のダイナミックレンジが小さくてよいので、ディフェクト検出の感度を高くすることができる。

請求項６の発明では、請求項５に記載のディフェクト検出装置において、前記積分部は、前記第１のキャパシタに前記所定の電圧を与える第１のスイッチを有するものであり、前記エンベロープ検出部は、前記第２のキャパシタに前記所定の電圧を与える第２のスイッチを有するものであり、前記第１のキャパシタの容量と前記第１のスイッチのオン抵抗との積と、前記第２のキャパシタの容量と前記第２のスイッチのオン抵抗との積とが、ほぼ等しくなるように構成されていることを特徴とする。

請求項６の発明によると、第１のパルス生成部がパルスを出力する期間において、第１及び第２のキャパシタの電圧が所定の電圧に達するまでの時間をほぼ等しくすることができるので、差分信号生成部の出力のダイナミックレンジを確実に小さくすることができる。

以上のように本発明によると、誤ったディフェクト検出信号が出力される可能性を減らすことができ、光ディスク上のディフェクトをより正確に検出することができる。この結果、安定性の高い記録及び再生を行うことができる。

以下、本発明の実施の形態について、図面を参照しながら説明する。

（第１の実施形態）
図１は、本発明の第１の実施形態に係るディフェクト検出装置の構成の例を示すブロック図である。図１のディフェクト検出装置は、増幅部としての可変ゲインアンプ１０２と、スイッチ１０４と、差分信号生成部としての差動回路１０６と、比較部としてのコンパレータ１０８と、Ｄ／Ａ変換器１１２と、エッジ検出回路１２２と、第１のパルス生成部としてのモノマルチ（単安定マルチバイブレータ）回路１２４と、エンベロープ検出部としての高速エンベロープ検波回路１４０と、積分部としての積分回路１６０とを備えている。図２は、図１のディフェクト検出装置における信号の波形を示すグラフである。

光ディスクに光ビームが収束照射され、光ビームはこの光ディスクによって反射される。複数の受光素子（図示せず）が反射された光を受け取り、その強さに応じた電気信号に変換して出力する。これらの複数の受光素子の出力は加算され、得られた全加算信号が、反射信号ＡＳとして可変ゲインアンプ１０２に入力されている。

また、可変ゲインアンプ１０２には、記録ゲート信号ＷＴＧＴが入力されている。記録ゲート信号ＷＴＧＴは、光ディスクに対して記録、再生のうちのいずれを行うべきであるかを示す信号であって、例えば、光ディスクへの記録時には“Ｈ”となり、光ディスクからの再生時には“Ｌ”となる（“Ｈ”及び“Ｌ”は、それぞれ高論理状態及び低論理状態を示す）。

記録時には、光ディスクに照射される光ビームは、例えば最大１５ｍＷから最小０．５ｍＷまでパワーが変化するように変調される。また、再生時には、光ビームは比較的小さな一定のパワーで照射される。光ビームのパワーが大きく、明るいほど、反射信号ＡＳのレベルが大きくなるので、再生時の反射信号ＡＳのレベルと、記録時の反射信号ＡＳの平均レベルとに大きな差が生じる（図２参照）。可変ゲインアンプ１０２は、この差を小さくするように、記録ゲート信号ＷＴＧＴに応じてゲインを変更する。すなわち、可変ゲインアンプ１０２は、ゲインを記録時には小さく、再生時には大きくして、反射信号ＡＳを増幅し、得られたアンプ出力信号ＡＰを高速エンベロープ検波回路１４０に出力する。

高速エンベロープ検波回路１４０は、一般的な検波回路であって、アンプ出力信号ＡＰの上側（明側）エンベロープを求めて出力する。高速エンベロープ検波回路１４０は、アンプ１４２と、電流源１４４，１４８と、キャパシタ１４６とを備えている。キャパシタ１４６の一端は接地され、他端は高速エンベロープ検波回路１４０の出力となっている。高速エンベロープ検波回路１４０では、電流源１４４がアンプ出力信号ＡＰに応じた大きさの電流でキャパシタ１４６を充電し、電流源１４８が設定された大きさの電流でキャパシタ１４６を放電する。高速エンベロープ検波回路１４０は、キャパシタ１４６の電圧をエンベロープ信号ＥＭとしてスイッチ１０４、差動回路１０６の逆相入力端子、及び積分回路１６０に出力する。

積分回路１６０は、抵抗１６２と、キャパシタ１６４とを備えている。抵抗１６２の一端にはエンベロープ信号ＥＭが与えられている。抵抗１６２の他端は、スイッチ１０４に接続され、更にキャパシタ１６４の一端に接続されている。キャパシタ１６４の他端は接地されている。すなわち、積分回路１６０は、エンベロープ信号ＥＭを積分して得た信号をスイッチ１０４に出力する。

エッジ検出回路１２２は、記録ゲート信号ＷＴＧＴの信号レベルが変化すると、パルスをモノマルチ回路１２４に出力する。モノマルチ回路１２４は、エッジ検出回路１２２からパルスを受け取ると、所定の長さの時間ｔ１において“Ｈ”となるパルスを生成して出力する。モノマルチ回路１２４は、その出力信号ＭＭ１をスイッチ１０４に出力している。

スイッチ１０４は、信号ＭＭ１が“Ｌ”であるときは積分回路１６０の出力を、信号ＭＭ１が“Ｈ”であるときはエンベロープ信号ＥＭを選択して、差動回路１０６の正相入力端子に出力する。

差動回路１０６は、高速エンベロープ検波回路１４０から与えられた入力信号であるエンベロープ信号ＥＭと、スイッチ１０４から与えられた入力信号ＩＳとの差を求めて、差分信号ＤＦとしてコンパレータ１０８に出力する。

Ｄ／Ａ変換器１１２にはディジタル値が予め入力されており、この値を電圧に変換して、しきい値ＳＤとしてコンパレータ１０８に出力する。コンパレータ１０８は、差分信号ＤＦとしきい値ＳＤとを比較し、差分信号ＤＦがしきい値ＳＤよりも大きいときは“Ｈ”、小さいときは“Ｌ”となる信号をディフェクト検出信号ＤＤとして出力する。Ｄ／Ａ変換器１１２には任意の値を与えることができるので、ディフェクト検出のためのしきい値ＳＤを自由に設定することができる。

ディフェクト検出時における、図１のディフェクト検出装置の動作について説明する。いま、例として再生時について説明するが、記録時についても同様である。再生を開始してからしばらく経過しているとすると、モノマルチ回路１２４の出力信号ＭＭ１は“Ｌ”であるので、スイッチ１０４は積分回路１６０の出力を選択する。

光ディスク上にディフェクトが存在する場合、反射された光が弱くなるので、通常は反射信号ＡＳ及びアンプ出力信号ＡＰのレベルが低下する。高速エンベロープ検波回路１４０は、ディフェクトによりレベルが低下するアンプ出力信号ＡＰに追従し、この信号とほぼ同じレベルのエンベロープ信号ＥＭを出力する。

一方、積分回路１６０は、その時定数が高速エンベロープ検波回路１６０に比べて長いので、ディフェクトによるエンベロープ信号ＥＭのレベル低下に追従しない。すなわち、積分回路１６０の出力を選択したスイッチ１０４の出力ＩＳは、ディフェクトによりエンベロープ信号ＥＭのレベルが低下する期間において、ほとんどレベルが変化しない。

したがって、ディフェクトが存在すると、スイッチ１０４の出力ＩＳとエンベロープ信号ＥＭとの差を求める差動回路１０６が出力する差分信号ＤＦが大きく変化する。すると、コンパレータ１０８は、ディフェクトを検出したことを示すパルスＴＳ１をディフェクト検出信号ＤＤとして出力する（図２参照）。

次に、光ディスクに対する動作を、すなわち、光ビームの光出力及び光ディスク装置の状態を、記録から再生へ、又は再生から記録へ切り替える際における、図１のディフェクト検出装置の動作について説明する。可変ゲインアンプ１０２のゲインの設定にバラツキ等があって、ゲインが適切ではない場合には、図２のように、記録時と再生時とでアンプ出力信号ＡＰのエンベロープ（上側のエンベロープ）のレベルに差が生じることがある。

光ディスクに対する動作が、記録から再生へ、又は再生から記録へ切り替わる際に、アンプ出力信号ＡＰの上側エンベロープのレベルが低下すると、ディフェクト検出時と同様の状態となるので、コンパレータ１０８は、ディフェクト検出信号ＤＤとしてパルス（偽ディフェクト信号ＦＳ１）を出力してしまう。

そこで、図２のように、記録ゲート信号ＷＴＧＴの信号レベルが変化した後、時間ｔ１の間は、モノマルチ回路１２４の出力信号ＭＭ１を“Ｈ”にして、スイッチ１０４にエンベロープ信号ＥＭを選択させる。すると、差動回路１０６への２つの入力信号が同じ信号となるので、差動回路１０６が出力する差分信号ＤＦは零となる。差分信号ＤＦがしきい値ＳＤよりも小さいので、コンパレータ１０６が出力するディフェクト検出信号ＤＤは“Ｌ”のままであり、偽ディフェクト信号ＦＳ１は発生しない。時間ｔ１が経過したあとには、偽ディフェクト信号ＦＳ１が発生するが、時間ｔ１を十分に長くすれば、偽ディフェクト信号ＦＳ１の発生を防ぐことができる。

このように、第１の実施形態のディフェクト検出装置によれば、モノマルチ回路１２４がパルスを出力する期間において、偽ディフェクト信号が発生しないようにすることができるので、偽ディフェクト信号が発生する可能性を低くすることができる。

（第２の実施形態）
図３は、本発明の第２の実施形態に係るディフェクト検出装置の構成の例を示すブロック図である。図３のディフェクト検出装置は、図１のディフェクト検出装置において、スイッチ１０４を備えず、積分回路１６０に代えて積分回路２６０を備えている。

また、図３のディフェクト検出装置は、可変ゲインアンプ２０２、差動回路２０６、コンパレータ２０８、Ｄ／Ａ変換器２１２、エッジ検出回路２２２、モノマルチ回路２２４、及び高速エンベロープ検波回路２４０を備えている。これらはそれぞれ、図１のディフェクト検出装置における可変ゲインアンプ１０２、差動回路１０６、コンパレータ１０８、Ｄ／Ａ変換器１１２、エッジ検出回路１２２、モノマルチ回路１２４、及び高速エンベロープ検波回路１４０に対応しており、同様に構成されているので、その説明を省略する。図４は、図３のディフェクト検出装置における信号の波形を示すグラフである。

図３において、積分回路２６０は、抵抗２６２と、キャパシタ２６４と、スイッチ２６６とを備えている。抵抗２６２の一端にはエンベロープ信号ＥＭが与えられている。抵抗２６２の他端は、差動回路２０６の正相入力端子に接続され、更にキャパシタ２６４の一端に接続されている。キャパシタ２６４の他端は接地されている。すなわち、積分回路２６０は、エンベロープ信号ＥＭを積分して得た信号を差動回路２０６に信号ＩＳとして与える。スイッチ２６６が抵抗２６２の両端に接続されているので、積分回路２６０の時定数は、スイッチ２６６が動作することによって切り替えられる。より具体的には、スイッチ２６６は、モノマルチ回路２２４の出力信号ＭＭ１が“Ｈ”であるときにオンになり、“Ｌ”であるときにオフとなる。

差動回路２０６は、高速エンベロープ検波回路２４０から与えられた入力信号であるエンベロープ信号ＥＭと、積分回路２６０から与えられた入力信号ＩＳとの差を求めて、差分信号ＤＦとしてコンパレータ２０８に出力する。

光ディスクに対する動作が、記録から再生へ、又は再生から記録へ切り替わると、記録ゲート信号ＷＴＧＴのレベルが変化する。モノマルチ回路２２４は、記録ゲート信号ＷＴＧＴの信号レベルが変化した後、時間ｔ１の間は、出力信号ＭＭ１を“Ｈ”にする。すると、スイッチ２６６がオンになり、積分回路２６０の時定数が小さくなる。

その結果、図４のように、積分回路２６０の出力信号ＩＳの変化が速くなり、エンベロープ信号ＥＭとの差が小さくなるので、差動回路２０６が出力する差分信号ＤＦは余り大きくならず、偽ディフェクト信号ＦＳ２が発生する期間を大幅に短縮することができる。積分回路２６０の時定数を十分に小さくすることができれば、偽ディフェクト信号ＦＳ２の発生を防ぐこともできる。

このように、第２の実施形態のディフェクト検出装置によれば、光ディスクに対する動作が、記録から再生へ、又は再生から記録へ切り替わった直後においても、積分回路２６０の時定数を小さくすることによって、偽ディフェクト信号が発生する可能性を低くすることができる。

（第３の実施形態）
図５は、本発明の第３の実施形態に係るディフェクト検出装置の構成の例を示すブロック図である。図５のディフェクト検出装置は、図３のディフェクト検出装置において、第２のパルス生成部としての第２のモノマルチ回路３２６を更に備え、積分回路２６０に代えて積分回路３６０を備えている。

また、図５のディフェクト検出装置は、可変ゲインアンプ３０２、差動回路３０６、コンパレータ３０８、Ｄ／Ａ変換器３１２、エッジ検出回路３２２、第１のモノマルチ回路３２４、及び高速エンベロープ検波回路３４０を備えている。これらはそれぞれ、図３のディフェクト検出装置における可変ゲインアンプ２０２、差動回路２０６、コンパレータ２０８、Ｄ／Ａ変換器２１２、エッジ検出回路２２２、モノマルチ回路２２４、及び高速エンベロープ検波回路２４０に対応しており、同様に構成されているので、その説明を省略する。図６は、図５のディフェクト検出装置における信号の波形を示すグラフである。

図５において、第１のモノマルチ回路３２４は、その出力信号ＭＭ１を第２のモノマルチ回路３２６及び積分回路３６０に出力する。第２のモノマルチ回路３２６は、その出力信号ＭＭ２を積分回路３６０に出力する。第２のモノマルチ回路３２６は、第１のモノマルチ回路３２４が出力するパルスが終了すると、すなわち、信号ＭＭ１のレベルが“Ｈ”から“Ｌ”に変化すると、所定の長さの時間ｔ２において“Ｈ”となるパルスを生成して出力する（図６参照）。

積分回路３６０は、抵抗３６２と、キャパシタ３６４と、スイッチ３６６，３６８，３７２とを備えている。抵抗３６２の一端にはエンベロープ信号ＥＭが与えられている。抵抗３６２の他端は、差動回路３０６の正相入力端子に接続され、更にスイッチ３６８を介してキャパシタ３６４の一端に接続されている。キャパシタ３６４の他端は接地されている。すなわち、積分回路３６０は、エンベロープ信号ＥＭを積分して得た信号を差動回路３０６に信号ＩＳとして与える。

スイッチ３６８は、信号ＭＭ１が“Ｌ”の場合はキャパシタ３６４を、“Ｈ”の場合は基準電圧ＶＲＥＦを選択して、差動回路３０６の正相入力端子に接続する。スイッチ３７２は、信号ＭＭ１が“Ｈ”の場合にのみオンになって、キャパシタ３６４に基準電圧ＶＲＥＦを与える。スイッチ３６６が抵抗３６２の両端に接続されているので、積分回路３６０の時定数は、スイッチ３６６が動作することによって切り替えられる。より具体的には、スイッチ３６６は、第２のモノマルチ回路３２６の出力信号ＭＭ２が“Ｈ”であるときにオンになり、“Ｌ”であるときにオフとなる。

差動回路３０６は、高速エンベロープ検波回路３４０から与えられた入力信号であるエンベロープ信号ＥＭと、積分回路３６０から与えられた入力信号ＩＳとの差を求めて、差分信号ＤＦとしてコンパレータ３０８に出力する。

光ディスクに対する動作が、記録から再生へ、又は再生から記録へ切り替わると、記録ゲート信号ＷＴＧＴのレベルが変化する。図６のように、第１のモノマルチ回路３２４は、記録ゲート信号ＷＴＧＴの信号レベルが変化した後、時間ｔ１の間は、出力信号ＭＭ１を“Ｈ”にする。すると、スイッチ３６８は基準電圧ＶＲＥＦを選択するので、積分回路３６０が出力する信号ＩＳが基準電圧ＶＲＥＦになり、スイッチ３７２がオンになってキャパシタ３６４に基準電圧ＶＲＥＦを与えるので、キャパシタ３６４の電圧が基準電圧ＶＲＥＦに初期化される。

基準電圧ＶＲＥＦは、ディフェクトがない場合のエンベロープ信号ＥＭに対して、ディフェクトがある場合のエンベロープ信号ＥＭの側にある電圧である。ここでは、基準電圧ＶＲＥＦは、エンベロープ信号ＥＭの電圧よりも低い電圧にする。

第２のモノマルチ回路３２６は、第１のモノマルチ回路３２４が出力するパルスが終了すると、時間ｔ２の間は、出力信号ＭＭ２を“Ｈ”にする。すると、スイッチ３６６がオンになり、積分回路３６０の時定数が小さくなる。

その結果、図６のように、積分回路３６０の出力信号ＩＳは、第１のモノマルチ回路３２４がパルスを出力する期間においては、低い電圧に固定され、その後、第２のモノマルチ回路３２６がパルスを出力する期間においては、急速にエンベロープ信号ＥＭに近づく。すなわち、時間ｔ１＋ｔ２の間において、差動回路３０６が出力する差分信号ＤＦをディフェクト検出時とは逆の向きに（すなわち、負の電圧となるように）変化させることとなるので、コンパレータ３０８は偽ディフェクト信号を発生しない。

このように、第３の実施形態のディフェクト検出装置によれば、光ディスクに対する動作が、記録から再生へ、又は再生から記録へ切り替わった直後においても、積分回路３６０の出力信号ＩＳを低いレベルに固定し、その後、積分回路３６０の時定数を小さくすることによって、偽ディフェクト信号が発生しないようにすることができる。したがって、誤検出がなく、信頼性の高いディフェクト検出を行うことができる。

（第４の実施形態）
図７は、本発明の第４の実施形態に係るディフェクト検出装置の構成の例を示すブロック図である。図７のディフェクト検出装置は、図５のディフェクト検出装置において、高速エンベロープ検波回路３４０に代えて高速エンベロープ検波回路４４０を備えている。

また、図７のディフェクト検出装置は、可変ゲインアンプ４０２と、差動回路４０６と、コンパレータ４０８と、Ｄ／Ａ変換器４１２と、エッジ検出回路４２２と、第１のモノマルチ回路４２４と、第２のモノマルチ回路４２６と、積分回路４６０とを備えている。これらはそれぞれ、図５のディフェクト検出装置における可変ゲインアンプ３０２、差動回路３０６、コンパレータ３０８、Ｄ／Ａ変換器３１２、エッジ検出回路３２２、第１のモノマルチ回路３２４、第２のモノマルチ回路３２６、及び積分回路３６０に対応しており、同様に構成されているので、その説明を省略する。図８は、図７のディフェクト検出装置における信号の波形を示すグラフである。

積分回路４６０は、抵抗４６２と、キャパシタ（第１のキャパシタ）４６４と、スイッチ４６６，４６８，４７２とを備えている。これらはそれぞれ、図５の積分回路３６０における抵抗３６２、キャパシタ３６４、スイッチ３６６，３６８，及び３７２に対応しており、同様に構成されている。スイッチ４７２は、第１のスイッチを構成している。

高速エンベロープ検波回路４４０は、図１の高速エンベロープ検波回路１４０において、スイッチ（第２のスイッチ）４５２を更に備えたものである。また、高速エンベロープ検波回路４４０は、アンプ４４２と、電流源４４４，４４８と、キャパシタ（第２のキャパシタ）４４６とを備えている。これらはそれぞれ、図１の高速エンベロープ検波回路１４０におけるアンプ１４２、電流源１４４，１４８、及びキャパシタ１４６に対応しており、同様に構成されている。

スイッチ４５２は、第１のモノマルチ回路４２４の出力信号ＭＭ１のレベルが“Ｈ”である場合にのみ、高速エンベロープ検波回路４４０の出力に基準電圧ＶＲＥＦを与えるように、すなわち、キャパシタ４４６に基準電圧ＶＲＥＦを与えるように接続されている。

光ディスクに対する動作が、記録から再生へ、又は再生から記録へ切り替わると、記録ゲート信号ＷＴＧＴのレベルが変化する。図８のように、第１のモノマルチ回路４２４は、記録ゲート信号ＷＴＧＴの信号レベルが変化した後、時間ｔ１の間は、出力信号ＭＭ１を“Ｈ”にする。すると、スイッチ４５２がオンになって、キャパシタ４４６の電圧、すなわち、高速エンベロープ検波回路４４０が出力するエンベロープ信号ＥＭが基準電圧ＶＲＥＦに初期化される。その後、スイッチ４５２がオフになるので、エンベロープ信号ＥＭは急速に元の値に近づく。

その結果、図８のように、第１及び第２のモノマルチ回路４２４，４２６がパルスを出力する期間（時間ｔ１＋ｔ２）においては、エンベロープ信号ＥＭと積分回路４６０の出力信号ＩＳとのレベルがほぼ等しくなる。差動回路４０６の出力がほぼ零となるので、コンパレータ４０８は偽ディフェクト信号を発生しない。

また、この期間において、差動回路４０６は、ディフェクト検出時とは極性が逆の信号（値が負である信号）を出力しないので、出力のダイナミックレンジが大きくならないようにすることができる。したがって、コンパレータ４０８にしきい値ＳＤを出力するＤ／Ａ変換器４１２の分解能（入力されるディジタル値のビット数）を変えることなく、その量子化ステップを小さくすることができる。しきい値ＳＤをより適切に設定することができるので、ディフェクト検出の感度を上げることができる。

スイッチ４５２，４７２は、オンとなっているときにも抵抗（オン抵抗）を有しているので、信号ＭＭ１のパルスによって初期化される際に、キャパシタ４４６，４６４の電圧は、徐々に低下する。キャパシタ４４６及び４６４の電圧が差動回路４０６に与えられているので、少なくとも信号ＭＭ１のパルスが終了するまで、キャパシタ４４６及び４６４の電圧が等しいことが望ましい。

そこで、高速エンベロープ検波回路４４０と積分回路４６０とを、次のように構成してもよい。すなわち、キャパシタ４４６の容量とスイッチ４５２のオン抵抗との積と、キャパシタ４６４の容量とスイッチ４７２のオン抵抗との積とがほぼ等しくなるようにする。

このように、第４の実施形態のディフェクト検出装置によれば、光ディスクに対する動作が、記録から再生へ、又は再生から記録へ切り替わった直後においても、高速エンベロープ検波回路４４０が出力するエンベロープ信号ＥＭ及び積分回路４６０の出力信号ＩＳを低いレベルに固定し、その後、積分回路４６０の時定数を小さくすることによって、偽ディフェクト信号が発生しないようにすることができる。したがって、誤検出がなく、信頼性の高いディフェクト検出を行うことができ、かつ、ディフェクト検出の感度を上げることができる。

以上説明したように、本発明に係るディフェクト検出装置は、光ディスク上のディフェクトをより正確に検出することができ、光ディスク装置等において用いられるディフェクト検出装置等として有用である。

本発明の第１の実施形態に係るディフェクト検出装置の構成の例を示すブロック図である。 図１のディフェクト検出装置における信号の波形を示すグラフである。 本発明の第２の実施形態に係るディフェクト検出装置の構成の例を示すブロック図である。 図３のディフェクト検出装置における信号の波形を示すグラフである。 本発明の第３の実施形態に係るディフェクト検出装置の構成の例を示すブロック図である。 図５のディフェクト検出装置における信号の波形を示すグラフである。 本発明の第４の実施形態に係るディフェクト検出装置の構成の例を示すブロック図である。 図７のディフェクト検出装置における信号の波形を示すグラフである。 従来のディフェクト検出装置の構成の例を示すブロック図である。 図９のディフェクト検出装置における信号の波形を示すグラフである。

符号の説明

１０２，２０２，３０２，４０２ 可変ゲインアンプ（増幅部）
１０４，４５２，４７２ スイッチ
１０６，２０６，３０６，４０６ 差動回路（差分信号生成部）
１０８，２０８，３０８，４０８ コンパレータ（比較部）
１１２，２１２，３１２，４１２ Ｄ／Ａ変換器
１２２，２２２，３２２，４２２ エッジ検出回路
１２４，２２４，３２４，４２４ 第１のモノマルチ回路（第１のパルス生成部）
３２６，４２６ 第２のモノマルチ回路（第２のパルス生成部）
１４０，２４０，３４０，４４０ 高速エンベロープ検波回路（エンベロープ検出部）
１６０，２６０，３６０，４６０ 積分回路（積分部）
４６４ 第１のキャパシタ
４４６ 第２のキャパシタ
４７２ 第１のスイッチ
４５２ 第２のスイッチ

Claims (6)

1. 光ビームを照射された光ディスクから反射された光の強さに応じた反射信号を、前記光ディスクに対して記録又は再生のいずれを行うべきであるかを示す制御信号に応じたゲインで増幅して出力する増幅部と、
   前記増幅部の出力のエンベロープを求めて出力するエンベロープ検出部と、
   前記制御信号が変化したときに、所定の長さのパルスを出力する第１のパルス生成部と、
   前記エンベロープ検出部の出力を積分して出力する積分部と、
   前記エンベロープ検出部の出力を第１の入力信号として、前記積分部の出力を第２の入力信号として受け取り、前記第１の入力信号と前記第２の入力信号との差に応じた差分信号を生成して出力する差分信号生成部と、
   前記差分信号生成部の出力と所定の値とを比較し、その結果を、ディフェクトの有無を示すディフェクト検出信号として出力する比較部とを備え、
   前記第１のパルス生成部がパルスを出力する期間において、前記ディフェクト検出信号がディフェクトがあることを示す可能性が小さくなるように、前記差分信号生成部の第２の入力信号を変化させる
   ディフェクト検出装置。
2. 請求項１に記載のディフェクト検出装置において、
   前記第１のパルス生成部がパルスを出力する期間においては前記エンベロープ検出部から出力された信号を、その他の期間においては前記積分部から出力された信号を選択して、前記差分信号生成部の第２の入力信号として出力するスイッチを更に備える
   ことを特徴とするディフェクト検出装置。
3. 請求項１に記載のディフェクト検出装置において、
   前記積分部は、
   前記第１のパルス生成部がパルスを出力する期間においては、その時定数を小さくするものである
   ことを特徴とするディフェクト検出装置。
4. 請求項１に記載のディフェクト検出装置において、
   前記第１のパルス生成部が出力するパルスが終了すると、所定の長さのパルスを出力する第２のパルス生成部を更に備え、
   前記積分部は、
   一端が接地され、他端が当該積分部の出力である第１のキャパシタを有し、かつ、前記第１のパルス生成部がパルスを出力する期間において、ディフェクトがない場合に前記エンベロープ検出部から出力される信号に対して、ディフェクトがある場合に前記エンベロープ検出部から出力される信号の側にある所定の電圧を、前記第１のキャパシタに与え、前記第２のパルス生成部がパルスを出力する期間において、当該積分部の時定数を小さくするものである
   ことを特徴とするディフェクト検出装置。
5. 請求項４に記載のディフェクト検出装置において、
   前記エンベロープ検出部は、
   一端が接地され、他端が当該エンベロープ検出部の出力である第２のキャパシタを有し、かつ、前記第１のパルス生成部がパルスを出力する期間において、前記第２のキャパシタに前記所定の電圧を与えるものである
   ことを特徴とするディフェクト検出装置。
6. 請求項５に記載のディフェクト検出装置において、
   前記積分部は、
   前記第１のキャパシタに前記所定の電圧を与える第１のスイッチを有するものであり、
   前記エンベロープ検出部は、
   前記第２のキャパシタに前記所定の電圧を与える第２のスイッチを有するものであり、
   前記第１のキャパシタの容量と前記第１のスイッチのオン抵抗との積と、前記第２のキャパシタの容量と前記第２のスイッチのオン抵抗との積とが、ほぼ等しくなるように構成されている
   ことを特徴とするディフェクト検出装置。
   

Images