JP2005039138A

JP2005039138A - 不揮発性半導体記憶装置

Info

Publication number: JP2005039138A
Application number: JP2003276491A
Authority: JP
Inventors: Shunji Nakada; 俊司中田; Yoshimasa Katagiri; 祥雅片桐
Original assignee: Nippon Telegraph and Telephone Corp
Current assignee: Nippon Telegraph and Telephone Corp
Priority date: 2003-07-18
Filing date: 2003-07-18
Publication date: 2005-02-10

Abstract

【課題】しきい値を大きく変化させることができ、且つ設定したしきい値を長期間にわたって保持できるようにすること。
【解決手段】チャネル領域の上面に、ボトム絶縁層１４と、電子蓄積層１５Ａ，１５Ｂ，１５Ｃの間に中間絶縁層１６Ａ，１６Ｂを介挿させサンドイッチ構造とした超格子構造の層と、トップ絶縁層１７と、ゲート電極１８とを順次積層する。
【選択図】図１

Description

本発明は、電子を蓄積するトラップ準位を深くすることにより、電子がトラップ準位から漏れ出ることを抑制した不揮発性半導体記憶装置に関するものである。

従来知られている不揮発性半導体記憶装置としての電子蓄積型不揮発性メモリの動作について説明する。電子蓄積型不揮発性メモリとしては、浮遊ゲートに電子を蓄積するＥＥＰＲＯＭ（フラッシュメモリ）が良く知られている。また、次世代のメモリとして、窒化シリコン（Ｓｉ₃Ｎ₄）を電子蓄積層として用いるＳＯＮＯＳ（Semiconductor-Oxide-Nitride-Oxide-Semiconductor）型不揮発性メモリが注目を集めている。

浮遊ゲート型フラッシュメモリおよびＳＯＮＯＳ型不揮発性メモリは、電子蓄積層に電子を注入することにより電界効果型トランジスタのしきい値電圧を変化・設定し、これにより、ゲート（ワード線）に電圧を印加したとき電流が流れるか流れないかで当該メモリに書き込まれたデータを判定する。

図７は、浮遊ゲートに電子を注入することによりしきい値を設定した浮遊ゲート型フラッシュメモリのメモリセルのしきい値分布を示している。ワード線の電圧が０Ｖの時に、しきい値（データ）が“１”の状態であればメモリセルに電流が流れ、”０”の状態であれば電流が流れない。このように、電流が流れるか流れないかにより、“１”と“０”のデータを区別している。したがって、この場合は１個のメモリセルは１ビットのデータを記憶しているといえる。次に、１個のメモリセルに２ビットのデータを記憶した場合のメモリセルのしきい値分布を図８に示す。“１１”，“１０”，“０１”，“００”の４つのデータに対応したしきい値分布を示していることがわかる。

さて、上記のフラッシュメモリやＳＯＮＯＳ型不揮発性メモリの場合では、設定したしきい値の値は、永遠に変化しないわけではなく、時間と共に徐々に電子がトンネル効果により漏れ出て変化してしまうことが知られている（非特許文献１）

ここで、ＳＯＮＯＳ型不揮発性メモリを例に取り、詳しく説明する。図９は、前記したＳＯＮＯＳ型不揮発性メモリの断面図である。ｐ型シリコン基板（ｐ−Ｓｉ）２１に形成するソース２２，ドレイン２３の間のチャネル領域の上面に、酸化シリコン（ＳｉＯ₂）からなるボトム絶縁層２４を２ｎｍ、そのボトム絶縁層２４の上面に窒化シリコン（Ｓｉ₃Ｎ₄）からなる電子蓄積層２５を１０ｎｍ、その電子蓄積層２５の上面にＳｉＯ₂からなるトップ絶縁層２６を４ｎｍそれぞれ積層し、そのトップ絶縁層２６の上面にｎ型ポリシリコンからなるゲート電極２７を積層したものである（たとえば、特許文献１）。
ウイリアムＤブラウン、ジョーＥブレワー著、「不揮発性半導体メモリ技術」、ＩＥＥＥ出版、３２１頁、１９９８年（Nonvolatile Semiconductor Memory Technology,edited by William.D.Brown and Joe.E.Brewer,IEEE press(1998),page 321) 特開平１１−４０６８２号公報

図１０は、図９のＳＯＮＯＳ型不揮発性メモリのバンド構造を示したものである。電子蓄積層２５には、トップ絶縁層２６との境界側においてシリコンのダングリングボンドに起因する深いトラップ準位（Ｓｉ₃Ｎ₄の伝導帯から２．２ｅＶの位置）が存在するが、ボトム絶縁層２４との境界側においては境界を持たないバルクの性質に起因する浅いトラップ準位（Ｓｉ₃Ｎ₄の伝導帯から０．８ｅＶの位置）が存在する。この場合に、深いトラップ準位を形成する境界は電子蓄積層２５とトップ絶縁層２６との境界の１つしかなく、電子を蓄積する深いトラップ準位の数を多くできない。従って、しきい値の値を大きく変化させることができない。このため、多値化への応用を考えたときに、１セル内において記録できる状態の数（しきい値の数）をあまり多くできないという問題があった。

また、ボトム絶縁層２４の膜厚が２ｎｍしか無いために、トンネル効果により漏れ電流が生じてしまい、しきい値が時間と共に変化することが知られている。図１１は、しきい値が時間と共に変化する一例を示している。当初１Ｖであったしきい値電圧と−１Ｖであったしきい値電圧が、ほぼ１０⁸秒が経過すると０Ｖになって、しきい値電圧が区別できなくなっている。このように、従来のＳＯＮＯＳ型不揮発性メモリはしきい値電圧が時間経過によって変動し、データの保持時間が短くなってしまうという問題もあった。

本発明の目的は、しきい値を大きく変化させることができ、且つ設定したしきい値を長期間にわたって保持できるようにした不揮発性半導体記憶装置を提供することにある。

請求項１にかかる発明は、チャネル領域の上面にボトム絶縁層、電子蓄積層、トップ絶縁層、およびゲート電極が順次積層されたゲート構造をもつ不揮発性半導体記憶装置において、前記電子蓄積層を、前記ボトム絶縁層の上側と前記トップ絶縁層の下側が電子蓄積層となるように電子蓄積層と中間絶縁層を交互に積層してなる超格子構造の層に代えたことを特徴とする。
請求項２にかかる発明は、チャネル領域の上面にボトム絶縁層、電子蓄積層、トップ絶縁層、およびゲート電極が順次積層されたゲート構造をもつ不揮発性半導体記憶装置において、前記電子蓄積層を窒化シリコン化合物で構成し、該窒化シリコン化合物を化学量論組成よりもシリコンリッチな組成としたことを特徴とする。
請求項３にかかる発明は、請求項１に記載の不揮発性半導体記憶装置おいて、前記電子蓄積層として、Ｓｉ₃Ｎ₄、ＳｉＯＮ、又はＡ１₂０₃を用いることを特徴とする。
請求項４にかかる発明は、請求項２に記載の不揮発性半導体記憶装置おいて、前記電子蓄積層として、Ｓｉ₃Ｎ₄またはＳｉＯＮを用いることを特徴とする。

本発明の不揮発性半導体記憶装置によれば、電子蓄積層の深いトラップ準位の数を多くしあるいはその深いトラップ準位が電子蓄積層の全領域に拡大するので、しきい値を大きく変化させることができて多値メモリに適用できるとともに、電子がそのトラップ準位から漏れ出ることが抑制されデータの保持時間を大幅に延長させることができる。

本発明では、電子蓄積層の部分を、ボトム絶縁層の上側とトップ絶縁層の下側が電子蓄積層となるように電子蓄積層と中間絶縁層を交互に積層してなる超格子構造の層とすることにより、電子を蓄積するトラップ準位を深くするとともにその深いトラップ準位の数を増大させる。あるいは電子蓄積層を窒化シリコン化合物で構成して該窒化シリコン化合物を化学量論的組成よりもシリコンリッチな組成とすることにより、電子を蓄積するトラップ準位を深くするとともに深いトラップ準位を電子蓄積層の全領域に亘るようにする。以下、詳しく説明する。

図１は本発明実施例１のＳＯＮＯＳ型不揮発性メモリの構造を示す断面図である。ｐ型シリコン基板（ｐ−Ｓｉ）１１に形成するソース１２，ドレイン１３の間のチャネル領域の上面に、酸化シリコン（ＳｉＯ₂）からなるボトム絶縁層１４を２ｎｍ、そのボトム絶縁層１４の上面に窒化シリコン（Ｓｉ₃Ｎ₄）からなる電子蓄積層１５Ａを２ｎｍ、その電子蓄積層１５Ａの上面にＳｉＯ₂からなる中間絶縁層１６Ａを２ｎｍ、その中間絶縁層１６Ａの上面にＳｉ₃Ｎ₄からなる電子蓄積層１５Ｂを２ｎｍ、その電子蓄積層１５Ｂの上面にＳｉＯ₂からなる中間絶縁層１６Ｂを２ｎｍ、その中間絶縁層１６Ｂの上面にＳｉ₃Ｎ₄からなる電子蓄積層１５Ｃを２ｎｍ、その電子蓄積層１５Ｃの上面にトップ絶縁層１７を４ｎｍそれぞれ積層し、そのトップ絶縁層１７の上面にｎ型ポリシリコンからなるゲート電極１８を積層したものである。

すなわち、２ｎｍの電子蓄積層１５Ａ，１５Ｂ，１５Ｃのそれぞれの間に２ｎｍの中間絶縁層１６Ａ，１６Ｂをそれぞれ介挿させてサンドイッチ構造とし、これにより超格子構造を実現したものである。このため、電子蓄積層の上に絶縁層が存在する境界（深いトラップ準位が生成される境界）は３個存在し（１５Ａ−１６Ａ，１５Ｂ−１６Ｂ，１５Ｃ−１７）、したがって深いトラップ準位の数を多くすることが可能である。このため、しきい値の値を大きく変化させることができ、１個のメモリセルに１ビットのみならず多ビットのデータを書き込むことが可能となり、大容量化を実現できる。図２に図１の構造のＳＯＮＯＳ型不揮発性メモリのバンド構造を示した。各電子蓄積層１５Ａ，１５Ｂ，１５Ｃにおいて深いトラップ準位（Ｓｉ₃Ｎ₄の伝導帯から２．２ｅＶの位置）が形成されている。

図５に、本発明実施例１を用いた場合のしきい値と時間の関係を示す。図９に示した従来構造のＳＯＮＯＳ型不揮発性メモリでは１０⁸秒の経過後に２つのしきい値状態（１Ｖ,−１Ｖ)の違いが識別できなくなるのに対して、本発明実施例１では時間１０¹⁶秒が経過するまで、２つのしきい値状態（１Ｖ,−１Ｖ)の違いが識別できる。よって、図６に示すように、正しくデータを読み出せるデータ保持時間が１０⁸倍改善される。

図３は本発明実施例２のＳＯＮＯＳ型不揮発性メモリの構造を示す断面図である。前記した実施例１では電子蓄積層の部分を電子蓄積層と中間絶縁層を交互に積層してなる超格子構造の層として深いトラップ準位を実現すると共にその数を増大させたが、実施例２では電子蓄積層１９を単層とし、その電子蓄積層１９の窒化シリコンを化学量論的組成（Ｓｉ₃Ｎ₄）よりもｘ（ｘ＞０）だけシリコンが過剰の組成（Ｓｉ_3+XＮ₄）とした。

前記したように、従来の電子蓄積層とその上面に存在するトップ絶縁層との境界では深いトラップ準位が存在するが、これはシリコンのダングリングボンドに起因している。そこで、本実施例２では、電子蓄積層１９にシリコンを過剰に供給することによって、シリコンリッチな状態としてシリコンのダングリングボンドを増大させ、深いトラップ準位を生成する。図４に図３の構造のＳＯＮＯＳ型不揮発性メモリのバンド構造を示した。シリコンリッチなＳｉ_3+XＮ₄からなる電子蓄積層１９は、その全領域に亘って深いトラップ準位（Ｓｉ_3+XＮ₄の伝導帯から２．２ｅＶの位置）が生成されている。

なお、実施例１では電子蓄積層１５Ａ，１５Ｂ，１５ＣとしてＳｉ₃Ｎ₄を使用し、中間絶縁層１６Ａ，１６ＢとしてＳｉＯ₂を使用する超格子構造を用いたが、この組み合わせに限られるものではない。例えば、電子蓄積層１５Ａ，１５Ｂ，１５Ｃとして酸化アルミニウム（Ａｌ₂Ｏ₃）あるいは酸化窒化シリコン（ＳｉＯＮ）を使用してもよい。また、実施例２では電子蓄積層１９としてシリコンリッチなＳｉ_3+XＮ₄を用いたが、ＳｉＯＮを用いてシリコンリッチなＳｉ_1+XＯＮとしてもよい。

実施例１のＳＯＮＯＳ型不揮発性メモリの断面図である。実施例１のＳＯＮＯＳ型不揮発性メモリのバンド構造の説明図である。実施例２のＳＯＮＯＳ型不揮発性メモリの断面図である。実施例２のＳＯＮＯＳ型不揮発性メモリのバンド構造の説明図である。実施例１のしきい値の経時変化特性図である。実施例１と従来例のしきい値の保持時間比較特性図である。２値のしきい値を有するメモリセルのしきい値分布の説明図である。４値のしきい値を有するメモリセルのしきい値分布の説明図である。従来のＳＯＮＯＳ型不揮発性メモリの断面図である。従来のＳＯＮＯＳ型不揮発性メモリのバンド構造の説明図である。従来のＳＯＮＯＳ型不揮発性メモリのしきい値の経時変化特性図である。

符号の説明

１１：ｐ型シリコン基板
１２：ソース
１３：ドレイン
１４：ボトム絶縁層
１５Ａ，１５Ｂ，１５Ｃ：電子蓄積層
１６Ａ，１６Ｂ：中間絶縁層
１７：トップ絶縁層
１８：ゲート電極
１９：電子蓄積層

Claims

チャネル領域の上面にボトム絶縁層、電子蓄積層、トップ絶縁層、およびゲート電極が順次積層されたゲート構造をもつ不揮発性半導体記憶装置において、
前記電子蓄積層を、前記ボトム絶縁層の上側と前記トップ絶縁層の下側が電子蓄積層となるように電子蓄積層と中間絶縁層を交互に積層してなる超格子構造の層に代えたことを特徴とする不揮発性半導体記憶装置。
チャネル領域の上面にボトム絶縁層、電子蓄積層、トップ絶縁層、およびゲート電極が順次積層されたゲート構造をもつ不揮発性半導体記憶装置において、
前記電子蓄積層を窒化シリコン化合物で構成し、該窒化シリコン化合物を化学量論組成よりもシリコンリッチな組成としたことを特徴とする不揮発性半導体記憶装置。
請求項１に記載の不揮発性半導体記憶装置おいて、
前記電子蓄積層として、Ｓｉ₃Ｎ₄、ＳｉＯＮ、またはＡ１₂０₃を用いることを特徴とする不揮発性半導体記憶装置。
請求項２に記載の不揮発性半導体記憶装置おいて、
前記電子蓄積層として、Ｓｉ₃Ｎ₄またはＳｉＯＮを用いることを特徴とする不揮発性半導体装置。