CN105552081A - 电荷捕获型存储器及其制备方法 - Google Patents
电荷捕获型存储器及其制备方法 Download PDFInfo
- Publication number
- CN105552081A CN105552081A CN201610045640.3A CN201610045640A CN105552081A CN 105552081 A CN105552081 A CN 105552081A CN 201610045640 A CN201610045640 A CN 201610045640A CN 105552081 A CN105552081 A CN 105552081A
- Authority
- CN
- China
- Prior art keywords
- storage layer
- charge storage
- charge
- trap
- type memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000015654 memory Effects 0.000 title claims abstract description 76
- 238000002360 preparation method Methods 0.000 title abstract description 12
- 239000010410 layer Substances 0.000 claims abstract description 199
- 239000011229 interlayer Substances 0.000 claims abstract description 70
- 239000000758 substrate Substances 0.000 claims abstract description 16
- 230000004888 barrier function Effects 0.000 claims description 18
- PNEYBMLMFCGWSK-UHFFFAOYSA-N Alumina Chemical compound [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 12
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 11
- 239000011810 insulating material Substances 0.000 claims description 11
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 11
- 239000000463 material Substances 0.000 claims description 10
- 239000000377 silicon dioxide Substances 0.000 claims description 5
- 229910000449 hafnium oxide Inorganic materials 0.000 claims description 4
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 claims description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 3
- MIQVEZFSDIJTMW-UHFFFAOYSA-N aluminum hafnium(4+) oxygen(2-) Chemical compound [O-2].[Al+3].[Hf+4] MIQVEZFSDIJTMW-UHFFFAOYSA-N 0.000 claims description 3
- 238000000926 separation method Methods 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 claims description 3
- 239000010703 silicon Substances 0.000 claims description 3
- 230000005641 tunneling Effects 0.000 abstract 1
- 238000000034 method Methods 0.000 description 7
- 238000007667 floating Methods 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 5
- 238000000231 atomic layer deposition Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 239000012141 concentrate Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
Landscapes
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
提供一种电荷捕获型存储器及其制备方法。该电荷捕获型存储器包括衬底，以及依次堆叠在所述衬底上的电荷隧穿层、电荷存储层、电荷阻挡层和控制栅极。所述电荷存储层包括设置在所述电荷存储层中的电荷存储层夹层；并且在所述电荷存储层与所述电荷存储层夹层之间的界面处具有电荷捕获陷阱。
Description
技术领域
本发明的实施例涉及电荷捕获型存储器及其制备方法。
背景技术
闪存是一种重要的非易失性存储器。传统的闪存一般包括衬底、以及依次设置在衬底上的电荷隧穿层、浮置栅极、电荷阻挡层和控制栅极，浮置栅极用作电荷存储层。随着用户对高存储密度的不断要求，闪存的特征尺寸不断减小；在此情形下，对于采用浮置栅极作为电荷存储层的传统闪存而言，浮置栅极之间的电容耦合、电荷隧穿层中的点缺陷导致浮置栅极保存的电荷泄露等问题越来越严重，严重限制了传统闪存的发展。
目前，电荷捕获型存储器作为一种新型闪存而被广泛研究。在电荷捕获型存储器中，采用绝缘材料例如氮化硅代替传统闪存中的浮置栅极以作为电荷存储层。由于绝缘材料例如氮化硅用作电荷存储层，因此电荷捕获型存储器可以克服如上所述的传统闪存中存在的诸多问题。另外，电荷捕获型存储器还具有稳定性高、功耗低、抗辐照能力强以及与标准CMOS工艺兼容等优点。
发明内容
根据本发明的实施例，提供一种电荷捕获型存储器。该电荷捕获型存储器包括衬底，以及依次堆叠在所述衬底上的电荷隧穿层、电荷存储层、电荷阻挡层和控制栅极。所述电荷存储层包括设置在所述电荷存储层中的电荷存储层夹层；并且在所述电荷存储层与所述电荷存储层夹层之间的界面处具有电荷捕获陷阱。
例如，所述电荷存储层夹层和所述电荷存储层由不同的材料形成。
例如，所述电荷存储层夹层由绝缘材料形成。
例如，所述电荷存储层夹层与所述电荷隧穿层和所述电荷阻挡层中的至少一方由相同的材料形成。
例如，所述电荷存储层夹层为一层，该一层电荷存储层夹层距所述电荷存储层的上表面的距离与该一层电荷存储层夹层距所述电荷存储层的下表面的距离相同。
例如，所述电荷存储层夹层为多层，该多层电荷存储层夹层彼此隔开并均匀分布在所述电荷存储层中。
例如，所述电荷存储层夹层为连续的薄膜。
例如，所述电荷存储层夹层包括多个分离的岛。
例如，所述电荷存储层由绝缘材料形成。
例如，所述电荷存储层由氮化硅、氮氧化硅、氧化铝、氧化铪或氧化铝铪形成。
例如，所述电荷存储层由氮化硅形成，并且所述电荷存储层夹层由氧化硅形成。
根据本发明的实施例，提供一种电荷捕获型存储器的制备方法。该方法包括：提供衬底；在所述衬底上形成电荷隧穿层；在所述电荷隧穿层上形成电荷存储层；在所述电荷存储层上形成电荷阻挡层；并且在所述电荷阻挡层上形成控制栅极。所述方法还包括：在所述电荷存储层中形成电荷存储层夹层。在所述电荷存储层与所述电荷存储层夹层之间的界面处具有电荷捕获陷阱。
例如，在所述电荷存储层中形成所述电荷存储层夹层包括：在所述电荷隧穿层上形成所述电荷存储层的一部分；在所述电荷存储层的一部分上形成所述电荷存储层夹层；并且在所述电荷存储层夹层上形成所述电荷存储层的另一部分。
例如，所述电荷存储层夹层通过原子层沉积方法形成。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例的附图作简单地介绍，显而易见地，下面描述中的附图仅仅涉及本发明的一些实施例，而非对本发明的限制。
图1是根据一种技术的电荷捕获型存储器的结构示意图；
图2是根据本发明实施例的电荷捕获型存储器的结构示意图；
图3是根据本发明实施例的电荷捕获型存储器的变形一；
图4是根据本发明实施例的电荷捕获型存储器的变形二；以及
图5(a)至(g)是根据本发明实施例的电荷捕获型存储器的制备方法的示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例的附图，对本发明实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于所描述的本发明的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
除非另作定义，此处使用的技术术语或者科学术语应当为本发明所属领域内具有一般技能的人士所理解的通常意义。本发明专利申请说明书以及权利要求书中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。同样，“一个”、“一”或者“该”等类似词语也不表示数量限制，而是表示存在至少一个。“包括”或者“包含”等类似的词语意指出现在“包括”或者“包含”前面的元件或者物件涵盖出现在“包括”或者“包含”后面列举的元件或者物件及其等同，并不排除其他元件或者物件。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。
图1为根据一种技术的电荷捕获型存储器。该电荷捕获型存储器包括衬底10、以及依次堆叠在衬底10上的电荷隧穿层20、电荷存储层30、电荷阻挡层40和控制栅极50。电荷存储层30为例如氮化硅的绝缘材料。本发明的发明人发现，对于图1所示的电荷捕获型存储器，当电荷存储层30存储电荷时，存储的电荷100基本集中在电荷存储层30与电荷隧穿层20的界面处以及电荷存储层30与电荷阻挡层40的界面处。由于存储的电荷100基本集中在上述两个界面处，因此存储的电荷数量是非常有限的，并且即使增大电荷存储层30的厚度也不能提高电荷存储量。
根据本发明的实施例，提供一种电荷捕获型存储器。图2是根据本发明实施例的电荷捕获型存储器的结构示意图。如图2所示，该电荷捕获型存储器包括衬底10，以及依次堆叠在所述衬底10上的电荷隧穿层20、电荷存储层30、电荷阻挡层40和控制栅极50。所述电荷存储层30包括设置在所述电荷存储层30中的电荷存储层夹层33，并在所述电荷存储层30与所述电荷存储层夹层33之间的界面处具有电荷捕获陷阱T。例如，当根据本发明实施例的电荷捕获型存储器存储电荷100时，所述电荷存储层30与所述电荷存储层夹层33之间的界面处的电荷捕获陷阱T能够保持存储的电荷100。
在根据本发明实施例的电荷捕获型存储器中，如图2所示，由于设置了所述电荷存储层夹层33且在所述电荷存储层30和所述电荷存储层夹层33之间的界面处具有电荷捕获陷阱，所以存储的电荷100可以进一步保持在所述电荷存储层30和所述电荷存储层夹层33之间的界面处。这样的话，存储的电荷100既可以保持在电荷存储层30与电荷隧穿层20的界面处以及电荷存储层30与电荷阻挡层40的界面处，又可以保持在电荷存储层30与电荷存储层夹层33之间的界面处。从而，根据本发明实施例的电荷捕获型存储器可以在不增大器件特征尺寸的情况下增大电荷存储量，增大了存储器的存储窗口值并提高了存储器的可靠性；与此同时，在初始窗口值保持不变的情况下实现了更优的数据保持能力。
例如，所述电荷存储层30与所述电荷存储层夹层33之间的界面可以是同质界面；即，所述电荷存储层30与所述电荷存储层夹层33可以由相同的材料形成，在此情形下可以采用不同的形成条件来分别形成电荷存储层30和电荷存储层夹层33。例如，所述电荷存储层30与所述电荷存储层夹层33之间的界面可以是异质界面；即，所述电荷存储层夹层33和所述电荷存储层30由不同的材料形成，以便在所述电荷存储层夹层33和所述电荷存储层30之间的界面处具有更多的能够保持存储电荷的电荷捕获陷阱。进一步地，例如，所述电荷存储层夹层33由绝缘材料形成，以避免在电荷存储层30中引入导电材料和/或半导体材料而对存储器的电学性能产生不利的影响。更进一步地，为了减少制备存储器所需要的材料的种类并为了简化存储器的制备工艺，例如所述电荷存储层夹层33与所述电荷隧穿层20和所述电荷阻挡层40中的至少一方由相同的材料形成。优选地，所述电荷存储层夹层33、所述电荷隧穿层20和所述电荷阻挡层40三者由相同的材料形成。
例如，如图2所示，在根据本发明实施例的电荷捕获型存储器中，所述电荷存储层夹层33为一层，该一层电荷存储层夹层33距所述电荷存储层30的上表面的距离与该一层电荷存储层夹层33距所述电荷存储层30的下表面的距离基本相同。这样一来，存储的电荷100可以均匀地分布，以提高存储器的稳定性。
图3是根据本发明实施例的电荷捕获型存储器的变形一。例如，如图3所示，所述电荷存储层夹层33为多层，在每一层电荷存储层夹层33与所述电荷存储层30的界面处均具有电荷捕获陷阱，且这些电荷捕获陷阱可以保持存储的电荷，这样可以进一步增大电荷存储数量。进一步地，例如，如图3所示，该多层电荷存储层夹层彼此隔开并均匀分布在所述电荷存储层30中；这样一来，存储的电荷100可以均匀地分布，以提高存储器的稳定性。
如图2所示，在根据本发明实施例的电荷捕获型存储中，例如所述电荷存储层夹层33为连续的薄膜。图4是根据本发明实施例的电荷捕获型存储器的变形二。如图4所示，例如所述电荷存储层夹层33包括多个分离的岛，由此可以在增大存储器的电荷存储量的同时降低对所述电荷存储层夹层33的成膜质量的要求，降低工艺难度。
例如，在根据本发明实施例的电荷捕获型存储器中，所述电荷存储层30由绝缘材料形成。优选地，所述电荷存储层30由氮化硅、氮氧化硅、氧化铝、氧化铪或氧化铝铪形成。更优选地，所述电荷存储层30由氮化硅形成。
例如，在根据本发明实施例的电荷捕获型存储器中，电荷存储层30由氮化硅形成，并且所述电荷存储层夹层33由氧化硅形成。
例如，在根据本发明实施例的电荷捕获型存储器中，一层所述电荷存储层夹层33的厚度为0.5-2nm；所述电荷存储层30的厚度为5-30nm，优选地为5-10nm。
例如，在根据本发明实施例的电荷捕获型存储器中，电荷隧穿层20由绝缘材料形成，例如氧化硅或者氧化硅/氮化硅/氧化硅的复合层；电荷阻挡层40由绝缘材料形成，例如氧化硅或者诸如氧化铝、氧化铪的高k值材料；控制电极50由诸如多晶硅的半导体材料或者诸如钛、铝、钨等的金属材料形成。例如，在根据本发明实施例的电荷捕获型存储器中，电荷隧穿层20的厚度为3-10nm，优选地为3-8nm；电荷阻挡层的厚度为8-35nm，优选地为8-20nm。
需要说明的是，根据本发明实施例的电荷捕获型存储器不仅可以用于平面闪存，而且还可以用于包括三维结构存储单元的各种类型的闪存。
根据本发明的实施例，还提供一种电荷捕获型存储器的制备方法。如图5(a)至(g)所示，该方法包括：提供衬底10；在所述衬底10上形成电荷隧穿层20；在所述电荷隧穿层20上形成电荷存储层30；在所述电荷存储层30上形成电荷阻挡层40；并且在所述电荷阻挡层40上形成控制栅极50。所述方法还包括：在所述电荷存储层30中形成电荷存储层夹层33。在所述电荷存储层30与所述电荷存储层夹层33之间的界面处具有电荷捕获陷阱。例如，当采用根据本发明实施例的制备方法所制备的电荷捕获型存储器存储电荷100时，所述电荷存储层30与所述电荷存储层夹层33之间的界面处的电荷捕获陷阱能够保持存储的电荷100。
在根据本发明实施例的电荷捕获型存储器的制备方法中，由于形成了所述电荷存储层夹层33且在所述电荷存储层30和所述电荷存储层夹层33之间的界面处具有电荷捕获陷阱，所以存储的电荷100可以进一步保持在所述电荷存储层30和所述电荷存储层夹层33之间的界面处。这样的话，存储的电荷100既可以保持在电荷存储层30与电荷隧穿层20的界面处以及电荷存储层30与电荷阻挡层40的界面处，又可以保持在电荷存储层30与电荷存储层夹层33之间的界面处。因此，根据本发明实施例的制备方法所制备的电荷捕获型存储器可以在不增大器件特征尺寸的情况下增大电荷存储量，从而增大了存储器的存储窗口值并提高了存储器的可靠性；与此同时，在初始窗口值保持不变的情况下实现了更优的数据保持能力。
例如，如图5(c)至(e)所示，在所述电荷存储层30中形成电荷存储层夹层33包括：在所述电荷隧穿层20上形成所述电荷存储层30的一部分；在所述电荷存储层30的一部分上形成所述电荷存储层夹层33；并且在所述电荷存储层夹层33上形成所述电荷存储层30的另一部分。例如，所述电荷存储层夹层33通过沉积形成.进一步地，所述电荷存储层夹层33例如由原子层沉积(ALD：AtomicLayerDeposition)方法形成。
采用根据本发明实施例的制备方法所制备的电荷捕获型存储器的具体结构及其有益效果可以参考如上所述的根据本发明实施例的电荷捕获型存储器，在此不再赘述。
以上所述仅是本公开的示范性实施例，而非用于限制本公开的保护范围，本公开的保护范围由权利要求确定。
Claims (11)
1.一种电荷捕获型存储器，包括衬底，以及依次堆叠在所述衬底上的电荷隧穿层、电荷存储层、电荷阻挡层和控制栅极，其中
所述电荷存储层包括设置在所述电荷存储层中的电荷存储层夹层；并且
在所述电荷存储层与所述电荷存储层夹层之间的界面处具有电荷捕获陷阱。
2.根据权利要求1所述的电荷捕获型存储器，其中所述电荷存储层夹层和所述电荷存储层由不同的材料形成。
3.根据权利要求1所述的电荷捕获型存储器，其中所述电荷存储层夹层由绝缘材料形成。
4.根据权利要求1所示的电荷捕获型存储器，其中所述电荷存储层夹层与所述电荷隧穿层和所述电荷阻挡层中的至少一方由相同的材料形成。
5.根据权利要求1所述的电荷捕获型存储器，其中所述电荷存储层夹层为一层，该一层电荷存储层夹层距所述电荷存储层的上表面的距离与该一层电荷存储层夹层距所述电荷存储层的下表面的距离相同。
6.根据权利要求1所示的电荷捕获型存储器，其中所述电荷存储层夹层为多层，该多层电荷存储层夹层彼此隔开并均匀分布在所述电荷存储层中。
7.根据权利要求1所述的电荷捕获型存储器，其中所述电荷存储层夹层为连续的薄膜。
8.根据权利要求1所述的电荷捕获型存储器，其中所述电荷存储层夹层包括多个分离的岛。
9.根据权利要求1-8任一项所述的电荷捕获型存储器，其中所述电荷存储层由绝缘材料形成。
10.根据权利要求9所述的电荷捕获型存储器，其中所述电荷存储层由氮化硅、氮氧化硅、氧化铝、氧化铪或氧化铝铪形成。
11.根据权利要求1-8任一项所述的电荷捕获型存储器，其中
所述电荷存储层由氮化硅形成，并且所述电荷存储层夹层由氧化硅形成。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610045640.3A CN105552081B (zh) | 2016-01-22 | 2016-01-22 | 电荷捕获型存储器及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610045640.3A CN105552081B (zh) | 2016-01-22 | 2016-01-22 | 电荷捕获型存储器及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105552081A true CN105552081A (zh) | 2016-05-04 |
| CN105552081B CN105552081B (zh) | 2018-12-04 |
Family
ID=55831171
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610045640.3A Active CN105552081B (zh) | 2016-01-22 | 2016-01-22 | 电荷捕获型存储器及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105552081B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005039138A (ja) * | 2003-07-18 | 2005-02-10 | Nippon Telegr & Teleph Corp <Ntt> | 不揮発性半導体記憶装置 |
| CN101312216A (zh) * | 2007-01-11 | 2008-11-26 | 三星电子株式会社 | 带有混合结构电荷捕获层的闪存器件及其制造方法 |
| CN102142460A (zh) * | 2010-12-29 | 2011-08-03 | 电子科技大学 | 一种soi型p-ldmos |
| CN103066074A (zh) * | 2011-10-21 | 2013-04-24 | 华东师范大学 | 一种具有双层电介质电荷捕获层的dc-sonos存储器及其制备方法 |
-
2016
- 2016-01-22 CN CN201610045640.3A patent/CN105552081B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005039138A (ja) * | 2003-07-18 | 2005-02-10 | Nippon Telegr & Teleph Corp <Ntt> | 不揮発性半導体記憶装置 |
| CN101312216A (zh) * | 2007-01-11 | 2008-11-26 | 三星电子株式会社 | 带有混合结构电荷捕获层的闪存器件及其制造方法 |
| CN102142460A (zh) * | 2010-12-29 | 2011-08-03 | 电子科技大学 | 一种soi型p-ldmos |
| CN103066074A (zh) * | 2011-10-21 | 2013-04-24 | 华东师范大学 | 一种具有双层电介质电荷捕获层的dc-sonos存储器及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105552081B (zh) | 2018-12-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9041090B2 (en) | Methods for forming a string of memory cells and apparatuses having a vertical string of memory cells including metal | |
| US9431257B2 (en) | Salicided structure to integrate a flash memory device with a high κ, metal gate logic device | |
| CN108336088B (zh) | 存储装置及其制造方法 | |
| US10134758B2 (en) | Memory devices and systems having reduced bit line to drain select gate shorting and associated methods | |
| WO2016191156A4 (en) | Memory cell with high-k charge trapping layer | |
| US20060273370A1 (en) | NROM flash memory with vertical transistors and surrounding gates | |
| US20180233573A1 (en) | Integrated circuit including ferroelectric memory cells and methods for manufacturing | |
| CN101364602A (zh) | 具有高速擦除能力的能隙处理的电荷捕捉存储单元 | |
| JP2012069603A (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
| US20080003747A1 (en) | Non-volatile memory device and manufacturing method thereof | |
| TW201824456A (zh) | 快閃記憶體結構及其製造方法 | |
| KR101892682B1 (ko) | 3d nand 메모리 구조체에서의 터널 산화물 층 형성 방법 및 관련 디바이스 | |
| US20160260725A1 (en) | Semiconductor device | |
| US9230975B2 (en) | Nonvolatile semiconductor memory device | |
| CN113994480B (zh) | 具有含三种或大于三种不同材料的导电结构的组合件 | |
| JP2017168527A (ja) | 半導体記憶装置およびその製造方法 | |
| CN103137860A (zh) | 非易失性三维半导体存储器件及制备方法 | |
| TWI336475B (en) | Methods for implementing bit-by-bit erase of a flash memory device | |
| CN105870121B (zh) | 三维非易失性nor型闪存 | |
| TWI574380B (zh) | 環繞式閘極垂直閘極記憶體結構和半導體元件及其建構方法 | |
| CN102456746B (zh) | 非挥发性半导体存储单元、器件及制备方法 | |
| US20170077111A1 (en) | Nonvolatile semiconductor memory device and method of manufacturing the same | |
| CN105552081A (zh) | 电荷捕获型存储器及其制备方法 | |
| CN103904118B (zh) | 具有存储器功能的场效应晶体管及其三维集成方法 | |
| CN102315223A (zh) | 高性能平面浮栅闪存器件结构及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP01 | Change in the name or title of a patent holder |
Address after: 100084 Tsinghua University, Beijing, Haidian District Patentee after: TSINGHUA University Patentee after: Zhaoyi Innovation Technology Group Co.,Ltd. Address before: 100084 Tsinghua University, Beijing, Haidian District Patentee before: TSINGHUA University Patentee before: GIGADEVICE SEMICONDUCTOR(BEIJING) Inc. |
|
| CP01 | Change in the name or title of a patent holder |