JP2007214552A - 二重トラップ層を備えた不揮発性メモリ素子 - Google Patents

二重トラップ層を備えた不揮発性メモリ素子 Download PDF

Info

Publication number
JP2007214552A
JP2007214552A JP2007001404A JP2007001404A JP2007214552A JP 2007214552 A JP2007214552 A JP 2007214552A JP 2007001404 A JP2007001404 A JP 2007001404A JP 2007001404 A JP2007001404 A JP 2007001404A JP 2007214552 A JP2007214552 A JP 2007214552A
Authority
JP
Japan
Prior art keywords
trap layer
memory device
insulating film
layer
nonvolatile memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007001404A
Other languages
English (en)
Inventor
Sang-Jin Park
祥珍 朴
Young-Kwan Cha
映官 車
Young-Soo Park
永洙 朴
Shoken Ri
正賢 李
Suk-Ho Choi
石鎬 崔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2007214552A publication Critical patent/JP2007214552A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • E—FIXED CONSTRUCTIONS
    • E04—BUILDING
    • E04H—BUILDINGS OR LIKE STRUCTURES FOR PARTICULAR PURPOSES; SWIMMING OR SPLASH BATHS OR POOLS; MASTS; FENCING; TENTS OR CANOPIES, IN GENERAL
    • E04H1/00—Buildings or groups of buildings for dwelling or office purposes; General layout, e.g. modular co-ordination or staggered storeys
    • E04H1/12—Small buildings or other erections for limited occupation, erected in the open air or arranged in buildings, e.g. kiosks, waiting shelters for bus stops or for filling stations, roofs for railway platforms, watchmen's huts or dressing cubicles
    • E04H1/1205—Small buildings erected in the open air
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H01L29/42332—Gate electrodes for transistors with a floating gate with the floating gate formed by two or more non connected parts, e.g. multi-particles flating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H01L29/7882—Programmable transistors with only two possible levels of programmation charging by injection of carriers through a conductive insulator, e.g. Poole-Frankel conduction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Architecture (AREA)
  • Civil Engineering (AREA)
  • Structural Engineering (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

【課題】二重トラップ層を備えた不揮発性メモリ素子を提供する。
【解決手段】電荷トラップ層は、正孔トラップが支配的に行われる第１トラップ層と、電子トラップが支配的に行われる第２トラップ層とを備える二重トラップ層を備えた不揮発性メモリ素子である。これにより、不揮発性メモリ素子は、フラットバンド電圧の範囲が（＋）及び（−）方向に均一に拡張されるため、バイアス電圧によるフラットバンド電圧間の差を大きくし、したがって、非常に安定したマルチレベルセルを具現できる。
【選択図】図４

Description

本発明は、電荷のトラップ特性を利用して情報の書き込み及び読み取り機能を具現する不揮発性メモリ素子に係り、特に、正孔トラップの支配的な層と電子トラップの支配的な層とを備えた不揮発性メモリ素子に関する。
最近では、不揮発性の特徴を有する多様な形態のメモリ素子が出現されている。図１は、電荷トラップ層をストレージノードとして利用するＳＯＮＯＳタイプのメモリ素子の構造を示す図面である。ソース領域Ｓ及びドレイン領域Ｄが形成されたシリコン基板１１上に、トンネル絶縁膜１２と、電荷トラップ層１３と、ブロッキング絶縁膜１４とが積層されている。ブロッキング絶縁膜１４上には、ゲート電極１５が形成される。トンネル絶縁膜１２及びブロッキング絶縁膜１４は、ＳｉＯ２で形成されうる。前記電荷トラップ層１３は、一例としてＳｉ３Ｎ４層でありうる。
前記ゲート電極１５に正（＋）のバイアス電圧を印加すれば、前記電荷トラップ層１３に電子が集まり、これにより、ソース領域Ｓとドレイン領域Ｄとの間のチャンネルに作用する電場の状態が変わりつつ通電特性が変わる。前記電荷トラップ層１３に電子がトラップされた程度によって、“１”または“０”の値を与えることによって、メモリ素子１０は、１ビット情報を記録／読み取り可能である。
図２Ａは、図１のメモリ素子１０の情報記録特性を示すグラフであり、図２Ｂは、図１のメモリ素子１０の情報消去特性を示すグラフである。図２Ａは、メモリ素子１０に所定のバイアス電圧を印加する時間（プログラム時間）に対するフラットバンド電圧ＶＦＢを示すグラフである。前記フラットバンド電圧は、プログラム時間が長くなるにつれて、電子が電荷トラップ層１３に多くトラップされるので、高く表れる。図２Ａ及び図２Ｂに示すように、このメモリ素子１０の場合には、フラットバンド電圧の情報記録特性及び情報消去特性が正（＋）電圧側に多く偏って表れるということが分かる。すなわち、正側にシフトされる傾向を表している。
図２Ｂに示すように、メモリ素子１０に負（−）のバイアス電圧を印加して、電荷トラップ層１３に集まった電子を除去することによって、ストレージノード１３に記録された情報を消去する場合、−３Ｖでフラットバンド電圧が飽和される。
前記電荷トラップ層１３を前記したＳｉ３Ｎ４窒化物層の代りに、ＳｉＯ１.５のようなＳＲＯ（Ｓｉｌｉｃｏｎ Ｒｉｃｈ Ｏｘｉｄｅ）やシリコンナノクリスタル（Ｓｉ−ｎｃ）で形成できる。この場合には、逆にフラットバンド電圧の記録特性及び消去特性が負側にシフトされる傾向にある。これは、電荷トラップ層に正孔をよくトラップするＳｉ間の結合部が多くて、正孔のトラップが支配的に行われるため、フラットバンド電圧が負（−）にシフトされると見られる。したがって、この場合にも、フラットバンド電圧が何れか一方に偏るため、多様なレベルの値を識別するマルチレベルセルを具現し難くなる。
本発明は、前記問題点に鑑みてなされたものであって、フラットバンド電圧が正または負のいずれか一方に偏らず、広い範囲にわたって均一に分布させることによって、２ビット以上の情報を記録できる改善された不揮発性メモリ素子を提供するところにその目的がある。
前記目的を解決するための本発明の二重トラップ層を備えた不諱発声メモリ素子は、半導体基板上にトンネル絶縁膜、電荷トラップ層、ブロッキング絶縁膜及びゲート電極が順次に積層された不揮発性メモリ素子において、前記電荷トラップ層は、正孔トラップが支配的に行われる第１トラップ層と、電子トラップが支配的に行われる第２トラップ層と、を備えることを特徴とする。
前記第１トラップ層は、ＳＲＯまたはシリコンナノクリスタルからなりうる。
本発明の一局面によれば、前記ブロッキング絶縁膜は、誘電率が酸化ケイ素より高い絶縁膜であり、前記第２トラップ層は、前記ブロッキング絶縁膜と前記第１トラップ層との境界面である。
そして、前記ブロッキング絶縁膜は、ＨｆＯ２層でありうる。
本発明の他の局面によれば、前記第２トラップ層は、窒化ケイ素からなっている。
本発明によれば、前記電荷トラップ層は、マルチレベル情報を保存するストレージノードである。
本発明の二重トラップ層を備えた不揮発性メモリ素子は、正孔トラップ層及び電子トラップ層がそれぞれ設けられた電荷トラップ層により、フラットバンド電圧の範囲が（＋）及び（−）方向に均一に拡張されるため、バイアス電圧によるフラットバンド電圧間の差を大きくし、したがって、非常に安定したマルチレベルセルを具現できる。
以下、添付された図面を参照して、本発明に係る二重トラップ層を備えた不揮発性メモリ素子の望ましい実施形態を詳細に説明する。
図３は、本発明の一実施形態に係る不揮発性メモリ素子１００の構成を示す断面図である。シリコン基板１１０上にトンネル絶縁膜１２０、電荷トラップ層１３０、ブロッキング絶縁膜１４０及びゲート電極１５０が順次に積層された構造である。ソース領域Ｓ及びドレイン領域Ｄは、シリコン基板１１０でトンネル絶縁膜１２０の両側に形成されている。
トンネル絶縁膜１２０は、ＳｉＯ２で形成されうる。
電荷トラップ層１３０は、正孔トラップが支配的に行われる正孔トラップ層１３１と、電子トラップが支配的に行われる電子トラップ層１３２とを備える。
前記正孔トラップ層１３１は、ＳｉＯ１.５のようなＳＲＯやシリコンナノクリスタルからなりうる。この正孔トラップ層１３１は、正孔をよくトラップするＳｉ間の結合部が多くて、正孔のトラップが支配的に行われ、したがって、フラットバンド電圧が（−）にシフトされる傾向を誘導する。
そして、前記電子トラップ層１３２は、Ｓｉ３Ｎ４からなりうる。電子トラップ層１３２は、フラットバンド電圧が（＋）にシフトされる傾向を誘導する。
したがって、本発明に係るメモリ素子１００は、フラットバンド電圧の（−）シフト傾向と（＋）シフト傾向とを同時に有し、これは、フラットバンド電圧幅を大きくすることができる。
前記ブロッキング絶縁膜１４０は、ＳｉＯ２で形成されうる。また、ゲート電極１５０は、アルミニウム（Ａｌ）で形成されうる。
図４は、本発明の他の実施形態に係る不揮発性メモリ素子２００の構成を示す断面図である。ソース領域Ｓ及びドレイン領域Ｄが設けられたシリコン基板２１０上にトンネル絶縁膜２２０、電荷トラップ層２３０、ブロッキング絶縁膜２４０及びゲート電極２５０が順次に積層された構造を持っている。
トンネル絶縁膜２２０は、ＳｉＯ２で形成されうる。
電荷トラップ層２３０は、正孔トラップが支配的に行われる正孔トラップ層２３１と、正孔トラップ層２３１上に形成された電子トラップが支配的に行われる電子トラップ層２３２とを備える。
前記正孔トラップ層２３１は、ＳｉＯ１.５のようなＳＲＯやシリコンナノクリスタルからなりうる。この正孔トラップ層２３１は、正孔をよくトラップするＳｉ間の結合部が多くて、正孔のトラップが支配的に行われ、したがって、フラットバンド電圧が（−）にシフトされる傾向を誘導する。
そして、前記電子トラップ層２３２は、ブロッキング絶縁膜２４０と正孔トラップ層２３１との境界面になりうる。前記ブロッキング絶縁膜２４０を酸化ケイ素より高い誘電率を有する高誘電層、例えば、酸化ハフニウム（ＨｆＯ２）材質からなり、正孔トラップ層２３１との境界面で電子がトラップされうる。ＨｆＯ２層と、シリコン酸化物層やシリコンナノクリスタル層との界面で電子をトラップする傾向にあるということは多様な文献に開示されており、実際にＳｉＯ２トンネル絶縁膜２２０上に直ちにＨｆＯ２層をブロッキング絶縁膜２４０として積層すれば、その間の界面が電子をトラップする電荷トラップ層の役割を行って、フラットバンド電圧が（＋）にシフトする傾向を表す。したがって、本発明では、別途の電子トラップ層を積層せず、界面で電子トラップが発生するようにブロッキング絶縁膜２４０をＨｆＯ２で構成した。
このように構成された不揮発性メモリ素子２００のＣ−Ｖグラフ、すなわち、静電容量対印加電圧間のヒステリシス曲線を描けば、図５のような結果が得られる。すなわち、フラットバンド電圧ＶＦＢの範囲が約７.５Ｖ〜＋５.５Ｖであり、ＳｉとＡｌとの仕事関数の差による電圧である１Ｖを基準に、（＋）または（−）の何れか一方に偏らずに両側に均一に広がって表れるということが確認できる。これは、電子トラップ層２３２及び正孔トラップ層２３１がそれぞれ電子及び正孔をトラップする機能を行いつつ、フラットバンド電圧の分布が＋及び−に均一に拡張されるためであると判断される。
図６は、バイアス電圧の印加時間による記録及び消去の推移を示すグラフである。図６に示すように、フラットバンド電圧の範囲が正負にわたって広く分布されているため、同じ時間に他のバイアス電圧を印加したときに形成されるフラットバンド電圧間の差も十分に取られているということが分かる。これは、マルチレベルセルを具現可能にする。図６の例のように、２Ｖずつの差をもってバイアス電圧を印加して、１００μｓの間に記録を行うか、または１０ｍｓの間に消去を行えば、印加電圧によるフラットバンド電圧間の間隔が約１.５Ｖである。情報レベルによるフラットバンドの電圧差が１.５Ｖ以上であれば、レベル間の情報の識別が可能であるため、本発明に係るメモリ素子２００は、２ビットの情報を保存できる。
図７は、本発明に係るメモリ素子２００の経時特性を示すグラフである。図７は、１００ｕｓの間にメモリ素子２００に当該バイアス電圧を印加して情報を記録した後と、１０ｍｓの間に２０Ｖ電圧を印加して情報を消去した後、常温で経時的にフラットバンド電圧が変わる傾向を測定したものである。実測は、１０００秒まで行い、経時変化によるフラットバンド電圧の変化がほとんどなかった。このような状態が維持されれば、１０８秒である約３年が過ぎても、フラットバンド電圧に大きな変化はないと予測される。したがって、非常に安定したマルチレベルセルを備えたメモリ素子が具現されうる。
以上のように、本発明を、限定された実施形態及び図面により説明してきたが、本発明はこれらに限定されず、当業者によって本発明の技術的思想及び特許請求の範囲の均等な範囲内で多様な修正及び変形が可能であるということは言うまでもない。
本発明は、不揮発性メモリ素子に関連した技術分野に好適に適用され得る。
従来の不揮発性メモリ素子の一例を示す断面図である。 図１に示すメモリ素子の情報記録特性を示すグラフである。 図１に示すメモリ素子の情報消去特性を示すグラフである。 本発明の一実施形態に係る不揮発性メモリ素子の構成を示す断面図である。 本発明の他の実施形態に係る不揮発性メモリ素子の構成を示す断面図である。 図４に示す不揮発性メモリ素子の静電容量対電圧特性を示すグラフである。 バイアス電圧の印加時間による記録及び消去の推移を示すグラフである。 本発明に係るメモリ素子の経時特性を示すグラフである。
符号の説明
２００ 不揮発性メモリ素子
２１０ シリコン基板
２２０ トンネル絶縁膜
２３０ 電荷トラップ層
２３１ 正孔トラップ層
２３２ 電子トラップ層
２４０ ブロッキング絶縁膜
２５０ ゲート電極
Ｓ ソース領域
Ｄ ドレイン領域

Claims (8)

  1. 半導体基板上にトンネル絶縁膜、電荷トラップ層、ブロッキング絶縁膜及びゲート電極が順次に積層された不揮発性メモリ素子において、
    前記電荷トラップ層は、
    正孔トラップが支配的に行われる第１トラップ層と、
    電子トラップが支配的に行われる第２トラップ層と、を備えることを特徴とする二重トラップ層を備えた不揮発性メモリ素子。
  2. 前記第１トラップ層上に前記第２トラップ層が形成されたことを特徴とする請求項１に記載の不揮発性メモリ素子。
  3. 前記第１トラップ層は、
    ＳＲＯまたはシリコンナノクリスタルからなることを特徴とする請求項２に記載の不揮発性メモリ素子。
  4. 前記ブロッキング絶縁膜は、誘電率が酸化ケイ素より高い絶縁膜であり、
    前記第２トラップ層は、前記ブロッキング絶縁膜と前記第１トラップ層との境界面であることを特徴とする請求項３に記載の不揮発性メモリ素子。
  5. 前記ブロッキング絶縁膜は、ＨｆＯ２層であることを特徴とする請求項４に記載の不揮発性メモリ素子。
  6. 前記第２トラップ層は、窒化ケイ素からなることを特徴とする請求項３に記載の不揮発性メモリ素子。
  7. 前記トンネル絶縁膜の両側の前記半導体基板には、それぞれソース領域及びドレイン領域がさらに形成されたことを特徴とする請求項１に記載の不揮発性メモリ素子。
  8. 前記電荷トラップ層は、マルチレベル情報を保存するストレージノードであることを特徴とする請求項１に記載の不揮発性メモリ素子。
JP2007001404A 2006-02-11 2007-01-09 二重トラップ層を備えた不揮発性メモリ素子 Pending JP2007214552A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060013331A KR100718150B1 (ko) 2006-02-11 2006-02-11 이중 트랩층을 구비한 비휘발성 메모리 소자

Publications (1)

Publication Number Publication Date
JP2007214552A true JP2007214552A (ja) 2007-08-23

Family

ID=38270734

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007001404A Pending JP2007214552A (ja) 2006-02-11 2007-01-09 二重トラップ層を備えた不揮発性メモリ素子

Country Status (4)

Country Link
US (1) US20070187730A1 (ja)
JP (1) JP2007214552A (ja)
KR (1) KR100718150B1 (ja)
CN (1) CN101017853A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010074096A (ja) * 2008-09-22 2010-04-02 Toshiba Corp 不揮発性半導体記憶装置のメモリセル
JP2010225784A (ja) * 2009-03-23 2010-10-07 Toshiba Corp 半導体記憶素子

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7579646B2 (en) * 2006-05-25 2009-08-25 Taiwan Semiconductor Manufacturing Company, Ltd. Flash memory with deep quantum well and high-K dielectric
GB2440968B (en) * 2006-08-16 2011-02-02 Advanced Risc Mach Ltd Protecting system control registers in a data processing apparatus
US8816422B2 (en) * 2006-09-15 2014-08-26 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-trapping layer flash memory cell
US8294197B2 (en) * 2006-09-22 2012-10-23 Taiwan Semiconductor Manufacturing Company, Ltd. Program/erase schemes for floating gate memory cells
KR20090025629A (ko) * 2007-09-06 2009-03-11 삼성전자주식회사 비휘발성 메모리 소자 및 그 형성방법
US20090067256A1 (en) * 2007-09-06 2009-03-12 Micron Technology, Inc. Thin gate stack structure for non-volatile memory cells and methods for forming the same
US8735963B2 (en) * 2008-07-07 2014-05-27 Taiwan Semiconductor Manufacturing Company, Ltd. Flash memory cells having leakage-inhibition layers
JP4991814B2 (ja) 2009-09-16 2012-08-01 株式会社東芝 半導体装置およびその製造方法
KR101027787B1 (ko) 2009-12-31 2011-04-07 고려대학교 산학협력단 멀티 레벨 프로그램용 비휘발 메모리 소자
CN103066074A (zh) * 2011-10-21 2013-04-24 华东师范大学 一种具有双层电介质电荷捕获层的dc-sonos存储器及其制备方法
CN102683350A (zh) * 2012-04-19 2012-09-19 北京大学 一种电荷俘获存储器
US11018151B2 (en) 2018-09-26 2021-05-25 Sandisk Technologies Llc Three-dimensional flat NAND memory device including wavy word lines and method of making the same
US10985171B2 (en) 2018-09-26 2021-04-20 Sandisk Technologies Llc Three-dimensional flat NAND memory device including wavy word lines and method of making the same
US10700078B1 (en) 2019-02-18 2020-06-30 Sandisk Technologies Llc Three-dimensional flat NAND memory device having curved memory elements and methods of making the same
US10700090B1 (en) 2019-02-18 2020-06-30 Sandisk Technologies Llc Three-dimensional flat NAND memory device having curved memory elements and methods of making the same

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3805130A (en) * 1970-10-27 1974-04-16 S Yamazaki Semiconductor device
KR100245007B1 (ko) * 1996-11-26 2000-03-02 유무성 배터리 전압에 따른 플래시 충전 제어 장치 및 그 방법
JP4151229B2 (ja) 2000-10-26 2008-09-17 ソニー株式会社 不揮発性半導体記憶装置およびその製造方法
US7129128B2 (en) * 2001-08-29 2006-10-31 Micron Technology, Inc. Method of improved high K dielectric-polysilicon interface for CMOS devices
KR100973282B1 (ko) 2003-05-20 2010-07-30 삼성전자주식회사 나노 결정층을 구비하는 소노스 메모리 장치
KR100534210B1 (ko) * 2004-01-13 2005-12-08 삼성전자주식회사 비휘발성 메모리 셀에서의 절연막 구조의 형성방법
JP4951861B2 (ja) * 2004-09-29 2012-06-13 ソニー株式会社 不揮発性メモリデバイスおよびその製造方法
US7429767B2 (en) * 2005-09-01 2008-09-30 Micron Technology, Inc. High performance multi-level non-volatile memory device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010074096A (ja) * 2008-09-22 2010-04-02 Toshiba Corp 不揮発性半導体記憶装置のメモリセル
JP2010225784A (ja) * 2009-03-23 2010-10-07 Toshiba Corp 半導体記憶素子

Also Published As

Publication number Publication date
CN101017853A (zh) 2007-08-15
US20070187730A1 (en) 2007-08-16
KR100718150B1 (ko) 2007-05-14

Similar Documents

Publication Publication Date Title
JP2007214552A (ja) 二重トラップ層を備えた不揮発性メモリ素子
JP5069858B2 (ja) カーボンナノチューブチャネルを用いたマルチビット不揮発性メモリ素子及びその動作方法
JP4733398B2 (ja) Ｓｏｎｏｓ型メモリ素子
JP4713848B2 (ja) Ｓｏｎｏｓメモリ装置
US7402492B2 (en) Method of manufacturing a memory device having improved erasing characteristics
JP2006229233A (ja) 複数のトラップ膜を備える不揮発性メモリ素子
JP2006114902A (ja) 複数層のトンネリング障壁層を備える不揮発性メモリ素子及びその製造方法
JPWO2011055433A1 (ja) 不揮発性半導体記憶装置
JP2005197738A (ja) 半導体素子
KR100660864B1 (ko) 소노스 메모리 소자의 동작 방법
US7315061B2 (en) Semiconductor device and method of manufacturing the same
JP5619807B2 (ja) デュアル機能を有する不揮発性半導体メモリセル
KR100513309B1 (ko) 비연속적인 전하 트랩 사이트를 갖는 비휘발성 메모리소자의 소거 방법들
US20060170034A1 (en) Non-volatile memory device and method of manufacturing the same
JP2005039138A (ja) 不揮発性半導体記憶装置
US20140225177A1 (en) Flash memory cells having trenched storage elements
TW501273B (en) Split gate type flash memory
US20070297240A1 (en) Methods and Structures for Expanding a Memory Operation Window and Reducing a Second Bit Effect
WO2008050775A1 (fr) Dispositif à semi-conducteur et son procédé de fabrication
JP2005197737A (ja) 不揮発性メモリー素子
US7512013B2 (en) Memory structures for expanding a second bit operation window
JP2007242216A (ja) メモリ素子及びその動作方法
JP2010244641A (ja) 不揮発性半導体メモリ装置の消去方法
US20080121980A1 (en) Bottom Dielectric Structures and High-K Memory Structures in Memory Devices and Methods for Expanding a Second Bit Operation Window
KR100653718B1 (ko) 반도체소자의 소거 방법들