JP2004528591A - イメージングによる製造におけるレジストレーション制御のための方法および装置 - Google Patents
イメージングによる製造におけるレジストレーション制御のための方法および装置 Download PDFInfo
- Publication number
- JP2004528591A JP2004528591A JP2002568110A JP2002568110A JP2004528591A JP 2004528591 A JP2004528591 A JP 2004528591A JP 2002568110 A JP2002568110 A JP 2002568110A JP 2002568110 A JP2002568110 A JP 2002568110A JP 2004528591 A JP2004528591 A JP 2004528591A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- reference target
- substrate
- scan control
- control data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 55
- 238000003384 imaging method Methods 0.000 title claims abstract description 29
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 239000000758 substrate Substances 0.000 claims abstract description 35
- 229920002120 photoresistant polymer Polymers 0.000 claims description 7
- 239000010410 layer Substances 0.000 description 35
- 238000010586 diagram Methods 0.000 description 8
- 150000003071 polychlorinated biphenyls Chemical class 0.000 description 4
- 239000010438 granite Substances 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- NMWSKOLWZZWHPL-UHFFFAOYSA-N 3-chlorobiphenyl Chemical compound ClC1=CC=CC(C=2C=CC=CC=2)=C1 NMWSKOLWZZWHPL-UHFFFAOYSA-N 0.000 description 1
- 101001082832 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) Pyruvate carboxylase 2 Proteins 0.000 description 1
- 230000006978 adaptation Effects 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4679—Aligning added circuit layers or via connections relative to previous circuit layers
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70383—Direct write, i.e. pattern is written directly without the use of a mask by one or multiple beams
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0266—Marks, test patterns or identification means
- H05K1/0269—Marks, test patterns or identification means for visual or optical inspection
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/09918—Optically detected marks used for aligning tool relative to the PCB, e.g. for mounting of components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0008—Apparatus or processes for manufacturing printed circuits for aligning or positioning of tools relative to the circuit board
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0073—Masks not provided for in groups H05K3/02 - H05K3/46, e.g. for photomechanical production of patterned surfaces
- H05K3/0082—Masks not provided for in groups H05K3/02 - H05K3/46, e.g. for photomechanical production of patterned surfaces characterised by the exposure method of radiation-sensitive masks
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Image Processing (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Length Measuring Devices By Optical Means (AREA)
Abstract
基板の下層パターンの所定の基準ターゲットの実際の位置と公称位置との間の偏位を決定し、下層パターンに対する上層パターンのミスレジストレーションを低減するために、決定された偏位を利用して、上層パターンの画像データをイメージングするために使用される走査制御データを修正することにより、基板の下層パターンの上に上層パターンをイメージングする方法および装置。好ましくは、基準ターゲットは、上層パターンにおける接続部位に対して精密に位置合せされた下層パターンにおける所定の接続部位である。基準の特徴は、それらのレジストレーション許容差に従って異なる加重を割り当てられ、偏位は、それぞれの基準の特徴に割り当てられた加重により変化するしきい値に従って決定されることができる。
Description
【0001】
発明の分野および背景
本発明は、イメージングを使用する様々な製造方法におけるレジストレーション制御に関する。これは電子部品(ELC)、フラットパネルディスプレイ(FPD)、PCB上/内の様々な導電および非導電パターンまたはホール、はんだ付け、めっき、エッチング、またはプラズマエッチング用のマスク、もしくはホールプラグ硬化を含むが、それらに限定されない。本発明は、レーザダイレクトイメージング(LDI)プロセスに従って多層PCBを製造するのに特に有用であり、したがって以下では特にこのプロセスに関して説明する。
【0002】
多層PCB(PWBまたは配線基板という場合がある)は電子システムで幅広く使用されている。そのようなPCBは20あるいは30もの多数の層を含むことができ、各層がそれ自体の導電パターン層を有し、様々な層はピン、ポスト、めっきスルーホール(PTH)、パッド等の層間接続によって電気的に接続される。導電パターンの層間レジストレーションは極めて重要であり、導電パターンの寸法が小さくなるにつれて、かつ生産性を改善するためにパネルのサイズが大きくなるにつれて、ますます問題になってきている。
【0003】
PCBを製造するための従来のフォトツールプロセスでは、各層はフォトレジスト層上のフォトツール膜を介してイメージングされる。導電パターンの寸法許容差が厳密になるにつれて、フォトツールが許容差を厳密にしなければならないだけでなく、これらの許容差はフォトツールの寿命期間中維持されなければならない。しかし、プラスチック型のフォトツールは、温度および/または湿度の変化により寸法が変化する傾向があり、ガラス板型のフォトツールは高価であり、かつ取扱いが難しい。
【0004】
その結果、レーザダイレクトイメージング(LDI)に基づくイメージングプロセスがますます使用される。LDIプロセスでは、導電パターンはレーザによってフォトレジスト上に直接イメージングされる。各導電パターンは、レーザ露光ヘッドと基板との間の相対移動を制御する走査制御データに従ってフォトレジスト上に適用される、例えばCAMファイルからの画像データによって定義される。しかし、位置および寸法精度、ならびにフォトレジスト上の画像配置の反復性が重要になる。
【0005】
したがって、様々な層のパターンの精密なレジストレーションのためにフィデューシャル(すなわち基準)を使用することが一般的である。様々な層の位置精度を達成するために、そのようなフィデューシャルの実際の位置と公称位置との間の偏位が決定され、位置およびスケーリング因子を算出するために使用され、それらが今度は画像データの位置を補正するために使用される。精度を達成するための公知の技法の例は、米国特許第5,894,350号、第5,506,793号、第5,548,372号、第5,403,684号、第5,381,004号、第5,200,800号、第5,682,243号、および第5,980,088号、ならびにGuenther Enne等による「Laser Direct Imaging for Precise Positioning of Circuitry with HDI/MicroVias and SBU Technologies」と題する論文(TPCS 2000 Forum Proceedings, November 23−25 2000, pp377−384)に記載されている。しかし、そのような補正係数を生成して、各層の各画像データの位置を補正するために使用する場合、要求されるデータベースおよび処理時間はどちらも極めて大きくなる。
【0006】
本発明の一般的な目的は、多層PCBの層間のレジストレーション制御の別の方法を提供することである。他の目的は、ミスレジストレーションを低減するために、下層導電パターンの上に上層導電パターンをイメージングする方法を提供することである。本発明のさらなる目的は、LDI(レーザダイレクトイメージング)によりPCBを作製する改善された方法を提供し、高度のレジストレーション制御の達成を可能にすることである。
【0007】
発明の簡単な記述
本発明の一局面によれば、基板の下層パターンの上に上層パターンをイメージングする方法を提供する。各パターンは、走査制御データに従って公称(すなわち理論的または所望の)位置に適用される画像データによって定義される。該方法は、基板の下層導電パターンの所定の基準ターゲットの実際の位置と公称位置との間の偏位を決定するステップと、下層導電パターンに対する上層導電パターンのミスレジストレーションを低減するために、決定された偏位を利用して、上層導電パターンの画像データをイメージングするために使用される走査制御データを修正するステップとを含む。
【0008】
以下でさらに詳細に説明するように、かかる方法は、決定された偏位を利用して、画像データファイルではなくむしろ走査制御データを修正するので、過度のデータベースまたは処理時間を必要とすることなく、各導体パターン層をその前の導電層に対して位置合せすることを可能にする。
【0009】
説明した好適な実施形態におけるさらなる特徴によれば、基準ターゲットは、下層導電パターンにおける所定の特徴であり、好ましくは所定の接続部位である。したがって、従来技術の特性のように、2つ、3つ、または4つのフィデューシャルをレジストレーションのための基準ターゲットとして使用する代わりに、当該新規方法は、より多数の基準ターゲットを使用することを可能にし、それによって全体のレジストレーションプロセスを改善する。また、電気接続は層を通して接続部位で行われるので、接続部位をレジストレーションのための基準ターゲットとして選択することにより、層間電気接続が行われ、かつプロセスによって許容されるミスレジストレーションのレベルが増大する重要な位置での正確なレジストレーションが確実になる。
【0010】
所定の基準ターゲットの実際の位置と公称(すなわち理論的または所望の)位置との間の偏位を決定するために使用される下層導電パターンは通常、すぐ下の層のものであるが、より離れた層のものとすることもでき、特にその層から、適用される上層導電パターンへの電気接続が行われる場合、そうである。
【0011】
説明した好適な実施形態のさらなる特徴によれば、基準ターゲットとして選択された所定の特徴は、それらのレジストレーション許容差に従って異なる加重を割り当てることができ、偏位は、それぞれの基準ターゲットに割り当てられた加重により変化するしきい値に従って決定することができる。この特徴は、プロセスによって許容されるミスレジストレーションのレベルをも増加する。
【0012】
説明した好適な実施形態のさらなる特徴によれば、各々の導電パターンは、所定の基準ターゲットを有する大域的領域、および各々所定の基準ターゲットを有する1または複数の局所的領域を含む。下層導電パターンの大域的領域内の基準ターゲットは、下層導電パターンに対して上層導電パターンの局所的領域をイメージングするために使用される。下層導電パターンの局所的領域内の基準ターゲットの決定された偏位は、走査制御データを修正して、下層導電パターンに対する上層導電パターンのイメージングされる局所的領域のミスレジストレーションを低減するために使用される。
【0013】
本発明の他の局面によれば、相互に重なりかつ相互に対して精密に配置される導電パターンを含む複数の層を有するPCBを作製する方法を提供する。該方法は、各導電パターンが走査制御データに従って公称位置に適用される画像データによって定義されるLDIプロセスによって各層を適用するステップと、基板の各導電パターンの所定の基準ターゲットの実際の位置と公称位置との間の偏位を、上層導電パターンがその上に適用される前に決定するステップと、それぞれの下層導電パターンに対する各上層導電パターンのミスレジストレーションを低減するために、決定された偏位を利用して、各上層導電パターンの画像データをイメージングするために使用される走査制御データを修正するステップとを含む。
【0014】
本発明のさらなる局面によれば、基板を保持するための保持器と、基板上に相互に重なる関係に少なくとも2つの導電パターンをイメージングするためのイメージング装置であって、各導電パターンが走査制御データに従って基板の公称位置に適用される画像データによって定義されるイメージング装置と、それぞれの導電パターンのための走査制御データに従って基板とイメージング装置との間の相対移動をもたらすための走査手段と、基板の下層導電パターンの所定の基準ターゲットの実際の位置を、上層導電パターンがその上に適用される前に感知するためのセンサと、基板の下層導電パターンの所定の基準ターゲットの実際の位置と公称位置との間の偏位を決定し、かつ下層導電パターンに対する上層導電パターンのミスレジストレーションを低減するために、決定された偏位を利用して、上層導電パターンの画像データをイメージングするために使用される走査制御データを修正するようにプログラムされた制御装置とを備える、基板に導電パターンをイメージングするための装置を提供する。
【0015】
本発明のさらなる特徴および利点は、以下の説明から明らかとなる。
【0016】
図面の簡単な説明
ここで本発明を単なる例として添付図面を参照しながら説明する。
図1は、PCBの2つの重なる層およびそれらのそれぞれの導電パターンにおける接続部位に可能な様々なミスレジストレーションの誇張例を概略的に示す。
図2は、PCBを製造するための本発明の方法で使用することのできる装置の一形態を示す図である。
図3は、図2の装置を使用する電子システムを示すブロック図である。
図4は、図2および図3の装置を使用する場合のデータの流れを示すブロック図である。
図5は、図2の装置を通常使用する従来の走査ラスタを示す図である。
図6は、決定された補正係数を利用して、本発明に従って走査ラスタを修正してミスレジストレーションを低減する様式を示す図である。
図7は、所定の基準ターゲットを有する大域的領域および同じく所定の基準ターゲットを有する幾つかの局所的領域を有する大きいパネルに対しても本発明の方法を使用することのできる様式を示す図である。
図8は、本発明に従って下層導電パターンに対するミスレジストレーションを低減するように上層導電パターンをイメージングする1つの様式を示すフローチャートである。
【0017】
好ましい実施形態の記述
まず図1を参照して、この図は多層PCB2の2層だけ、すなわち下層4および上層6を示す。下層4には、複数の接続部位11、12、13、および14をそれぞれ含む、破線10で概略的に示された導電または非導電パターンが形成される。その上に形成される上層6もまた、複数の接続部位21、22、23、24、および25をそれぞれ有する、実線20で概略的に示された導電パターンを含む。
【0018】
図1に示すように、下層導電パターン10の接続部位12は、上層パターン20の接続部位22と完全に位置合せされているので、概略的に28に示したような導電ピンを、接続部位12、22を貫通して形成された穴に通して、2つの導電パターン10、20間の電気接続をこれらの接続部位で達成することができる。図1は、2つの導電パターンの接続がピン28によって達成される場合を示すが、接続は他の手段、例えばめっきスルーホール(PTH)によって、またはパッドによっても達成できることは理解される。
【0019】
上層パターン20の接続部位23は、下層パターン10の接続部位13と完全には位置合せされていないが、その接続部位に充分に重なるので、一方で中心に置かれたピンまたはPTHは他方で互いに接触する。したがって、2つの接続部位13、23は、プロセスによって許容されるミスレジストレーションの例を示す。
【0020】
2つの導電パターンの接続部位14および24は、一方を通過するピンまたはPTHが他方との電気接触を行わないので、プロセスによって許容されないミスレジストレーションの例を示す。したがって、そのようなミスレジストレーションは結果的に不良PCBを生じる。同じことは、ミスレジストレーションがさらに大きい接続部位11および21に対しても当てはまる。
【0021】
以下でさらに詳細に説明するように、本発明の方法は、接続部位14、24および11、21によって示されるようなミスレジストレーションを回避するように下層パターン10の上に上層パターン20を「合わせ」、かつ補正される上層導電パターンのイメージングされたファイルの各データ要素の位置を修正する必要の無い様式でそれを行うように意図される。
【0022】
図2は、新規方法を実施するために使用することのできる装置の一形態を示す。図示した装置は、装置の長手軸、例えばX軸に沿って伸長する長手方向案内溝33を有する台32が形成された花こう岩基台31を含む。該装置はさらに、PCBを作成するために使用される基板またはパネルを保持するためのチャック34を含む。チャック34はその下面に、X軸に沿った長手方向の移動のために、チャックの移動およびそれによりそこに保持されたパネルの移動を案内するために、案内溝33内で移動可能な1対の平行なリブ35が形成される。
【0023】
図示した装置はさらに、花こう岩基台31に支持され、台32およびチャック34を横方向に横切って伸長するブリッジ36を含む。ブリッジ36の上部に装着部材37が固定され、チャック34およびチャックに支持されるパネル(図示せず)上に露光ヘッド39a、39bのそれぞれを各々支持する2つのスライド38a、38bを装着する。各々の露光ヘッド39a、39bは、Y軸方向、すなわちチャック34およびそれによって支持されるパネルを横切る方向、およびZ軸に沿っても、すなわちチャックおよびそれによって支持されるパネルに対して進退する方向にも移動可能である。
【0024】
図3は、露光ヘッド39a、39bの各々の構造を概略的に示す。こうして、図3に示し、そこに39で示す露光ヘッドはレーザの線形配列40を含み、チャック34に支持されたPCBに印刷される画像の個別に制御される画素を画定する。
【0025】
露光ヘッド39には電子カメラ41が、それと一緒に移動するように固定されている。カメラ41は、比較的小型のカメラに高解像度を与えるために、パネルPCBの表面の比較的小さい部分だけをカバーする視野を有する。カメラは、カメラの視野の基準点が露光ヘッドの基準点に対して、かつそれによって、レーザ書込みビームを発生するレーザ40の基準点に対して既知の位置になるように、露光ヘッドに固定される。カメラ41は、パネル上の特徴を速写してその上の基準ターゲットを感知する感知装置として使用される。以下でさらに詳細に説明するように、カメラ41は、機械の露光ヘッド座標に関してパネルPCB上の特定の基準ターゲットの実際の位置を感知するために使用され、それぞれの画像ファイルに規定されたそれらの公称位置に対するこれらの基準ターゲットの実際の位置の偏位を決定することを可能にする。
【0026】
露光ヘッド39はさらに自動焦点装置42を支持する。この装置は、レーザ40からの印刷レーザビームがパネルの外面に焦点を維持するために、当業界でよく知られた手段によって露光ヘッドとパネルPCBの外面との間の距離を測定する。自動焦点装置42はまた、パネルPCBの厚さの変化を補償するようにレーザ40を連続的に制御するためにも使用することができる。
【0027】
図3にさらに示すように、電気システムは2つの主処理装置、すなわちイメージャの外部のワークステーションに配置されたワークステーション(WS)処理装置50、およびイメージャに配置された画像処理装置51を含む。2つの処理装置は二方向経路52を介して相互に通信する。
【0028】
WS処理装置50は主制御装置である。それは画像ファイル53およびユーザインタフェース54から入力を受け取り、露光ヘッド39によって支持されたレーザ40およびカメラ41をこれらの入力に従って制御する。WS処理装置50内のフレームグラバ55は、線路56を介して受け取ったカメラ41からの映像信号フレームを捕獲し、それをグラフィックファイルに変換する。
【0029】
以下でさらに詳細に説明するように、WS処理装置50は、捕獲したフレーム内の特定の特徴を基準ターゲットとして識別する。それはまた、画像ファイル53に規定された公称(すなわち理論的または所望の)位置に対するそのような基準ターゲットの実際の位置の偏位をも決定し、実際の位置を公称位置に合わせるための補正係数を算出する。しかし、これらの補正係数を上層導電パターンのための画像ファイル53から導出されたデータに適用する代わりに、これらの補正係数は、下層導電パターンに対する上層導電パターンのミスレジストレーションを低減するために、上層導電パターンの画像データをイメージングするために使用される走査制御データを修正するのに利用される。
【0030】
画像処理装置51は、WS処理装置50からデータを受け取るデータバッファ57を含む。WS処理装置50は、画像ファイル53をビットマップファイルに変換し、それは専用経路58を介して画像処理装置51のデータバッファ57に送られる。後者の処理装置は経路59を介してデータを露光ヘッド39に送り、レーザ40を制御する。
【0031】
図4は、WSワークステーション処理装置50、画像処理装置51、および露光ヘッド39の間のデータの流れを示す。図4に詳細に示すように、ワークステーションWSの動作はWS処理装置50内のLDI(レーザダイレクトイメージング)ソフトウェアによって管理され、露光ヘッド39によって支持されたレーザ40の動作は、露光ヘッドからのフィードバックをも受け取る画像処理装置51によって管理される。
【0032】
前述のように、パネルPCB上にイメージングされる各導電パターンは、それぞれの画像ファイル53から導出される画像データによって規定される。そのような画像データは、2つの直交軸に沿った露光ヘッドとPCBとの間の相対移動を発生してPCBの表面全体を走査させる走査制御データに従って、PCBのそれぞれの層の公称または所望の位置に適用される。
【0033】
図5は、画像データを適用するために図2の装置によって使用される典型的な走査ラスタを示す。そのような走査ラスタは通常、Y軸に沿ってPCBを横切る方向に伸長しかつX軸に沿ってPCBの長手方向に間隔をおいて配置される複数の平行な直線を描く。
【0034】
従来技術のレジストレーションシステムでは、2つの層間のミスレジストレーションを補正するために、図5に60で示した走査ラスタは修正されず、むしろ、所定の基準ターゲットの実際の位置と公称または所望の位置との間の感知された偏位によって決定された補正係数により、画像データ自体が修正される。
【0035】
したがって、図5の点61がそれぞれの画像ファイルによって規定されたようにに描画される点の公称位置を示し、かつ点62がカメラ41によって感知される点の実際の位置を示す場合、WS処理装置50は適切な補正係数を算出するだけでなく、その補正を組み込むように画像ファイル53をも修正するので、その後に画像ファイルによって生成されるビットマップは補正係数を含むようになる。
【0036】
しかし、本発明の方法によれば、そのような補正係数は、画像ファイル53内のデータを補正するためには使用されず、むしろ、走査制御データを修正して、下層導電パターンに対する上層導電パターンのミスレジストレーションを低減するために使用される。
【0037】
こうして、図6は、下層導電パターン上に適用される上層導電パターンのミスレジストレーションを低減するために、本発明に従って修正された、一般的に70で示した典型的な走査ラスタを示す。図7の横方向および長手方向走査線は平行な直線ではなく、それらは補正係数によって修正されているので、むしろ湾曲した線である。上述のように、これらの補正係数は下層導電パターンの所定の基準ターゲットの実際の位置と公称の所望の位置との間の偏位によって決定される。
【0038】
こうして、図6に示すように、所定の補正係数に基づいて修正走査ラスタ70が生成され、パネルPCBの長手方向の移動中に、露光ヘッド39の横方向移動を制御するために使用される。走査ラスタは、公称または所望の位置にあるときは同一走査線内にあるが、実際にはそれぞれの走査線から偏位していることが感知された、例えば71、72、73で概略的に示すこれらの基準ターゲットが、修正走査線に含まれるように修正される。
【0039】
また、広範囲の多くの適用分野で、レジストレーションを達成するために走査制御の技法を使用すると、例えば5×6、10×10、または100×100個のむしろ少数の点を走査するだけでよいが、画像データを操作することによるレジストレーションの達成は、より多量のデータの取扱いを含む。
【0040】
算出すべき補正係数は、X軸およびY軸の位置偏位係数、X軸およびY軸のスケーリング因子、回転係数、およびY軸に沿った湾曲線を考慮するための実行時のヘッドまたはパネル保持チャックの回転を含む。
【0041】
上述のように、補正係数を決定するための基準ターゲットとして使用される導電パターンの特徴は、両方の層を通過するピンまたはPTHによって両方のパターンに電気接続を行うことを可能にするために、上層導電パターンの接続部位に対して精密に位置合せされる下層導電パターンの所定の接続部位である。そのような技法は、2つの導電パターンを位置合せするときに、多数の所定の接続部位を基準ターゲットとして使用することを可能にする。また、レジストレーション誤差に最も大きく感応する2つの導電パターンの位置で、最も精密なレジストレーションも確保される。
【0042】
この技法の別の利点は、基準ターゲット、すなわち所定の接続部位に、精密レジストレーションに対するそれらの重要性に従って異なる加重を割り当てることができ、かつ、それにより、特定の偏位が補正を必要とするか否かを決定する際に、そのような加重に従って変化するしきい値を適用することができることである。
【0043】
図7は、画像の連続性を喪失することなく、局所的レジストレーションにより大きいパネルをイメージングすることを可能にするという、記載のレジストレーション方法のさらなる利点を示す。したがって、図7は、大域的領域81および複数の局所的領域82〜85を含む、一般的に80で示される大きいパネルを示す。大域的領域81は複数の所定の基準ターゲットのフィデューシャル81aを含み、局所的領域82〜85の各々もまた、82a〜85aでそれぞれ示す複数の基準ターゲットまたはフィデューシャルを含む。
【0044】
下層導電パターンの大域的領域81における所望のまたは公称基準ターゲット81aに対する実際の基準ターゲット81aの上述の技法に従って決定された偏位は、下層導電パターンに対して上層導電パターンの局所的領域82〜85を位置決めするために使用することができ、下層導電パターンの実際の位置と所望の位置との間の基準ターゲット82a〜85aの決定された偏位は、上層導電パターンの局所的領域をイメージングするために走査制御データを修正するのに使用することができる。
【0045】
図8は、レジストレーション誤差を低減するために、上述の方法に従って下層導電パターンの上に上層導電パターンをイメージングする1つの様式を示すフローチャートである。
【0046】
図8のフローチャートは、上層導電パターンの画像の適用に備えて、下層導電パターン層を有するパネルを図2の装置のチャック34に受容させることから始まる(ブロック90)。
【0047】
システムは最初に、図7に81aで示すような大域的ターゲットを探索し、局所的ターゲット位置を算出する(ブロック91)。
【0048】
次いでシステムは、図7に82a〜85aで示すような局所的ターゲットを走査し、カメラ(図3の41)を介して、局所的ターゲットの実際の位置を感知する(ブロック92)。同時にシステムは、局所的ターゲットの実際の位置を、下層導電パターンの画像ファイルから受け取ったそれらの所望の公称位置と比較し(ブロック93)、実際の位置と所望の位置との間のレジストレーション誤差を低減するために必要な補正を決定する。必要な補正を決定するにあたり、システムは、各局所的ターゲットのしきい値として、そのターゲットによって許されるレジストレーション許容差に従って予め決定された、そのターゲットに割り当てられた加重を利用する(ブロック94)。
【0049】
ブロック92に示すように、そのように生成された補正は、上層導電パターンの走査制御(ブロック96)から受け取った上層導電パターンの走査制御を修正するために利用される(ブロック95)。上層導電パターンは次いで、上層導電パターンの画像ファイル(ブロック98)およびブロック95からの修正された上層導電パターン走査制御に従ってイメージングされる(ブロック97)。
【0050】
上述のように、その位置がレジストレーション誤差を示すためおよびそれによって補正係数を決定するために使用される基準ターゲットは、好ましくは基準ターゲットとして選択された下層導電パターンの所定の特徴であり、さらに詳しくは、ピン、PTH等による電気接続のために上層導電パターンの接続部位に対して精密に配置される下層導電パターンの所定の接続部位であることが好ましい。しかし、本発明の適用例によっては、例えば、基準ターゲットがレジストレーションに対するそれらの重要性に応じて加重される場合、またはそれらが局所的領域を配置するために大域的領域で使用される場合、それらはレジストレーション制御のためにパネルに一般的に適用されるフィデューシャルまたはマーキングとすることができる。
【0051】
本発明を好適な実施形態に関して説明したが、これらは単に例として記載したものであって、本発明の多くの他の変形、変更、および適用を行うことができることが理解される。
【図面の簡単な説明】
【0052】
【図1】PCBの2つの重なる層およびそれらのそれぞれの導電パターンにおける接続部位に可能な様々なミスレジストレーションの誇張例を概略的に示す図。
【図2】PCBを製造するための本発明の方法で使用することのできる装置の一形態を示す図。
【図3】図2の装置を使用する電子システムを示すブロック図。
【図4】図2および図3の装置を使用する場合のデータの流れを示すブロック図。
【図5】図2の装置を通常使用する従来の走査ラスタを示す図。
【図6】決定された補正係数を利用して、本発明に従って走査ラスタを修正してミスレジストレーションを低減する様式を示す図。
【図7】所定の基準ターゲットを有する大域的領域および同じく所定の基準ターゲットを有する幾つかの局所的領域を有する大きいパネルに対しても本発明の方法を使用することのできる様式を示す図。
【図8】本発明に従って下層導電パターンに対するミスレジストレーションを低減するように上層導電パターンをイメージングする1つの様式を示すフローチャート。
発明の分野および背景
本発明は、イメージングを使用する様々な製造方法におけるレジストレーション制御に関する。これは電子部品(ELC)、フラットパネルディスプレイ(FPD)、PCB上/内の様々な導電および非導電パターンまたはホール、はんだ付け、めっき、エッチング、またはプラズマエッチング用のマスク、もしくはホールプラグ硬化を含むが、それらに限定されない。本発明は、レーザダイレクトイメージング(LDI)プロセスに従って多層PCBを製造するのに特に有用であり、したがって以下では特にこのプロセスに関して説明する。
【0002】
多層PCB(PWBまたは配線基板という場合がある)は電子システムで幅広く使用されている。そのようなPCBは20あるいは30もの多数の層を含むことができ、各層がそれ自体の導電パターン層を有し、様々な層はピン、ポスト、めっきスルーホール(PTH)、パッド等の層間接続によって電気的に接続される。導電パターンの層間レジストレーションは極めて重要であり、導電パターンの寸法が小さくなるにつれて、かつ生産性を改善するためにパネルのサイズが大きくなるにつれて、ますます問題になってきている。
【0003】
PCBを製造するための従来のフォトツールプロセスでは、各層はフォトレジスト層上のフォトツール膜を介してイメージングされる。導電パターンの寸法許容差が厳密になるにつれて、フォトツールが許容差を厳密にしなければならないだけでなく、これらの許容差はフォトツールの寿命期間中維持されなければならない。しかし、プラスチック型のフォトツールは、温度および/または湿度の変化により寸法が変化する傾向があり、ガラス板型のフォトツールは高価であり、かつ取扱いが難しい。
【0004】
その結果、レーザダイレクトイメージング(LDI)に基づくイメージングプロセスがますます使用される。LDIプロセスでは、導電パターンはレーザによってフォトレジスト上に直接イメージングされる。各導電パターンは、レーザ露光ヘッドと基板との間の相対移動を制御する走査制御データに従ってフォトレジスト上に適用される、例えばCAMファイルからの画像データによって定義される。しかし、位置および寸法精度、ならびにフォトレジスト上の画像配置の反復性が重要になる。
【0005】
したがって、様々な層のパターンの精密なレジストレーションのためにフィデューシャル(すなわち基準)を使用することが一般的である。様々な層の位置精度を達成するために、そのようなフィデューシャルの実際の位置と公称位置との間の偏位が決定され、位置およびスケーリング因子を算出するために使用され、それらが今度は画像データの位置を補正するために使用される。精度を達成するための公知の技法の例は、米国特許第5,894,350号、第5,506,793号、第5,548,372号、第5,403,684号、第5,381,004号、第5,200,800号、第5,682,243号、および第5,980,088号、ならびにGuenther Enne等による「Laser Direct Imaging for Precise Positioning of Circuitry with HDI/MicroVias and SBU Technologies」と題する論文(TPCS 2000 Forum Proceedings, November 23−25 2000, pp377−384)に記載されている。しかし、そのような補正係数を生成して、各層の各画像データの位置を補正するために使用する場合、要求されるデータベースおよび処理時間はどちらも極めて大きくなる。
【0006】
本発明の一般的な目的は、多層PCBの層間のレジストレーション制御の別の方法を提供することである。他の目的は、ミスレジストレーションを低減するために、下層導電パターンの上に上層導電パターンをイメージングする方法を提供することである。本発明のさらなる目的は、LDI(レーザダイレクトイメージング)によりPCBを作製する改善された方法を提供し、高度のレジストレーション制御の達成を可能にすることである。
【0007】
発明の簡単な記述
本発明の一局面によれば、基板の下層パターンの上に上層パターンをイメージングする方法を提供する。各パターンは、走査制御データに従って公称(すなわち理論的または所望の)位置に適用される画像データによって定義される。該方法は、基板の下層導電パターンの所定の基準ターゲットの実際の位置と公称位置との間の偏位を決定するステップと、下層導電パターンに対する上層導電パターンのミスレジストレーションを低減するために、決定された偏位を利用して、上層導電パターンの画像データをイメージングするために使用される走査制御データを修正するステップとを含む。
【0008】
以下でさらに詳細に説明するように、かかる方法は、決定された偏位を利用して、画像データファイルではなくむしろ走査制御データを修正するので、過度のデータベースまたは処理時間を必要とすることなく、各導体パターン層をその前の導電層に対して位置合せすることを可能にする。
【0009】
説明した好適な実施形態におけるさらなる特徴によれば、基準ターゲットは、下層導電パターンにおける所定の特徴であり、好ましくは所定の接続部位である。したがって、従来技術の特性のように、2つ、3つ、または4つのフィデューシャルをレジストレーションのための基準ターゲットとして使用する代わりに、当該新規方法は、より多数の基準ターゲットを使用することを可能にし、それによって全体のレジストレーションプロセスを改善する。また、電気接続は層を通して接続部位で行われるので、接続部位をレジストレーションのための基準ターゲットとして選択することにより、層間電気接続が行われ、かつプロセスによって許容されるミスレジストレーションのレベルが増大する重要な位置での正確なレジストレーションが確実になる。
【0010】
所定の基準ターゲットの実際の位置と公称(すなわち理論的または所望の)位置との間の偏位を決定するために使用される下層導電パターンは通常、すぐ下の層のものであるが、より離れた層のものとすることもでき、特にその層から、適用される上層導電パターンへの電気接続が行われる場合、そうである。
【0011】
説明した好適な実施形態のさらなる特徴によれば、基準ターゲットとして選択された所定の特徴は、それらのレジストレーション許容差に従って異なる加重を割り当てることができ、偏位は、それぞれの基準ターゲットに割り当てられた加重により変化するしきい値に従って決定することができる。この特徴は、プロセスによって許容されるミスレジストレーションのレベルをも増加する。
【0012】
説明した好適な実施形態のさらなる特徴によれば、各々の導電パターンは、所定の基準ターゲットを有する大域的領域、および各々所定の基準ターゲットを有する1または複数の局所的領域を含む。下層導電パターンの大域的領域内の基準ターゲットは、下層導電パターンに対して上層導電パターンの局所的領域をイメージングするために使用される。下層導電パターンの局所的領域内の基準ターゲットの決定された偏位は、走査制御データを修正して、下層導電パターンに対する上層導電パターンのイメージングされる局所的領域のミスレジストレーションを低減するために使用される。
【0013】
本発明の他の局面によれば、相互に重なりかつ相互に対して精密に配置される導電パターンを含む複数の層を有するPCBを作製する方法を提供する。該方法は、各導電パターンが走査制御データに従って公称位置に適用される画像データによって定義されるLDIプロセスによって各層を適用するステップと、基板の各導電パターンの所定の基準ターゲットの実際の位置と公称位置との間の偏位を、上層導電パターンがその上に適用される前に決定するステップと、それぞれの下層導電パターンに対する各上層導電パターンのミスレジストレーションを低減するために、決定された偏位を利用して、各上層導電パターンの画像データをイメージングするために使用される走査制御データを修正するステップとを含む。
【0014】
本発明のさらなる局面によれば、基板を保持するための保持器と、基板上に相互に重なる関係に少なくとも2つの導電パターンをイメージングするためのイメージング装置であって、各導電パターンが走査制御データに従って基板の公称位置に適用される画像データによって定義されるイメージング装置と、それぞれの導電パターンのための走査制御データに従って基板とイメージング装置との間の相対移動をもたらすための走査手段と、基板の下層導電パターンの所定の基準ターゲットの実際の位置を、上層導電パターンがその上に適用される前に感知するためのセンサと、基板の下層導電パターンの所定の基準ターゲットの実際の位置と公称位置との間の偏位を決定し、かつ下層導電パターンに対する上層導電パターンのミスレジストレーションを低減するために、決定された偏位を利用して、上層導電パターンの画像データをイメージングするために使用される走査制御データを修正するようにプログラムされた制御装置とを備える、基板に導電パターンをイメージングするための装置を提供する。
【0015】
本発明のさらなる特徴および利点は、以下の説明から明らかとなる。
【0016】
図面の簡単な説明
ここで本発明を単なる例として添付図面を参照しながら説明する。
図1は、PCBの2つの重なる層およびそれらのそれぞれの導電パターンにおける接続部位に可能な様々なミスレジストレーションの誇張例を概略的に示す。
図2は、PCBを製造するための本発明の方法で使用することのできる装置の一形態を示す図である。
図3は、図2の装置を使用する電子システムを示すブロック図である。
図4は、図2および図3の装置を使用する場合のデータの流れを示すブロック図である。
図5は、図2の装置を通常使用する従来の走査ラスタを示す図である。
図6は、決定された補正係数を利用して、本発明に従って走査ラスタを修正してミスレジストレーションを低減する様式を示す図である。
図7は、所定の基準ターゲットを有する大域的領域および同じく所定の基準ターゲットを有する幾つかの局所的領域を有する大きいパネルに対しても本発明の方法を使用することのできる様式を示す図である。
図8は、本発明に従って下層導電パターンに対するミスレジストレーションを低減するように上層導電パターンをイメージングする1つの様式を示すフローチャートである。
【0017】
好ましい実施形態の記述
まず図1を参照して、この図は多層PCB2の2層だけ、すなわち下層4および上層6を示す。下層4には、複数の接続部位11、12、13、および14をそれぞれ含む、破線10で概略的に示された導電または非導電パターンが形成される。その上に形成される上層6もまた、複数の接続部位21、22、23、24、および25をそれぞれ有する、実線20で概略的に示された導電パターンを含む。
【0018】
図1に示すように、下層導電パターン10の接続部位12は、上層パターン20の接続部位22と完全に位置合せされているので、概略的に28に示したような導電ピンを、接続部位12、22を貫通して形成された穴に通して、2つの導電パターン10、20間の電気接続をこれらの接続部位で達成することができる。図1は、2つの導電パターンの接続がピン28によって達成される場合を示すが、接続は他の手段、例えばめっきスルーホール(PTH)によって、またはパッドによっても達成できることは理解される。
【0019】
上層パターン20の接続部位23は、下層パターン10の接続部位13と完全には位置合せされていないが、その接続部位に充分に重なるので、一方で中心に置かれたピンまたはPTHは他方で互いに接触する。したがって、2つの接続部位13、23は、プロセスによって許容されるミスレジストレーションの例を示す。
【0020】
2つの導電パターンの接続部位14および24は、一方を通過するピンまたはPTHが他方との電気接触を行わないので、プロセスによって許容されないミスレジストレーションの例を示す。したがって、そのようなミスレジストレーションは結果的に不良PCBを生じる。同じことは、ミスレジストレーションがさらに大きい接続部位11および21に対しても当てはまる。
【0021】
以下でさらに詳細に説明するように、本発明の方法は、接続部位14、24および11、21によって示されるようなミスレジストレーションを回避するように下層パターン10の上に上層パターン20を「合わせ」、かつ補正される上層導電パターンのイメージングされたファイルの各データ要素の位置を修正する必要の無い様式でそれを行うように意図される。
【0022】
図2は、新規方法を実施するために使用することのできる装置の一形態を示す。図示した装置は、装置の長手軸、例えばX軸に沿って伸長する長手方向案内溝33を有する台32が形成された花こう岩基台31を含む。該装置はさらに、PCBを作成するために使用される基板またはパネルを保持するためのチャック34を含む。チャック34はその下面に、X軸に沿った長手方向の移動のために、チャックの移動およびそれによりそこに保持されたパネルの移動を案内するために、案内溝33内で移動可能な1対の平行なリブ35が形成される。
【0023】
図示した装置はさらに、花こう岩基台31に支持され、台32およびチャック34を横方向に横切って伸長するブリッジ36を含む。ブリッジ36の上部に装着部材37が固定され、チャック34およびチャックに支持されるパネル(図示せず)上に露光ヘッド39a、39bのそれぞれを各々支持する2つのスライド38a、38bを装着する。各々の露光ヘッド39a、39bは、Y軸方向、すなわちチャック34およびそれによって支持されるパネルを横切る方向、およびZ軸に沿っても、すなわちチャックおよびそれによって支持されるパネルに対して進退する方向にも移動可能である。
【0024】
図3は、露光ヘッド39a、39bの各々の構造を概略的に示す。こうして、図3に示し、そこに39で示す露光ヘッドはレーザの線形配列40を含み、チャック34に支持されたPCBに印刷される画像の個別に制御される画素を画定する。
【0025】
露光ヘッド39には電子カメラ41が、それと一緒に移動するように固定されている。カメラ41は、比較的小型のカメラに高解像度を与えるために、パネルPCBの表面の比較的小さい部分だけをカバーする視野を有する。カメラは、カメラの視野の基準点が露光ヘッドの基準点に対して、かつそれによって、レーザ書込みビームを発生するレーザ40の基準点に対して既知の位置になるように、露光ヘッドに固定される。カメラ41は、パネル上の特徴を速写してその上の基準ターゲットを感知する感知装置として使用される。以下でさらに詳細に説明するように、カメラ41は、機械の露光ヘッド座標に関してパネルPCB上の特定の基準ターゲットの実際の位置を感知するために使用され、それぞれの画像ファイルに規定されたそれらの公称位置に対するこれらの基準ターゲットの実際の位置の偏位を決定することを可能にする。
【0026】
露光ヘッド39はさらに自動焦点装置42を支持する。この装置は、レーザ40からの印刷レーザビームがパネルの外面に焦点を維持するために、当業界でよく知られた手段によって露光ヘッドとパネルPCBの外面との間の距離を測定する。自動焦点装置42はまた、パネルPCBの厚さの変化を補償するようにレーザ40を連続的に制御するためにも使用することができる。
【0027】
図3にさらに示すように、電気システムは2つの主処理装置、すなわちイメージャの外部のワークステーションに配置されたワークステーション(WS)処理装置50、およびイメージャに配置された画像処理装置51を含む。2つの処理装置は二方向経路52を介して相互に通信する。
【0028】
WS処理装置50は主制御装置である。それは画像ファイル53およびユーザインタフェース54から入力を受け取り、露光ヘッド39によって支持されたレーザ40およびカメラ41をこれらの入力に従って制御する。WS処理装置50内のフレームグラバ55は、線路56を介して受け取ったカメラ41からの映像信号フレームを捕獲し、それをグラフィックファイルに変換する。
【0029】
以下でさらに詳細に説明するように、WS処理装置50は、捕獲したフレーム内の特定の特徴を基準ターゲットとして識別する。それはまた、画像ファイル53に規定された公称(すなわち理論的または所望の)位置に対するそのような基準ターゲットの実際の位置の偏位をも決定し、実際の位置を公称位置に合わせるための補正係数を算出する。しかし、これらの補正係数を上層導電パターンのための画像ファイル53から導出されたデータに適用する代わりに、これらの補正係数は、下層導電パターンに対する上層導電パターンのミスレジストレーションを低減するために、上層導電パターンの画像データをイメージングするために使用される走査制御データを修正するのに利用される。
【0030】
画像処理装置51は、WS処理装置50からデータを受け取るデータバッファ57を含む。WS処理装置50は、画像ファイル53をビットマップファイルに変換し、それは専用経路58を介して画像処理装置51のデータバッファ57に送られる。後者の処理装置は経路59を介してデータを露光ヘッド39に送り、レーザ40を制御する。
【0031】
図4は、WSワークステーション処理装置50、画像処理装置51、および露光ヘッド39の間のデータの流れを示す。図4に詳細に示すように、ワークステーションWSの動作はWS処理装置50内のLDI(レーザダイレクトイメージング)ソフトウェアによって管理され、露光ヘッド39によって支持されたレーザ40の動作は、露光ヘッドからのフィードバックをも受け取る画像処理装置51によって管理される。
【0032】
前述のように、パネルPCB上にイメージングされる各導電パターンは、それぞれの画像ファイル53から導出される画像データによって規定される。そのような画像データは、2つの直交軸に沿った露光ヘッドとPCBとの間の相対移動を発生してPCBの表面全体を走査させる走査制御データに従って、PCBのそれぞれの層の公称または所望の位置に適用される。
【0033】
図5は、画像データを適用するために図2の装置によって使用される典型的な走査ラスタを示す。そのような走査ラスタは通常、Y軸に沿ってPCBを横切る方向に伸長しかつX軸に沿ってPCBの長手方向に間隔をおいて配置される複数の平行な直線を描く。
【0034】
従来技術のレジストレーションシステムでは、2つの層間のミスレジストレーションを補正するために、図5に60で示した走査ラスタは修正されず、むしろ、所定の基準ターゲットの実際の位置と公称または所望の位置との間の感知された偏位によって決定された補正係数により、画像データ自体が修正される。
【0035】
したがって、図5の点61がそれぞれの画像ファイルによって規定されたようにに描画される点の公称位置を示し、かつ点62がカメラ41によって感知される点の実際の位置を示す場合、WS処理装置50は適切な補正係数を算出するだけでなく、その補正を組み込むように画像ファイル53をも修正するので、その後に画像ファイルによって生成されるビットマップは補正係数を含むようになる。
【0036】
しかし、本発明の方法によれば、そのような補正係数は、画像ファイル53内のデータを補正するためには使用されず、むしろ、走査制御データを修正して、下層導電パターンに対する上層導電パターンのミスレジストレーションを低減するために使用される。
【0037】
こうして、図6は、下層導電パターン上に適用される上層導電パターンのミスレジストレーションを低減するために、本発明に従って修正された、一般的に70で示した典型的な走査ラスタを示す。図7の横方向および長手方向走査線は平行な直線ではなく、それらは補正係数によって修正されているので、むしろ湾曲した線である。上述のように、これらの補正係数は下層導電パターンの所定の基準ターゲットの実際の位置と公称の所望の位置との間の偏位によって決定される。
【0038】
こうして、図6に示すように、所定の補正係数に基づいて修正走査ラスタ70が生成され、パネルPCBの長手方向の移動中に、露光ヘッド39の横方向移動を制御するために使用される。走査ラスタは、公称または所望の位置にあるときは同一走査線内にあるが、実際にはそれぞれの走査線から偏位していることが感知された、例えば71、72、73で概略的に示すこれらの基準ターゲットが、修正走査線に含まれるように修正される。
【0039】
また、広範囲の多くの適用分野で、レジストレーションを達成するために走査制御の技法を使用すると、例えば5×6、10×10、または100×100個のむしろ少数の点を走査するだけでよいが、画像データを操作することによるレジストレーションの達成は、より多量のデータの取扱いを含む。
【0040】
算出すべき補正係数は、X軸およびY軸の位置偏位係数、X軸およびY軸のスケーリング因子、回転係数、およびY軸に沿った湾曲線を考慮するための実行時のヘッドまたはパネル保持チャックの回転を含む。
【0041】
上述のように、補正係数を決定するための基準ターゲットとして使用される導電パターンの特徴は、両方の層を通過するピンまたはPTHによって両方のパターンに電気接続を行うことを可能にするために、上層導電パターンの接続部位に対して精密に位置合せされる下層導電パターンの所定の接続部位である。そのような技法は、2つの導電パターンを位置合せするときに、多数の所定の接続部位を基準ターゲットとして使用することを可能にする。また、レジストレーション誤差に最も大きく感応する2つの導電パターンの位置で、最も精密なレジストレーションも確保される。
【0042】
この技法の別の利点は、基準ターゲット、すなわち所定の接続部位に、精密レジストレーションに対するそれらの重要性に従って異なる加重を割り当てることができ、かつ、それにより、特定の偏位が補正を必要とするか否かを決定する際に、そのような加重に従って変化するしきい値を適用することができることである。
【0043】
図7は、画像の連続性を喪失することなく、局所的レジストレーションにより大きいパネルをイメージングすることを可能にするという、記載のレジストレーション方法のさらなる利点を示す。したがって、図7は、大域的領域81および複数の局所的領域82〜85を含む、一般的に80で示される大きいパネルを示す。大域的領域81は複数の所定の基準ターゲットのフィデューシャル81aを含み、局所的領域82〜85の各々もまた、82a〜85aでそれぞれ示す複数の基準ターゲットまたはフィデューシャルを含む。
【0044】
下層導電パターンの大域的領域81における所望のまたは公称基準ターゲット81aに対する実際の基準ターゲット81aの上述の技法に従って決定された偏位は、下層導電パターンに対して上層導電パターンの局所的領域82〜85を位置決めするために使用することができ、下層導電パターンの実際の位置と所望の位置との間の基準ターゲット82a〜85aの決定された偏位は、上層導電パターンの局所的領域をイメージングするために走査制御データを修正するのに使用することができる。
【0045】
図8は、レジストレーション誤差を低減するために、上述の方法に従って下層導電パターンの上に上層導電パターンをイメージングする1つの様式を示すフローチャートである。
【0046】
図8のフローチャートは、上層導電パターンの画像の適用に備えて、下層導電パターン層を有するパネルを図2の装置のチャック34に受容させることから始まる(ブロック90)。
【0047】
システムは最初に、図7に81aで示すような大域的ターゲットを探索し、局所的ターゲット位置を算出する(ブロック91)。
【0048】
次いでシステムは、図7に82a〜85aで示すような局所的ターゲットを走査し、カメラ(図3の41)を介して、局所的ターゲットの実際の位置を感知する(ブロック92)。同時にシステムは、局所的ターゲットの実際の位置を、下層導電パターンの画像ファイルから受け取ったそれらの所望の公称位置と比較し(ブロック93)、実際の位置と所望の位置との間のレジストレーション誤差を低減するために必要な補正を決定する。必要な補正を決定するにあたり、システムは、各局所的ターゲットのしきい値として、そのターゲットによって許されるレジストレーション許容差に従って予め決定された、そのターゲットに割り当てられた加重を利用する(ブロック94)。
【0049】
ブロック92に示すように、そのように生成された補正は、上層導電パターンの走査制御(ブロック96)から受け取った上層導電パターンの走査制御を修正するために利用される(ブロック95)。上層導電パターンは次いで、上層導電パターンの画像ファイル(ブロック98)およびブロック95からの修正された上層導電パターン走査制御に従ってイメージングされる(ブロック97)。
【0050】
上述のように、その位置がレジストレーション誤差を示すためおよびそれによって補正係数を決定するために使用される基準ターゲットは、好ましくは基準ターゲットとして選択された下層導電パターンの所定の特徴であり、さらに詳しくは、ピン、PTH等による電気接続のために上層導電パターンの接続部位に対して精密に配置される下層導電パターンの所定の接続部位であることが好ましい。しかし、本発明の適用例によっては、例えば、基準ターゲットがレジストレーションに対するそれらの重要性に応じて加重される場合、またはそれらが局所的領域を配置するために大域的領域で使用される場合、それらはレジストレーション制御のためにパネルに一般的に適用されるフィデューシャルまたはマーキングとすることができる。
【0051】
本発明を好適な実施形態に関して説明したが、これらは単に例として記載したものであって、本発明の多くの他の変形、変更、および適用を行うことができることが理解される。
【図面の簡単な説明】
【0052】
【図1】PCBの2つの重なる層およびそれらのそれぞれの導電パターンにおける接続部位に可能な様々なミスレジストレーションの誇張例を概略的に示す図。
【図2】PCBを製造するための本発明の方法で使用することのできる装置の一形態を示す図。
【図3】図2の装置を使用する電子システムを示すブロック図。
【図4】図2および図3の装置を使用する場合のデータの流れを示すブロック図。
【図5】図2の装置を通常使用する従来の走査ラスタを示す図。
【図6】決定された補正係数を利用して、本発明に従って走査ラスタを修正してミスレジストレーションを低減する様式を示す図。
【図7】所定の基準ターゲットを有する大域的領域および同じく所定の基準ターゲットを有する幾つかの局所的領域を有する大きいパネルに対しても本発明の方法を使用することのできる様式を示す図。
【図8】本発明に従って下層導電パターンに対するミスレジストレーションを低減するように上層導電パターンをイメージングする1つの様式を示すフローチャート。
Claims (31)
- 基板の下層パターンの上に上層パターンをイメージングする方法であって、各パターンは、走査制御データに従って公称位置に適用される画像データによって定義される方法において、
基板の下層パターンの所定の基準ターゲットの実際の位置と公称位置との間の偏位を決定するステップと、
下層パターンに対する上層パターンのミスレジストレーションを低減するために、前記決定された偏位を利用して、上層パターンの画像データをイメージングするために使用される走査制御データを修正するステップと
を含む方法。 - 前記所定の基準ターゲットは、基準ターゲットとして選択された下層パターンにおける所定の特徴である請求項1の方法。
- 前記所定の基準ターゲットは、上層パターンにおける接続部位に対して精密に位置合せされた下層パターンにおける所定の接続部位である請求項1の方法。
- 前記所定の基準ターゲットは、それらのレジストレーション許容差に従って異なる加重を割り当てられ、前記偏位は、それぞれの基準ターゲットに割り当てられた加重により変化するしきい値に従って決定される請求項1の方法。
- 各々の前記パターンは、所定の基準ターゲットを有する大域的領域、および所定の基準ターゲットを有する局所的領域を含み、下層パターンの大域的領域内の基準ターゲットは、下層パターンに対して上層パターンの局所的領域をイメージングするために使用され、下層パターンの局所的領域内の基準ターゲットの決定された偏位は、走査制御データを修正して、下層パターンに対する上層パターンのイメージングされる局所的領域のミスレジストレーションを低減するために使用される請求項1の方法。
- 各々の前記パターンは、それぞれのパターンのための走査制御データに従って適用される画像データによりフォトレジスト層を直接イメージングすることによってイメージングされる請求項1の方法。
- 前記走査制御データは、それぞれの画像データによりそれぞれのパターンをイメージングするために、2つの直交軸に沿った露光ヘッドと基板との間の相対移動を発生し、基板の表面を走査する請求項1の方法。
- 前記基板が平らな保持器の上に取り付けられる請求項7の方法。
- 前記露光ヘッドは1つ以上のレーザを含む請求項8の方法。
- 前記平らな保持器の上の基板の表面を走査する前記走査制御データの制御下で、前記平らな保持器は長手軸方向に駆動され、かつ前記露光ヘッドは横方向に駆動される請求項8の方法。
- 基板の下層パターンの上に上層パターンをイメージングする方法であって、各パターンは、走査制御データに従って公称位置に適用される画像データによって定義される方法において、
前記下層パターンの複数の特徴を選択して基準ターゲットとして作用させるステップ、
基板が保持器によって担持されている間、前記下層パターンの前記基準ターゲットの実際の位置を感知するステップ、
下層パターンの基準ターゲットの公称位置に対して前記下層パターンの前記基準ターゲットの感知された実際の位置における偏位を決定し、
前記偏位に従って上層パターンの前記走査制御データを修正して下層パターンに対して上層パターンのミスレジストレーションを低減するステップ
を含む方法。 - 前記基準ターゲットは、上層パターンにおける対応する接続部位に対して、精密に位置を調整され、かつ上記パターンにおける対応する接続部位に電気的に接続される下層パターンにおける接続部位である請求項11の方法。
- 前記基準ターゲットは、それらのレジストレーション許容差に従って異なる加重を割り当てられ、前記偏位は、それぞれの基準ターゲットに割り当てられた加重により変化するしきい値に従って決定される請求項11の方法。
- 各々の前記パターンは、所定の基準ターゲットを有する大域的領域、および所定の基準ターゲットを有する局所的領域を含み、下層パターンの大域的領域内の基準ターゲットは、下層パターンに対して上層パターンの局所的領域をイメージングするために使用され、下層パターンの局所的領域内の基準ターゲットの決定された偏位は、走査制御データを修正して、下層パターンに対する上層パターンの局所的領域のミスレジストレーションを低減するために使用される請求項11の方法。
- 各々の前記パターンは、それぞれのパターンのための走査制御データに従って適用される画像データによりフォトレジスト層を直接イメージングすることによってイメージングされる請求項11の方法。
- 前記走査制御データは、それぞれの画像データによりそれぞれのパターンをイメージングするために、2つの直交軸に沿った露光ヘッドと基板との間の相対移動を発生し、基板の表面を走査する請求項11の方法。
- 前記基板は平らな保持器の上に取り付けられ、前記露光ヘッドはパターンをイメージングするための1つ以上のレーザおよび前記基準ターゲットの実際の位置を感知するためのカメラを含む請求項16の方法。
- 相互に重なりかつ相互に対して精密に配置される導電パターンを含む複数の層を有するPCBを作製する方法であって、
各導電パターンが走査制御データに従って公称位置に適用される画像データによって定義されるLDIプロセスによって各層を適用するステップと、
基板の各導電パターンの所定の基準ターゲットの実際の位置と公称位置との間の偏位を、上層導電パターンがその上に適用される前に決定するステップと、
それぞれの下層導電パターンに対する各上層導電パターンのミスレジストレーションを低減するために、前記決定された偏位を利用して、各上層導電パターンの画像データをイメージングするために使用される走査制御データを修正するステップと
を含む方法。 - 前記所定の基準ターゲットは、基準ターゲットとして選択された下層導電パターンにおける所定の特徴である請求項18の方法。
- 前記所定の基準ターゲットは、上層導電パターンにおける接続部位に対して精密に位置合せされた下層導電パターンにおける所定の接続部位である請求項18の方法。
- 前記基準ターゲットは、それらのレジストレーション許容差に従って異なる加重を割り当てられ、前記偏位は、それぞれの基準ターゲットに割り当てられた加重により変化するしきい値に従って決定される請求項18の方法。
- 基板にパターンをイメージングするための装置であって、
基板を保持するための保持器と、
前記基板上に相互に重なる関係に少なくとも2つのパターンをイメージングするためのイメージング装置であって、各パターンが走査制御データに従って基板の公称位置に適用される画像データによって定義されるイメージング装置と、
それぞれのパターンのための走査制御データに従って基板とイメージング装置との間の相対移動をもたらすための走査手段と、
基板の下層パターンの所定の基準ターゲットの実際の位置を、上層パターンがその上に適用される前に感知するためのセンサと、
基板の下層パターンの所定の基準ターゲットの実際の位置と公称位置との間の偏位を決定し、かつ下層パターンに対する上層パターンのミスレジストレーションを低減するために、前記決定された偏位を利用して、上層パターンの画像データをイメージングするために使用される走査制御データを修正するようにプログラムされた制御装置と
を備える装置。 - 前記所定の基準ターゲットは、基準ターゲットとして選択された下層パターンにおける所定の特徴である請求項22の装置。
- 前記所定の基準ターゲットは、上層パターンにおける接続部位に対して精密に位置合せされた下層パターンにおける所定の接続部位である請求項22の装置。
- 前記基準ターゲットは、それらのレジストレーション許容差に従って異なる加重を割り当てられ、前記制御装置は、それぞれの基準ターゲットに割り当てられた加重により変化するしきい値に従って前記偏位を決定する請求項22の装置。
- 各々の前記パターンは、所定の基準ターゲットを有する大域的領域、および所定の基準ターゲットを有する局所的領域を含み、前記制御装置は、下層パターンに対して上層パターンの局所的領域をイメージングするために下層パターンの大域的領域内の基準ターゲットを使用し、前記制御装置は、走査制御データを修正して、下層パターンに対する上層パターンのイメージングされる局所的領域のミスレジストレーションを低減するために下層パターンの局所的領域内の基準ターゲットの決定された偏位を使用する請求項22の装置。
- 前記イメージング装置は、それぞれのパターンのための走査制御データに従って適用されるそれぞれのパターンの画像データによりフォトレジスト層上に各々の前記パターンを直接イメージングする請求項22の装置。
- 前記走査手段は、それぞれの画像データによりそれぞれのパターンをイメージングするために、2つの直交軸に沿った露光ヘッドと基板との間の相対移動を発生し、基板の表面を走査する請求項22の装置。
- 前記基板の保持器は平らな保持器である請求項28の装置。
- 前記露光ヘッドは1つ以上のレーザを含む請求項29の装置。
- 前記平らな保持器の上の基板の表面を走査する前記走査制御データの制御下で、前記平らな保持器は長手軸方向に駆動され、かつ前記露光ヘッドは横方向に駆動される請求項29の装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/793,916 US6493064B2 (en) | 2001-02-28 | 2001-02-28 | Method and apparatus for registration control in production by imaging |
PCT/IL2002/000154 WO2002069053A2 (en) | 2001-02-28 | 2002-02-28 | Method and apparatus for registration control in production by imaging |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004528591A true JP2004528591A (ja) | 2004-09-16 |
Family
ID=25161146
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002568110A Pending JP2004528591A (ja) | 2001-02-28 | 2002-02-28 | イメージングによる製造におけるレジストレーション制御のための方法および装置 |
Country Status (7)
Country | Link |
---|---|
US (1) | US6493064B2 (ja) |
JP (1) | JP2004528591A (ja) |
AU (1) | AU2002234846A1 (ja) |
DE (1) | DE10296416T5 (ja) |
GB (1) | GB2391074A (ja) |
TW (1) | TW595281B (ja) |
WO (1) | WO2002069053A2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003057836A (ja) * | 2001-08-17 | 2003-02-28 | Pentax Corp | 多重露光描画装置および多重露光描画方法 |
JP2005031274A (ja) * | 2003-07-10 | 2005-02-03 | Fuji Photo Film Co Ltd | 画像記録装置及び画像記録方法 |
JP2010243823A (ja) * | 2009-04-07 | 2010-10-28 | Mejiro Precision:Kk | 投影露光装置のアライメント方法 |
JP2013190505A (ja) * | 2012-03-13 | 2013-09-26 | Dainippon Screen Mfg Co Ltd | 描画装置および描画方法 |
Families Citing this family (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2002079760A2 (en) * | 2001-03-30 | 2002-10-10 | Therma-Wave, Inc. | Polarimetric scatterometer for critical dimension measurements of periodic structures |
US6882413B2 (en) * | 2002-02-04 | 2005-04-19 | Therma-Wave, Inc. | Rotating head ellipsometer |
JP4085204B2 (ja) * | 2003-09-05 | 2008-05-14 | 株式会社オーク製作所 | 描画用ベクタデータの処理方法及び描画装置 |
TW200704146A (en) * | 2005-02-21 | 2007-01-16 | Fuji Photo Film Co Ltd | Plotting method, plotting device, plotting system and correction method |
GB0517929D0 (en) * | 2005-09-02 | 2005-10-12 | Xaar Technology Ltd | Method of printing |
CN1956650A (zh) | 2005-10-28 | 2007-05-02 | 鸿富锦精密工业(深圳)有限公司 | 贴片机供料器校正系统及方法 |
US8270049B2 (en) | 2006-08-01 | 2012-09-18 | Xerox Corporation | System and method for high resolution characterization of spatial variance of color separation misregistration |
US8274717B2 (en) | 2006-08-01 | 2012-09-25 | Xerox Corporation | System and method for characterizing color separation misregistration |
US7894109B2 (en) | 2006-08-01 | 2011-02-22 | Xerox Corporation | System and method for characterizing spatial variance of color separation misregistration |
US7826095B2 (en) * | 2007-01-16 | 2010-11-02 | Xerox Corporation | System and method for estimating color separation misregistration utilizing frequency-shifted halftone patterns that form a moiré pattern |
US7630672B2 (en) | 2007-05-21 | 2009-12-08 | Xerox Corporation | System and method for determining and correcting color separation registration errors in a multi-color printing system |
US8228559B2 (en) | 2007-05-21 | 2012-07-24 | Xerox Corporation | System and method for characterizing color separation misregistration utilizing a broadband multi-channel scanning module |
WO2013130842A1 (en) | 2012-03-02 | 2013-09-06 | Pulse Electronics, Inc. | Deposition antenna apparatus and methods |
US10020561B2 (en) | 2013-09-19 | 2018-07-10 | Pulse Finland Oy | Deposited three-dimensional antenna apparatus and methods |
US9833802B2 (en) * | 2014-06-27 | 2017-12-05 | Pulse Finland Oy | Methods and apparatus for conductive element deposition and formation |
CN105700299A (zh) * | 2016-03-09 | 2016-06-22 | 深圳盟星科技有限公司 | 双面曝光的装置 |
IT201800009578A1 (it) * | 2018-10-18 | 2020-04-18 | System Ceram Spa | Metodo/dispositivo di localizzazione di un supporto di vetro e metodo/sistema di stampa su detto supporto di vetro comprendente detto metodo/dispositivo di localizzazione |
EP3886541A1 (en) * | 2020-03-26 | 2021-09-29 | AT & S Austria Technologie & Systemtechnik Aktiengesellschaft | Alignment with limited non-linear deformation compensation of component carrier structure |
EP3926401A1 (en) * | 2020-06-17 | 2021-12-22 | Mycronic Ab | Beam position image optimization |
Family Cites Families (32)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3646336A (en) | 1964-09-04 | 1972-02-29 | Itek Corp | Correlation unit |
US4812661A (en) * | 1986-08-20 | 1989-03-14 | Hewlett-Packard Company | Method and apparatus for hybrid I.C. lithography |
US4829375A (en) | 1986-08-29 | 1989-05-09 | Multiline Technology, Inc. | Method for punching in printed circuit board laminates and related apparatus and articles of manufacture |
US4790694A (en) | 1986-10-09 | 1988-12-13 | Loma Park Associates | Method and system for multi-layer printed circuit board pre-drill processing |
MY103662A (en) | 1988-01-28 | 1993-08-28 | Emhart Ind | Method of setting up apparatus for handling electrical or electronic components |
EP0367185B1 (en) | 1988-10-31 | 1994-07-06 | Ushio Co. Limited | Multiple piercing apparatus and method |
US5164742A (en) | 1989-12-18 | 1992-11-17 | Eastman Kodak Company | Thermal printer |
US5124927A (en) | 1990-03-02 | 1992-06-23 | International Business Machines Corp. | Latent-image control of lithography tools |
US5200800A (en) | 1990-05-01 | 1993-04-06 | Canon Kabushiki Kaisha | Position detecting method and apparatus |
JP2591292B2 (ja) | 1990-09-05 | 1997-03-19 | 日本電気株式会社 | 画像処理装置とそれを用いた自動光学検査装置 |
US5136948A (en) | 1990-10-31 | 1992-08-11 | Kabushiki Kaisha Shinkawa | Marking method and apparatus |
GB9104705D0 (en) | 1991-03-06 | 1991-04-17 | Lowe John M | Vision system |
US5274394A (en) | 1991-05-22 | 1993-12-28 | Xerox Corporation | Electronic adjustment of slow scan image registration in an image recording apparatus |
US5453777A (en) | 1993-04-12 | 1995-09-26 | Presstek, Inc. | Method and apparatus for correcting and adjusting digital image output |
US5403684A (en) | 1993-08-11 | 1995-04-04 | Cray Research, Inc. | PCB tooling apparatus and method for forming patterns in registration on both sides of a substrate |
US5381004A (en) | 1993-08-31 | 1995-01-10 | Applied Materials, Inc. | Particle analysis of notched wafers |
DE4335351C2 (de) | 1993-10-16 | 2003-04-30 | Heidelberger Druckmasch Ag | Verfahren und Vorrichtung zur Kompensation von Passerabweichungen in einer Offsetrotationsdruckmaschine |
US5506793A (en) | 1994-01-14 | 1996-04-09 | Gerber Systems Corporation | Method and apparatus for distortion compensation in an automatic optical inspection system |
JP3491346B2 (ja) | 1994-08-22 | 2004-01-26 | 株式会社ニコン | 位置合わせ方法及びそれを用いた露光方法、並びに位置合わせ装置及びそれを用いた露光装置 |
JPH0936267A (ja) | 1995-05-15 | 1997-02-07 | Komatsu Ltd | Icパッケージ加工計測方法および装置 |
DE19522676A1 (de) | 1995-06-22 | 1997-01-02 | Polygram Manufacturing & Distr | Verfahren zur exakten Ausrichtung eines Druckbildes auf eine geometrisch richtige Druckposition einer Druckmaschine |
US5894342A (en) | 1996-02-05 | 1999-04-13 | Scitex Corporation Ltd. | Imagesetter |
EP0895279A4 (en) * | 1996-03-06 | 2006-04-19 | Hitachi Ltd | METHOD FOR PRODUCING A SEMICONDUCTOR DEVICE |
US5754294A (en) | 1996-05-03 | 1998-05-19 | Virginia Semiconductor, Inc. | Optical micrometer for measuring thickness of transparent wafers |
JPH09323180A (ja) | 1996-06-04 | 1997-12-16 | Asahi Optical Co Ltd | スケーリング補正機能を持つレーザ描画装置 |
US5980194A (en) | 1996-07-15 | 1999-11-09 | Applied Materials, Inc. | Wafer position error detection and correction system |
JPH10112493A (ja) | 1996-08-13 | 1998-04-28 | Sony Corp | 表面矯正薄板保持装置、面調整手段及び向き調整手段 |
US5835194A (en) | 1997-03-31 | 1998-11-10 | Eastman Kodak Company | Apparatus and method for aligning and printing integral images |
US5985680A (en) | 1997-08-08 | 1999-11-16 | Applied Materials, Inc. | Method and apparatus for transforming a substrate coordinate system into a wafer analysis tool coordinate system |
US5894350A (en) | 1998-06-12 | 1999-04-13 | Taiwan Semiconductor Manufacturing Company, Ltd | Method of in line intra-field correction of overlay alignment |
US6205364B1 (en) | 1999-02-02 | 2001-03-20 | Creo Ltd. | Method and apparatus for registration control during processing of a workpiece particularly during producing images on substrates in preparing printed circuit boards |
US6165658A (en) * | 1999-07-06 | 2000-12-26 | Creo Ltd. | Nonlinear image distortion correction in printed circuit board manufacturing |
-
2001
- 2001-02-28 US US09/793,916 patent/US6493064B2/en not_active Expired - Lifetime
-
2002
- 2002-02-27 TW TW091103671A patent/TW595281B/zh not_active IP Right Cessation
- 2002-02-28 JP JP2002568110A patent/JP2004528591A/ja active Pending
- 2002-02-28 WO PCT/IL2002/000154 patent/WO2002069053A2/en active Application Filing
- 2002-02-28 DE DE10296416T patent/DE10296416T5/de not_active Withdrawn
- 2002-02-28 GB GB0319718A patent/GB2391074A/en not_active Withdrawn
- 2002-02-28 AU AU2002234846A patent/AU2002234846A1/en not_active Abandoned
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003057836A (ja) * | 2001-08-17 | 2003-02-28 | Pentax Corp | 多重露光描画装置および多重露光描画方法 |
JP2005031274A (ja) * | 2003-07-10 | 2005-02-03 | Fuji Photo Film Co Ltd | 画像記録装置及び画像記録方法 |
JP2010243823A (ja) * | 2009-04-07 | 2010-10-28 | Mejiro Precision:Kk | 投影露光装置のアライメント方法 |
JP2013190505A (ja) * | 2012-03-13 | 2013-09-26 | Dainippon Screen Mfg Co Ltd | 描画装置および描画方法 |
Also Published As
Publication number | Publication date |
---|---|
WO2002069053A2 (en) | 2002-09-06 |
GB0319718D0 (en) | 2003-09-24 |
TW595281B (en) | 2004-06-21 |
US6493064B2 (en) | 2002-12-10 |
DE10296416T5 (de) | 2004-04-15 |
US20020118350A1 (en) | 2002-08-29 |
WO2002069053A3 (en) | 2004-02-19 |
GB2391074A (en) | 2004-01-28 |
AU2002234846A1 (en) | 2002-09-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2004528591A (ja) | イメージングによる製造におけるレジストレーション制御のための方法および装置 | |
US6205364B1 (en) | Method and apparatus for registration control during processing of a workpiece particularly during producing images on substrates in preparing printed circuit boards | |
JP2691789B2 (ja) | はんだ印刷検査装置 | |
US20080112609A1 (en) | Position detecting method and device, patterning device, and subject to be detected | |
KR101445914B1 (ko) | 마스크와 워크의 위치 맞춤 방법 | |
JP3644846B2 (ja) | 描画装置の移動誤差検出装置及びその方法 | |
JP4048873B2 (ja) | 位置決め加工方法 | |
JP3276537B2 (ja) | チップボンディング装置およびそれにおけるキャリブレーション方法 | |
JP3071584B2 (ja) | 部品実装方法 | |
JP5096852B2 (ja) | 線幅測定装置および線幅測定装置の検査方法 | |
JP2004146776A (ja) | フリップチップ実装装置及びフリップチップ実装方法 | |
JP2006267191A (ja) | 露光装置 | |
JP2000233488A (ja) | スクリーン印刷における基板の位置合わせ方法 | |
JP4631497B2 (ja) | 近接露光装置 | |
JPH07121466B2 (ja) | レーザトリミング装置 | |
JPH10326997A (ja) | 電子部品実装装置および該電子部品実装装置による位置補正方法 | |
JP2004085664A (ja) | 描画システム | |
JP2002076694A (ja) | 部品実装装置及び部品実装方法 | |
JP2000211106A (ja) | スクリ―ン印刷におけるスクリ―ンマスクの位置合わせ方法 | |
JPS6374530A (ja) | 部品の自動マウント方法 | |
JP3430858B2 (ja) | 基板へのスクリーン印刷方法 | |
KR101478230B1 (ko) | 반도체 제조 장치의 티칭 방법 | |
US6593066B2 (en) | Method and apparatus for printing patterns on substrates | |
WO2014188564A1 (ja) | 部品実装装置 | |
JPH09323401A (ja) | スクリーン印刷装置及び印刷方法 |