JP2004526239A5 - - Google Patents

Claims (16)

1. データを記憶するメモリシステムであって、前記メモリシステムは、
   メモリコントローラと、
   前記メモリコントローラに動作可能に接続された複数のメモリブロックであって、前記メモリブロックのそれぞれは少なくともデータ記憶要素および電圧発生システムを含む、複数のメモリブロックと、
   前記メモリブロックのそれぞれについて前記電圧発生システムに動作可能に接続された電源バスと、
   を備え、
   前記メモリシステムの動作中、前記メモリブロックのうちの一つがアクティブにされるとき、前記メモリブロックのうちの前記一つの中にある前記電圧発生システムがディアクティブにされ、代わりに前記メモリブロックのうちの他のものと関連づけられた前記電圧発生システムの他のものがアクティブにされることにより、いくつかの異なる電圧レベルの信号を、アクティブにされている前記メモリブロックのうちの一つに前記電源バスを介して供給するメモリシステム。
2. 請求項１に記載のメモリシステムであって、アクティブにされている前記電圧発生システムは、前記いくつかの異なる電圧レベル信号を生成するメモリシステム。
3. 請求項１に記載のメモリシステムであって、前記電圧発生回路はチャージポンプ回路およびレギュレータ回路を備えるメモリシステム。
4. 請求項１に記載のメモリシステムであって、前記メモリブロックのうちのそれぞれは、別個の集積回路であるメモリシステム。
5. 請求項１に記載のメモリシステムであって、
   前記メモリコントローラは、複数の選択信号を生成し、
   前記メモリブロックのそれぞれは、前記メモリブロックをアクティブまたはディアクティブにすることを制御する前記第１選択信号および前記第２選択信号のうちの少なくとも一つを受け取る、メモリシステム。
6. 請求項１に記載のメモリシステムであって、
   前記メモリコントローラは、第１信号および第２信号を生成し、
   前記メモリブロックのそれぞれは、前記メモリブロックをアクティブまたはディアクティブにすることを制御する前記第１信号を受け取り、前記電圧発生システムをアクティブまたはディアクティブにすることを制御する前記第２信号を受け取り、
   前記メモリシステムはさらに、
   前記メモリコントローラおよび前記メモリブロックに動作可能に接続された論理回路であって、前記論理回路は、前記メモリコントローラから供給される前記第１および第２信号に基づいて、前記電圧発生システムとともに、前記メモリブロックをアクティブまたはディアクティブにすることを制御する、
   メモリシステム。
7. 請求項１に記載のメモリシステムであって、前記メモリシステムはメモリカードであるメモリシステム。
8. 請求項１に記載のメモリシステムであって、前記いくつかの異なる電圧レベル制御のうちの少なくとも一つは前記メモリコントローラに前記電源バスを介して供給されるメモリシステム。
9. 請求項１に記載のメモリシステムであって、前記メモリコントローラは外部から供給された入力電圧を受け取り、それから安定化された電源電圧を生成し、
   前記メモリブロックは、前記安定化された電源電圧を前記メモリコントローラから受け取るメモリシステム。
10. 複数のメモリブロックを有するメモリシステム内で電源を供給する方法であって、前記メモリブロックのそれぞれは電源発生回路を含み、前記方法は、
    前記メモリブロックのうちの一つをデータアクセスのためにアクティブにし、前記メモリブロックのうちの他のものをディアクティブにすることと、
    前記電源発生回路のうちの、ディアクティブにされている前記メモリブロックのうちの一つにある電源発生回路をアクティブにすることと、を備え、
    アクティブにされている前記電源発生回路のうちの前記一つから、アクティブにされている前記メモリブロックのうちの前記一つに電源を供給することであって、前記電源供給は、アクティブにされている前記電源発生回路のうちの前記一つからの複数の異なる電圧信号を、アクティブにされている前記メモリブロックのうちの前記一つに供給するように動作する方法。
11. 請求項１０に記載の方法であって、前記電圧発生回路はアクティブにされるとき、複数の電圧レベル信号を生成する方法。
12. 第１データ記憶要素にデータを記憶し、第１電源信号を生成する第１メモリブロック手段であって、前記第１電源信号は、複数の異なる電圧信号を含む、第１メモリブロック手段と、
    第２データ記憶要素にデータを記憶し、第２電源信号を生成する第２メモリブロック手段であって、前記第２電源信号は、複数の異なる電圧信号を含む、第２メモリブロック手段と、
    前記第１メモリブロック手段および前記第２メモリブロック手段に動作可能に接続されたメモリコントローラであって、前記メモリコントローラは、少なくとも一つの選択信号を生成し、前記少なくとも一つの選択信号は、前記第１および第２メモリブロック手段を選択的にアクティブにするのに用いられる、メモリコントローラと、
    前記第１電源信号を前記第２メモリブロックに、または前記第２電源信号を前記第１メモリブロックに供給する電源バスと、
    を備えるメモリシステム。
13. 請求項１２に記載のメモリシステムであって、
    前記少なくとも一つの選択信号を変更することで、前記第１電源信号の前記電源バスへの結合、または前記第２電源信号の前記電源バスへの結合を選択的に可能にする論理手段をさらに備えるメモリシステム。
14. 請求項１３に記載のメモリシステムであって、前記論理手段はさらに、前記第１データ記憶要素および前記第２データ記憶要素のうちの一つをアクティブにすることを可能にするメモリシステム。
15. データ入力デバイスと、
    前記データ入力デバイスに取り外し可能に結合されたデータ記憶デバイスであって、前記データ記憶デバイスは、前記データ入力デバイスによって入力されたデータを記憶し、少なくとも
    メモリコントローラと、
    前記メモリコントローラに動作可能に接続された複数のメモリブロックであって、前記メモリブロックのそれぞれは少なくともデータ記憶要素および電圧発生システムを含む、複数のメモリブロックと、
    前記メモリブロックのそれぞれについて前記電圧発生システムに動作可能に接続された電源バスと、
    を備えるデータ記憶デバイスと、
    を備える電子システムであって、
    前記データ記憶デバイスの動作中、前記メモリブロックのうちの一つがアクティブにされるとき、前記メモリブロックのうちの前記一つの中にある前記電圧発生システムがディアクティブにされ、代わりに前記メモリブロックのうちの他のものと関連づけられた前記電圧発生システムの他のものがアクティブにされることにより、異なる電圧レベルの信号を前記メモリブロックのうちの一つに前記電源バスを介して供給する、
    電子システム。
16. 請求項１５に記載の電子システムであって、前記データ入力デバイスは、カメラ、ネットワークカードまたは機器、ハンドヘルドまたはノート型コンピュータ、セットトップボックス、ハンドヘルドまたは他の小さなオーディオプレーヤ・レコーダ、および医療モニタのうちの一つである電子システム。