DE10296331B4 - Speichersystem zum Speichern von Daten und Verfahren zum Liefern von Leistung innerhalb eines Speichersystems - Google Patents
Speichersystem zum Speichern von Daten und Verfahren zum Liefern von Leistung innerhalb eines Speichersystems Download PDFInfo
- Publication number
- DE10296331B4 DE10296331B4 DE10296331T DE10296331T DE10296331B4 DE 10296331 B4 DE10296331 B4 DE 10296331B4 DE 10296331 T DE10296331 T DE 10296331T DE 10296331 T DE10296331 T DE 10296331T DE 10296331 B4 DE10296331 B4 DE 10296331B4
- Authority
- DE
- Germany
- Prior art keywords
- memory
- memory blocks
- blocks
- charge pump
- block
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 21
- 230000015654 memory Effects 0.000 claims abstract description 333
- 238000013500 data storage Methods 0.000 claims abstract description 31
- 238000010248 power generation Methods 0.000 claims abstract description 19
- 239000004065 semiconductor Substances 0.000 claims description 14
- 230000004913 activation Effects 0.000 claims description 11
- 230000001105 regulatory effect Effects 0.000 claims description 4
- 230000003213 activating effect Effects 0.000 claims description 3
- 238000012806 monitoring device Methods 0.000 claims description 3
- 230000009849 deactivation Effects 0.000 claims 4
- 230000001276 controlling effect Effects 0.000 claims 2
- 238000010586 diagram Methods 0.000 description 14
- 238000004519 manufacturing process Methods 0.000 description 14
- 230000006399 behavior Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/30—Power supply circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
Abstract
eine Speichersteuerung (202; 302);
eine Mehrzahl von Speicherblöcken (204–206; 304–310), die wirksam mit der Speichersteuerung (202; 302) verbunden sind, wobei jeder der Speicherblöcke (204–206; 304–310) zumindest Datenspeicherungselemente und ein Spannungserzeugungssystem (208–210; 312–318) umfasst; und
einen Leistungsbus (211; 319), der wirksam mit dem Spannungserzeugungssystem (208–210; 312–318) für jeden der Speicherblöcke (204–206; 304–310) verbunden ist,
wobei während des Betriebs des Speichersystems, wenn einer der Speicherblöcke (204–206; 304–310) aktiviert ist, das Spannungserzeugungssystem (208–210; 312–318) innerhalb des einen der Speicherblöcke (204–206; 304–310) deaktiviert ist und statt dessen ein anderes der Spannungserzeugungssysteme (208–210; 312–318), das einem anderen der Speicherblöcke (204–206; 304–310) zugeordnet ist, aktiviert ist, um verschiedene unterschiedliche Spannungspegelsignale zu dem einem der Speicherblöcke (204–206; 304–310) zu liefern, der über den Leistungsbus (211; 319) aktiviert wird.
Description
- Die vorliegende Erfindung bezieht sich auf ein Speichersystem zum Speichern von Daten und auf ein Verfahren zum Liefern von Leistung innerhalb eines Speichersystems und insbesondere auf eine Spannungserzeugung innerhalb von Speichersystemen.
- Speicherkarten werden üblicherweise verwendet, um digitale Daten zur Verwendung mit verschiedenen Produkten zu speichern (z. B. elektronischen Produkten). Beispiele von Speicherkarten sind Flashkarten, die Flash-Typ- oder EEPROM-Typ-Speicherzellen verwenden, um die Daten zu speichern. Flashkarten weisen einen relativ niedrigen Formfaktor auf und wurden verwendet, um digitale Daten für Produkte zu speichern, wie z. B. Kameras, Hand-gehaltener Computer, Set-Top-Boxen, Hand-gehaltene oder andere kleine Audio-Player/Recorder (z. B. MP3-Geräte) und medizinische Überwachungsvorrichtungen.
-
1 ist ein Blockdiagramm eines herkömmlichen Speichersystems100 . Das herkömmliche Speichersystem100 stellt z. B. eine Speicherkarte (z. B. Flashkarte) dar. Das herkömmliche Speichersystem100 umfaßt eine Speichersteuerung102 und Speicherchips104 –110 . Die Anzahl von Speicherchips104 –110 hängt von der Speicherungskapazität ab, die durch das herkömmliche Speichersystem100 geliefert werden soll. - Die Speichersteuerung
102 empfängt eine Eingangsspannung (VIN)112 und einen Eingabe-/Ausgabe-(I/O)Bus114 . Die Speichersteuerung102 ist wirksam, um einen Adreß-/Daten-/Steuerungs-Bus116 zu jedem der Speicherchips104 –110 zu liefern. Zusätzlich dazu erzeugt die Speichersteuerung102 Chipauswahlsignale (CS-Signale; CS = chip select)118 , die zu Chipaktivierungsanschlüssen (CE-Anschlüssen; CE = chip enable) von jedem der Speicherchips104 –110 geliefert werden. Die Speichersteuerung102 verwendet die Chipauswahlsignale118 , um einen der Speicherchips104 –110 selektiv zu aktivieren, auf den für eine Daten-Speicherung oder -Wiedergewinnung zugegriffen werden soll. Zusätzlich dazu, da die Speicherchips104 –110 verschiedene Spannungspegel für eine Operation erfordern, umfaßt die Speichersteuerung102 eine Ladungspumpen- und Reglerschaltung120 . Die Ladungspumpen- und Reglerschaltung120 ist zentral in der Speichersteuerung102 bereitgestellt und erzeugt verschiedene unterschiedliche Ausgangsspannungspegel, die zu jedem der Speicherchips104 –110 über eine Spannungsversorgung122 geliefert werden. Als ein Beispiel könnte die Eingangsspannung (VIN)112 3,3 oder 1,8 Volt betragen, und die unterschiedlichen Ausgangsspannungspegel könnten 3 Volt, 6 Volt, 12 Volt und 24 Volt betragen. - Obwohl das Speichersystem
100 , das in1 gezeigt ist, für eine Hochgeschwindigkeits- und Hochkapazitäts-Verwendung geeignet ist, bestanden Probleme beim Herstellen der Speichersteuerung102 des Speichersystems100 . Genauer gesagt existiert nur eine begrenzte Anzahl von Halbleiterherstellungsfabriken, die in der Lage sind und Willens sind, die Speichersteuerung102 mit eingelagerter Ladungspumpe und Regler120 herzustellen. Die Ladungspumpen- und Reglerschaltung120 erfordert Hochspannungsvorrichtungen, und somit ist ein weiter entwickelter Herstellungsprozeß beim Herstellen der Halbleitersteuerung102 erforderlich. In Anbetracht der eingeschränkten Verfügbarkeit von Fabriken zum Herstellen der Speichersteuerung102 ist es wünschenswert, alternative Möglichkeiten zum Herstellen eines Speichersystems zu finden, das mit hoher Geschwindigkeit und hoher Kapazität arbeitet, jedoch den Bedarf nach einem hochentwickeltem Verarbeiten der Speichersteuerung102 verhindert, so daß mehr Herstellungsfabriken verfügbar sind. - Eine Lösung ist es, die Ladungspumpe und den Regler
120 aus der Speichersteuerung102 zu entfernen. Dies führt dazu, daß die Speichersteuerung102 wesentlich leichter herzustellen ist und somit ihre Herstellung zahlreichen verfügbaren Fabriken ermöglicht. Die Ladungspumpen- und Reglerschaltung muß daher anderswo innerhalb des Speichersystems vorgesehen sein. Bei einem Lösungsansatz kann die Ladungspumpen- und Reglerschaltungsanordnung innerhalb jedes Speicherchips vorgesehen sein. Das Bereitstellen der Ladungspumpen- und Reglerschaltungsanordnung innerhalb der Speicherchips ist jedoch nicht umständlich, da der Speicherchip bereits eine hochentwickelte integrierte Schaltungsvorrichtung ist, die ein hochentwickeltes Verarbeiten verwendet, genauer gesagt nicht flüchtige (z. B. FLASH-)Speicher. Während der Operation entsteht jedoch ein Problem aus dem Rauschen, das durch die Hochspannungsvorrichtungen innerhalb der Ladungspumpen- und Reglerschaltung erzeugt wird. Folglich wird die empfindliche analoge Schaltungsanordnung innerhalb der Speicherchips durch dieses Rauschen gestört und verursacht daher, daß das Verhalten des Speicherchips verlangsamt wird, um das zusätzliche Rauschen zu kompensieren. - Die
US-A-5,563,825 beschreibt eine programmierbare Leistungserzeugungsschaltung für Flash-EEPROM-Speichersysteme. Das Speichersystem umfasst zumindest ein EEPROM-Speichermodul, welches seinerseits zumindest einen Flash-EEPROM-Chip aufweist, der eine auf dem Chip angeordnete, programmierbare Leistungserzeugungsschaltung umfasst, die eine Hochspannungs-Generatorschaltung aufweist, die in der Lage ist, eine hohe Spannung ausgehend von einer Logikspannung, die dem Chip bereitgestellt wird, zu erzeugen. Neben den erforderlichen Elementen für das Speicherelement ist ferner ein Multi-Spannungs-Generator/Regler vorgesehen, der eine Mehrzahl von Registern aufweist und die Programmierungs-, Lese- und Lösch-Spannung bereitstellt, die für den ordnungsgemäßen Betrieb des Systems erforderlich sind. Die erforderlichen Spannungen werden aus digitalen Werten, die in der Mehrzahl von Registern gespeichert sind, durch die Steuerung erzeugt. Die Hochspannungs-Generatorschaltung umfasst sowohl eine Hochstrom-Spannungspumpe als auch eine Niedrigstrom-Spannungspumpe, um die Hochspannung zu erzeugen. Die Hochstrom-Spannungspumpe ist mit einer großen, außerhalb des Chips befindlichen Ladungsspeichereinheit verbunden, und die Niedrigstrom-Spannungspumpe ist mit einer kleinen, auf dem Chip befindlichen Ladungsspeichereinheit verbunden. Die Steuerung kann über entsprechende Steuersignale eine der Ladungspumpen aktivieren, wobei auch beide Ladungspumpen deaktiviert werden können, um die hohe Spannung von einem anderen EEPROM-Chip zu erhalten, der sich innerhalb des Flash-Moduls befindet. - Es ist die Aufgabe der vorliegenden Erfindung, einen verbesserten Lösungsansatz zum Einlagern einer Ladungspumpen- und Reglerschaltungsanordnung innerhalb von Speichersystemen zu schaffen, die die Fabrikverfügbarkeit nicht einschränken und die das Verhalten nicht kompromittieren.
- Diese Aufgabe wird durch ein Speichersystem nach Anspruch 1 und ein Verfahren nach Anspruch 22 gelöst.
- ZUSAMMENFASSUNG DER ERFINDUNG
- Allgemein ausgedrückt bezieht sich die Erfindung auf Techniken zum Herstellen und Liefern verschiedener Spannungspegel innerhalb eines Speichersystems, das verschiedene Speicherblöcke (z. B. Speicherchips) und einen Steuerungschip aufweist. Die verschiedenen Spannungspegel können durch eine Ladungspumpen- und Reglerschaltungsanordnung innerhalb des Speichersystems erzeugt werden. Die verschiedenen Spannungspegel können zu den mehreren Speicherblöcken durch einen Leistungsbus geliefert werden. Das Speichersystem ist geeignet für eine Hochleistungsoperation und eine Fabrikverfügbarkeit für Steuerungsherstellung wird nicht durch das Vorhandensein einer Spannungs-(Versorgungs-)Erzeugungsschaltungsanordnung behindert.
- Die Erfindung kann auf zahlreiche Weisen implementiert werden, einschließlich einem System, einer Vorrichtung oder einem Verfahren. Verschiedene Ausführungsbeispiele der Erfindung werden nachfolgend erörtert.
- Als ein Speichersystem zum Speichern von Daten umfaßt ein Ausführungsbeispiel der Erfindung zumindest: eine Speichersteuerung; eine Mehrzahl von Speicherblöcken, die wirksam mit der Speichersteuerung verbunden sind, wobei jeder der Speicherblöcke zumindest Datenspeicherungselemente und ein Spannungserzeugungssystem umfaßt; und einen Leistungsbus, der wirksam mit der Ladungspumpenschaltung für jeden der Speicherblöcke verbunden ist. Während des Betreibens des Speichersystems, wenn einer der Speicherblöcke aktiviert ist, wird die Spannungserzeugungssystemschaltung innerhalb des einen der Speicherblöcke deaktiviert und statt dessen wird ein anderes der Spannungserzeugungssysteme, das einem anderen der Speicherblöcke zugeordnet ist, aktiviert, um unterschiedliche Spannungspegelsignale zu dem einen der Speicherblöcke über den Leistungsbus zu liefern. Als ein Speichersystem umfaßt ein anderes Ausführungsbeispiel der Erfindung zumindest: einen ersten Speicherblock, der zumin dest erste Datenspeicherungselemente und eine erste Ladungspumpenschaltung umfaßt; einen zweiten Speicherblock, der zumindest zweite Datenspeicherungselemente und eine zweite Ladungspumpenschaltung umfaßt; eine Speichersteuerung, die operativ mit dem ersten Speicherblock und dem zweiten Speicherblock verbunden ist, wobei die Speichersteuerung zumindest ein Auswahlsignal erzeugt, wobei das zumindest eine Auswahlsignal bei der selektiven Aktivierung des ersten und des zweiten Speicherblocks verwendet wird; und einen Leistungsbus, der die erste Ladungspumpenschaltung und die zweite Ladungspumpenschaltung operativ verbindet.
- Als ein Verfahren zur Leistungserzeugung innerhalb eines Speichersystems, das eine Mehrzahl von Speicherblöcken aufweist, wobei jeder der Speicherblöcke eine Leistungserzeugungsschaltung umfaßt, umfaßt ein Ausführungsbeispiel der Erfindung zumindest folgende Schritte: Aktivieren von einem der Speicherblöcke für einen Datenzugriff, während der andere der Speicherblöcke deaktiviert ist; Aktivieren von einer der Leistungserzeugungsschaltungen, die in einem der Speicherblöcke vorliegt, der deaktiviert ist; und Liefern von Leistung von einer der Leistungserzeugungsschaltungen, die aktiviert ist, zu einem der Speicherblöcke, der aktiviert ist.
- Als ein Speicherchip umfaßt ein Ausführungsbeispiel der Erfindung zumindest: eine Mehrzahl von Datenspeicherungselementen zur Speicherung von Daten; und eine Leistungserzeugungsschaltung zum Erzeugen von Leistungssignalen. Der Speicherchip umfaßt eine Chipfreigabe zum Freigeben/Sperren der Datenspeicherungselemente des Speicherchips, und der Speicherchip umfaßt eine Ladungspumpenfreigabe zum Freigeben/Sperren der Leistungserzeugungsschaltung.
- Als ein Speichersystem umfaßt ein anderes Ausführungsbeispiel der Erfindung zumindest: eine erste Speicherblockeinrichtung zum Speichern von Daten in ersten Datenspeiche rungselementen und zum Erzeugen von ersten Leistungssignalen; eine zweite Speicherblockeinrichtung zum Speichern von Daten in zweiten Datenspeicherungselementen und zum Erzeugen von zweiten Leistungssignalen; eine Speichersteuerung, die wirksam mit der ersten Speicherblockeinrichtung und der zweiten Speicherblockeinrichtung verbunden ist, wobei die Speichersteuerung zumindest ein Auswahlsignal erzeugt, wobei das zumindest eine Auswahlsignal bei der selektiven Aktivierung der ersten und der zweiten Speicherblockeinrichtung verwendet wird; und einen Leistungsbus zum Liefern von entweder den ersten Leistungssignalen zu der zweiten Speicherblockeinrichtung oder den zweiten Leistungssignalen zu der ersten Speicherblockeinrichtung.
- Als ein elektronisches System umfaßt ein Ausführungsbeispiel der Erfindung zumindest: eine Datenerfassungsvorrichtung; und eine Datenspeicherungsvorrichtung, die abnehmbar mit der Datenerfassungseinheit gekoppelt ist. Die Datenspeicherungsvorrichtung speichert Daten, die durch die Datenerfassungsvorrichtung erfaßt wurden. Die Datenspeicherungsvorrichtung umfaßt zumindest: eine Speichersteuerung; eine Mehrzahl von Speicherblöcken, die wirksam mit der Speichersteuerung verbunden sind, wobei jeder der Speicherblöcke zumindest Datenspeicherungselemente und ein Spannungserzeugungssystem umfaßt; und einen Leistungsbus, der wirksam mit der Ladungspumpenschaltung für jeden der Speicherblöcke verbunden ist. Während des Betriebs der Datenspeicherungsvorrichtung, wenn einer der Speicherblöcke aktiviert ist, ist das Spannungserzeugungssystem innerhalb von einem der Speicherblöcke deaktiviert und statt dessen ist ein anderes der Spannungserzeugungssysteme, das einem anderen der Speicherblöcke zugeordnet ist, aktiviert, um unterschiedliche Spannungspegelsignale zu dem einen der Speicherblöcke über den Leistungsbus zu liefern.
- Andere Aspekte und Vorteile der Erfindung werden aus der nachfolgenden detaillierten Beschreibung in Verbindung mit den beiliegenden Zeichnungen offensichtlich, die beispielhafte Prinzipien der Erfindung darstellen.
- KURZE BESCHREIBUNG DER ZEICHNUNGEN
- Die Erfindung ist ohne weiteres durch die nachfolgende detaillierte Beschreibung in Verbindung mit den beiliegenden Zeichnungen verständlich, wobei gleiche Bezugszeichen gleiche strukturelle Elemente bezeichnen, und wobei:
-
1 ein Blockdiagramm eines herkömmlichen Speichersystems ist; -
2A ein Blockdiagramm eines Speichersystems gemäß einem Ausführungsbeispiel der Erfindung ist; -
2B ein Blockdiagramm eines Speichersystems gemäß einer alternativen Anordnung für das Ausführungsbeispiel ist, das in2A gezeigt ist; -
3A ein Blockdiagramm eines Speichersystems gemäß einem anderen Ausführungsbeispiel der Erfindung ist; -
3B ein schematisches Diagramm einer Logikschaltung gemäß einem Ausführungsbeispiel der Erfindung ist; -
4 ein Blockdiagramm eines Speichersystems gemäß einem anderen Ausführungsbeispiel der Erfindung ist; und -
5 ein Blockdiagramm einer Speicherkarte gemäß einem Ausführungsbeispiel der Erfindung ist. - DETAILLIERTE BESCHREIBUNG DER ERFINDUNG
- Die Erfindung bezieht sich auf Techniken zum Erzeugen und Liefern verschiedener Spannungspegel innerhalb eines Speichersystems, das mehrere Speicherblöcke (z. B. Speicherchips) und einen Steuerungschip aufweist. Die verschiedenen Spannungspegel können durch eine Ladungspumpen- und Reglerschaltungsanordnung innerhalb des Speichersystems erzeugt werden. Die verschiedenen Spannungspegel können zu den mehreren Speicherblöcken durch einen Leistungsbus geliefert werden. Das Speichersystem ist geeignet für eine Hochleistungsoperation und die Fabrikverfügbarkeit für eine Steuerungsherstellung wird durch das Vorhandensein einer Spannungs-(Versorgungs-)Erzeugungsschaltungsanordnung nicht eingeschränkt.
- Gemäß einem Aspekt der Erfindung sind Ladungspumpen- und Reglerschaltungen (allgemein ausgedrückt Spannungserzeugungsschaltungen) innerhalb von jedem der Speicherblöcke eines Speichersystems bereitgestellt. Ferner werden die Ladungspumpen- und Reglerschaltungen selektiv freigegeben, um Spannungssignale zu anderen Speicherblöcken als ihren eigenen Speicherblöcken zu liefern. Folglich stört ein Rauschen, das durch eine Ladungspumpen- und Reglerschaltung erzeugt wird, die Operation des aktiven Speicherblocks nicht wesentlich, der für einen Zugriff ausgewählt ist, da die Ladungspumpen- und Reglerschaltung, die verwendet wird, einem anderen Speicherblock zugeordnet ist.
- Ausführungsbeispiele dieses Aspekts der Erfindung werden nachfolgend Bezug nehmend auf
2 –5 erörtert. Fachleute auf dem Gebiet werden jedoch ohne weiteres erkennen, daß die hierin gegebene detaillierte Beschreibung im Hinblick auf diese Figuren zu Erklärungszwecken dient, da sich die Erfindung über diese beschränkten Ausführungsbeispiele erstreckt. -
2A ist ein Blockdiagramm eines Speichersystems200 gemäß einem Ausführungsbeispiel der Erfindung. Das Speichersystem200 ist z. B. einer Speicherkarte (wie z. B. einer Steckkarte), einem Speicherstab oder einem anderen Halbleiterspeicherprodukt zugeordnet. Beispiele von Speicherkarten umfassen eine PC-Karte (früher PCMCIA-Vorrichtung), eine Flashkarte, eine Flash-Platte, eine Multimediakarte und eine ATA-Karte. - Das Speichersystem
200 umfaßt eine Steuerung202 , einen Speicherblock A204 und einen Speicherblock B206 . Der Speicherblock A204 umfaßt eine Ladungs-Pumpen und -Regler-Schaltung208 . Der Speicherblock B206 umfaßt eine Ladungspumpen- und Reglerschaltung210 . Die Ladungspumpen- und Reglerschaltung210 und die Ladungspumpen- und Reglerschaltung208 sind miteinander über einen Leistungsbus211 gekoppelt. Jede der Ladungspumpen- und Reglerschaltungen208 und210 erzeugt eine Mehrzahl von unterschiedlichen Spannungspegelsignalen, die auf dem Leistungsbus211 zur Verwendung durch den Speicherblock A204 oder den Speicherblock B206 geliefert werden. - Die Steuerung
202 empfängt eine Eingangsspannung (VIN)212 und einen Eingangs-/Ausgangs-Bus (I/O-Bus)214 . Die Steuerung202 gibt ferner eine Ausgangsspannung (VOUT)213 aus. Die Ausgangsspannung (VOUT)213 wird zu dem Speicherblock A204 und dem Speicherblock B206 geliefert. Die Steuerung202 ist ferner mit dem Speicherblock A204 und dem Speicherblock B206 mit einem Adreß-/Daten-/Steuerungs-Bus216 und einem Chipauswahlsignal (CS-Signal)218 gekoppelt. Der Adreß-/Daten-/Steuerungs-Bus216 ist wirksam, um Adreß- und Daten-Signale zwischen der Steuerung202 und den Speicherblöcken204 und206 zu liefern. Das Chipauswahlsignal218 wird durch die Steuerung202 erzeugt, um einen der Speicherblöcke204 und206 durch ein Chipfreigabeeingang (CE-Eingang) selektiv zu aktivieren. Zusätzlich dazu wird das Chipauswahlsignal218 zu einem Pumpenfreigabeeingang (PE-Eingang) geliefert und wird verwendet, um eine der Ladungs pumpen- und Reglerschaltungen208 und210 selektiv zu aktivieren. - Es sollte darauf hingewiesen werden, daß die Steuerung
202 keine Ladungspumpen- und Reglerschaltungsanordnung umfaßt, was somit deren Herstellung erleichtert und Fabriken verfügbarer macht. Gemäß der Erfindung umfaßt jeder der Speicherblöcke204 und206 die Ladungspumpen- und Reglerschaltungen208 bzw.210 . In Anbetracht, daß die Speicherblöcke204 und206 bereits anderweitig eine komplexe Herstellungsverarbeitung erfordern, führt die Hinzufügung der Ladungspumpen- und Reglerschaltungen208 und210 nicht zu einem Fabrikverfügbarkeitsproblem. Da jedoch die Ladungspumpen- und Reglerschaltungen208 und210 ein bedeutendes Rauschen beim Erzeugen mehrerer unterschiedlicher Spannungen erzeugen, ist die Erfindung ferner wirksam, um ihre Verwendung zu steuern, um die Auswirkung des Rauschens auf die Fähigkeit zum Zugreifen auf und Betreiben der Speicherblöcke204 und206 zu verringern. - Genauer gesagt, wenn der Speicherblock A
204 durch das Chipauswahlsignal218 freigegeben (aktiviert) wird, dann wird der Speicherblock B206 durch das Chipauswahlsignal218 gesperrt (deaktiviert). Ein Inverter220 dient zum Invertieren des Chipsauswahlsignals218 , bevor dasselbe an dem Chipfreigabeeingang (CE-Eingang) des Speicherblocks B206 empfangen wird. Ferner, wenn der Speicherblock A204 freigegeben ist, ist die Ladungspumpen- und Reglerschaltung208 innerhalb des Speicherblocks A204 gesperrt und die Ladungspumpen- und Reglerschaltung204 innerhalb des Speicherblocks B206 ist freigegeben. Ein Inverter222 dient zum Invertieren des Chipfreigabesignals218 , bevor dasselbe an dem Pumpenfreigabeeingang (PE-Eingang) des Speicherblocks A204 empfangen wird. Somit, wenn der Speicherblock A204 freigegeben ist, erzeugt die Ladungspumpen- und Reglerschaltung210 (innerhalb des Speicherblocks B206 ) die Spannungssignale zur Verwendung durch den Speicherblock A (nämlich die Speicherzellen in demselben)204 über den Leistungsbus211 . - Alternativ dazu, wenn der Speicherblock B
206 durch das Chipauswahlsignal218 (nach der Inversion durch den Inverter220 ) freigegeben (aktiviert) ist, ist der Speicherblock A204 durch das Chipauswahlsignal218 gesperrt (deaktiviert). Ferner, wenn der Speicherblock B206 freigegeben ist, ist die Ladungspumpen- und Reglerschaltung210 innerhalb des Speicherblocks B206 gesperrt und die Ladungspumpen- und Reglerschaltung208 innerhalb des Speicherblocks A204 ist freigegeben. Somit, wenn der Speicherblock B206 freigegeben ist, erzeugt die Ladungspumpen- und Reglerschaltung208 (innerhalb des Speicherblocks A204 ) die Spannungssignale zur Verwendung durch den Speicherblock B (nämlich die Speicherzellen innerhalb desselben)206 über den Leistungsbus211 . - Bei diesem Ausführungsbeispiel liefert das Chipauswahlsignal
218 den Chipfreigabeeingang (CE-Eingang) sowie den Pumpenfreigabeeingang (PE-Eingang). Die Inverter220 und222 sind Logikvorrichtungen, die bei diesem Ausführungsbeispiel dazu dienen, sicherzustellen, daß nicht nur nur ein Speicherblock und nur eine Ladungspumpen- und Reglerschaltung gleichzeitig freigegeben sind, sondern ferner, daß die Ladungspumpen- und Reglerschaltung, die freigegeben ist, innerhalb eines unterschiedlichen Speicherblocks vorliegt als dem Speicherblock, der freigegeben ist. Andere Logik-Vorrichtungen und -Signale können zusätzlich oder alternativ verwendet werden, um die Speicherblöcke und die Ladungspumpen- und Reglerschaltungen zu aktivieren/deaktivieren. Diese Logikvorrichtungen (einschließlich der Inverter220 und222 ) können entweder in der Steuerung202 oder den Speicherblöcken204 und206 integriert sein. - Die Ausgangsspannung (VOUT)
213 kann die Eingangsspannung (VIN)212 sein, wie sie durch die Steuerung202 empfangen und zu den Speicherblöcken204 und206 (z. B. ungeregelt) weitergeleitet wird. Die Ladungspumpen- und Reglerschaltungen208 und210 erzeugen die Spannungssignale zur Verwendung durch die Speicherblöcke204 und206 unter Verwendung der Ausgangsspannung (VOUT)213 . Eine solche Anordnung folgt, wenn wie oben erwähnt die Steuerung202 keine Ladungspumpen- und Reglerschaltungsanordnung umfaßt. Trotzdem ist es möglich, daß die Steuerung202 eine Reglerschaltungsanordnung umfaßt, um die Eingangsspannung (VIN)212 zu regeln, um die Ausgangsspannung (VOUT)213 auf einen bestimmten Spannungspegel zu erzeugen. Die Einlagerung der Reglerschaltungsanordnung würde jedoch die Herstellung etwas komplizierter und Fabriken weniger verfügbar machen. - Es sollte ferner darauf hingewiesen werden, daß bei anderen Ausführungsbeispielen die Ausgangsspannung (VOUT)
213 nicht verwendet werden muß; statt dessen könnte die Eingangsspannung (VIN)212 direkt oder indirekt zu den Speicherblöcken205 und206 geliefert werden. Zusätzliche Details über solche Ausführungsbeispiele oder Konfigurationen sind ersichtlich in der U.S.-Patentanmeldung Nummer 09/788,120 mit dem Titel „Verfahren und System zur Erzeugung und Verteilung von Versorgungsspannungen in Speichersystemen", eingereicht am selben Tag und veröffentlicht alsUS 6 434 044 B1 . -
2B ist ein Blockdiagramm eines Speichersystems250 gemäß einer alternativen Anordnung für das Ausführungsbeispiel, das in2A gezeigt ist. Obwohl es allgemein ähnlich zu dem Speichersystem in2A ist, liefert das Speichersystem250 die Eingangsspannung (VIN)212 direkt zu den Speicherblöcken206 und208 . Zusätzlich dazu, um eine Versorgungsspannung zu der Steuerung202 zu liefern, erzeugen die Ladungspumpen- und Reglerschaltungen208 und210 eine geregelte Spannung (VR), die zu der Steuerung über den Leistungsbus211 geliefert werden kann. Somit empfängt die Steuerung bei dieser Anordnung die geregelte Spannung (VR) im Gegensatz zu der Eingangsspannung (VIN)212 . -
3A ist ein Blockdiagramm eines Speichersystems300 gemäß einem anderen Ausführungsbeispiel der Erfindung. Das Speichersystem300 ist z. B. einer Speicherkarte (wie z. B. eine Steckkarte), einem Speicherstab oder einem anderen Halbleiterspeicherprodukt zugeordnet. - Das Speichersystem
300 umfaßt eine Speichersteuerung302 und Speicherblöcke304 –310 . Bei diesem Ausführungsbeispiel umfaßt das Speichersystem300 vier separate Speicherblöcke, nämlich Speicherblöcke304 –310 . Es sollte jedoch darauf hingewiesen werden, daß das Speichersystem300 allgemein zwei oder mehr Speicherblöcke umfassen kann. Jeder der Speicherblöcke304 –310 umfaßt eine Ladungspumpen- und Reglerschaltung312 –318 . Die Ladungspumpen- und Reglerschaltungen312 –318 sind parallel durch einen Leistungsbus319 verbunden. Jeder der Speicherblöcke304 –310 umfaßt ferner ein Array aus Speicherzellen, die eine nicht flüchtige, digitale Datenspeicherung liefern. Die Speicherzellen sind elektrisch programmierbar und elektrisch löschbar. Allgemein sind Speicherzellen Datenspeicherungselemente. Die Speicherblöcke können z. B. EEPROM- oder FLASH-Vorrichtungen sein. Die Speicherblöcke304 –310 sind jeweils separate Halbleiter-Formen, -Chips oder -Produkte. Die Speichersteuerung302 ist ferner eine separate Halbleiter-Form, ein -Chip oder ein -Produkt. - Die Speichersteuerung
302 empfängt eine Eingangsspannung (VIN)320 . Zusätzlich dazu ist die Speichersteuerung302 mit einem Eingangs-/Ausgangs-Bus (I/O-Bus)322 gekoppelt. Die Speichersteuerung302 liefert einen Adreß-/Daten/Steuerungs-Bus324 zu jedem der Speicherblöcke304 –310 . Zusätzlich dazu erzeugt die Speichersteuerung302 ein Chipauswahlsignal (CS0)326 und ein Chipauswahlsignal (CS1)328 . Das Chipauswahlsignal326 und das Chipauswahlsignal328 werden zu einer Logikschaltung330 geliefert. Die Logikschaltung330 erzeugt ein Chipfreigabesignal und ein Pumpenfreigabesignal für jeden der Speicherblöcke304 –310 . Genauer gesagt erzeugt die Logikschaltung330 Chip freigabesignale CE0, CE1, CE2 und CE3, die jeweils zu Chipfreigabeeingängen (CE-Eingängen) (z. B. Eingangsanschlüssen) der Speicherblöcke304 –310 geliefert werden. Diese Chipfreigabesignale C0, C1, C2 und C3 bestimmen somit jeweils, ob die Speicherblöcke304 –310 freigegeben (aktiviert) oder gesperrt (deaktiviert) werden. Während der Operation wird normalerweise nur einer der Speicherblöcke304 –310 zu einer Zeit freigegeben. Ferner erzeugt die Logikschaltung330 Pumpenfreigabesignale PE0, PE1, PE2 und PE3, die jeweils zu den Pumpenfreigabeeingängen (PE-Eingängen) (z. B. Eingangsanschlüssen) der Speicherblöcke304 –310 geliefert werden. Diese Pumpenfreigabesignale PE0, PE1, PE2 und PE3 bestimmen somit jeweils, ob die Ladungspumpen- und Reglerschaltungen312 –318 freigegeben (aktiviert) oder gesperrt (deaktiviert) werden. Während der Operation wird normalerweise nur eine der Ladungspumpen- und Reglerschaltungen312 –318 gleichzeitig freigegeben (aktiviert). Wiederum weiterhin befindet sich die nur eine der Ladungspumpen- und Reglerschaltungen312 –318 , die freigegeben ist, in einem unterschiedlichen Speicherblock304 –310 als dem Speicherblock304 –310 , der freigegeben ist. - Anders ausgedrückt wird der Chipfreigabeeingang (CE-Eingang) verwendet, um die Speicherblöcke
304 –310 freizugeben/zu sperren. Als solches wird die Fähigkeit, auf die Speicherzellen innerhalb der Speicherblöcke304 –310 zuzugreifen (z. B. Lesen, Programmieren oder Löschen) durch die Chipfreigabesignale gesteuert, die durch die Logikschaltung330 geliefert werden. Wenn der Chipfreigabeeingang (CE-Eingang) „hoch" (oder logischer Pegel „1") ist, sind die Speicherzellen innerhalb des zugeordneten Speicherblocks mit dem Adreß-/Daten-/Steuerungs-Bus324 gekoppelt und können daher zugegriffen werden. Alternativ dazu, wenn der Chipfreigabeeingang (CE-Eingang) „niedrig" (oder logischer Pegel „0") ist, sind die Speicherzellen innerhalb des Speicherblocks von dem Adreß-/Daten-/Steuerungs-Bus324 isoliert. Zusätzlich dazu, wenn der Pumpenfreigabeeingang (PE-Eingang) „hoch" ist, ist die zugeordnete Ladungspumpen- und Reglerschaltung freigegeben (aktiv), um verschiedene Spannungssignale zu erzeugen. Andererseits, wenn der Pumpenfreigabeeingang (PE-Eingang) „niedrig" ist, ist die Ladungspumpen- und Reglerschaltung gesperrt (inaktiv). - Gemäß dem Decodieren der Chipauswahlsignale
326 und328 durch die Logikschaltung330 wird nur einer der Speicherblöcke304 –310 und nur eine der Ladungspumpen- und Reglerschaltungen312 –318 zu einem gegebenen Zeitpunkt freigegeben. Die eine der Ladungspumpen- und Reglerschaltungen312 –318 jedoch, die freigegeben ist, liegt innerhalb eines unterschiedlichen Speicherblocks zu dem der Speicherblöcke304 –310 , der aktiviert ist, so daß die Speicherzellen in demselben ohne Rauschhinderung von der aktiven Ladungspumpen- und Reglerschaltung zugegriffen werden können. Wenn die Chipauswahlsignale326 und328 z. B. verursachen, daß der Chipfreigabeeingang (CE-Eingang) für den Speicherblock304 „hoch" ist, dann wird der Speicherblock304 (genauer gesagt die Speicherzellen in demselben) freigegeben. Gleichzeitig jedoch wird die Ladungspumpen- und Reglerschaltung312 für den Speicherblock304 gesperrt. Statt dessen kann eine der Ladungspumpen- und Reglerschaltungen314 ,316 und318 freigegeben werden, um die benötigten Spannungssignale zu dem Speicherblock304 über den Leistungsbus319 zu liefern. Folglich ist das Rauschen, das durch die Ladungspumpen- und Reglerschaltung314 ,316 oder318 erzeugt wird, weitgehend von dem Speicherblock304 isoliert, in dem auf die Speicherzellen zugegriffen wird. - Tabelle 1 stellt ein exemplarisches Ausführungsbeispiel zum Freigeben der Speicherblöcke und ihrer Ladungspumpen- und Reglerschaltungen dar. Tabelle 1 reflektiert eine exemplarische Operation der Logikschaltung
330 , wo die Chipauswahlsignale (CS0 und CS1)326 und328 Eingangssignale sind und die Chipfreigabesignale (CE0, CE1, CE2 und CE3) und die Pumpenfreigabesignale (PE0, PE1, PE2 und PE3) für die Speicherblöcke304 –310 Ausgangssignale sind. Tabelle 1Chipauswahl Chipfreigabe und Pumpenfreigabe CS1 CS0 CE0 PE0 CE1 PE1 CE2 PE2 CE3 PE3 0 0 1 0 0 0 0 0 0 1 1 0 0 0 1 0 0 1 0 0 0 1 0 0 0 1 1 0 0 0 1 1 0 1 0 0 0 0 1 0 - Die exemplarische Operation der Logikschaltung
330 gemäß Tabelle 1 wird weiter wie folgt erklärt. Wenn die Chipauswahlsignale326 und328 beide „niedrig" sind, dann ist der Chipfreigabeeingang (CE-Eingang) des Speicherblocks304 „hoch" und der Pumpenfreigabeeingang (PE-Eingang) für die Ladungspumpen- und Reglerschaltung318 innerhalb des Speicherblocks310 ist freigegeben. In diesem Fall sind die Speicherzellen innerhalb des Speicherblocks304 freigegeben, während die Ladungspumpen- und Reglerschaltung318 , die dem Speicherblock310 zugeordnet ist, freigegeben ist, um die Spannungssignale zu dem Speicherblock304 über den Leistungsbus319 zu liefern. In diesem Fall werden ferner die anderen der Speicherblöcke306 –310 und die anderen der Ladungspumpen- und Reglerschaltungen312 –316 alle gesperrt. Auf ähnliche Weise, wenn das Chipauswahlsignal326 „niedrig" ist, und das Chipauswahlsignal328 „hoch" ist, dann ist der Chipfreigabeeingang (CE-Eingang) für den Speicherblock306 „hoch" und der Pumpenfreigabeeingang (PE-Eingangssignal) für die Ladungspumpen- und Reglerschaltung316 innerhalb des Speicherblocks308 ist freigegeben. Auf ähnliche Weise, wenn das Chipauswahlsignal326 „hoch" ist, und das Chipauswahlsignal328 „niedrig" ist, dann ist der Chipfreigabeeingang (PE-Eingang) für den Speicherblock2 308 „hoch" und der Pumpenfreigabeeingang (PE-Eingang) für die Ladungspumpen- und Reglerschaltung314 ist „hoch". Schließlich, wenn das Chipauswahlsignal326 und das Chipauswahlsignal238 beide „hoch" sind, dann ist der Chipfreigabeeingang (CE-Eingang) für den Speicherblock310 „hoch" und der Pumpenfreigabeeingang (PE-Eingang) für die Ladungspumpen- und Reglerschaltung312 ist „hoch". -
3B ist ein schematisches Diagramm einer Logikschaltung350 gemäß einem Ausführungsbeispiel der Erfindung. Die Logikschaltung350 stellt ein Ausführungsbeispiel für die Logikschaltung330 dar, die in3A dargestellt ist. Genauer gesagt erzeugt die Logikschaltung350 Chipfreigabesignale (CE-Signale) und Pumpenfreigabesignale (PE-Signale) für vier (4) separate Speicherblöcke. Die Logikschaltung350 empfängt die Chipauswahlsignale CS0 und CS1 als Eingänge und gibt Chipfreigabesignale CE0–CE3 und Pumpenfreigabesignale PE0–PE3 aus. Die Logikschaltung350 umfaßt AND-Gatter352 –358 und Inverter360 –364 . - Die Anordnung für die Logikschaltung
350 , die in3B gezeigt ist, stellt ein Ausführungsbeispiel für die Logikschaltung330 dar. Fachleute auf dem Gebiet sollten erkennen, daß verschiedene andere Implementierungen und Anordnungen für die Logikschaltung330 verwendet werden können. Ferner, wie oben erwähnt wurde, kann die Verwendung einer bestimmten Ladungspumpen- und Reglerschaltung innerhalb eines anderen der Speicherblöcke zum Liefern von Spannungssignalen zu einem freigegebenen Speicherblock ferner von der abweichen, die in3B gezeigt ist. -
4 ist ein Blockdiagramm eines Speichersystems400 gemäß einem anderen Ausführungsbeispiel der Erfindung. Das Speichersystem400 ist allgemein ähnlich zu dem Speichersystem300 , das in3A dargestellt ist. Das Speichersystem400 umfaßt jedoch eine Speichersteuerung404 , die direkt ein Chipfreigabesignal (CE-Signal) und ein Pumpenfreigabesignal (PE-Signal) für jeden der Speicherblöcke304 –310 erzeugt. Im Vergleich mit dem Speichersystem300 umfaßt die Speichersteuerung404 eine Logik zum Freigeben/Sperren von nicht nur jedem der Speicherblöcke304 –310 , sondern ferner jeder der Ladungspumpen- und Aktivierungs-Schaltungen312 –318 . Die Chipfreigabesignale (CE- Signale) werden zu den Speicherblöcken304 –310 über einen CE-Bus406 geliefert. Die Pumpenfreigabesignale (PE-Signale) werden zu den Speicherblöcken304 –310 über einen PE-Bus408 geliefert. Genauer gesagt trägt der CE-Bus406 Chipfreigabesignale (CE0, CE1, CE2 und CE3), und der PE-Bus408 trägt Pumpenfreigabesignale (PE0, PE1, PE2 und PE3). -
5 ist ein Blockdiagramm einer Speicherkarte500 gemäß einem Ausführungsbeispiel der Erfindung. Die Speicherkarte500 ist z. B. ein gehäustes Datenspeicherungsprodukt. Die Speicherkarte500 stellt ein repräsentatives Layout für die Mehrzahl von Speicherblöcken dar, die der Speicherkarte500 zugeordnet und innerhalb derselben vorgesehen sind. Genauer gesagt umfaßt die repräsentative Speicherkarte500 einen Speicherblock504 , einen Speicherblock506 , einen Speicherblock508 und einen Speicherblock510 . Jeder der Speicherblöcke504 –510 umfaßt eine Ladungspumpen- und Reglerschaltung512 ,514 ,516 bzw.518 . Die Speicherblöcke504 –510 sind auf der Speicherkarte500 derart ausgelegt, daß jeder einzelne der Speicherblöcke in der Nähe einer Ecke der Speicherkarte vorgesehen ist. In diesem Fall ermöglicht das Layout eine Trennung der Ladungspumpen- und Reglerschaltungen512 –518 von anderen der Speicherblöcke504 –518 . Wie bei anderen Ausführungsbeispielen steuert die Steuerung502 , welche der Speicherblöcke und der Ladungspumpen- und Reglerschaltungen zu einem gegebenen Zeitpunkt freigegeben (aktiviert) sind. Gemäß der Erfindung verursacht die Steuerung502 , daß die Ladungspumpen- und Reglerschaltung, die einem unterschiedlichen Speicherblock zugeordnet ist, freigegeben (aktiviert) wird. Gemäß der Erfindung verursacht die Steuerung502 , daß die Ladungspumpen- und Reglerschaltung, die einem unterschiedlichen Speicherblock zugeordnet ist, freigegeben wird, um verschiedene unterschiedliche Spannungen zu dem bestimmten Speicherblock zu liefern, der aktiviert ist, um auf dessen Speicherzellen zuzugreifen. Wenn z. B. der Speicherblock504 freigegeben wird, um auf dessen Speicherzellen zuzugreifen, kann die Ladungspumpen- und Reglerschaltung518 innerhalb des Spei cherblocks510 freigegeben werden, um die benötigten Spannungssignale zu dem Speicherblock504 zu liefern. Auf ähnliche Weise, wenn der Speicherblock510 freigegeben wird, um auf dessen Speicherzellen zuzugreifen, kann die Ladungspumpen- und Reglerschaltung512 innerhalb des Speicherblocks504 freigegeben werden, um die benötigten Spannungssignale zu dem Speicherblock510 zu liefern. Auf ähnliche Weise, wenn der Speicherblock506 freigegeben wird, um auf dessen Speicherzellen zuzugreifen, wird die Ladungspumpen- und Reglerschaltung516 innerhalb des Speicherblocks508 freigegeben. Ferner, wenn der Speicherblock508 freigegeben wird, um auf dessen Speicherzellen zuzugreifen, wird die Ladungspumpen- und Reglerschaltung514 , die dem Speicherblock506 zugeordnet ist, freigegeben. Die Spannungssignale sind mit einem Leistungsbus gekoppelt, der mit jeder der Ladungspumpen- und Reglerschaltungen512 –518 gekoppelt ist. Obwohl der Leistungsbus in5 nicht dargestellt ist, könnte der Leistungsbus bei einem Ausführungsbeispiel um den Umfang der Speicherkarte500 bereitgestellt sein und mit jeder der Ladungspumpen- und Reglerschaltungen512 –518 gekoppelt sein. - Die Erfindung ist geeignet zur Verwendung sowohl mit Einfachpegelspeichern als auch mit Mehrfachpegelspeichern. Bei Mehrfachpegelspeichern speichert jede Speicherzelle zwei oder mehr Datenbits.
- Die Erfindung kann sich ferner auf ein elektronisches System beziehen, das ein Speichersystem umfaßt, wie oben erörtert wurde. Speichersysteme (d. h. Speicherkarten) werden üblicherweise verwendet, um digitale Daten zur Verwendung mit verschiedenen elektronischen Produkten zu speichern. Häufig ist das Speichersystem von dem elektronischen System abnehmbar, so daß die gespeicherten digitalen Daten tragbar sind. Die Speichersysteme gemäß der Erfindung können einen relativ geringen Formfaktor aufweisen und können verwendet werden, um digitale Daten für elektronische Produkte zu speichern, wie z. B. Kameras, Hand gehaltene oder Notebook-Computer, Netzwerkkarten, Netzwerkanwendungen, Set-Top-Boxes, Hand-gehaltene oder andere kleine Radio-Player/Recorder (z. B. MP3-Geräte) und medizinische Überwachungsvorrichtungen.
- Die Vorteile der Erfindung sind zahlreich. Unterschiedliche Ausführungsbeispiele oder Implementierungen können einen oder mehrere der nachfolgenden Vorteile ergeben. Ein Vorteil der Erfindung ist, daß eine Herstellung von Steuerungen für Speichersysteme leichter einzurichten ist. Ein anderer Vorteil der Erfindung ist, daß ein Rauschen von der Erzeugung unterschiedlicher Spannungspegel das Speicherzugriffsverhalten nicht behindert. Ein wiederum anderer Vorteil der Erfindung ist, daß zuverlässige Hochleistungsspeichersysteme erhalten werden können.
Claims (32)
- Speichersystem zum Speichern von Daten, wobei das Speichersystem folgende Merkmale aufweist: eine Speichersteuerung (
202 ;302 ); eine Mehrzahl von Speicherblöcken (204 –206 ;304 –310 ), die wirksam mit der Speichersteuerung (202 ;302 ) verbunden sind, wobei jeder der Speicherblöcke (204 –206 ;304 –310 ) zumindest Datenspeicherungselemente und ein Spannungserzeugungssystem (208 –210 ;312 –318 ) umfasst; und einen Leistungsbus (211 ;319 ), der wirksam mit dem Spannungserzeugungssystem (208 –210 ;312 –318 ) für jeden der Speicherblöcke (204 –206 ;304 –310 ) verbunden ist, wobei während des Betriebs des Speichersystems, wenn einer der Speicherblöcke (204 –206 ;304 –310 ) aktiviert ist, das Spannungserzeugungssystem (208 –210 ;312 –318 ) innerhalb des einen der Speicherblöcke (204 –206 ;304 –310 ) deaktiviert ist und statt dessen ein anderes der Spannungserzeugungssysteme (208 –210 ;312 –318 ), das einem anderen der Speicherblöcke (204 –206 ;304 –310 ) zugeordnet ist, aktiviert ist, um verschiedene unterschiedliche Spannungspegelsignale zu dem einem der Speicherblöcke (204 –206 ;304 –310 ) zu liefern, der über den Leistungsbus (211 ;319 ) aktiviert wird. - Speichersystem gemäß Anspruch 1, bei dem das Spannungserzeugungssystem (
208 –210 ;312 –318 ), das aktiviert ist, die verschiedenen unterschiedlichen Spannungspegelsignale erzeugt. - Speichersystem gemäß Anspruch 1, bei dem das Spannungserzeugungssystem eine Ladungspumpenschaltung (
208 –210 ;312 –318 ) und eine Reglerschaltung aufweist. - Speichersystem gemäß Anspruch 1, bei dem jeder der Speicherblöcke (
204 –206 ;304 –310 ) eine separate integrierte Schaltung ist. - Speichersystem gemäß Anspruch 1, bei dem die Speichersteuerung (
202 ;302 ) eine Mehrzahl von Auswahlsignalen erzeugt, und bei dem jeder der Speicherblöcke (204 –206 ;304 –310 ) zumindest eines des ersten Auswahlsignals und des zweiten Auswahlsignals zum Steuern der Aktivierung oder Deaktivierung der Speicherblöcke (204 –206 ;304 –310 ) empfängt. - Speichersystem gemäß Anspruch 1, bei dem die Speichersteuerung (
202 ;302 ) ein erstes Signal und ein zweites Signal erzeugt, bei dem jeder der Speicherblöcke (204 –206 ;304 –310 ) das erste Signal zum Steuern einer Aktivierung oder Deaktivierung der Speicherblöcke (204 –206 ;304 –310 ) empfängt und das zweite Signal für eine Aktivierung oder Deaktivierung der Spannungserzeugungssysteme (208 –210 ;312 –318 ) empfängt, und wobei das Speichersystem ferner folgendes aufweist: eine Logikschaltung (220 ,222 ;330 ;350 ), die wirksam mit der Speichersteuerung (202 ;302 ) und den Speicherblöcken (204 –206 ;304 –310 ) gekoppelt ist, wobei die Logikschaltung (220 ,222 ;330 ;350 ) die Aktivierung und Deaktivierung der Speicherblöcke (204 –206 ;304 –310 ) sowie der Spannungserzeugungssysteme (208 –210 ;312 –318 ) basierend auf dem ersten und dem zweiten Sig nal steuert, die von der Speichersteuerung (202 ;302 ) geliefert werden. - Speichersystem gemäß Anspruch 1, wobei das Speichersystem eine Speicherkarte ist.
- Speichersystem gemäß Anspruch 1, bei dem zumindest eines der verschiedenen unterschiedlichen Spannungspegelsignale zu der Speichersteuerung (
202 ) über den Leistungsbus (211 ) geliefert wird. - Speichersystem gemäß Anspruch 1, bei dem die Speichersteuerung (
202 ) eine extern gelieferte Eingangsspannung (212 ) empfängt und eine geregelte Versorgungsspannung (213 ) aus derselben erzeugt, und wobei die Speicherblöcke (204 –206 ) die geregelte Versorgungsspannung (213 ) von der Speichersteuerung (202 ) empfangen. - Speichersystem gemäß Anspruch 3, bei dem die Speichersteuerung (
202 ) wirksam mit einem ersten Speicherblock (204 ) der Mehrzahl von Speicherblöcken (204 –206 ) und einem zweiten Speicherblock (206 ) der Mehrzahl von Speicherblöcken (204 –206 ) verbunden ist, wobei die Speichersteuerung (202 ) zumindest ein Auswahlsignal erzeugt, wobei das zumindest eine Auswahlsignal bei der selektiven Aktivierung des ersten und des zweiten Speicherblocks (204 ,206 ) verwendet wird; und bei dem der Leistungsbus (211 ) die erste Ladungspumpenschaltung (208 ) des ersten Speicherblocks (204 ) und die zweite Ladungspumpenschaltung (210 ) des zweiten Speicherblocks (206 ) wirksam verbindet, wobei das zumindest eine Auswahlsignal verwendet wird, um einen von dem ersten und dem zweiten Speicherblock (204 –206 ) und eine von der ersten und der zweiten Ladungspumpenschaltung (208 –210 ) derart zu aktivieren, daß wenn der erste Speicherblock (204 ) aktiviert ist, die zweite Ladungspumpenschaltung (210 ) aktiviert ist, und wenn der zweite Speicherblock (206 ) aktiviert ist, die erste Ladungspumpenschaltung (208 ) aktiviert ist. - Speichersystem gemäß Anspruch 10, wobei das Speichersystem ferner folgendes Merkmal aufweist: eine erste Logikschaltung (
222 ) zwischen dem zumindest einen Auswahlsignal und dem ersten Speicherblock (204 ). - Speichersystem gemäß Anspruch 11, wobei das Speichersystem ferner folgendes Merkmal aufweist: eine zweite Logikschaltung (
220 ) zwischen dem zumindest einen Auswahlsignal und dem zweiten Speicherblock (206 ). - Speichersystem gemäß Anspruch 10, bei dem das Speichersystem eine Speicherkarte ist, und bei dem das erste Datenspeicherungselement des ersten Speicherblocks (
204 ) und das zweite Datenspeicherungselement des zweiten Speicherblocks (206 ) ein EEPROM oder ein FLASH ist. - Speichersystem gemäß Anspruch 10, wobei das Speichersystem ferner folgendes Merkmal aufweist: eine Logikschaltung zwischen dem zumindest einen Auswahlsignal und dem ersten und dem zweiten Speicherblock.
- Speichersystem gemäß Anspruch 10, wobei das Speichersystem ferner folgende Merkmale aufweist: eine Logikschaltung, die wirksam mit der Speichersteuerung und dem ersten und dem zweiten Speicherblock gekoppelt ist, wobei die Logikschaltung die Aktivierung und Deaktivierung des ersten und des zweiten Speicherblocks sowie der ersten und der zweiten Ladungspumpenschaltung steuert, die in derselben bereitgestellt sind, basierend auf dem zumindest einen Auswahlsignal, das von der Speichersteuerung geliefert wird.
- Speichersystem gemäß Anspruch 10, wobei das Speichersystem eine Speicherkarte ist.
- Speichersystem gemäß Anspruch 10, bei dem das erste Datenspeicherungselement des ersten Speicherblocks (
204 ) und das zweite Datenspeicherungselement des zweiten Speicherblocks (206 ) eine halbleiterbasierte Datenspeicherung liefern. - Speichersystem gemäß Anspruch 17, bei dem das erste und das zweite Datenspeicherungselement ein EEPROM oder ein FLASH sind.
- Speichersystem gemäß Anspruch 10, bei dem jeder der Speicherblöcke (
204 –206 ) ein separates Halbleiterprodukt ist. - Elektronisches System, das folgende Merkmale aufweist: eine Datenerfassungsvorrichtung; und eine Datenspeicherungsvorrichtung mit einem Speichersystem gemäß einem der Ansprüche 1 bis 19, wobei die Datenspeicherungsvorrichtung abnehmbar mit der Datenerfassungsvorrichtung gekoppelt ist, und wobei die Daten speicherungsvorrichtung Daten speichert, die durch die Datenerfassungsvorrichtung erfasst wurden
- Elektronisches System gemäß Anspruch 20, bei dem die Datenerfassungsvorrichtung eine Kamera, eine Netzwerk-Karte oder -Anwendung, ein Hand-gehaltener- oder Notebook-Computer, eine Set-Top-Box, ein Hand-gehaltener- oder ein anderer kleiner Audio-Player/-Recorder oder eine medizinische Überwachungseinrichtung ist.
- Verfahren zum Liefern von Leistung innerhalb eines Speichersystems (
200 ;300 ), das eine Mehrzahl von Speicherblöcken (204 –206 ;304 –310 ) aufweist, wobei jeder der Speicherblöcke (204 –206 ;304 –310 ) eine Leistungserzeugungsschaltung (208 –210 ;312 –318 ) umfasst, wobei das Verfahren folgende Schritte aufweist: Aktivieren von einem der Speicherblöcke (204 –206 ;304 –310 ) für einen Datenzugriff, während der andere der Speicherblöcke (204 –206 ;304 –310 ) deaktiviert ist; Aktivieren von einer der Leistungserzeugungsschaltungen (208 –210 ;312 –318 ), die in einem der Speicherblöcke (204 –206 ;304 –310 ) vorliegt, der deaktiviert ist; und Liefern von Leistung von der einen der Leistungserzeugungsschaltungen (208 –210 ;312 –318 ), die aktiviert ist, zu dem einen der Speicherblöcke (204 –206 ;304 –310 ), der aktiviert ist, wobei das Liefern wirksam ist, um eine Mehrzahl von unterschiedlichen Spannungssignalen von der einen der Leistungserzeugungsschaltungen (208 –210 ;312 –318 ), die aktiviert ist, zu dem einen der Speicherblöcke (204 –206 ;304 –310 ) zu liefern, der aktiviert ist. - Verfahren gemäß Anspruch 22, bei dem die Leistungserzeugungsschaltungen (
208 –210 ;312 –318 ), wenn dieselben aktiviert sind, mehrere Spannungspegelsignale erzeugen. - Verfahren gemäß Anspruch 23, bei dem jeder der Speicherchips zumindest Datenspeicherungselemente zum Speichern von Daten umfaßt.
- Verfahren gemäß Anspruch 24, bei dem die Datenspeicherungselemente eine halbleiterbasierte Datenspeicherung liefern.
- Verfahren gemäß Anspruch 24, bei dem die Datenspeicherungselemente ein EEPROM oder ein FLASH sind.
- Verfahren gemäß Anspruch 22, bei dem jeder der Speicherblöcke (
204 –206 ;304 –310 ) ein separates Halbleiterprodukt ist. - Verfahren gemäß Anspruch 27, bei dem die separaten Halbleiterprodukte eine Halbleiterform aufweisen.
- Verfahren gemäß Anspruch 27, bei dem die separaten Halbleiterprodukte Halbleiterchips sind.
- Verfahren gemäß Anspruch 22, bei dem das Speichersystem ferner einen Steuerungsblock umfaßt, der das Aktivieren des einen der Speicherblöcke (
204 –206 ;304 –310 ) für einen Datenzugriff und das Aktivieren der einen der Leistungserzeugungsschaltungen steuert. - Verfahren gemäß Anspruch 30, wobei das Verfahren ferner folgenden Schritt aufweist: Liefern von Leistung von der einen der Leistungserzeugungsschaltungen, die aktiviert ist, zu dem Steuerungsblock.
- Verfahren gemäß Anspruch 22, bei dem ein Leistungsbus (
211 ;319 ) verwendet wird, um die Mehrzahl von unterschiedlichen Spannungssignalen von der einen der Leistungserzeugungsschaltungen, die aktiviert ist, zu dem einen der Speicherblöcke (204 –206 ;304 –310 ) zu liefern, der aktiviert ist.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/785,915 US6577535B2 (en) | 2001-02-16 | 2001-02-16 | Method and system for distributed power generation in multi-chip memory systems |
US09/785,915 | 2001-02-16 | ||
PCT/US2002/003618 WO2002067269A2 (en) | 2001-02-16 | 2002-02-08 | Method and system for distributed power generation in multi-chip memory systems |
Publications (2)
Publication Number | Publication Date |
---|---|
DE10296331T1 DE10296331T1 (de) | 2003-12-24 |
DE10296331B4 true DE10296331B4 (de) | 2008-07-24 |
Family
ID=25137008
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE10296331T Expired - Fee Related DE10296331B4 (de) | 2001-02-16 | 2002-02-08 | Speichersystem zum Speichern von Daten und Verfahren zum Liefern von Leistung innerhalb eines Speichersystems |
Country Status (6)
Country | Link |
---|---|
US (1) | US6577535B2 (de) |
JP (1) | JP3755764B2 (de) |
DE (1) | DE10296331B4 (de) |
GB (1) | GB2388692B (de) |
TW (1) | TW550571B (de) |
WO (1) | WO2002067269A2 (de) |
Families Citing this family (96)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6803805B2 (en) * | 2002-04-09 | 2004-10-12 | International Business Machines Corporation | Distributed DC voltage generator for system on chip |
US6876563B1 (en) * | 2002-12-20 | 2005-04-05 | Cypress Semiconductor Corporation | Method for configuring chip selects in memories |
DE60221140T2 (de) * | 2002-12-30 | 2008-03-20 | Stmicroelectronics S.R.L., Agrate Brianza | Versorgungsarchitektur für die Einspeisespannung von mehreren Speichermodulen |
US7107469B2 (en) * | 2003-07-11 | 2006-09-12 | International Business Machines Corporation | Power down processing islands |
US8429313B2 (en) * | 2004-05-27 | 2013-04-23 | Sandisk Technologies Inc. | Configurable ready/busy control |
US7154785B2 (en) * | 2004-06-25 | 2006-12-26 | Micron Technology, Inc. | Charge pump circuitry having adjustable current outputs |
US7205805B1 (en) | 2004-11-02 | 2007-04-17 | Western Digital Technologies, Inc. | Adjusting power consumption of digital circuitry relative to critical path circuit having the largest propagation delay error |
US7129763B1 (en) | 2004-11-08 | 2006-10-31 | Western Digital Technologies, Inc. | Adjusting power consumption of digital circuitry by generating frequency error representing error in propagation delay |
US7222248B2 (en) * | 2005-02-22 | 2007-05-22 | International Business Machines Corporation | Method of switching voltage islands in integrated circuits when a grid voltage at a reference location is within a specified range |
US7482792B2 (en) * | 2005-06-14 | 2009-01-27 | Intel Corporation | IC with fully integrated DC-to-DC power converter |
US20060294437A1 (en) * | 2005-06-22 | 2006-12-28 | Thunder Creative Technologies, Inc. | Point-of-load power conditioning for memory modules |
TWI319160B (en) | 2005-07-11 | 2010-01-01 | Via Tech Inc | Memory card capable of supporting various voltage supply and control chip and method of supporting voltage thereof |
US7317630B2 (en) * | 2005-07-15 | 2008-01-08 | Atmel Corporation | Nonvolatile semiconductor memory apparatus |
US7598630B2 (en) | 2005-07-29 | 2009-10-06 | Intel Corporation | IC with on-die power-gating circuit |
US20070126494A1 (en) * | 2005-12-06 | 2007-06-07 | Sandisk Corporation | Charge pump having shunt diode for improved operating efficiency |
US7372320B2 (en) * | 2005-12-16 | 2008-05-13 | Sandisk Corporation | Voltage regulation with active supplemental current for output stabilization |
US20070139099A1 (en) * | 2005-12-16 | 2007-06-21 | Sandisk Corporation | Charge pump regulation control for improved power efficiency |
US7486060B1 (en) | 2006-03-30 | 2009-02-03 | Western Digital Technologies, Inc. | Switching voltage regulator comprising a cycle comparator for dynamic voltage scaling |
US20070229149A1 (en) * | 2006-03-30 | 2007-10-04 | Sandisk Corporation | Voltage regulator having high voltage protection |
US8000134B2 (en) | 2006-05-15 | 2011-08-16 | Apple Inc. | Off-die charge pump that supplies multiple flash devices |
US7568135B2 (en) | 2006-05-15 | 2009-07-28 | Apple Inc. | Use of alternative value in cell detection |
US7852690B2 (en) | 2006-05-15 | 2010-12-14 | Apple Inc. | Multi-chip package for a flash memory |
US7511646B2 (en) | 2006-05-15 | 2009-03-31 | Apple Inc. | Use of 8-bit or higher A/D for NAND cell value |
US7701797B2 (en) | 2006-05-15 | 2010-04-20 | Apple Inc. | Two levels of voltage regulation supplied for logic and data programming voltage of a memory device |
US7551486B2 (en) | 2006-05-15 | 2009-06-23 | Apple Inc. | Iterative memory cell charging based on reference cell value |
US7613043B2 (en) | 2006-05-15 | 2009-11-03 | Apple Inc. | Shifting reference values to account for voltage sag |
US7639542B2 (en) | 2006-05-15 | 2009-12-29 | Apple Inc. | Maintenance operations for multi-level data storage cells |
US7639531B2 (en) | 2006-05-15 | 2009-12-29 | Apple Inc. | Dynamic cell bit resolution |
US7551383B1 (en) | 2006-06-28 | 2009-06-23 | Western Digital Technologies, Inc. | Adjusting voltage delivered to disk drive circuitry based on a selected zone |
US7434018B2 (en) * | 2006-07-31 | 2008-10-07 | Infineon Technologies North America Corp. | Memory system |
US7554311B2 (en) * | 2006-07-31 | 2009-06-30 | Sandisk Corporation | Hybrid charge pump regulation |
US7368979B2 (en) | 2006-09-19 | 2008-05-06 | Sandisk Corporation | Implementation of output floating scheme for hv charge pumps |
US7675802B2 (en) * | 2006-09-29 | 2010-03-09 | Sandisk Corporation | Dual voltage flash memory card |
US7656735B2 (en) * | 2006-09-29 | 2010-02-02 | Sandisk Corporation | Dual voltage flash memory methods |
TWI360129B (en) * | 2006-09-29 | 2012-03-11 | Sandisk Corp | Method of operating a removable nonvolatile memory |
US7330019B1 (en) | 2006-10-31 | 2008-02-12 | Western Digital Technologies, Inc. | Adjusting on-time for a discontinuous switching voltage regulator |
US7949887B2 (en) | 2006-11-01 | 2011-05-24 | Intel Corporation | Independent power control of processing cores |
US8397090B2 (en) * | 2006-12-08 | 2013-03-12 | Intel Corporation | Operating integrated circuit logic blocks at independent voltages with single voltage supply |
US7477092B2 (en) * | 2006-12-29 | 2009-01-13 | Sandisk Corporation | Unified voltage generation apparatus with improved power efficiency |
US7440342B2 (en) | 2006-12-29 | 2008-10-21 | Sandisk Corporation | Unified voltage generation method with improved power efficiency |
US7613051B2 (en) | 2007-03-14 | 2009-11-03 | Apple Inc. | Interleaving charge pumps for programmable memories |
US7580298B2 (en) * | 2007-03-30 | 2009-08-25 | Sandisk 3D Llc | Method for managing electrical load of an electronic device |
US7580296B2 (en) * | 2007-03-30 | 2009-08-25 | Sandisk 3D Llc | Load management for memory device |
US7558129B2 (en) * | 2007-03-30 | 2009-07-07 | Sandisk 3D Llc | Device with load-based voltage generation |
US7515488B2 (en) * | 2007-03-30 | 2009-04-07 | Sandisk 3D Llc | Method for load-based voltage generation |
JP2009003991A (ja) * | 2007-06-19 | 2009-01-08 | Toshiba Corp | 半導体装置及び半導体メモリテスト装置 |
US8044705B2 (en) * | 2007-08-28 | 2011-10-25 | Sandisk Technologies Inc. | Bottom plate regulation of charge pumps |
US7733189B1 (en) | 2007-09-14 | 2010-06-08 | Western Digital Technologies, Inc. | Oscillator comprising foldover detection |
US7586363B2 (en) * | 2007-12-12 | 2009-09-08 | Sandisk Corporation | Diode connected regulation of charge pumps |
US7586362B2 (en) * | 2007-12-12 | 2009-09-08 | Sandisk Corporation | Low voltage charge pump with regulation |
JP2009146499A (ja) * | 2007-12-13 | 2009-07-02 | Toshiba Corp | 不揮発性メモリカード |
US7813212B2 (en) * | 2008-01-17 | 2010-10-12 | Mosaid Technologies Incorporated | Nonvolatile memory having non-power of two memory capacity |
US20090302930A1 (en) * | 2008-06-09 | 2009-12-10 | Feng Pan | Charge Pump with Vt Cancellation Through Parallel Structure |
US7969235B2 (en) | 2008-06-09 | 2011-06-28 | Sandisk Corporation | Self-adaptive multi-stage charge pump |
US8085020B1 (en) | 2008-06-13 | 2011-12-27 | Western Digital Technologies, Inc. | Switching voltage regulator employing dynamic voltage scaling with hysteretic comparator |
US8710907B2 (en) * | 2008-06-24 | 2014-04-29 | Sandisk Technologies Inc. | Clock generator circuit for a charge pump |
US7683700B2 (en) | 2008-06-25 | 2010-03-23 | Sandisk Corporation | Techniques of ripple reduction for charge pumps |
KR20100011292A (ko) * | 2008-07-24 | 2010-02-03 | 삼성전자주식회사 | 수직 스트링 상변화 메모리 소자 |
KR100956780B1 (ko) * | 2008-09-09 | 2010-05-12 | 주식회사 하이닉스반도체 | 펌핑전압 발생 장치 |
US8031549B2 (en) * | 2008-09-19 | 2011-10-04 | Freescale Semiconductor, Inc. | Integrated circuit having boosted array voltage and method therefor |
JP5504507B2 (ja) * | 2008-10-20 | 2014-05-28 | 国立大学法人 東京大学 | 集積回路装置 |
US7795952B2 (en) * | 2008-12-17 | 2010-09-14 | Sandisk Corporation | Regulation of recovery rates in charge pumps |
US7973592B2 (en) * | 2009-07-21 | 2011-07-05 | Sandisk Corporation | Charge pump with current based regulation |
US8339183B2 (en) * | 2009-07-24 | 2012-12-25 | Sandisk Technologies Inc. | Charge pump with reduced energy consumption through charge sharing and clock boosting suitable for high voltage word line in flash memories |
WO2011014158A1 (en) * | 2009-07-27 | 2011-02-03 | Hewlett-Packard Development Company, L.P. | Method and system for power-efficient and non-signal-degrading voltage regulation in memory subsystems |
US8582374B2 (en) * | 2009-12-15 | 2013-11-12 | Intel Corporation | Method and apparatus for dynamically adjusting voltage reference to optimize an I/O system |
US20110148509A1 (en) * | 2009-12-17 | 2011-06-23 | Feng Pan | Techniques to Reduce Charge Pump Overshoot |
WO2012001917A1 (ja) | 2010-06-29 | 2012-01-05 | パナソニック株式会社 | 不揮発性記憶システム、メモリシステム用の電源回路、フラッシュメモリ、フラッシュメモリコントローラ、および不揮発性半導体記憶装置 |
US8937404B1 (en) | 2010-08-23 | 2015-01-20 | Western Digital Technologies, Inc. | Data storage device comprising dual mode independent/parallel voltage regulators |
US8294509B2 (en) | 2010-12-20 | 2012-10-23 | Sandisk Technologies Inc. | Charge pump systems with reduction in inefficiencies due to charge sharing between capacitances |
US8339185B2 (en) | 2010-12-20 | 2012-12-25 | Sandisk 3D Llc | Charge pump system that dynamically selects number of active stages |
US8621258B2 (en) * | 2011-07-18 | 2013-12-31 | Maishi Electronic (Shanghai) Ltd. | Device for operating two memory cards in two sockets with different pin arrangements |
US20130042063A1 (en) * | 2011-08-08 | 2013-02-14 | Chi Mei Communication Systems, Inc. | System and method for controlling dual memory cards |
US8699247B2 (en) | 2011-09-09 | 2014-04-15 | Sandisk Technologies Inc. | Charge pump system dynamically reconfigurable for read and program |
US8514628B2 (en) | 2011-09-22 | 2013-08-20 | Sandisk Technologies Inc. | Dynamic switching approach to reduce area and power consumption of high voltage charge pumps |
US8400212B1 (en) | 2011-09-22 | 2013-03-19 | Sandisk Technologies Inc. | High voltage charge pump regulation system with fine step adjustment |
US8710909B2 (en) | 2012-09-14 | 2014-04-29 | Sandisk Technologies Inc. | Circuits for prevention of reverse leakage in Vth-cancellation charge pumps |
US8836412B2 (en) | 2013-02-11 | 2014-09-16 | Sandisk 3D Llc | Charge pump with a power-controlled clock buffer to reduce power consumption and output voltage ripple |
US8981835B2 (en) | 2013-06-18 | 2015-03-17 | Sandisk Technologies Inc. | Efficient voltage doubler |
US9024680B2 (en) | 2013-06-24 | 2015-05-05 | Sandisk Technologies Inc. | Efficiency for charge pumps with low supply voltages |
US9077238B2 (en) | 2013-06-25 | 2015-07-07 | SanDisk Technologies, Inc. | Capacitive regulation of charge pumps without refresh operation interruption |
US9007046B2 (en) | 2013-06-27 | 2015-04-14 | Sandisk Technologies Inc. | Efficient high voltage bias regulation circuit |
US9083231B2 (en) | 2013-09-30 | 2015-07-14 | Sandisk Technologies Inc. | Amplitude modulation for pass gate to improve charge pump efficiency |
US9154027B2 (en) | 2013-12-09 | 2015-10-06 | Sandisk Technologies Inc. | Dynamic load matching charge pump for reduced current consumption |
US9671855B2 (en) * | 2014-06-30 | 2017-06-06 | Micron Technology, Inc. | Apparatuses and methods of entering unselected memories into a different power mode during multi-memory operation |
US9917507B2 (en) | 2015-05-28 | 2018-03-13 | Sandisk Technologies Llc | Dynamic clock period modulation scheme for variable charge pump load currents |
US9647536B2 (en) | 2015-07-28 | 2017-05-09 | Sandisk Technologies Llc | High voltage generation using low voltage devices |
US9520776B1 (en) | 2015-09-18 | 2016-12-13 | Sandisk Technologies Llc | Selective body bias for charge pump transfer switches |
KR102430865B1 (ko) | 2015-10-02 | 2022-08-10 | 삼성전자주식회사 | 멀티 메모리 다이 구조에서 외부 파워에 대한 피크 전류 감소 기능을 갖는 반도체 메모리 장치 |
KR20170062635A (ko) * | 2015-11-27 | 2017-06-08 | 삼성전자주식회사 | 멀티 메모리 다이 구조에서 피크 전류 감소 기능을 갖는 반도체 메모리 장치 |
US10331575B2 (en) * | 2017-04-11 | 2019-06-25 | Integrated Silicon Solution, Inc. | Secured chip enable with chip disable |
JP6482690B1 (ja) * | 2018-01-11 | 2019-03-13 | ウィンボンド エレクトロニクス コーポレーション | 半導体記憶装置 |
US10852807B2 (en) * | 2018-02-01 | 2020-12-01 | Microsoft Technology Licensing, Llc | Hybrid powering off of storage component memory cells |
JP6535784B1 (ja) * | 2018-04-25 | 2019-06-26 | ウィンボンド エレクトロニクス コーポレーション | 半導体記憶装置 |
US10775424B2 (en) | 2018-08-31 | 2020-09-15 | Micron Technology, Inc. | Capacitive voltage divider for monitoring multiple memory components |
US10796773B1 (en) * | 2019-05-14 | 2020-10-06 | Micron Technolgy, Inc. | Memory devices including voltage generation systems |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5563825A (en) * | 1994-10-17 | 1996-10-08 | Sandisk Corporation | Programmable power generation circuit for flash eeprom memory systems |
Family Cites Families (29)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4578772A (en) | 1981-09-18 | 1986-03-25 | Fujitsu Limited | Voltage dividing circuit |
US4433282A (en) | 1981-12-08 | 1984-02-21 | Intersil | Monolithic voltage divider |
US4970692A (en) | 1987-09-01 | 1990-11-13 | Waferscale Integration, Inc. | Circuit for controlling a flash EEPROM having three distinct modes of operation by allowing multiple functionality of a single pin |
EP0618535B1 (de) | 1989-04-13 | 1999-08-25 | SanDisk Corporation | EEPROM-Karte mit Austauch von fehlerhaften Speicherzellen und Zwischenspeicher |
US5172338B1 (en) | 1989-04-13 | 1997-07-08 | Sandisk Corp | Multi-state eeprom read and write circuits and techniques |
US5306961A (en) * | 1989-05-15 | 1994-04-26 | Dallas Semiconductor Corporation | Low-power integrated circuit with selectable battery modes |
US5519654A (en) | 1990-09-17 | 1996-05-21 | Kabushiki Kaisha Toshiba | Semiconductor memory device with external capacitor to charge pump in an EEPROM circuit |
KR920006991A (ko) | 1990-09-25 | 1992-04-28 | 김광호 | 반도체메모리 장치의 고전압발생회로 |
US5196739A (en) | 1991-04-03 | 1993-03-23 | National Semiconductor Corporation | High voltage charge pump |
US5430859A (en) | 1991-07-26 | 1995-07-04 | Sundisk Corporation | Solid state memory system including plural memory chips and a serialized bus |
JPH05217387A (ja) | 1992-02-05 | 1993-08-27 | Mitsubishi Electric Corp | 半導体メモリ装置 |
US5267218A (en) | 1992-03-31 | 1993-11-30 | Intel Corporation | Nonvolatile memory card with a single power supply input |
JP2831914B2 (ja) | 1992-09-30 | 1998-12-02 | 株式会社東芝 | 半導体集積回路装置 |
US5291446A (en) | 1992-10-22 | 1994-03-01 | Advanced Micro Devices, Inc. | VPP power supply having a regulator circuit for controlling a regulated positive potential |
JP2856621B2 (ja) | 1993-02-24 | 1999-02-10 | インターナショナル・ビジネス・マシーンズ・コーポレイション | 一括消去型不揮発性メモリおよびそれを用いる半導体ディスク装置 |
US5524231A (en) | 1993-06-30 | 1996-06-04 | Intel Corporation | Nonvolatile memory card with an address table and an address translation logic for mapping out defective blocks within the memory card |
JPH0729386A (ja) | 1993-07-13 | 1995-01-31 | Hitachi Ltd | フラッシュメモリ及びマイクロコンピュータ |
US5442586A (en) | 1993-09-10 | 1995-08-15 | Intel Corporation | Method and apparatus for controlling the output current provided by a charge pump circuit |
US5430402A (en) | 1993-09-10 | 1995-07-04 | Intel Corporation | Method and apparatus for providing selectable sources of voltage |
US5394027A (en) | 1993-11-01 | 1995-02-28 | Motorola, Inc. | High voltage charge pump and related circuitry |
US5511026A (en) | 1993-12-01 | 1996-04-23 | Advanced Micro Devices, Inc. | Boosted and regulated gate power supply with reference tracking for multi-density and low voltage supply memories |
US5553261A (en) | 1994-04-01 | 1996-09-03 | Intel Corporation | Method of performing clean-up of a solid state disk while executing a read command |
US5440520A (en) | 1994-09-16 | 1995-08-08 | Intel Corporation | Integrated circuit device that selects its own supply voltage by controlling a power supply |
US5671179A (en) | 1994-10-19 | 1997-09-23 | Intel Corporation | Low power pulse generator for smart voltage flash eeprom |
JPH08203288A (ja) | 1995-01-23 | 1996-08-09 | Nec Ic Microcomput Syst Ltd | オンボード書込制御装置 |
US5596532A (en) | 1995-10-18 | 1997-01-21 | Sandisk Corporation | Flash EEPROM self-adaptive voltage generation circuit operative within a continuous voltage source range |
CN1202255A (zh) | 1995-11-13 | 1998-12-16 | 勒克萨微型系统股份有限公司 | 复合电压应用中的自动电压检测 |
US6282130B1 (en) | 2000-06-09 | 2001-08-28 | Sandisk Corporation | EEPROM memory chip with multiple use pinouts |
US6434044B1 (en) | 2001-02-16 | 2002-08-13 | Sandisk Corporation | Method and system for generation and distribution of supply voltages in memory systems |
-
2001
- 2001-02-16 US US09/785,915 patent/US6577535B2/en not_active Expired - Lifetime
-
2002
- 2002-02-08 JP JP2002566502A patent/JP3755764B2/ja not_active Expired - Fee Related
- 2002-02-08 GB GB0318968A patent/GB2388692B/en not_active Expired - Fee Related
- 2002-02-08 WO PCT/US2002/003618 patent/WO2002067269A2/en active Application Filing
- 2002-02-08 DE DE10296331T patent/DE10296331B4/de not_active Expired - Fee Related
- 2002-02-18 TW TW091102676A patent/TW550571B/zh not_active IP Right Cessation
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5563825A (en) * | 1994-10-17 | 1996-10-08 | Sandisk Corporation | Programmable power generation circuit for flash eeprom memory systems |
Also Published As
Publication number | Publication date |
---|---|
WO2002067269B1 (en) | 2003-08-07 |
DE10296331T1 (de) | 2003-12-24 |
US20020141238A1 (en) | 2002-10-03 |
WO2002067269A3 (en) | 2003-02-27 |
GB2388692B (en) | 2005-02-23 |
TW550571B (en) | 2003-09-01 |
WO2002067269A2 (en) | 2002-08-29 |
US6577535B2 (en) | 2003-06-10 |
JP2004526239A (ja) | 2004-08-26 |
GB0318968D0 (en) | 2003-09-17 |
GB2388692A (en) | 2003-11-19 |
JP3755764B2 (ja) | 2006-03-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE10296331B4 (de) | Speichersystem zum Speichern von Daten und Verfahren zum Liefern von Leistung innerhalb eines Speichersystems | |
DE10296285B4 (de) | System zur Erzeugung und Verteilung von Versorgungsspannungen in Speichersystemen | |
DE60132780T2 (de) | Mehrere ausnehmbare nichtflüchtige speicherkarten mit serieller verbindung zu einem zentralrechner | |
DE60016220T2 (de) | Speichererweiterungsmodul mit einer vielzahl von speicherbanken und einer banksteuerungschaltung | |
DE10052877B4 (de) | Mikrocontroller | |
DE19530100C2 (de) | Integrierte Dram-Schaltung mit Reihenkopierschaltung und Verfahren | |
DE60216782T2 (de) | Segmentierte Metallbitleitungen | |
DE69815258T2 (de) | Elektrisch programmier- und löschbarer nichtflüchtiger Speicher mit einem lese- und/oder schreibgeschützen Bereich einschliesslich zugehöriger elektronischer Schaltung | |
DE60317347T2 (de) | Speicherschaltung mit nichtflüchtigem ram und ram | |
DE69432886T2 (de) | Datenverarbeitungssystem | |
DE3834227C2 (de) | ||
DE19882486B4 (de) | Synchroner, nicht-flüchtiger Seitenmodus-Speicher | |
DE2753063C3 (de) | ||
DE19615956C2 (de) | Ein nicht-flüchtiger, an einen DRAM-Bus anschließbarer Halbleiterspeicher und Verfahren zu dessen Betrieb | |
DE112009002444T5 (de) | A composite memory having a bridging device for connecting discrete memory devices to a system | |
DE2617408A1 (de) | Datenverarbeitungsgeraet | |
DE112013003294T5 (de) | Konfiguration zur Stromreduzierung im Dram | |
DE102013018135B4 (de) | Adressenbit-Wiederabbildungsschema zur Reduzierung einer Zugriffsauflösung von DRAM-Zugriffen | |
DE112017005167T5 (de) | Ladungspumpenschaltungen mit schneller rampe und niedriger versorgung | |
DE60212004T2 (de) | Speicheranordnung | |
DE3618136A1 (de) | Abwechselnd adressierte halbleiterspeichergruppe | |
DE2926322A1 (de) | Speicher-subsystem | |
DE112004003005T5 (de) | Nicht-Flüchtiges Speicherbauelement | |
DE102017104698A1 (de) | Elektroniksteuervorrichtung und Informationsspeicherverfahren dafür | |
DE4226073C2 (de) | Vorrichtung zur Erzeugung von Daten und Betriebsverfahren für die Vorrichtung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law |
Ref document number: 10296331 Country of ref document: DE Date of ref document: 20031224 Kind code of ref document: P |
|
8364 | No opposition during term of opposition | ||
R082 | Change of representative |
Representative=s name: SCHOPPE, ZIMMERMANN, STOECKELER, ZINKLER & PAR, DE |
|
R081 | Change of applicant/patentee |
Owner name: SANDISK TECHNOLOGIES INC., PLANO, US Free format text: FORMER OWNER: SANDISK CORP., SUNNYVALE, CALIF., US Effective date: 20120713 Owner name: SANDISK TECHNOLOGIES INC., US Free format text: FORMER OWNER: SANDISK CORP., SUNNYVALE, US Effective date: 20120713 Owner name: SANDISK TECHNOLOGIES LLC, PLANO, US Free format text: FORMER OWNER: SANDISK CORP., SUNNYVALE, CALIF., US Effective date: 20120713 |
|
R082 | Change of representative |
Representative=s name: SCHOPPE, ZIMMERMANN, STOECKELER, ZINKLER, SCHE, DE Effective date: 20120713 Representative=s name: SCHOPPE, ZIMMERMANN, STOECKELER, ZINKLER & PAR, DE Effective date: 20120713 |
|
R081 | Change of applicant/patentee |
Owner name: SANDISK TECHNOLOGIES LLC, PLANO, US Free format text: FORMER OWNER: SANDISK TECHNOLOGIES INC., PLANO, TEX., US |
|
R082 | Change of representative |
Representative=s name: SCHOPPE, ZIMMERMANN, STOECKELER, ZINKLER, SCHE, DE |
|
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |