-
Gebiet der Erfindung
-
Die
vorliegende Erfindung bezieht sich auf Spannungsversorgungs-Energieverteilungsarchitektur
für eine
Mehrzahl von Speichermodulen.
-
Im
Spezielleren bezieht sich die Erfindung auf eine Architektur zum
Verteilen von Versorgungsspannungen an eine Mehrzahl von Speichermodulen,
die über
eine Mehrzahl von Ladungspumpenschaltungen zugeführt werden.
-
Im
Spezielleren, jedoch nicht ausschließlich, bezieht sich die Erfindung
auf eine Architektur zum Verteilen von Versorgungsspannungen an
eine Mehrzahl von Flash-Speichermodulen, wobei die nachfolgende
Beschreibung lediglich für
Erläuterungszwecke
auf dieses Anwendungsgebiet Bezug nimmt.
-
Stand der Technik
-
Wie
allgemein bekannt ist, ist es für
den korrekten Betrieb eines nichtflüchtigen Flash-Speichers notwendig,
eine Mehrzahl von Spannungen zu erzeugen und zwar ausgehend von
dem gleichen Versorgungsspannungs-Referenzwert Vdd. Insbesondere
müssen
zum korrekten Ausführen
der verschiedenen Operationen (Lesen, Programmieren, Löschen) bei
Flash-Speicherzellen einige Spannungen bei dieser Mehrzahl von Spannungen
einen höheren Wert
haben als die Versorgungsspannung Vdd, während andere Spannungen sogar
negative Werte aufweisen müssen,
das heißt
Werte, die niedriger sind als ein Massespannungs-Referenzwert GND
und einem leeren Spannungswert entsprechen.
-
Zum
Steigern der Speicherleistungen ist auch die Tatsache allgemein
bekannt, den Speicher in mehrere Gruppen oder Module zu teilen und
einige dieser Operationen (Lesen, Programmieren, Löschen) an
verschiedenen Gruppen parallel auszuführen.
-
Im
Spezielleren sind Speicherarchitekturen bekannt, die in der Lage
sind, einen Lesevorgang an verschiedenen Gruppen auszuführen. Diese
Speicherarchitekturen sind zum Beispiel in den
US-Patenten Nr. 5 691 955 auf den
Namen Mitsubishi Electric sowie Nr.
5
684 752 auf den Namen Intel beschrieben.
-
Speicherarchitekturen,
die zum Ausführen von
parallelen Lese- und Programmiervorgängen in der Lage sind, sind
ebenfalls bekannt, wie dies in den
US-Patenten
Nr. 5 245 572 auf den Namen Intel sowie Nr.
5 867 430 auf den Namen Chen et al.
beschrieben ist. Im Spezielleren ist die Speicherarchitektur, die
in dem Patent auf den Namen Chen et al. beschrieben ist, auch zum
Ausführen
von parallelen Lese- und Löschvorgängen in
der Lage.
-
Alle
der vorgeschlagenen bekannten Lösungen
unterliegen jedoch größeren Einschränkungen.
-
Erstens
ist es unter Verwendung von bekannten Speicherarchitekturen nicht
möglich,
Programmier- und Löschvorgänge parallel
auszuführen. Darüber hinaus
sind diese Architekturen nicht in der Lage, mehr als zwei parallele
Operationen bzw. Vorgänge
zu bewältigen.
-
Schließlich ist
keine der bekannten Architekturen in der Lage, Anforderungen zu
bewältigen,
die von einer Anzahl von Gruppen kommen, die sich von der Anzahl
unterscheidet, die in dem Architektur-Auslegungsschritt vorgesehen
worden ist, es sei denn, die Hardwareausbildung der Architektur
an sich wird geändert.
-
Die
der vorliegenden Erfindung zu Grunde liegende technische Aufgabe
besteht in der Schaffung einer Architektur zum Verteilen von Versorgungsspannungen
an einen nicht-flüchtigen
Speicher, insbesondere vom Flash-Typ sowie organisiert in Speichermodulen,
wobei die Architektur zum Erzeugen von verschiedenen Spannungen
in der Lage ist, die für
den korrekten Betrieb des eigentlichen Speichers erforderlich sind,
und die Architektur dabei einen vollständigen Parallelismus zwischen
den an den Speicherzellen auszuführenden
Lese-, Programmier- und Löschvorgängen sowie
eine korrekte Bewältigung
von einer Mehrzahl von Anforderungen gewährleistet, die von verschiedenen
Speichermodulen kommen, und die Architektur damit die Einschränkungen überwindet,
die derzeit die Architekturen gemäß dem Stand der Technik beeinträchtigen.
-
Die
US 2002-0141238 A1 offenbart
eine Architektur, wie sie im Obergriff des Anspruchs 1 angegeben
ist.
-
Kurzbeschreibung der Erfindung
-
Der
der vorliegenden Erfindung zu Grunde liegende Lösungsgedanke besteht in der
Schaffung einer Architektur zum Verteilen von Versorgungsspannungen
an eine Mehrzahl von Speichermodulen, mit einem Block zum Erzeugen
der Spannungen, die für
den korrekten Betrieb des eigentlichen Speichers erforderlich sind,
wobei der Block körperlich und
funktionsmäßig von
einem Block zum Bewältigen
der Anforderungen getrennt ist, die von den in dem Speicher enthaltenen
Gruppen bzw. Reihen empfangen werden.
-
Auf
der Basis dieses Lösungsgedanken
wird die technische Aufgabe durch eine Architektur gelöst, wie
sie vorstehend beschrieben worden ist und im Kennzeichnungsteil
des Anspruchs 1 definiert ist.
-
Die
Merkmale und Vorteile der erfindungsgemäßen Architektur erschließen sich
aus der nachfolgenden Beschreibung einer Ausführungsform von dieser, die
als nicht-einschränkendes
Beispiel unter Bezugnahme auf die beigefügten Zeichnungen angegeben
wird.
-
Kurzbeschreibung der Zeichnungen
-
1 zeigt
eine schematische Darstellung einer Speichervorrichtung mit einer
Architektur zum Verteilen von Versorgungsspannungen an eine Mehrzahl
von Speichermodulen gemäß der Erfindung;
-
2 zeigt
die Architektur zum Verteilen von Versorgungsspannungen gemäß 1 in
detaillierterer Weise.
-
Ausführliche Beschreibung
-
Unter
Bezugnahme auf 1 ist eine nicht-flüchtige Flash-Speichervorrichtung
mit einem Speicherbereich 2, der in Gruppen bzw. Reihen
oder Speichermodulen Mod1, ..., ModN organisiert ist, allgemein
und schematisch mit dem Bezugszeichen 1 bezeichnet.
-
Insbesondere
weist bei dem dargestellten Beispiel in nicht-einschränkender
Weise der Flash-Speicherbereich 2 vier Speichermodule auf, die
mit Mod1, ..., Mod4 bezeichnet sind und mit einer Versorgungsspannungs-Referenzeinrichtung
Vdd verbunden sind.
-
Die
Flash-Speichervorrichtung 1 weist ferner einen Spannungsgeneratorblock 3 auf.
-
Wie
in Bezug auf den Stand der Technik erwähnt worden ist, ist es für den korrekten
Betrieb von Flash-Speichermodulen notwendig, eine Mehrzahl von Spannungen
mit einem höheren
Wert als dem Versorgungsspannungs-Referenzwert Vdd zu erzeugen,
wobei diese mit Vhigh1, ..., VhighN bezeichnet werden, sowie auch
eine Mehrzahl von Spannungen mit negativem Wert zu erzeugen, wobei
diese mit Vneg1, ..., VnegN bezeichnet werden.
-
Es
ist darauf hinzuweisen, dass zum Erzeugen dieser Versorgungsspannungen
Vhigh1, ..., VhighN und Vneg1, ..., VnegN im Allgemeinen eine Mehrzahl
von Ladungspumpenschaltungen Pumpt, ..., PumpM verwendet werden,
die in dem Spannungsgeneratorblock 3 enthalten sind und
von denen jede in der Lage ist, eine vorbestimmte Strommenge zu
liefern.
-
Vorteilhafterweise
weist die Speichervorrichtung 1 erfindungsgemäß einen
Entscheidungsblock 10 auf, der zwischen die Ladungspumpenschaltungen
Pump1, ..., PumpM des Spannungsgeneratorblocks 3 und die
Mehrzahl von Speichermodulen Mod1, ..., ModN geschaltet ist.
-
Im
Spezielleren ist der Block 10 mit dem Spannungsgeneratorblock 3 durch
einen ersten bidirektionalen Bus 5 und mit dem Flash-Speicherbereich 2 durch
einen zweiten bidirektionalen Bus 6 verbunden.
-
Erfindungsgemäß erhält der Block 10 vorteilhafterweise
eine Mehrzahl von Anforderungen für angemessene Spannungsversorgungswerte
oder in einfacherer Weise von Energie-Anforderungen von Speichermodulen,
und er sorgt für
eine angemessene Ansteuerung der Ladungspumpenschaltungen Pumpt,
..., PumpM des Spannungsgeneratorblocks 3, um für die korrekten
Werte für
die Versorgungsspannungen Vhigh1, ..., VhighN und Vneg1 ..., VnegN
zu sorgen, die zu der Mehrzahl von Speichermodulen Mod1, ..., ModN
geschickt werden. Der Block 10 implementiert somit eine
Architektur zum Verteilen von Versorgungsspannungen, die von der Mehrzahl
von Ladungspumpenschaltungen er zeugt werden, für die Mehrzahl von Speichermodulen
während
der verschiedenen Operationsschritte der eigentlichen Speichervorrichtung.
-
Unter
Bezugnahme auf 2 beinhaltet die Architektur 10 zum
Verteilen von Versorgungsspannungen gemäß der Erfindung insbesondere
einen Sortierblock 11, der an seinem Eingang mit dem zweiten
bidirektionalen Bus 6 verbunden ist, von dem er ein Energie-Anforderungssignal
PSreq von einem Speichermodul der Mehrzahl von Modulen erhält.
-
Der
zweite bidirektionale Bus 6 weist ferner Folgendes auf:
- – Einen
Identifikations-Bus PSidfy der erforderlichen Operation;
- – einen
Prioritäten-Bus
PSrgpry des Anforderungssignals PSreq.
-
Schließlich erhält der Sortierblock 11 an
seinem Eingang von einem Schaltblock 12 ein Anforderungs-Zuordnungssignal
PSgrn, und er gibt an eben diesen Schaltblock 12 ein Sortiersignal
ORD für
die Energie-Anforderungen aus, die von der Mehrzahl von Modulen
Mod1, ..., ModN empfangen werden.
-
Der
Schaltblock 12 wiederum erhält das Energie-Anforderungssignal
PSreq und ist mit dem Identifikations-Bus PSidfy der erforderlichen
Operation sowie mit dem Prioritäten-Bus
PSrgpry verbunden und liefert durch den zweiten bidirektionalen
Bus 6 das Anforderungs-Zuordnungssignal PSgrn an den Sortierblock 11 sowie
die Mehrzahl der Speichermodule Mod1, ..., ModN.
-
Der
Schaltblock 12 ist in bidirektionaler Weise auch mit einer
Mehrzahl von Anforderungs-Decodern 13 verbunden, denen
er das Energie-Anforderungssignal PSreq zuführt und von denen er das Anforderungs-Zuordnungssignal
PSgrn erhält.
Der Schaltblock 12 ist mit der Mehrzahl von Decodern 13 auch
durch den Identifikations-Bus PSidf der erforderlichen Operation
verbunden.
-
Schließlich ist
die Mehrzahl der Anforderungs-Decoder 13 in bidirektionaler
Multiplex-weise mit einer Mehrzahl von Treiberschaltungen 14 verbunden,
die wiederum durch den ersten bidirektionalen Bus 5 mit
der Mehrzahl der Ladungspumpenschaltungen Pumpt, ..., PumpM des
Spannungsgeneratorblocks 3 verbunden ist, denen sie folgende
Signale zuführen:
- – Das
Aktivierungssignal pump_pwd einer entsprechenden Ladungspumpenschaltung;
und
- – ein
Standby-Modus-Signal pump_stby einer entsprechenden Ladungspumpenschaltung.
-
Ferner
erhalten die Treiberschaltungen 14 von der Mehrzahl der
Ladungspumpenschaltungen Pumpt, ..., PumpM ein Gültigkeits-Signal pump_valid,
welches die Information liefert, dass die Ladungspumpe den gewünschten
Wert erreicht hat.
-
Es
ist eine Software-Konfiguration möglich hinsichtlich:
- – Der
Entsprechung zwischen dem Typ der erforderlichen Operation sowie
den zum Erfüllen
von dieser erforderlichen Ladungspumpen;
- – der
Energieausschaltzeiten und der Standby-Zeiten; und
- – der
Anzahl von Anforderungen, die jeweils durch eine jeweilige Ladungspumpe
erfüllt
werden können.
-
Gemäß der Erfindung
teilt die Mehrzahl von Modulen Mod0, ..., Modi, die mit der Architektur 10 zum
Verteilen von Versorgungsspannungen verbunden ist, sich somit vorteilhafterweise
eine gleiche Mehrzahl von Ladungspumpenschal tungen Pump1, ..., PumpM
zum Erzeugen von Versorgungsspannungen Vhigh1, ..., VhighN und Vneg1,
..., VnegN, die für die
korrekte Operation der eigentlichen Module erforderlich sind.
-
Auf
Grund der Tatsache, dass die Architektur 10 zum Verteilen
von Versorgungsspannungen weiß, wie
viele Operationen von einer bestimmten Ladungspumpenschaltung unterstützt werden
können, lässt sie
Operationen mit geringerer Priorität warten, bis die entsprechenden
Ladungspumpenschaltungen frei sind.
-
Die
Arbeitsweise der Architektur 10 zum Verteilen von Versorgungsspannungen
gemäß der Erfindung
wird nun ausführlicher
beschrieben.
-
Der
Sortierblock 11 verarbeitet die von der Mehrzahl von Modulen
Modi, ..., ModN empfangenen Spannungs-Anforderungen auf der Basis
der folgenden Regeln:
- – Anforderungszustand (Anforderung
ist bereits aktiv oder neue Anforderung);
- – Prioritäten-Information;
- – Position
des Moduls, der die Anforderung vorgenommen hat.
-
Der
Schaltblock 12 identifiziert die zu erfüllenden Anforderungen auf der
Basis des von dem Sortierblock 11 empfangenen Signals und
verteilt die entsprechenden Signale auf die Mehrzahl von Anforderungs-Decodern 13,
die wiederum die entsprechenden Treiberschaltungen 14 der
Ladungspumpenschaltungen Pump1, ..., PumpN aktivieren.
-
Im
Spezielleren bewältigen
die Treiberschaltungen 14 die Energieausschalt- und Standby-Bedingungen
der Mehrzahl der Ladungspumpenschaltungen Pumpt, ..., PumpM.
-
Im
Wesentlichen sorgt die Architektur 10 zum Verteilen von
Versorgungsspannungen für
eine Planung der von den Speichermodulen Modi, ..., ModN empfangenen
Energie-Anforderungen auf der Basis eines Sortiervorgangs auf Prioritäten-Basis.
-
Bei
einem Beispiel zum Implementieren des Sortierblocks 11 ist
es möglich,
eine Prioritätenskala zu
berücksichtigen,
bei der Leseoperationen Priorität gegenüber Programmieroperationen
aufweisen und Programmieroperationen Priorität gegenüber Leseoperationen aufweisen.
-
Darüber hinaus
ist es möglich,
für die
gleiche angeforderte Operation ins Auge zu fassen, dass näher bei
der Architektur 10 zum Verteilen von Versorgungsspannungen
befindliche Module als Priorität gegenüber weiter
entfernten Modulen aufweisend betrachtet werden können. Im
Spezielleren wird unter Bezugnahme auf 1 der Modul
Modi als nähester
Modul betrachtet und der Modul Mod4 als am weitesten von der Architektur 10 zum
Verteilen von Versorgungsspannungen entfernt betrachtet.
-
Mit
anderen Worten umfasst die Prioritätenskala eine Prioritäten-Klassifizierung
der verschiedenen Operationen (Lesen, Schreiben, Löschen),
die an den Speicherzellen der Module Modi, ..., Mod4 ausgeführt werden
können,
oder der Anforderungen, die von den verschiedenen Modulen empfangen
werden.
-
Vorteilhafterweise
ist gemäß der Erfindung die
Architektur 10 zum Verteilen von Versorgungsspannungen
derart ausgeführt,
dass die Anforderungen der Mehrzahl von unabhängigen Modulen (Mod1, ...,
ModN) in einem einzigen Takt eines Taktsignals der Speichervorrichtung 1 sortiert
werden (wobei das Taktsignal zum Beispiel eine Frequenz von weniger
oder gleich 250 MHz aufweist).
-
Zum
Schluss ist zu erwähnen,
dass die Architektur 10 zum Verteilen von Versorgungsspannungen
gemäß der Erfindung
in einfacher Weise implementiert werden kann und folgenden Vorteile
aufweist:
- 1) Gewährleistung eines vollständigen Parallelismus
der verschiedenen Operationen (Lesen, Schreiben, Löschen),
die an den Speicherzellen der verschiedenen Module ausführt werden;
- 2) Möglichkeit
zum Bewältigen
von mehreren Anforderungen, die von den Modulen empfangen werden,
durch Sortieren von diesen auf der Basis einer vorbestimmten Prioritäten-Skala;
- 3) Möglichkeit
zum Bewältigen
einer hohen Anzahl von Modulen, die mit einer gleichen Entscheidungseinrichtung
verbunden sind;
- 4) Möglichkeit
für eine
Software-Umkonfiguration, mit der Operationen bewältigt werden.
-
Schließlich ist
noch darauf hinzuweisen, dass die durch die Architektur 10 zum
Verteilen von Versorgungsspannungen eingebrachte Verzögerung auf
einen einzigen Takt des Taktsignals der Speichervorrichtung, in
die sie eingefügt
ist, reduziert werden kann.