JP2004505452A - 超微細セラミック粒子を組込んだトランジスター絶縁体層 - Google Patents

超微細セラミック粒子を組込んだトランジスター絶縁体層 Download PDF

Info

Publication number
JP2004505452A
JP2004505452A JP2002514796A JP2002514796A JP2004505452A JP 2004505452 A JP2004505452 A JP 2004505452A JP 2002514796 A JP2002514796 A JP 2002514796A JP 2002514796 A JP2002514796 A JP 2002514796A JP 2004505452 A JP2004505452 A JP 2004505452A
Authority
JP
Japan
Prior art keywords
transistor
insulating layer
ceramic particles
gate electrode
polymer matrix
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2002514796A
Other languages
English (en)
Other versions
JP2004505452A5 (ja
Inventor
リー，ツ−チェン
オブライエン，ネルソン　ビー．
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
3M Innovative Properties Co
Original Assignee
3M Innovative Properties Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 3M Innovative Properties Co filed Critical 3M Innovative Properties Co
Publication of JP2004505452A publication Critical patent/JP2004505452A/ja
Publication of JP2004505452A5 publication Critical patent/JP2004505452A5/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/762—Charge transfer devices
    • H01L29/765—Charge-coupled devices
    • H01L29/768—Charge-coupled devices with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/468—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • H10K10/478—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics the gate dielectric comprising a layer of composite material comprising interpenetrating or embedded materials, e.g. TiO2 particles in a polymer matrix
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02197—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31691—Inorganic layers composed of oxides or glassy oxides or oxide based glass with perovskite structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/60—Organic compounds having low molecular weight
    • H10K85/615—Polycyclic condensed aromatic hydrocarbons, e.g. anthracene

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Materials Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

電界効果トランジスターの絶縁層が、超微細セラミック粒子をポリマーマトリックス中に分散させたもので形成されている。絶縁層の特性は、セラミック粒子とマトリックス成分の混合物を変化させることにより、変えることができる。成分を適切に選択すれば、ピンホールの影響を受けず、絶縁破壊の強さが大きく、かつ耐薬品性のある、高誘電率材料が得られる。この材料は、幅広いコーティング技術を用いて、比較的低い処理温度で施すことができ、ポリマー基板と共に使用するのに極めて適している。

Description

【０００１】
発明の背景
技術分野
本発明は、トランジスターに使用するための高誘電性絶縁層、特に有機層に関するものである。
【０００２】
関連技術の説明
代表的な電界効果トランジスター（「ＦＥＴ」）は、最初にゲート電極を基板に施す。次に、絶縁層をゲート電極の上に施すが、基板の上に部分的に重なることがある。その後、ソース電極とドレイン電極を絶縁層の上に施すが、その際に、それらの間に隙間を持たせてやや離して間隔を空け、ゲート電極の上方の位置にくるようにする。最後に、半導体層を施して、ソース電極とドレイン電極の間の隙間を埋めるが、その際に、ソース電極とドレイン電極の上に部分的に重なるようにすることがよくある。このようにした場合、ゲート電極に適当な電圧をかけるかまたはかけないことにより、半導体が導電状態または非導電状態になり、ソース電極とドレイン電極が電気的に接続されるかまたは切断されることになる。
【０００３】
半導体で作製されたＦＥＴでは、電圧をゲート電極にかけると、半導体内のいくらかのキャリア（半導体がｐ型半導体かｎ型半導体かによって、正孔または電子）が、ゲート絶縁体と半導体との間の境界面に誘起されることになる。この低いゲートバイアス電圧によって誘起されるキャリアは、最初に不純物準位を満たすが、それらのレベルを完全に満たすほど十分ではない場合がある。したがって、たとえ高いドレイン電圧であっても、低いゲートバイアス電圧では、ソース側からドレイン側に自由に移動できる、はっきり分かるほどの自由キャリアをまだ集めることはできない。
【０００４】
ゲートバイアス電圧が十分高い場合（しきい値電圧ＶＴより大きい場合）、もっと多くのキャリアが誘起されることになる。それらキャリアは、すべての不純物準位を満たすことができるだけでなく、過剰なキャリアが残ることになり、それらを半導体の伝導帯（ここではキャリアが自由に移動する）に送ることができる。次いで、ドレイン電極とソース電極の間の電位差により、これらの自由キャリアがソース電極からドレイン電極へ移動することになる。
【０００５】
ＦＥＴデバイスの電流−電圧特性は、定性的には以下の式でモデル化される：
（１）線形領域：｜ＶＧＳ−ＶＴ｜＞｜ＶＤＳ｜
【数１】
Figure 2004505452
（２）飽和領域：｜ＶＧＳ−ＶＴ｜＜｜ＶＤＳ｜
【数２】
Figure 2004505452
上式で、
ｃｉは、ゲート電極の単位面積当たりのキャパシタンス（＝Ｃ／Ａ）；
μは、半導体の電界効果移動度；
ＩＤは、ドレイン電極を流れる電流；
Ｌは、ソース電極とドレイン電極の間のチャネル長；
ＶＤＳは、ドレイン電極とソース電極の間の電圧；
ＶＧＳは、ゲート電極とソース電極の間の電圧；
ＶＴは、上述のしきい値電圧；および
Ｗは、チャネルの幅、すなわち、ソース電極パッドとドレイン電極パッドの幅である。
【０００６】
ＦＥＴの幾何学的パラメーター（チャネルの長さや幅など）は、ＦＥＴの作製に用いるマスクパターンで定義するが、これらは、デバイスの性能に確実に影響を及ぼす。式から明らかなように、それらのパラメーターをできるだけ小さく保って、電流を大きくし、解像度（または密度）を高くすることが望ましい。ただし、パターンのサイズは、パターン生成に使用する製造プロセスによってほとんど決定され、非常に小さなサイズのパターンを生成するには、より精密な（そして高価な）装置が必要になる。
【０００７】
式では、２つの他のパラメーターが明示されている。それらを、必要に応じて調整すると、低い動作電圧（ＶＤＳとＶＧＳ）で電流を大きくする（すなわち、大きなキャパシタンスと大きな電界効果移動度を生み出して、電流ＩＤを大きくする）ことができる可能性がある。移動度の大きさは、通常は、使用する半導体の関数である。キャパシタンスの大きさは、絶縁層の厚さに依存し（薄いほど、良い）、また絶縁層の誘電率にも依存する（高いほど、良い）。したがって、低い電圧で電流ＩＤを最大化する方法の１つは、誘電性の高い材料で形成された薄い絶縁層を提供することである。同時に、絶縁層はピンホールのないものにすべきであり、それがたとえ非常に薄い場合であっても、絶縁体として機能し続けるために、大きな絶縁破壊電圧を有しているべきである。また、それは、デバイスや回路の製造を完了するために必要なその後のプロセスに適合するものである必要もある。これは、良好な耐薬品性を有しているべきであるという意味である。
【０００８】
従来、必要とされたすべての層は無機材料である。通常、基板は結晶シリコン、電極は金属、絶縁層は二酸化珪素、そして半導体は、結晶シリコン、多結晶シリコンまたはアモルファスシリコンである。よく知られている別のものでは、ＩＩＩ−Ｖ半導体（ヒ化ガリウムなど）が使用されるが、すべて２００℃をかなり超える高い処理温度であるという特徴がある。
【０００９】
近年、有機電界効果トランジスター（「ＯＦＥＴ」）の開発にかなりの関心が向けられてきた。ＯＦＥＴは、無機ＦＥＴと比べて、以下のような潜在的な利点を有している。
（１）低コストの処理方法（たとえば、スピンコーティング、ウェブコーティング（ｗｅｂ　ｃｏａｔｉｎｇ）、インクジェット印刷および真空蒸着）を用いて活性層を作製できる。バッチで結晶ウエハーまたはガラスウエハー上に行うのではなく、移動ウェブ上にこれを行うことさえ可能である。
（２）多数のさまざまな種類の基板（たとえば、柔軟性のあるプラスチック基板、ガラス、金属箔など）との適合性が優れており、非常に大きなサイズのものを作製できる（すなわち、結晶が成長できるサイズに限定されることがない）。
（３）有機半導体と基板の両方の分子構造および分子配向を、所望の特性に合わせて調整できる。
【００１０】
このような潜在的な利点があるため、ＯＦＥＴの開発は劇的な進展を遂げ、世界中の大学および企業双方の研究室でますます注目を集めている。Ｄ．Ｊ．Ｇｕｎｄｌａｃｈ、Ｃ−Ｃ．Ｋｕｏ、Ｓ．Ｆ．Ｎｅｌｓｏｎ、およびＴ．Ｎ．Ｊａｃｋｓｏｎ著、「Ｏｒｇａｎｉｃ　ｔｈｉｎ　ｆｉｌｍ　ｔｒａｎｓｉｓｔｏｒｓ　ｗｉｔｈ　ｆｉｅｌｄ　ｅｆｆｅｃｔ　ｍｏｂｉｌｉｔｙ＞２ｃｍ２／Ｖ−ｓ（電界効果移動度が２ｃｍ２／Ｖ−ｓより大きい有機薄膜トランジスター）」（５７ｔｈ　Ａｎｎｕａｌ　Ｄｅｖｉｃｅ　Ｒｅｓｅａｒｃｈ　Ｃｏｎｆｅｒｅｎｃｅ　Ｄｉｇｅｓｔ、１９９９年６月、１６４−１６５頁）では、電界効果移動度が２．１ｃｍ２／Ｖ−ｓという大きな（これはアモルファスシリコンより大きい）のペンタセンをベースにしたＯＦＥＴが報告された。Ｃ．Ｄ．Ｄｉｍｉｔｒａｋｏｐｏｕｌｏｓ、Ｓ．Ｐｕｒｕｓｈｏｔｈａｍａｎ、Ｊ．Ｋｙｍｉｓｓｉｓ、Ａ．Ｃａｌｌｅｇａｒｉ、Ｊ．Ｍ．Ｓｈａｗ著「Ｌｏｗ−ｖｏｌｔａｇｅ　ｏｒｇａｎｉｃ　ｔｒａｎｓｉｓｔｏｒｓ　ｏｎ　ｐｌａｓｔｉｃ　ｃｏｍｐｒｉｓｉｎｇ　ｈｉｇｈ−ｄｉｅｌｅｃｔｒｉｃ　ｃｏｎｓｔａｎｔ　ｇａｔｅ　ｉｎｓｕｌａｔｏｒｓ（高誘電率ゲート絶縁体を含む、プラスチック上の低電圧有機トランジスター）」（Ｓｃｉｅｎｃｅ、１９９９年２月５日、第２８３巻、ｐ．８２２−８２４）では、ポリカーボネート基板上にチタン酸ジルコン酸バリウム（ＢＺＴ）とチタン酸ストロンチウムバリウム（ＢＳＴ）を用いた高誘電率絶縁フィルムを使用した場合の、低い作動電圧（＜５Ｖ）および大きな移動度（〜０．４ｃｍ２／Ｖ−ｓ）を有するＯＦＥＴが報告されている。
【００１１】
ＯＦＥＴは、高周波識別（ＲＦＩＤ）タグ、デジタル表示、デジタル論理回路などの用途やその他の多数の用途における集積回路（ＩＣ）用の有力な候補と見なされている。
【００１２】
残念なことに、ＯＦＥＴの使用には１つの不利な点がある。それは、関係している材料が、従来の無機物で使用される高い処理温度に耐えることができないことである。たとえば、従来の無機物を処理するのに必要な２００℃余りの温度では、控え目に見てもポリマー基板が変形するであろうし、さらにはポリマーの破壊、あるいは十分高温になると発火が起こる可能性もある。変形は極めて望ましくない事柄である。構造体の各層は、下にある層とずれないように注意深く重なっていなければならないが、処理温度のために下にある層が変形すると、それが困難もしくは不可能になってしまうからである。
【００１３】
ＳｉＯ２ 、ＳｉＮＸ、ＡｌＯＸ、およびＴａＯＸは、無機および有機両方の半導体ＦＥＴに使用される最もよく知られている誘電性材料である。しかし、化学蒸着（ＣＶＤ）やＰＥ（ｐｌａｓｍａ　ｅｎｈａｎｃｅｄ）ＣＶＤなど、これらの材料を蒸着させる従来の方法は、高温（＞３００℃）が必要であり、そうした温度はポリマー基板には適合しない。そうした高い処理温度でなければ、フィルム特性は低品質なものとなったり、ピンホールができることは普通避けることができず、結果として絶縁特性は不満足なものになる。広く用いられている別のプロセスは、イオンビーム蒸着であるが、それは高真空にすることが必要で、高価な装置が必要になり、そうしたものは、極めて低コストで生産するという目標とは合致しない。同様に、ＢＺＴおよびＢＳＴを使用する場合、ゾル・ゲル法での高い入口温度（４００℃）か、あるいは高周波マグネトロンスパッタリングのいずれかが必要であり、これにも真空装置が必要である。また化学量論的な問題が起こる場合もある。
【００１４】
その上、ＴａＯＸ以外のこれらの材料の誘電率は、ディスプレイ・ドライバやその他の予想されるＯＦＥＴの用途の望ましい特色である、低い作動電圧と大きな電流を達成できるほど十分ではない。同様に、検討されてきたフィルム（ポリイミド、ポリエステル、およびエポキシなど）は、所望の高誘電率を有しておらず、したがって、ＯＦＥＴを作動させるために高電圧が必要となるので望ましくない。Ｚ．Ｂａｏ、Ｊ．Ａ．Ｒｏｇｅｒｓ、およびＨ．Ｅ．Ｋａｔｚ著「Ｐｒｉｎｔａｂｌｅ　ｏｒｇａｎｉｃ　ｐｏｌｙｍｅｒｉｃ　ｓｅｍｉｃｏｎｄｕｃｔｉｎｇ　ｍａｔｅｒｉａｌｓ　ａｎｄ　ｄｅｖｉｃｅｓ（印刷可能有機ポリマー半導体材料およびデバイス）」（Ｊ．Ｍａｔｅｒ．Ｃｈｅｍ．（１９９９）第９巻、ｐ．１８９５−１９０４；Ｚ．ＢａｏおよびＡ．Ｊ．Ｌｏｖｉｎｇｅｒ著「Ｓｏｌｕｂｌｅ　ｒｅｇｉｏｒｅｇｕｌａｒ　ｐｏｌｙｔｈｉｏｐｈｅｎｅ　ｄｅｒｉｖａｔｉｖｅｓ　ａｓ　ｓｅｍｉｃｏｎｄｕｃｔｉｎｇ　ｍａｔｅｒｉａｌｓ　ｆｏｒ　ｆｉｅｌｄ−ｅｆｆｅｃｔ　ｔｒａｎｓｉｓｔｏｒｓ（電界効果トランジスター用の半導体材料としての可溶性レジオレギュラーポリチオフェン誘導体）」Ｃｈｅｍ．Ｍａｔｅｒ．（１９９９）第１１巻、ｐ．２６０７−２６１２；Ｚ．Ｂａｏ著「Ｍａｔｅｒｉａｌｓ　ａｎｄ　ｆａｂｒｉｃａｔｉｏｎ　ｎｅｅｄｓ　ｆｏｒ　ｌｏｗ　ｃｏｓｔ　ｏｒｇａｎｉｃ　ｔｒａｎｓｉｓｔｏｒ　ｃｉｒｃｕｉｔｓ（低コスト有機トランジスター回路のための材料と製造要件）」（Ａｄｖ．Ｍａｔｅｒ．（２０００）第１２巻、Ｎｏ．３、ｐ．２２７−２３０。）
【００１５】
一部のディスクリート回路および集積回路のコンデンサーにおける絶縁層は、ポリマー単独の誘電率を大きくするためにセラミック粒子を含んだポリマーマトリックスを使用して形成されている。そうした材料で使用されるセラミック粒子は、一般に平均直径が５００〜３０００ｎｍの範囲であり、絶縁層の厚さは１０，０００ｎｍを超えており、ポリマーマトリックスは、一般に少なくとも５０％のセラミック粒子、通常はもっと多くを含んでいる。たとえば、ＵＳ３，６６０，３２８（Ｌｉｎｄｑｕｉｓｔ）およびＷＯ９２／１８２１８（Ｄｕ　Ｐｏｎｔ）を参照。
【００１６】
そのような方式は、セラミックの粒が単に大きすぎて適合しないという理由から、一般のトランジスターの絶縁層では役立たない。コンデンサーの絶縁層の厚さが１０，０００ｎｍ余りであるのに対して、トランジスターの絶縁層は、通常、５００ｎｍ以下である。このことは、層の表面を覆うことが可能であるためには、粒のサイズをほんの約２００ｎｍ以下にすることができるに過ぎないことを意味する。
【００１７】
残念なことに、５００〜３０００ｎｍの粒子をコンデンサーに使用するのには理由がある。その粒子サイズは、粒子の誘電率が最高になる範囲となっているのである。Ａ．Ｓ．Ｓｈａｉｋｈ、Ｒ．Ｗ．Ｖｅｓｔ，およびＧ．Ｍ．Ｖｅｓｔ，著「Ｄｉｅｌｅｃｔｒｉｃ　ｐｒｏｐｅｒｔｉｅｓ　ｏｆ　ｕｌｔｒａｆｉｎｅ　ｇｒａｉｎｅｄ　ＢａＴｉＯ３（超微細粒ＢａＴｉＯ３の誘電特性）」（ＩＥＥＥ　Ｔｒａｎｓａｃｔｉｏｎｓ　ｏｎ　Ｕｌｔｒａｓｏｎｉｃｓ，Ｆｅｒｒｏｅｌｅｃｔｒｉｃｓ　ａｎｄ　Ｆｒｅｑｕｅｎｃｙ　Ｃｏｎｔｒｏｌ、１９８９年７月、第１６巻、Ｎｏ．４、ｐ．４０７−４１２）の図２で示されているように、セラミック粒子の誘電率は、粒のサイズが約５００ｎｍより小さくなると、急激に落ちる。したがって、より小さい粒に単に置き換えるだけでは、通常は、うまくいくことは期待できない。
【００１８】
発明の要約
本発明によれば、超微細セラミック粒子をポリマーマトリックス中に分散させたもので形成される、絶縁層用の材料が提供される。この材料の特性は、セラミック粒子およびマトリックス成分の選択と相対的濃度を変更することにより、変えることができる。選択を適切に行えば、ピンホールの影響を受けず、絶縁破壊の強さが大きく、かつ耐薬品性のある、高誘電率材料が得られる。
【００１９】
セラミック粒子の平均直径は、〜２００ｎｍ未満、好ましくは〜１００ｎｍ未満、大抵は約〜５０ｎｍにすべきである。粒子は、種々の材料から形成することができる。各粒子は、単一の材料またはそれらの材料を組み合わせたものから形成することができる。層に含まれる粒子は、すべて均一にすることができ、あるいは材料の組成および／またはサイズを変えることもできる。
【００２０】
ポリマーマトリックスは、種々の単量体材料から形成される、エポキシ樹脂などのポリマーにすることができる。
【００２１】
絶縁層の特性は、材料の選択と組み合わせを適切に行うことにより、調整することができる。最小のコーティングの厚さは、ポリマーマトリックス内の粒子サイズと固形物パーセントを調整することにより変えることができ、誘電率は、セラミック粒子の選択およびセラミック粒子とマトリックス材料の比率を調整することにより変えることができる。
【００２２】
本発明の絶縁層は、スピンコーティング、スライドコーティングまたはバーコーティング（ｂａｒ　ｃｏａｔｉｎｇ）、グラビア印刷、およびインクジェット印刷など、幅広いさまざまな技法を用いて施すことができる。これらの施工技法のいくつかでは、コーティングのパターン形成が可能となるので、回路を簡便かつ連続的に作製できる。一般的に言って、これらの材料は、製造プロセスにおいて空気に曝しても影響を受けやすくないので、プロセス全体を通常の環境下で実行でき、高価な真空装置の必要がない。
【００２３】
明らかなとおり、無機セラミック粒子を有機マトリックス内に含めて組み合わせるなら、両方のタイプの材料の最も良い点を組み合わせることになる。すなわち、セラミック粒子の高誘電特性と、有機マトリックスの柔軟な施工能力とが合体することになる。その上、広範囲に材料を組み合わせられる可能性があるので、層の特性は、混合物中の材料を調整すれば、容易に変更することができる。
【００２４】
本発明を、図面を参照しながらさらに詳細に説明する。
【００２５】
好適な実施態様の説明
本発明によれば、電界効果トランジスターの絶縁層は、超微細セラミック粒子をポリマーマトリックス中に分散させたもので形成される。
【００２６】
セラミック粒子の平均直径は〜２００ｎｍ未満にすべきであるが、その理由は、通常、絶縁層の最大の所望の厚みがこの値だからである。好ましくは、粒子は、ポリマーマトリックス内に容易に分散するように、平均サイズが〜１００ｎｍ未満であり、さらに好ましくは約〜５０ｎｍである。粒子は、高誘電性を有する、粒子にすることのできる好適などんな材料からでも形成することができる。その例としては、高誘電率の強誘電性セラミック材料が挙げられ、それには、ジルコン酸鉛、ジルコン酸バリウム、ニオブ酸カドミウム、チタン酸バリウム、またストロンチウム、鉛、カルシウム、マグネシウム、亜鉛、およびネオジムのチタン酸塩とタンタル酸塩、ならびにそれらの固溶体があるが、そられに限定されるわけではない。２つ以上の成分からなるセラミック系で、セラミック成分が相互に混和可能なものを、セラミックの「固溶体」という用語で示している。その他に、本発明において有用なセラミック材料としては、チタン酸ジルコニウムバリウム（ＢＺＴ）、チタン酸ストロンチウムバリウム（ＢＳＴ）、チタン酸ネオジムバリウム、ニオブ酸マグネシウム鉛、およびニオブ酸亜鉛鉛が挙げられる。各粒子は、単一の材料またはそれらの材料を組み合わせたものから形成することができる。層に含まれる粒子は、すべて均一にすることができ、あるいは材料の組成および／またはサイズを変えることもできる。さらに、本発明において有用なセラミック材料は、ジルコニウム、ビスマス、およびニオブの酸化物などの（ただし、これらに限定されるわけではない）、添加剤によって改質してもよい。好ましくは、セラミック粒子はチタン酸バリウムを含んでいる。
【００２７】
ポリマーマトリックスまたはバインダーは、セラミック粒子の適切なキャリヤーとして働くものにするべきである。それは、望ましいコーティング技法を用いて所望の厚さにコーティングできるものにするべきであり、ピンホールが形成されないのが好ましい。あるいは、たとえピンホールが形成される場合でも、トランジスターの他の構成部分に問題（変形、変性または発火など）が起きないほど十分低い温度で処理して、実質的にピンホールを除去できるものにすべきである。好ましくは、好適なバインダーは、低い誘電損失を示し、かつ機械的結着性または基板への接着力を犠牲にすることなく多量のセラミック粒子を含有できるポリマーである。さらに、本発明のトランジスターの製造に必要な機械的および化学的処理工程が、バインダーに害を及ぼさないことが好ましい。
【００２８】
本発明において有用なポリマーバインダーは、たとえば、エポキシ、ポリイミド、ポリアミド、ポリエーテルイミド、ポリアミドイミド、フルオロポリマー、ポリアクリレート、ポリエーテルケトン、ポリエーテルエーテルケトン、ポリスルホン、ポリフェニレンスルフィド、ビスマレイミド樹脂、フェノール樹脂、ポリエステル、ポリエチレン、ポリブタジエン、および／またはシアナートエステルから、単独でまたは互いに組み合わせて、形成することができる。好ましい高分子バインダーとしては、エポキシ樹脂がある。
【００２９】
エポキシ樹脂成分は、エポキシモノマー、結合に利用できるエポキシ官能基を有するエポキシオリゴマー、結合に利用できるエポキシ官能基を有するエポキシポリマー、またはそれらの任意の組み合わせのものから成っているものにすることができる。本発明のエポキシ樹脂成分は、好ましくは、１つまたは複数の１，２−、１，３−および１，４−環状エーテル（１，２−、１，３−および１，４−エポキシドと呼ばれることもある）を含む化合物を含む。１，２−環状エーテルが好ましい。そのような化合物は、飽和または不飽和、脂肪族、脂環式、芳香族または複素環式でもよく、あるいはそれらを組み合わせたものを含むこともできる。複数のエポキシ基を含む化合物（つまり、ポリエポキシド）が好ましい。
【００３０】
本発明で使用できる芳香族ポリエポキシド（つまり、少なくとも１つの芳香族環構造（たとえば、ベンゼン環）および複数のエポキシ基を含んでいる化合物）には、多価フェノールのポリグリシジルエーテル（ビスフェノールＡタイプ樹脂およびその誘導体、エポキシクレゾールノボラック樹脂、ビスフェノールＦ樹脂とその誘導体、およびエポキシフェノールノボラック樹脂など）；および芳香族カルボン酸のグリシジルエステル、たとえば、フタル酸ジグリシジルエステル、イソフタル酸ジグリシジルエステル、トリメリット酸トリグリシジルエステル、およびピロメリト酸テトラグリシジルエステル、ならびにそれらの混合物がある。好ましい芳香族ポリエポキシドは、多価フェノールのポリグリシジルエーテルで、Ｓｈｅｌｌ　Ｃｈｅｍｉｃａｌｓ，Ｉｎｃ．（Ｈｏｕｓｔｏｎ，ＴＸ）から市販されているビスフェノール−ＡのジグリシジルエーテルのＥＰＯＮＴＭシリーズ（ＥＰＯＮ８２８、ＥＰＯＮ１０５０およびＥＰＯＮ１００１Ｆを含む）などがある。
【００３１】
本発明において有用な代表的脂肪族環式ポリエポキシド（すなわち、１つまたは複数の炭素環および複数のエポキシ基を含んでいる環式化合物で、脂環式化合物とも呼ばれる）には、Ｕｎｉｏｎ　Ｃａｒｂｉｄｅ　Ｃｏｒｐ．（Ｄａｎｂｕｒｙ，ＣＴ）から市販されている脂環式エポキシドの「ＥＲＬＴＭ」シリーズで、ビニルシクロヘキセンジオキシド（ＥＲＬ−４２０６）、３，４−エポキシシクロヘキシルメチル−３’，４’−エポキシシクロヘキサンカルボキシレート（ＥＲＬ−４２２１）、３，４−エポキシ−６−メチルシクロヘキシルメチル−３’，４’−エポキシ−６−メチルシクロヘキサンカルボキシレート（ＥＲＬ−４２０１）、ビス（３，４−エポキシ−６−メチルシクロヘキシルメチル）アジペート（ＥＲＬ−４２８９）、二酸化ジペンテン（ＥＲＬ−４２６９）などがあり、さらに２−（３，４−エポキシシクロヘキシル−５，１”−スピロ−３”，４”−エポキシシクロヘキサン−１，３−ジオキサン、４−（１，２−エポキシエチル）−１，２−エポキシシクロヘキサンおよび２，２−ビス（３，４−エポキシシクロヘキシル）プロパンがある。好ましい脂環式ポリエポキシドはＥＲＬＴＭシリーズである。
【００３２】
代表的な脂肪族ポリエポキシド（すなわち、炭素環を持たず、複数のエポキシ基を含んでいる化合物）には、１，４−ビス（２，３−エポキシプロポキシ）ブタン、脂肪族多価アルコール（グリセロール、ポリプロピレングリコール、１，４−ブタンジオールなど）のポリグリシジルエーテル、およびリノールダイマー酸（ｌｉｎｏｌｅｉｃ　ｄｉｍｅｒ　ａｃｉｄ）のジグリシジルエステルがある。
【００３３】
幅広い種類の市販のエポキシ樹脂が入手可能であり、たとえば、「Ｈａｎｄｂｏｏｋ　ｏｆ　Ｅｐｏｘｙ　Ｒｅｓｉｎｓ（エポキシ樹脂のハンドブック）」（ＬｅｅとＮｅｖｉｌｌｅ著、ＭｃＧｒａｗ−Ｈｉｌｌ　Ｂｏｏｋ　Ｃｏ．，Ｎｅｗ　Ｙｏｒｋ（１９６７））「Ｅｐｏｘｙ　Ｒｅｓｉｎｓ，Ｃｈｅｍｉｓｔｒｙ　ａｎｄ　Ｔｅｃｈｎｏｌｏｇｙ（エポキシ樹脂、化学および技術）」（第２版、Ｃ．Ｍａｙ編、Ｍａｒｃｅｌｌ　Ｄｅｃｋｅｒ，Ｉｎｃ．，Ｎｅｗ　Ｙｏｒｋ（１９８８））、および「Ｅｐｏｘｙ　Ｒｅｓｉｎ　Ｔｅｃｈｎｏｌｏｇｙ（エポキシ樹脂技術）」（Ｐ．Ｆ．Ｂｒｕｉｎｓ編、Ｉｎｔｅｒｓｃｉｅｎｃｅ　Ｐｕｂｌｉｓｈｅｒｓ，Ｎｅｗ　Ｙｏｒｋ，（１９６８））に掲載または記載されている。それらに記載されているエポキシ樹脂はいずれも、本発明の材料を調製する際に有用なものであろう。
【００３４】
エポキシ樹脂用のある種の熱活性化硬化剤（たとえば、エポキシドとの化学反応をすることで、エポキシドの硬化または架橋を生じさせる化合物）は、本発明において有用であることがある。好ましくは、そのような硬化剤は、成分の混合を行う温度では熱安定性がある。
【００３５】
好適な熱硬化剤には、脂肪族および芳香族の第一アミンおよび第二アミン、たとえば、ジ（４−アミノフェニル）スルホン、ジ（４−アミノフェニル）エーテル、および２，２−ビス−（４−アミノフェニル）プロパン；脂肪族および芳香族第三アミン、たとえば、ジメチルアミノプロピルアミン、２，４，６−トリス（ジメチルアミノメチル）フェノール、およびピリジン；第四アンモニウム塩、特に、Ｎ−メチル−４−ピコリニウムヘキサフルオロホスフェート（Ｎ−ｍｅｔｈｙｌ−４−ｐｉｃｏｌｉｎｉｕｍ　ｈｅｘａｆｌｕｏｒｏｐｈｏｓｐｈａｔｅ）などのピリジニウム塩；スルホニウム塩；９，９−ビス（３−メチル−４−アミノフェニル）フルオレン（ＯＴＢＡＦ）および９，９−ビス（３−クロロ−４−アミノフェニル）フルオレン（ＣＡＦ）、ならびに米国特許第４，６８４，６７８号に記載されているものなどのフルオレンジアミン；ＢＦ３・Ｅｔ２ＯおよびＢＦ３・Ｈ２ＮＣ２Ｈ５ＯＨなどの三弗素化硼素錯体；メチルイミダゾール（ｍｅｔｈｙｌｉｍｉｄｉａｚｏｌｅ）などのイミダゾール；アジポヒドラジン（ａｄｉｐｏｈｙｄｒａｚｉｎｅ）などのヒドラジン；およびテトラメチルグアニジンやジシアンジアミド（一般にＤｉＣｙと呼ばれるシアノグアンイミド（ｃｙａｎｏｇｕａｎｉｍｉｄｅ））などのグアニジンがある。
【００３６】
本発明において有用な触媒は、全エポキシ樹脂組成物に基づいて、０．０１〜１０重量％、好ましくは、０．０１〜５重量％、最も好ましくは０．５〜３重量％の範囲の量だけ存在させることができる。触媒は、選択したエポキシに最高約１５０℃までの温度で粉末状のものを加えることができる。混合する時間は、エポキシ／触媒系に応じて１０〜２０分間の範囲にすることができる。
【００３７】
接着性、耐薬品性および機械的堅牢性を実現するために、ポリマーバインダーを架橋させることが好ましい。場合によっては、架橋および／または硬化反応は、セラミック充てん剤がアルカリ性であると抑制されることがあるので、試薬の選択は、バインダーと充てん剤の両方に左右される場合がある。架橋は、ビス（アミノフルオレン）また無水物架橋剤の使用によって例示されているように、開環あるいは化学的付加によって実現することができる。あるいは、架橋は、第三アミン架橋剤の使用によって例示されているように、触媒作用によって実現できる。エポキシ化合物の架橋は、熱反応または光化学反応のいずれかによって行うことができる。好ましくは、熱架橋は、２００℃未満で行い、好ましくは１５０℃未満、さらに好ましくは１００℃未満で行う。
【００３８】
絶縁層の特性は、材料の選択と組み合わせを適切に行うことにより、調整することができる。コーティングの厚さは、溶剤を追加してマトリックス材料内の固形物パーセントを調整することにより変えることができ、誘電率は、セラミック粒子の選択およびセラミック粒子とマトリックス材料の比率を調整する（たとえば、マトリックス内で使用するセラミックまたはセラミックの組み合わせ、粒子のサイズなどを変える）ことにより変えることができる。調整する高分子マトリックスとセラミック粒子の複合誘電効果は、トランジスターの所定の動作条件で動作するほど十分な絶縁特性を与えるように設定する。これは、通常、全誘電率が少なくとも約４、好ましくは約１０およびさらに好ましくは約１５となるようにすることを意味する。
【００３９】
本発明による絶縁層は、スピンコーティング、スライドコーティング、グラビア印刷、およびインクジェット印刷など、幅広いさまざまな技法を用いて施すことができる。これらの施工技法のいくつかでは、コーティングのパターン形成が可能となるので、回路を簡便かつ連続的に作製できる。一般的に言って、これらの材料は、製造プロセスにおいて空気に曝しても影響を受けやすくないので、プロセス全体を通常の環境下で実行でき、高価な真空装置なしで行える。さらに、これらのプロセスの多くは、ＯＦＥＴの製造に明らかに適用できる温度で実施できる。
【００４０】
本発明のトランジスターは、ポリシリコンとアモルファスシリコン、およびペンタセン、銅フタロシアニン（ＣｕＰｃ）、トランス−ポリアセチレン、ポリジアセチレン、ポリ（ｐ−フェニレン）、ポリ（ｐ−フェニレンビニレン）、ポリ（２，５−ジアルコキシ−ｐ−フェニレンビニンレン）、ポリチオフェン、ポリ（３−アルキルチオフェン）、ポリ（２，５−チオフェンビニレン）、ポリピロール、ポリアニリンなどの有機半導体、ならびにそれらの混合物およびそれらを組み合わせたものを含む（だたし、これらに限定されるわけではない）、多数の半導体材料のいずれかを用いて作製することができる。
【００４１】
以下の具体的な実施例に関連して、本発明をさらに説明する。
【００４２】
実施例１
図１の代表的な断面図に示されているデバイスは、以下のように作製した。
【００４３】
粉末状のＢａＴｉＯ３をＴＰＬ，Ｉｎｃ．（Ａｌｂｕｑｕｅｒｑｕｅ，ＮＭ）から入手して、チタン酸バリウム（ＢａＴｉＯ３）／エポキシ分散系を調製した。粉末状の粒子のサイズは平均で〜５０ｎｍであった。その粉末を、メチルエチルケトンとメチルイソブチルケトンの２：３の混合物（容積比で）にエポキシ樹脂（ＥｐｏｎＴＭ１００１ＦとＥｐｏｎＴＭ１０５０が８：２の比率のもの。Ｓｈｅｌｌ　Ｃｈｅｍｉｃａｌ　Ｃｏ．（Ｈｏｕｓｔｏｎ，ＴＸ））を溶かした溶液と混ぜた。この溶液には、ポリアミン／ポリエステル分散剤（ＰＳ３ＴＭ、Ｕｎｉｑｅｍａ（Ｗｉｌｍｉｎｇｔｏｎ，ＤＥ））も入れて、得られた分散系を安定化させた。初期の分散は、強力せん断ロータ／ステータミキサーで行った。最後の処理は、マイクロフリューダイザー（ｍｉｃｒｏｆｌｕｉｄｉｚｅｒ）で行った。ＢａＴｉＯ３とエポキシの容積比は、約１：１であった。分散系を調製したならすぐに、溶剤をさらに加えて希釈し、固形物含有量３１％にした。触媒の２，４，６−トリス（ジメチルアミノメチル）フェノール（Ａｌｄｒｉｃｈ　Ｃｈｅｍｉｃａｌ　Ｃｏ．（Ｗｉｌｍｉｎｇｔｏｎ，ＤＥ））を加えて、エポキシ樹脂を架橋させた。触媒の量は、エポキシの重量に基づいて１％であった。活性化させた分散系は、粘度が非常に低く、種々の方法で容易にコーティングを行うことができた。
【００４４】
片面に５，０００Åのアルミニウム１５を蒸着させた、かなりのドーピングを行った直径１０ｃｍのシリコンウエハー１０（ゲート電極として働く）を基板として使用した。シリコンのむき出し側を、まず緩衝ＨＦ溶液に浸して、形成された可能性のある残留ＳｉＯ２フィルムをすべて除去した。上で調製した分散系を、スピン速度８，０００ｒｐｍでウエハー上にスピンコーティングし、その後、約１５０分間１５０℃で焼付けて、約０．６ミクロンの厚さの絶縁層２０を形成させた。
【００４５】
コーティングの後、表面にはスピンの中心から生じている細い溝のようなパターンが形成された。溝から頂点までの高さは約０．３μｍであった。しかし、この細い溝のパターンは、この後のレジストパターン形成や金属接触形成の結果には影響を与えないようだった。乾燥させたフィルムは、アセトンやメタノールなどの有機溶剤、シクロヘキサノンを含んでいるネガ型フォトレジスト（ｎｅｇａｔｉｖｅ　ｐｈｏｔｏｒｅｓｉｓｔ）、およびレジスト現像液（水酸化テトラメチルアンモニウムと水を含んでいる）に対する耐薬品性もあった。
【００４６】
その後、ネガ型フォトレジストＮＲ７−１０００ＰＹＴＭ（Ｆｕｔｕｒｒｅｘ，Ｉｎｃ．（Ｆｒａｎｋｌｉｎ，ＮＪ））の薄い層を、約２ｃｍ×２ｃｍのサイズのコーティングされたサンプル基板上に、スピン速度４，０００ｒｐｍでスピンコーティングした。ソースとドレインのフォトマスクを使用して、ソースとドレインの電極パターンを形成した。紫外線暴露して現像した後、ソースとドレインのパッド（１ｍｍ×０．１２ｍｍ）が形成された領域のレジストを洗い流し、こうして下にあるＢａＴｉＯ３−エポキシ層を露出させた。ただし、残りの領域は、依然としてレジストで保護されていた。
【００４７】
次に、３０Åゲルマニウム／１００Åチタン／６００Å金からなる複数フィルム積層物を、真空室内でサンプル上に蒸着させた。その後、はく離技法を用いて、ソースとドレインのパッド２５、３０を形成させた。すなわち、残っているレジストを超音波攪拌アセトン浴中に溶解させて、レジストの上にある金属フィルムの複数フィルム積層物も溶かし去った。
【００４８】
最後に、５００Åの厚さのペンタセン（Ａｌｄｒｉｃｈ　Ｃｈｅｍｉｃａｌ　Ｃｏ．）のコーティングを、パターン形成されたサンプル上に有機半導体層３５として真空蒸着させた。蒸着の間、サンプルを７０℃に保った。
【００４９】
このようにして調製された絶縁層の誘電率を、以下の関係を用い、ソース電極とドレイン電極のパターン形成後のキャパシタンスを測って測定した。
Ｃ＝εε０Ａ／ｄ、
ここで、
Ｃは、測定するキャパシタンス、
εは、絶縁体の誘電率、
ε０は、自由空間の誘電率（＝８．８５４×１０−１４Ｆ／ｃｍ）、
Ａは、ソースパッドまたはドレインパッドの領域（＝１．２×１０−３ｃｍ２、現在のマスクパターンで定められたもの）、および
ｄは、ゲート絶縁体の厚さである。
サンプルを複数回測定して得られた誘電率の平均値は、約１６．４であった。これは、ＳｉＯ２（３．９）、ＳｉＮＸ（７．２−７．６）、またはＡｌＯＸ（７．６−８．９）の平均よりもかなり高い。
【００５０】
絶縁破壊電圧は、ＯＦＥＴの性能を調べるのに使用されるプローブステーション（ｐｒｏｂｅ　ｓｔａｔｉｏｎ）で、電極パッドにバーンアウト（ｂｕｒｎ−ｏｕｔ）または泡が現れるまでコンデンサーに加える電圧を徐々に増やしてゆき、そのカーブトレーサー（ｃｕｒｖｅ　ｔｒａｃｅｒ）から測定した。上で調製したサンプルでは、絶縁破壊電圧は５０〜６０ボルトであった。
【００５１】
システム制御用の特別注文ソフトウェアを備えたＨｅｗｌｅｔｔ　Ｐａｃｋａｒｄ　４１４５Ａ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ　Ｐａｒａｍｅｔｅｒ　Ａｎａｌｙｚｅｒ（Ｈｅｗｌｅｔｔ　Ｐａｃｋａｒｄ　Ｉｎｓｔｒｕｍｅｎｔｓ（Ｐａｌｏ　Ａｌｔｏ，ＣＡ））を使用して、ＯＦＥＴの性能を測定した。サンプルをプローブステーション上に置き、３つのプローブをゲート電極、ソース電極、およびドレイン電極にそれぞれ接触させた。ソース電極を接地し、ゲート電極とドレイン電極はグランドを基準にして負のバイアスをかけたが、バイアスは別個にかけた。有機半導体のペンタセンはｐ型材料なので、ゲートには、負のバイアス電圧を用いた。
【００５２】
図２は、得られたトランジスターの、ドレインからソースへの電流（ＩＤＳ）対電圧（ＶＤＳ）特性をプロットしたものである。分かるとおり、サンプルは、広い範囲の電圧で電流の変調を生じさせている。
【００５３】
実施例２
絶縁層のコーティングのプロセス以外は、基本的に実施例１と同じ材料およびプロセスを用いて別のサンプルを調製した。スピンコーティングの代わりに、Ｎｏ．２．５Ｍｅｙｅｒバーでコーティングを行い、約１．５±０．８μｍの厚さの絶縁層を作製した。電流−電圧特性を図３に示す。
【００５４】
実施例３
実施例１で説明したのと同様のプロセスを用い、以下のように変えて３番目の例を作製した。
ピグメント：ニオブ酸マグネシウム鉛（ＰｂＭｇＮｂＯ３）
ピグメントのサイズ：０．３ミクロン（平均）
分散系の固形物パーセント：４０％
エポキシ中のピグメントの容量含有量（乾燥コーティングの場合）：４５％
硬化温度：１７０〜１８０℃（１．５時間）
架橋剤：９，９−ビス（３−メチル−４−アミノフェニル）フルオレン（ＯＴＢＡＦ）と９，９−ビス（３−クロロ−４−アミノフェニル）フルオレン（ＣＡＦ）の１：１混合物（重量で）で、バインダー組成物の全重量の２０重量％を包含し、米国特許第４，６８４，６７８号の実施例２の記載に従って次のように調製したもの。
【００５５】
以下の成分を５００ｍｌの圧力容器に入れた。
１８．０ｇのフルオレン
１０７．０ｇの２−メチルアニリン
５．６ｇのメタンスルホン酸
【００５６】
この容器を密閉し、２４時間、１７５℃に加熱した。縮合反応で生じた水は、反応の間中、容器内に残したままにした。容器を冷却し、その内容物を、２０グラムのトリエチルアミンを含んでいる１リットルのメタノール内に注ぎ入れた。
【００５７】
白色結晶生成物を濾過し、流出液が無色になるまで、メタノールで洗浄した。
【００５８】
得られたトランジスターの電流−電圧特性を図４に示す。
【００５９】
以上の実施例から分かるように、広範な材料とコーティング技法を使用して、本発明による絶縁層を作製できる。実施例では、便宜上、シリコンウエハー上に作製されたが、ポリマー基板や他の柔軟な基板を含む、その他の基板上にも作製できることは理解できるであろう。さらに、実施例で説明し、示したトランジスターでは、基板の一方の側にゲート電極があり、基板の反対側に、基板から幾層か隔ててソース電極とドレイン電極があるが、これらの電極を基板の同一側に配置することや逆の構成にすることもでき、こうしたことはすべて当業者によく知られている。加えて、実施例における条件は、さらに最適化する必要がある場合がある。たとえば、後で行われた試験では、絶縁層がアセトンに耐えるようにするには、実施例１で用いられた１５０分間ではなく、１５０℃で１２分間だけの焼付けで十分である可能性があることが示された。
【００６０】
したがって、これらの例示的実施態様によって本発明の範囲が限定されることは決してないことは理解されるであろう。前述の説明に鑑みて、本発明のその他の修正は当業者に明らかであろう。上記の説明は、本発明を明確に開示する実施態様の具体例を提供することを意図したものである。それ故に、本発明は、説明した実施態様、あるいはそられに含まれている具体的な成分、大きさ、材料または構成の使用に限定されるものではない。添付の特許請求の範囲および精神に含まれる、本発明の代替の修正や変形形態はすべて、保護されている。
【図面の簡単な説明】
【図１】
本発明に従って作製されたトランジスターの断面図を表したものである。
【図２】
本発明の第１の実施例に従って作製されたトランジスターの、電流−電圧を示すグラフである。
【図３】
本発明の第２の実施例に従って作製されたトランジスターの、電流−電圧を示すグラフである。
【図４】
本発明の第３の実施例に従って作製されたトランジスターの、電流−電圧を示すグラフである。

Claims (24)

  1. ｉ）ゲート電極と、
    ｉｉ）前記ゲート電極に近接した絶縁層と、
    ｉｉｉ）前記ゲート電極とは反対側において前記絶縁層と近接しかつ相互に間隔のあけられたソース電極およびドレイン電極と、
    ｉｖ）前記ソース電極と前記ドレイン電極とを接続する半導体層とを有し、
    前記ゲート電極での電圧によって前記半導体が前記ソース電極と前記ドレイン電極とを電気的に接続するようになるよう前記ゲート電極が配置されているトランジスターにおいて、
    前記絶縁層が
    ａ）ポリマーマトリックスと、
    ｂ）前記マトリックス中に分散した平均直径が約２００ｎｍ未満のセラミック粒子とを含んでいることを特徴とする、トランジスター。
  2. 基板をさらに含み、前記ゲート電極が前記基板上に付着していることをさらに特徴とする、請求項０に記載のトランジスター。
  3. 基板をさらに含み、前記ソース電極と前記ドレイン電極とが前記基板上に付着していることをさらに特徴とする、請求項０に記載のトランジスター。
  4. 前記ポリマーマトリックスと前記セラミック粒子とが複合誘電効果を有していて、トランジスターの所期の動作条件で動作するほど十分な絶縁特性を与えることをさらに特徴とする、請求項０から０に記載のトランジスター。
  5. 前記絶縁層が約４より大きい誘電率を有することをさらに特徴とする、請求項０に記載のトランジスター。
  6. 前記絶縁層が約１０より大きい誘電率を有することをさらに特徴とする、請求項０に記載のトランジスター。
  7. 前記絶縁層が約１５より大きい誘電率を有することをさらに特徴とする、請求項０に記載のトランジスター。
  8. 前記ポリマーマトリックスが約２００℃未満の温度で硬化性である、請求項０から０のいずれか一項に記載のトランジスター。
  9. 前記ポリマーマトリックスが約１５０℃未満の温度で硬化性であることを特徴とする、請求項０に記載のトランジスター。
  10. 前記ポリマーマトリックスが約１００℃未満の温度で硬化性であることを特徴とする、請求項０に記載のトランジスター。
  11. 前記マトリックスのポリマーが、ポリイミド、ポリアミド、ポリエーテルイミド、ポリアミドイミド、フルオロポリマー、ポリアクリレート、ポリエーテルケトン、ポリエーテルエーテルケトン、ポリスルホン、ポリフェニレンスルフィド、ビスマレイミド樹脂、フェノール樹脂、ポリエステル、ポリエチレン、ポリブタジエン、およびシアナートエステルからなる群より選ばれた少なくとも１つの材料から形成される、請求項０から０のいずれか一項に記載のトランジスター。
  12. 前記ポリマーマトリックスがエポキシであり、そのエポキシ樹脂が、多価フェノール、ビスフェノールＡタイプ樹脂及びその誘導体、エポキシクレゾールノボラック樹脂、ビスフェノールＦ樹脂及びその誘導体、エポキシフェノールノボラック樹脂のポリグリシジルエーテル、芳香族カルボン酸のグリシジルエステル、フタル酸ジグリシジルエステル、イソフタル酸ジグリシジルエステル、トリメリット酸トリグリシジルエステル、およびピロメリット酸テトラグリシジルエステル、ビスフェノール−Ａのジグリシジルエーテル、２−（３，４−エポキシシクロヘキシル−５，１”−スピロ−３”，４”−エポキシシクロヘキサン−１，３−ジオキサン、４−（１，２−エポキシエチル）−１，２−エポキシシクロヘキサンおよび２，２−ビス（３，４−エポキシシクロヘキシル）プロパン、１，４−ビス（２，３−エポキシプロポキシ）ブタン、脂肪族多価アルコール、グリセロール、ポリプロピレングリコール、１，４−ブタンジオールのポリグリシジルエーテルおよびリノールダイマー酸のジグリシジルエステルからなる群より選ばれた少なくとも１つの材料から形成されている、請求項０から０のいずれか一項に記載のトランジスター。
  13. 前記ポリマーマトリックスがエポキシ樹脂であり、その硬化剤が、ジ（４−アミノフェニル）スルホン、ジ（４−アミノフェニル）エーテル、２，２−ビス−（４−アミノフェニル）プロパン、ジメチルアミノプロピルアミン、２，４，６−トリス（ジメチルアミノメチル）フェノール、ピリジン、ピリジニウム塩、Ｎ−メチル−４−ピコリニウムヘキサフルオロホスフェート、９，９−ビス（３−メチル−４−アミノフェニル）フルオレン（ＯＴＢＡＦ）、９，９−ビス（３−クロロ−４−アミノフェニル）フルオレン（ＣＡＦ）、三弗素化硼素錯体（ＢＦ３・Ｅｔ２Ｏ、ＢＦ３・Ｈ２ＮＣ２Ｈ５ＯＨ）、イミダゾール、メチルイミダゾール、ヒドラジン、アジポヒドラジン、グアニジン類、テトラメチルグアニジンおよびジシアンジアミドからなる群より選ばれた少なくとも１つの材料から形成される、請求項０から０のいずれか一項に記載のトランジスター。
  14. 前記セラミック粒子が、強誘電性セラミック材料からなる群から選ばれた少なくとも１つの材料で形成されている、請求項０から０のいずれか一項に記載のトランジスター。
  15. 前記セラミック粒子が、ジルコン酸鉛、ジルコン酸バリウム、ニオブ酸カドミウム、チタン酸バリウム、ストロンチウム、鉛、カルシウム、マグネシウム、亜鉛およびネオジムのチタン酸塩およびタンタル酸塩、ならびにそれらの固溶体、チタン酸ジルコニウムバリウム、チタン酸ストロンチウムバリウム、チタン酸ネオジムバリウム、ニオブ酸マグネシウム鉛およびニオブ酸亜鉛鉛からなる群より選ばれた少なくとも１つの材料から形成される、請求項０に記載のトランジスター。
  16. 所与のセラミック粒子がただ１つの材料から形成されている、請求項０または０のいずれか一項に記載のトランジスター。
  17. 異種のセラミック粒子が異種の材料から形成されている、請求項０から０のいずれか一項に記載のトランジスター。
  18. 前記セラミック粒子の平均直径が約１００ｎｍ未満である、請求項０から０のいずれか一項に記載のトランジスター。
  19. 前記セラミック粒子の平均直径が約５０ｎｍ未満である、請求項０に記載のトランジスター。
  20. 前記半導体層が、ポリシリコン、アモルファスシリコン、ペンタセン、銅フタロシアニン、トランス−ポリアセチレン、ポリジアセチレン、ポリ（ｐ−フェニレン）、ポリ（ｐ−フェニレンビニレン）、ポリ（２，５−ジアルコキシ−ｐ−フェニレンビニレン）、ポリチオフェン、ポリ（３−アルキルチオフェン）、ポリ（２，５−チオフェンビニレン）、ポリピロール、およびポリアニリンからなる群より選ばれた少なくとも１つの材料から形成されている、請求項０から０のいずれか一項に記載のトランジスター。
  21. ａ）金属ゲート電極と、
    ｂ）前記ゲート電極に近接する絶縁層であって、
    ｉ）硬化エポキシ樹脂を含んでいるポリマーマトリックスと、
    ｉｉ）前記マトリックス中に分散した平均直径が約５０ｎｍのチタン酸バリウム粒子とを含んでいる、絶縁層と、
    ｃ）前記ゲート電極とは反対側において前記絶縁層と近接しかつ相互に間隔のあけられた金属ソース電極および金属ドレイン電極と、
    ｄ）前記ソース電極と前記ドレイン電極とを接続するペンタセンを含んでいる半導体層と
    を備えており、前記ゲート電極での電圧によって前記半導体が前記ソース電極と前記ドレイン電極とを電気的に接続するようになるように前記ゲート電極が配置されている、トランジスター。
  22. 前記エポキシが、２，４，６−トリス（ジメチルアミノメチル）フェノールの触媒作用を受けるビスフェノール−Ａのジグリシジルエーテルを含んでいる、請求項０に記載のトランジスター。
  23. 前記絶縁層におけるポリマーマトリックスとチタン酸バリウム粒子の容積比が約１：１である、請求項０または０に記載のトランジスター。
  24. 請求項０から０のいずれか一項に記載のトランジスターが複数個、作動可能な仕方で接続したものを備えた集積回路。
JP2002514796A 2000-07-19 2001-01-22 超微細セラミック粒子を組込んだトランジスター絶縁体層 Withdrawn JP2004505452A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/619,302 US6586791B1 (en) 2000-07-19 2000-07-19 Transistor insulator layer incorporating superfine ceramic particles
PCT/US2001/002151 WO2002009190A1 (en) 2000-07-19 2001-01-22 Transistor gate insulator layer incorporating superfine ceramic particles

Publications (2)

Publication Number Publication Date
JP2004505452A true JP2004505452A (ja) 2004-02-19
JP2004505452A5 JP2004505452A5 (ja) 2008-01-10

Family

ID=24481326

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002514796A Withdrawn JP2004505452A (ja) 2000-07-19 2001-01-22 超微細セラミック粒子を組込んだトランジスター絶縁体層

Country Status (6)

Country Link
US (1) US6586791B1 (ja)
EP (1) EP1303882A1 (ja)
JP (1) JP2004505452A (ja)
KR (1) KR100732434B1 (ja)
AU (1) AU2001236507A1 (ja)
WO (1) WO2002009190A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006028497A (ja) * 2004-06-21 2006-02-02 Samsung Electronics Co Ltd 有機絶縁膜組成物およびこれを用いた有機絶縁膜のパターン形成方法および有機薄膜トランジスタおよびこれを含む表示素子
JP2006041135A (ja) * 2004-07-26 2006-02-09 Sumitomo Bakelite Co Ltd 電子デバイスおよびその製造方法
JP2008166537A (ja) * 2006-12-28 2008-07-17 Dainippon Printing Co Ltd 有機半導体素子
JP2009524231A (ja) * 2006-01-18 2009-06-25 キネティック リミテッド 半導体デバイスの製造方法

Families Citing this family (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1149933A1 (en) * 2000-04-28 2001-10-31 STMicroelectronics S.r.l. Deposition method of dielectric films having a low dielectric constant
DE10126859A1 (de) * 2001-06-01 2002-12-12 Siemens Ag Verfahren zur Erzeugung von leitfähigen Strukturen mittels Drucktechnik sowie daraus hergestellte aktive Bauelemente für integrierte Schaltungen
US6794220B2 (en) * 2001-09-05 2004-09-21 Konica Corporation Organic thin-film semiconductor element and manufacturing method for the same
US6891190B2 (en) * 2002-05-23 2005-05-10 Motorola, Inc. Organic semiconductor device and method
US20060110585A1 (en) * 2002-08-06 2006-05-25 Seimei Shiratori Films having multilayer heterostructure, process for producing the same and optical devices using the same
KR101196591B1 (ko) * 2002-10-02 2012-11-02 레오나르트 쿠르츠 스티프퉁 운트 코. 카게 유기 반도체 막
EP1434281A3 (en) * 2002-12-26 2007-10-24 Konica Minolta Holdings, Inc. Manufacturing method of thin-film transistor, thin-film transistor sheet, and electric circuit
US7279777B2 (en) * 2003-05-08 2007-10-09 3M Innovative Properties Company Organic polymers, laminates, and capacitors
US7098525B2 (en) * 2003-05-08 2006-08-29 3M Innovative Properties Company Organic polymers, electronic devices, and methods
US20040232408A1 (en) * 2003-05-21 2004-11-25 Heeger Alan J. Bilayer high dielectric constant gate insulator
KR100995451B1 (ko) * 2003-07-03 2010-11-18 삼성전자주식회사 다층 구조의 게이트 절연막을 포함하는 유기 박막 트랜지스터
JP4194436B2 (ja) * 2003-07-14 2008-12-10 キヤノン株式会社 電界効果型有機トランジスタ
JP2005079121A (ja) * 2003-08-29 2005-03-24 Sumitomo Chemical Co Ltd 高分子電界効果トランジスタ
KR101001471B1 (ko) * 2003-10-10 2010-12-14 삼성전자주식회사 표면요철구조에 의해 향상된 전하 이동도를 갖는 유기박막트랜지스터
KR101012950B1 (ko) * 2003-10-15 2011-02-08 삼성전자주식회사 유기 절연체 형성용 조성물 및 이를 이용하여 제조된 유기절연체
KR20050058062A (ko) * 2003-12-11 2005-06-16 삼성전자주식회사 유기절연막 형성용 조성물 및 이를 사용하여 제조된유기절연막
JP4731840B2 (ja) * 2004-06-14 2011-07-27 キヤノン株式会社 電界効果型トランジスタおよびその製造方法
DE102004031719A1 (de) * 2004-06-30 2006-01-19 Infineon Technologies Ag Verfahren zum Herstellen einer elektrisch funktionellen Schichtstruktur
KR101001441B1 (ko) * 2004-08-17 2010-12-14 삼성전자주식회사 유무기 금속 하이브리드 물질 및 이를 포함하는 유기절연체 조성물
US7290315B2 (en) * 2004-10-21 2007-11-06 Intel Corporation Method for making a passive device structure
KR101130404B1 (ko) * 2005-02-16 2012-03-27 삼성전자주식회사 고차가지형 고분자에 분산된 고유전율 절연체를 포함하는유기 절연체 조성물 및 이를 이용한 유기박막 트랜지스터
US7511296B2 (en) 2005-03-25 2009-03-31 Canon Kabushiki Kaisha Organic semiconductor device, field-effect transistor, and their manufacturing methods
US20060220177A1 (en) * 2005-03-31 2006-10-05 Palanduz Cengiz A Reduced porosity high-k thin film mixed grains for thin film capacitor applications
US7375412B1 (en) * 2005-03-31 2008-05-20 Intel Corporation iTFC with optimized C(T)
US7629269B2 (en) * 2005-03-31 2009-12-08 Intel Corporation High-k thin film grain size control
US7453144B2 (en) * 2005-06-29 2008-11-18 Intel Corporation Thin film capacitors and methods of making the same
US20070040165A1 (en) * 2005-08-16 2007-02-22 Klaus Dimmler Method of fabricating organic FETs
JP2007103584A (ja) * 2005-10-03 2007-04-19 Ricoh Co Ltd トランジスタ素子、表示装置およびこれらの製造方法
JP4860980B2 (ja) * 2005-10-20 2012-01-25 ローム株式会社 モータ駆動回路およびそれを用いたディスク装置
TWI304620B (en) * 2006-01-20 2008-12-21 Ind Tech Res Inst Dielectric layer, composition and method for forming the same
TW200737520A (en) * 2006-03-17 2007-10-01 Univ Nat Chiao Tung Gate dielectric structure and an organic thin film transistor based thereon
KR101160489B1 (ko) * 2006-04-07 2012-06-26 엘지디스플레이 주식회사 박막트랜지스터 어레이기판과 그 제조방법
US7407415B2 (en) * 2006-06-07 2008-08-05 International Business Machines Corporation Crosstalk reduction in dual inline memory module (DIMM) connectors
KR101255320B1 (ko) * 2006-06-30 2013-04-15 엘지디스플레이 주식회사 Ｔｆｔ 어레이 기판의 제조방법
KR101255315B1 (ko) * 2006-06-30 2013-04-15 엘지디스플레이 주식회사 Ｔｆｔ 어레이 기판의 제조방법
US8012564B2 (en) 2006-07-24 2011-09-06 Alcatel Lucent Nanoparticle dispersions with low aggregation levels
US20080075863A1 (en) * 2006-08-16 2008-03-27 Lexmark International, Inc. Tunable dielectric compositions and methods
WO2008039791A1 (en) * 2006-09-28 2008-04-03 Somark Innovations, Inc. Colloidal suspensions
KR101258294B1 (ko) * 2006-11-13 2013-04-25 삼성전자주식회사 가교성 유기 절연체 형성용 조성물 및 이를 이용하여제조된 유기 절연체
TWI323034B (en) * 2006-12-25 2010-04-01 Ind Tech Res Inst Electronic devices with hybrid high-k dielectric and fabrication methods thereof
US7994495B2 (en) * 2008-01-16 2011-08-09 Xerox Corporation Organic thin film transistors
KR101371998B1 (ko) 2008-01-25 2014-03-07 삼성전자주식회사 절연체 형성용 조성물 및 이를 이용하는 유기 절연체
US20090227719A1 (en) * 2008-03-07 2009-09-10 Industrial Technology Research Institute Curable High Dielectric Constant Ink Composition and High Dielectric Film
CN101587940B (zh) * 2008-05-20 2010-12-22 国家纳米科学中心 直接在SiO2介电层上制备并五苯薄膜晶体管的方法
JP2010034343A (ja) * 2008-07-30 2010-02-12 Sumitomo Chemical Co Ltd 半導体装置の製造方法および半導体装置
CN102804439B (zh) 2009-05-25 2015-05-27 巴斯夫欧洲公司 可交联的电介质及其制备方法和用途
EP2707414B1 (en) 2011-05-12 2019-06-26 SABIC Global Technologies B.V. Amorphous polycarbonate films for capacitors, methods of manufacture, and articles manufactured therefrom
US8980053B2 (en) 2012-03-30 2015-03-17 Sabic Innovative Plastics Ip B.V. Transformer paper and other non-conductive transformer components
EP2948968B1 (en) 2013-01-28 2018-03-28 Massachusetts Institute of Technology Electromechanical device
US10077345B2 (en) 2013-05-31 2018-09-18 Sabic Global Technologies B.V. Capacitor films, methods of manufacture, and articles manufactured therefrom
US9659711B2 (en) 2013-05-31 2017-05-23 Sabic Global Technologies B.V. Capacitor films, methods of manufacture, and articles manufactured therefrom
JP6257774B2 (ja) 2013-08-28 2018-01-10 サビック グローバル テクノロジーズ ベスローテン フェンノートシャップ コンデンサのためのポリカーボネートフィルム、製造方法、およびこれから製造された物品
CN109427911B (zh) * 2017-08-31 2021-12-14 昆山国显光电有限公司 一种柔性薄膜晶体管及其制备方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3660328A (en) 1970-07-27 1972-05-02 Pfizer Dielectric films
US4537865A (en) 1984-07-11 1985-08-27 Murata Manufacturing Co., Ltd. Process for preparing a particulate ceramic material
US4684678A (en) 1985-05-30 1987-08-04 Minnesota Mining And Manufacturing Company Epoxy resin curing agent, process, and composition
JPH01197993A (ja) 1988-02-02 1989-08-09 Sharp Corp 薄膜ｅｌ素子
US5108598A (en) 1990-02-14 1992-04-28 Ultra Flow, Inc. Horizontal motion quick-disconnect filter system with recirculating bypass
US5572052A (en) 1992-07-24 1996-11-05 Mitsubishi Denki Kabushiki Kaisha Electronic device using zirconate titanate and barium titanate ferroelectrics in insulating layer
US6344662B1 (en) * 1997-03-25 2002-02-05 International Business Machines Corporation Thin-film field-effect transistor with organic-inorganic hybrid semiconductor requiring low operating voltages
US5981970A (en) * 1997-03-25 1999-11-09 International Business Machines Corporation Thin-film field-effect transistor with organic semiconductor requiring low operating voltages
US5946551A (en) * 1997-03-25 1999-08-31 Dimitrakopoulos; Christos Dimitrios Fabrication of thin film effect transistor comprising an organic semiconductor and chemical solution deposited metal oxide gate dielectric
US6265749B1 (en) * 1997-10-14 2001-07-24 Advanced Micro Devices, Inc. Metal silicide transistor gate spaced from a semiconductor substrate by a ceramic gate dielectric having a high dielectric constant
US5888870A (en) * 1997-10-22 1999-03-30 Advanced Micro Devices, Inc. Memory cell fabrication employing an interpoly gate dielectric arranged upon a polished floating gate
US6436774B1 (en) * 2001-01-26 2002-08-20 Chartered Semiconductor Manufacturing Ltd. Method for forming variable-K gate dielectric

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006028497A (ja) * 2004-06-21 2006-02-02 Samsung Electronics Co Ltd 有機絶縁膜組成物およびこれを用いた有機絶縁膜のパターン形成方法および有機薄膜トランジスタおよびこれを含む表示素子
JP2006041135A (ja) * 2004-07-26 2006-02-09 Sumitomo Bakelite Co Ltd 電子デバイスおよびその製造方法
JP2009524231A (ja) * 2006-01-18 2009-06-25 キネティック リミテッド 半導体デバイスの製造方法
JP2008166537A (ja) * 2006-12-28 2008-07-17 Dainippon Printing Co Ltd 有機半導体素子

Also Published As

Publication number Publication date
US6586791B1 (en) 2003-07-01
EP1303882A1 (en) 2003-04-23
KR20030024793A (ko) 2003-03-26
KR100732434B1 (ko) 2007-06-27
AU2001236507A1 (en) 2002-02-05
WO2002009190A1 (en) 2002-01-31

Similar Documents

Publication Publication Date Title
KR100732434B1 (ko) 초미세 세라믹 입자가 혼입된 트랜지스터 게이트 절연층
JP5428104B2 (ja) 有機半導体組成物
JP5657379B2 (ja) 電子装置の製造方法
Bao et al. Silsesquioxane Resins as High‐Performance Solution Processible Dielectric Materials for Organic Transistor Applications
US7189663B2 (en) Organic semiconductor device having an active dielectric layer comprising silsesquioxanes
KR100351651B1 (ko) 전계 효과 트랜지스터
US20060234430A1 (en) Tft fabrication process
EP1542241B1 (en) Composition for forming organic insulating film and organic insulating film formed from the same
EP2122672B1 (en) Laminate structure and its manufacturing method
JPWO2014136953A1 (ja) 有機半導体薄膜の作製方法
JP4867168B2 (ja) 有機薄膜トランジスタの製造方法
KR101887167B1 (ko) 전자 장치
US20070145453A1 (en) Dielectric layer for electronic devices
EP2110856A1 (en) Thin film semiconductor device fabrication method and thin film semiconductor device
JP2008130910A (ja) 有機薄膜トランジスタ
JP2002198539A (ja) 有機無機混成半導体を用いた薄膜電界効果トランジスタ構造およびその製作方法
JP2007266411A (ja) 電界効果トランジスタ
JP2007273594A (ja) 電界効果トランジスタ
JP5715664B2 (ja) 有機半導体組成物
US20080277724A1 (en) Electronic device having a dielectric layer
US20060216851A1 (en) Dedoping of organic semiconductors
EP2063471B1 (en) Organic field effect transistor
JP2004055649A (ja) 有機薄膜トランジスタ及びその製造方法
KR100696195B1 (ko) 저온 경화형 고분자 게이트 절연막 및 이를 적용한 유기박막 트랜지스터
KR20060069479A (ko) 집적 회로 및 집적 회로의 제조 방법

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071114

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071114

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20110609