JP2008166537A - 有機半導体素子 - Google Patents
有機半導体素子 Download PDFInfo
- Publication number
- JP2008166537A JP2008166537A JP2006355143A JP2006355143A JP2008166537A JP 2008166537 A JP2008166537 A JP 2008166537A JP 2006355143 A JP2006355143 A JP 2006355143A JP 2006355143 A JP2006355143 A JP 2006355143A JP 2008166537 A JP2008166537 A JP 2008166537A
- Authority
- JP
- Japan
- Prior art keywords
- organic semiconductor
- present
- insulating layer
- gate insulating
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Formation Of Insulating Films (AREA)
- Thin Film Transistor (AREA)
Abstract
Description
このような例において、上記有機半導体トランジスタ2は、基板1上に形成されたゲート電極2aと、上記ゲート電極2a上に形成されたゲート絶縁層2bと、上記ゲート絶縁層2b上に接するように形成され、有機半導体材料からなる有機半導体層2cと、上記有機半導体層2c上で対向するように形成されたソース電極2dおよびドレイン電極2eと、を有するものである。
ここで、本発明の有機半導体素子10は、上記ゲート絶縁層2bが上記式(I)で表されるカルド型樹脂の硬化物からなることを特徴とするものである。
このため、本発明によれば有機半導体トランジスタを有する有機半導体素子であって、ゲート電圧の閾値電圧の安定性に優れた有機半導体素子を得ることができる。
以下、本発明の有機半導体素子に用いられる各構成について順に説明する。
まず、本発明に用いられる有機半導体トランジスタについて説明する。本発明に用いられる有機半導体トランジスタは後述する基板上に形成されるものであり、有機半導体材料からなる有機半導体層と、上記有機半導体層に接するように形成され、上記式(I)で表されるカルド型樹脂の硬化物からなるゲート絶縁層と、を有するものである。
以下、このような有機半導体トランジスタについて説明する。
最初に、本発明に用いられるゲート絶縁層について説明する。本発明に用いられるゲート絶縁層は、上記式(I)で表されるカルド型樹脂の硬化物からなるものである。本発明は、このようなカルド型樹脂の硬化物からなるゲート絶縁層が用いられていることにより、ゲート電圧の閾値電圧の安定性に優れた有機半導体素子を得ることができるのである。
1)大きさ100mm×100mm×0.7mmのガラス基板20の表面に、パターニングされたITO電極21(1mm×1mm、厚み1200Å:以下、当該ITO電極21を下部電極と称する場合がある)を形成する(図3(a))。
2)耐電圧の評価対象となるカルド型樹脂を溶媒に溶解した塗工液(固形分20質量%)を用い、スピンコートにより上記基板20上に当該塗工液を塗工し、絶縁層22を形成する(図3(b))。このとき、塗工条件は、800rpm/10secとする。
3)上記絶縁層22を120℃のホットプレートで2分プリベークを行う。ITO電極21の一部にアセトンを用い、電極の表面を露出させた後、230℃のオーブンで30分乾燥させる
4)1mm×1mmの開口部を有するメタルマスクを上記絶縁層22上に配置し、膜厚50nmのAu膜を蒸着することにより、上部電極23を形成する(図3(c))。このとき、蒸着の際の真空度は1×10−4Paとし、蒸着速度は約1Å/secとする。
5)上記上部電極21および下部電極23の間に0V〜300Vの電圧を印加し、上部電極21−下部電極23間を流れる電流値Iを計測する。そして、得られたデータを元に横軸を電界強度E(印加電圧Vを絶縁層22の膜厚dで除した値)、縦軸を絶縁層22の抵抗値R(印加電圧を電流値で除した値)としてプロットする。このようにして作製したグラフを元に、抵抗値Rが急激に低下する電界強度の値E0を絶縁破壊強さ(耐電圧)とする。
なかでも本発明に用いられる炭化水素鎖は炭素数が1〜20の範囲内であることが好ましく、特に1〜10の範囲内であることが好ましく、さらに1〜5の範囲内であることが好ましい。ここで、上記炭素数は、炭化水素鎖の主鎖を構成する炭素原子の数を指すものであり、側鎖を構成する炭素原子の数は含まないものとする。
次に、本発明に用いられる有機半導体層について説明する。本発明に用いられる有機半導体層は、有機半導体材料からなるものである。
本発明に用いられる有機半導体トランジスタは、少なくとも上記ゲート絶縁層および上記有機半導体層を有するものであるが、通常は、上記ゲート絶縁層および上記有機半導体層以外に、ゲート電極、ソース電極およびドレイン電極が用いられることにより、トランジスタとしての機能を発現するものである。
さらに、本発明に用いられる有機半導体トランジスタ2は、ソース電極2dおよびドレイン電極2eが上記有機半導体層2cの上面に配置されているボトムゲート・トップコンタクト型構造であってもよく(図4(a))、または、ソース電極2dおよびドレイン電極2eが上記有機半導体層2cの下面に配置されているボトムゲート・ボトムコンタクト型構造であってもよい(図4(b))。
さらに、本発明に用いられる有機半導体トランジスタ2は、ソース電極2dおよびドレイン電極2eが上記有機半導体層2cの上面に配置されているトップゲート・トップコンタクト型構造であってもよく(図5(a))、または、ソース電極2dおよびドレイン電極2eが上記有機半導体層2cの下面に配置されているトップゲート・ボトムコンタクト型構造であってもよい(図5(b))。
次に、本発明に用いられる基板について説明する。本発明に用いられる基板は上記有機半導体トランジスタを支持するものである。
本発明の有機半導体素子は、例えば、TFT方式を用いるディスプレイ装置のTFTアレイ基板として用いることができる。このようなディスプレイ装置としては例えば、液晶ディスプレイ装置、電気泳動ディスプレイ装置、および有機ELディスプレイ装置等を挙げることができる。
本発明の有機半導体素子を製造する方法としては、上記構成を有する有機半導体素子を製造できる方法であれば特に限定されるものではない。このような製造方法としては、例えば、上述した基板を用い、上記基板上にゲート電極を形成するゲート電極形成工程と、上記ゲート電極上に、上述したカルド型樹脂を含有するゲート絶縁層形成用塗工液を上記基板上に塗工することによって上記ゲート絶縁層形成用塗工液の塗膜を形成した後、上記カルド型樹脂を硬化させることによってゲート絶縁層を形成するゲート絶縁層形成工程と、上記ゲート絶縁層上に有機半導体材料からなる有機半導体層を形成する有機半導体層形成工程と、上記有機半導体層上にソース電極およびドレイン電極を形成するソース・ドレイン電極形成工程とを用いる方法を挙げることができる。このような方法によれば、上述したボトムゲート構造の有機半導体トランジスタを有する有機半導体素子を製造することができる。
一方、上記有機半導体材料が溶媒に不溶なものである場合は、例えば、真空蒸着法等のドライプロセスにより、有機半導体層を形成する方法を挙げることができる。
(1)基板入手及び洗浄
基盤としてコーニング社製無アルカリガラス(#1737)25mm×25mmを入手し、以下の手順で洗浄した。
i)フルウチ化学社製「セミコクリーン」原液中に上記基板を浸し、超音波洗浄機を用いて15分洗浄する。
ii)超音波洗浄機を用い、純水で5分×3回リンスする。
iii)超音波洗浄機を用い、アセトン中で15分洗浄する。
iv)超音波洗浄機を用い、2−プロパノール中で15分洗浄する。
v)230℃のオーブンに入れ、30分乾燥させる。
上述した手順で洗浄した基板をUVオゾン洗浄機を用いて5分間洗浄した後、Crをターゲットにしたスパッタリング装置(キャノンアネルバ社製 SPF−730)にてマスクを用いパターン形成した。このとき、Crの膜厚は50nmに設定した。
ゲート電極が形成された基板を用い、光硬化性カルド型樹脂を1μmの膜厚になるようスピンナーを用いて形成した後、120℃のホットプレートにて2分間加熱し半硬化層を形成した。
ここで、光硬化性カルド型樹脂としては、ビス−フェノールフルオレン−ヒドロキシアクリレートと、ビス−アニリン−フルオレンと、ピロメリト酸無水物とを、モル比=1:4:5で反応させて得られるランダム共重合体を用いた。
ゲート絶縁層が形成された基板に、液晶性有機半導体材料(5,5'''−dioctyl−2,2’:5’,2’’:5'',2'''−quaterthiophene)をアルバック社製蒸着装置(VPC−060)にてマスクを用いパターン形成することにより、有機半導体層を形成した。このとき、有機半導体層の膜厚は50nmに設定した。
有機半導体層が形成された基板に、アルバック社製蒸着装置(VPC−060)にてAuを蒸着源とし、マスクを用いソース電極およびドレイン電極を形成した。このとき、ソース電極およびドレイン電極の膜厚は50nmとした。
ゲート絶縁層を形成する際に、上記光硬化性カルド型樹脂に替えて、ポリイミド系光硬化型樹脂(京セラケミカル社製 CT4160R)を用いたこと以外は、実施例と同様の方法により有機半導体素子を作製した。
実施例および比較例において作製した有機半導体素子について、有機半導体トランジスタのtransfer特性を、ソース・ドレイン間電圧−80V,ゲート電圧80V〜−80Vの範囲で走査して測定した。その結果をそれぞれ図7および図8に示す。(図7:実施例,図8:比較例)
2 … 有機半導体トランジスタ
2a … ゲート電極
2b … ゲート絶縁層
2c … 有機半導体層
2d … ソース電極
2e … ドレイン電極
2f … パッシベーション層
10 … 有機半導体素子
100 … 有機半導体トランジスタ
100a … ゲート電極
100b … ゲート絶縁層
100c … 有機半導体層
100d … ソース電極
100e … ドレイン電極
Claims (2)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006355143A JP5200377B2 (ja) | 2006-12-28 | 2006-12-28 | 有機半導体素子 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006355143A JP5200377B2 (ja) | 2006-12-28 | 2006-12-28 | 有機半導体素子 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008166537A true JP2008166537A (ja) | 2008-07-17 |
JP5200377B2 JP5200377B2 (ja) | 2013-06-05 |
Family
ID=39695604
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006355143A Expired - Fee Related JP5200377B2 (ja) | 2006-12-28 | 2006-12-28 | 有機半導体素子 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5200377B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010262971A (ja) * | 2009-04-30 | 2010-11-18 | Dainippon Printing Co Ltd | 有機半導体素子、およびその製造方法 |
JP2011108694A (ja) * | 2009-11-12 | 2011-06-02 | Dainippon Printing Co Ltd | 有機半導体素子 |
KR20150026873A (ko) | 2013-08-29 | 2015-03-11 | 신닛테츠 수미킨 가가쿠 가부시키가이샤 | 게이트 절연막, 유기 박막 트랜지스터, 및 유기 박막 트랜지스터의 제조방법 |
KR20150026872A (ko) | 2013-08-29 | 2015-03-11 | 신닛테츠 수미킨 가가쿠 가부시키가이샤 | 게이트 절연막, 유기 박막 트랜지스터, 및 유기 박막 트랜지스터의 제조방법 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4684678A (en) * | 1985-05-30 | 1987-08-04 | Minnesota Mining And Manufacturing Company | Epoxy resin curing agent, process, and composition |
JPH11231347A (ja) * | 1997-11-25 | 1999-08-27 | Nec Corp | アクティブマトリクス型液晶表示装置及びその製造方法 |
JP2004505452A (ja) * | 2000-07-19 | 2004-02-19 | スリーエム イノベイティブ プロパティズ カンパニー | 超微細セラミック粒子を組込んだトランジスター絶縁体層 |
WO2005019198A1 (en) * | 2003-08-15 | 2005-03-03 | 3M Innovative Properties Company | Acene-thiophene semiconductors |
JP2007321152A (ja) * | 2006-06-02 | 2007-12-13 | Air Products & Chemicals Inc | ゲート誘電体層及びパッシベーション層としてポリ(アリーレンエーテル)ポリマーを有する薄膜トランジスタ |
-
2006
- 2006-12-28 JP JP2006355143A patent/JP5200377B2/ja not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4684678A (en) * | 1985-05-30 | 1987-08-04 | Minnesota Mining And Manufacturing Company | Epoxy resin curing agent, process, and composition |
JPH11231347A (ja) * | 1997-11-25 | 1999-08-27 | Nec Corp | アクティブマトリクス型液晶表示装置及びその製造方法 |
JP2004505452A (ja) * | 2000-07-19 | 2004-02-19 | スリーエム イノベイティブ プロパティズ カンパニー | 超微細セラミック粒子を組込んだトランジスター絶縁体層 |
WO2005019198A1 (en) * | 2003-08-15 | 2005-03-03 | 3M Innovative Properties Company | Acene-thiophene semiconductors |
JP2007502812A (ja) * | 2003-08-15 | 2007-02-15 | スリーエム イノベイティブ プロパティズ カンパニー | アセン−チオフェン半導体 |
JP2007321152A (ja) * | 2006-06-02 | 2007-12-13 | Air Products & Chemicals Inc | ゲート誘電体層及びパッシベーション層としてポリ(アリーレンエーテル)ポリマーを有する薄膜トランジスタ |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010262971A (ja) * | 2009-04-30 | 2010-11-18 | Dainippon Printing Co Ltd | 有機半導体素子、およびその製造方法 |
JP2011108694A (ja) * | 2009-11-12 | 2011-06-02 | Dainippon Printing Co Ltd | 有機半導体素子 |
KR20150026873A (ko) | 2013-08-29 | 2015-03-11 | 신닛테츠 수미킨 가가쿠 가부시키가이샤 | 게이트 절연막, 유기 박막 트랜지스터, 및 유기 박막 트랜지스터의 제조방법 |
KR20150026872A (ko) | 2013-08-29 | 2015-03-11 | 신닛테츠 수미킨 가가쿠 가부시키가이샤 | 게이트 절연막, 유기 박막 트랜지스터, 및 유기 박막 트랜지스터의 제조방법 |
Also Published As
Publication number | Publication date |
---|---|
JP5200377B2 (ja) | 2013-06-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5121264B2 (ja) | 積層構造体及びその製造方法 | |
JP5360737B2 (ja) | 有機トランジスタの製造方法および有機トランジスタ | |
US7834352B2 (en) | Method of fabricating thin film transistor | |
US8173997B2 (en) | Laminated structure, electronic element using the same, manufacturing method therefor, electronic element array, and display unit | |
JP2005310962A (ja) | 積層構造体、積層構造体を用いた電子素子、これらの製造方法、電子素子アレイ及び表示装置 | |
US20100244015A1 (en) | Organic semiconductor device, manufacturing method of same, organic transistor array, and display | |
US7781763B2 (en) | Composition for forming passivation layer and organic thin film transistor comprising the passivation layer | |
TWI381937B (zh) | 層狀結構,製造層狀結構之方法,電子元件,電子元件陣列,圖像顯示媒體,及圖像顯示裝置 | |
JP2003518756A (ja) | 溶液処理 | |
JP5256583B2 (ja) | 有機半導体素子、および、有機半導体素子の製造方法 | |
JP5200377B2 (ja) | 有機半導体素子 | |
KR101249097B1 (ko) | 유기절연막 조성물, 유기절연막의 형성방법 및 이에 의해형성된 유기절연막을 함유하는 유기박막 트랜지스터 | |
Lee et al. | Low-Voltage Organic Transistors with Carrier Mobilities over 10 cm2V–2s–1 Using Six-Branched Organic Azide | |
JP2007318025A (ja) | 有機半導体素子、および、有機半導体素子の製造方法 | |
JP5098269B2 (ja) | 有機半導体素子の製造方法 | |
JP5181586B2 (ja) | 有機半導体素子、有機半導体素子の製造方法、有機トランジスタアレイ、およびディスプレイ | |
JP5532669B2 (ja) | 有機半導体素子、およびその製造方法 | |
JP5098270B2 (ja) | 有機半導体素子の製造方法 | |
JP5532839B2 (ja) | 有機半導体素子 | |
JP5205894B2 (ja) | 有機半導体素子、有機半導体素子の製造方法、有機トランジスタアレイ、およびディスプレイ | |
JP2008109116A (ja) | 有機半導体素子、有機半導体素子の製造方法、有機トランジスタアレイ、およびディスプレイ | |
JP2024108122A (ja) | 半導体素子、その製造方法、それを用いた回路、無線通信装置、薄膜トランジスタアレイおよびセンサ | |
JP2010034126A (ja) | 有機tftの製造方法、及び有機tft |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090928 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120806 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120814 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121012 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130115 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130128 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160222 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |