JP2004319065A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2004319065A5 JP2004319065A5 JP2004046699A JP2004046699A JP2004319065A5 JP 2004319065 A5 JP2004319065 A5 JP 2004319065A5 JP 2004046699 A JP2004046699 A JP 2004046699A JP 2004046699 A JP2004046699 A JP 2004046699A JP 2004319065 A5 JP2004319065 A5 JP 2004319065A5
- Authority
- JP
- Japan
- Prior art keywords
- current
- control transistor
- voltage
- memory cell
- nonvolatile
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Claims (23)
- 電圧源と不揮発性メモリセルとの間に直列接続された電流供給制御用トランジスタ、または前記不揮発性メモリセルと基準電位との間に直列接続された電流吸収制御用トランジスタのいずれか一方を備え、
前記電流供給制御用トランジスタ、または前記電流吸収制御用トランジスタは、電流−電圧特性における電流飽和領域で動作させることにより、データ書き込み時に、不揮発性メモリセルに流れる電流を制御することを特徴とする不揮発性半導体記憶装置。 - 電圧源と不揮発性メモリセルとの間に直列接続された電流供給制御用トランジスタ、および前記不揮発性メモリセルと基準電位との間に直列接続された電流吸収制御用トランジスタとを備え、
前記電流供給制御用トランジスタ、および前記電流吸収制御用トランジスタは、電流−電圧特性における電流飽和領域で動作させることにより、データ書き込み時に、不揮発性メモリセルに流れる電流を制御することを特徴とする不揮発性半導体記憶装置。 - 請求項2記載の不揮発性半導体記憶装置において、
前記電流供給制御用トランジスタに流れる電流と、前記電流吸収制御用トランジスタに流れる電流との差が、前記不揮発性メモリセルの書き込み電流となることを特徴とする不揮発性半導体記憶装置。 - 請求項2または3記載の不揮発性半導体記憶装置において、
電流トリミング情報が格納されたトリミング情報格納部と、前記トリミング情報格納部の電流トリミング情報をデコードし、ある電圧を出力するデコーダ回路とよりなるトリミング部を備え、
前記トリミング部は、1つの前記電流トリミング情報に基づいて、前記電流供給制御用トランジスタ、および前記電流吸収制御用トランジスタのゲートにそれぞれ印加する電圧を生成することを特徴とする不揮発性半導体記憶装置。 - 請求項1記載の不揮発性半導体記憶装置において、
電流トリミング情報が格納されたトリミング情報格納部と、
前記トリミング情報格納部の電流トリミング情報をデコードし、ある電圧を出力するデコーダ回路とよりなるトリミング部を備え、
前記トリミング部は、前記電流トリミング情報に基づいて、前記電流供給制御用トランジスタ、または前記電流吸収制御用トランジスタのいずれか一方のゲートに印加する電圧を生成することを特徴とする不揮発性半導体記憶装置。 - 請求項1〜5のいずれか1項に記載の不揮発性半導体記憶装置において、
前記トリミング情報格納部には、電源回路におけるトリミング情報が格納されていることを特徴とする不揮発性半導体記憶装置。 - 請求項1〜6のいずれか1項に記載の不揮発性半導体記憶装置において、
前記不揮発性メモリセルは、選択ゲートとメモリゲートとを有した2トランジスタ構成からなることを特徴とする不揮発性半導体記憶装置。 - 請求項7記載の不揮発性半導体記憶装置において、
前記電流供給制御用トランジスタ、および前記電流吸収制御用トランジスタのゲート長は、前記不揮発性メモリセルの選択ゲートのゲート長よりも大きいことを特徴とする不揮発性半導体記憶装置。 - 不揮発性記憶部と、中央処理装置とを有し、前記中央処理装置は所定の処理を実行し、前記不揮発性記憶部に動作指示を行うことが可能であり、前記不揮発性記憶部は、情報を格納する複数の不揮発性メモリセルを有する半導体集積回路装置であって、
前記不揮発性記憶部は、電圧源と不揮発性メモリセルとの間に直列接続された電流供給制御用トランジスタ、または前記不揮発性メモリセルと基準電位との間に直列接続された電流吸収制御用トランジスタのいずれか一方を備え、
前記電流供給制御用トランジスタ、または前記電流吸収制御用トランジスタは、電流−電圧特性における電流飽和領域で動作させることにより、データ書き込み時に、前記不揮発性メモリセルに流れる電流を制御することを特徴とする半導体集積回路装置。 - 不揮発性記憶部と、中央処理装置とを有し、前記中央処理装置は所定の処理を実行し、前記不揮発性記憶部に動作指示を行うことが可能であり、前記不揮発性記憶部は、情報を格納する複数の不揮発性メモリセルを有する半導体集積回路装置であって、
前記不揮発性記憶部は、
電圧源と不揮発性メモリセルとの間に直列接続された電流供給制御用トランジスタ、および前記不揮発性メモリセルと基準電位との間に直列接続された電流吸収制御用トランジスタとを備え、
前記電流供給制御用トランジスタ、および前記電流吸収制御用トランジスタは、電流−電圧特性における電流飽和領域で動作させることにより、データ書き込み時に、前記不揮発性メモリセルに流れる電流を制御することを特徴とする半導体集積回路装置。 - 請求項10記載の半導体集積回路装置において、
前記電流供給制御用トランジスタに流れる電流と、前記電流吸収制御用トランジスタに流れる電流との差が、前記不揮発性メモリセルの書き込み電流となることを特徴とする半導体集積回路装置。 - 請求項10または11記載の半導体集積回路装置において、
電流トリミング情報が格納されたトリミング情報格納部と、
前記トリミング情報格納部の電流トリミング情報をデコードし、ある電圧を出力するデコーダ回路とよりなるトリミング部を備え、
前記トリミング部は、1つの前記電流トリミング情報に基づいて、前記電流供給制御用トランジスタ、および前記電流吸収制御用トランジスタのゲートにそれぞれ印加する電圧を生成することを特徴とする半導体集積回路装置。 - 請求項9記載の半導体集積回路装置において、
電流トリミング情報が格納されたトリミング情報格納部と、
前記トリミング情報格納部の電流トリミング情報をデコードし、ある電圧を出力するデコーダ回路とよりなるトリミング部を備え、
前記トリミング部は、前記電流トリミング情報に基づいて、前記電流供給制御用トランジスタ、または前記電流吸収制御用トランジスタのいずれか一方のゲートに印加する電圧を生成することを特徴とする半導体集積回路装置。 - 請求項9〜13のいずれか1項に記載の半導体集積回路装置において、
前記トリミング情報格納部には、電源回路におけるトリミング情報が格納されていることを特徴とする半導体集積回路装置。 - 請求項9〜14のいずれか1項に記載の半導体集積回路装置において、
前記不揮発性メモリセルは、選択ゲートとメモリゲートとを有した2トランジスタ構成からなることを特徴とする半導体集積回路装置。 - 請求項15記載の半導体集積回路装置において、
前記電流供給制御用トランジスタ、および前記電流吸収制御用トランジスタのゲート長は、前記不揮発性メモリセルの選択ゲートのゲート長よりも大きいことを特徴とする半導体集積回路装置。 - 電圧源と不揮発性メモリセルとの間に直列接続された電流供給制御用トランジスタ、または前記不揮発性メモリセルと基準電位との間に直列接続された電流吸収制御用トランジスタのいずれか一方を備え、
前記不揮発性メモリセルは制御トランジスタと電荷蓄積領域を有するメモリトランジスタとを有し、制御トランジスタの制御ゲートに第1電圧を印加し、メモリトランジスタの制御ゲートに第2電圧を印加し、
前記電流供給制御用トランジスタ、または前記電流吸収制御用トランジスタは、
電流−電圧特性における電流飽和領域で動作させることにより、データ書き込み時に、不揮発性メモリセルに流れる電流を制御するとともに、前記第2電圧よりも小さい第3電圧と第3電圧よりも小さい第4電圧とのいずれか一方の電圧を前記第1電圧として選択的に前記制御トランジスタの制御ゲートに印加することを特徴とする不揮発性半導体記憶装置。 - 請求項17記載の不揮発性半導体記憶装置において、
前記制御トランジスタの制御ゲートに印加する前記第1電圧を生成する回路を有し、前記回路は前記第3電圧と前記第4電圧のいずれか一方の電圧を前記第1電圧として出力することを特徴とする不揮発性半導体記憶装置。 - 請求項18記載の不揮発性半導体記憶装置において、
前記第1電圧として前記第3電圧と前記第4電圧のどちらの電圧を出力するかを決定する情報を格納したレジスタを有することを特徴とする不揮発性半導体記憶装置。 - 請求項18記載の不揮発性半導体記憶装置において、
前記回路において前記第1電圧として前記第3電圧と前記第4電圧のどちらの電圧を出力するかを決定する情報を有する命令により決定されることを特徴とする不揮発性半導体記憶装置。 - 複数のメモリセルと、ワード線と、ビット線と、ソース線とを有し、
前記ワード線は所定の複数のメモリセルのゲート端子に接続され、
前記ビット線は所定の複数のメモリセルのドレイン端子に接続され、
前記ソース線は所定の複数のメモリセルのソース端子に接続され、
前記ビット線は第1端側に第1電流制御トランジスタに接続され、第2端側に第2電流制御トランジスタに接続され、
前記メモリセルへのデータ書き込み動作において、前記ソース線に第1電圧を印加し、前記メモリセルのソース端子とドレイン端子間を流れる電流によりメモリセルのしきい値電圧を変化させることにより書き込みが行われ、
書き込み対象となるメモリセルに接続されるビット線と書き込み非対象となるメモリセルに接続されるビット線との両方に対し前記第2電流制御トランジスタを介して第2電圧を印加することでメモリセルのソース端子とドレイン端子間の電位差を緩和し、前記第1電流制御トランジスタは前記ビット線を介して書き込み対象となるメモリセルのソース端子とドレイン端子間の電位差を発生させ、
前記ワード線に第3電圧を印加する前に前記第2電流制御トランジスタを介してビット線への前記第2電圧の印加と前記ソース線に前記第1電圧を印加を行い、前記ワード線に第3電圧を印加している期間中に前記第1電流制御トランジスタによるメモリセルのソース端子とドレイン端子間の電位差発生を行わせることを特徴とする不揮発性記憶装置。 - 請求項21記載の不揮発性記憶装置において、
前記ワード線に前記第3電圧を印加している期間中に、第1のビット線に接続される前記第1電流制御トランジスタによるメモリセルのソース端子とドレイン端子間の電位差発生を行った後、第2のビット線に接続される前記第1電流制御トランジスタによるメモリセルのソース端子とドレイン端子間の電位差発生を行わせることを特徴とする不揮発性記憶装置。 - 請求項21または22記載の不揮発性記憶装置において、
前記第1電流制御トランジスタと前記第2電流制御トランジスタとは各々定電流源として動作し、
前記第1電流制御トランジスタの流す電流量は前記第2電流制御トランジスタの流す電流量と比較して多いことを特徴とする不揮発性記憶装置。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004046699A JP4426868B2 (ja) | 2003-04-04 | 2004-02-23 | 不揮発性半導体記憶装置および半導体集積回路装置 |
TW093107673A TW200506937A (en) | 2003-04-04 | 2004-03-22 | Non-volatile semiconductor memory device, and semiconductor memory IC device |
US10/805,365 US7085157B2 (en) | 2003-04-04 | 2004-03-22 | Nonvolatile memory device and semiconductor device |
KR1020040022968A KR20040086827A (ko) | 2003-04-04 | 2004-04-02 | 불휘발성 반도체 기억 장치 및 반도체 집적 회로 장치 |
US11/472,993 US7529126B2 (en) | 2003-04-04 | 2006-06-23 | Nonvolatile memory device and semiconductor device |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003101124 | 2003-04-04 | ||
JP2004046699A JP4426868B2 (ja) | 2003-04-04 | 2004-02-23 | 不揮発性半導体記憶装置および半導体集積回路装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009176327A Division JP5039099B2 (ja) | 2003-04-04 | 2009-07-29 | 不揮発性半導体記憶装置 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2004319065A JP2004319065A (ja) | 2004-11-11 |
JP2004319065A5 true JP2004319065A5 (ja) | 2007-03-22 |
JP4426868B2 JP4426868B2 (ja) | 2010-03-03 |
Family
ID=33100413
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004046699A Expired - Fee Related JP4426868B2 (ja) | 2003-04-04 | 2004-02-23 | 不揮発性半導体記憶装置および半導体集積回路装置 |
Country Status (4)
Country | Link |
---|---|
US (2) | US7085157B2 (ja) |
JP (1) | JP4426868B2 (ja) |
KR (1) | KR20040086827A (ja) |
TW (1) | TW200506937A (ja) |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW546840B (en) * | 2001-07-27 | 2003-08-11 | Hitachi Ltd | Non-volatile semiconductor memory device |
JP4346482B2 (ja) * | 2004-03-25 | 2009-10-21 | Necエレクトロニクス株式会社 | 不揮発性記憶装置及び不揮発性記憶装置の検証方法 |
JP2006222367A (ja) * | 2005-02-14 | 2006-08-24 | Oki Electric Ind Co Ltd | 不揮発性半導体メモリ装置、駆動方法、及び製造方法 |
US7236402B2 (en) * | 2005-11-30 | 2007-06-26 | Freescale Semiconductor, Inc. | Method and apparatus for programming/erasing a non-volatile memory |
US7512032B2 (en) * | 2006-03-28 | 2009-03-31 | Andrea Martinelli | Electronic device comprising non volatile memory cells with optimized programming and corresponding programming method |
US7580291B2 (en) * | 2006-06-08 | 2009-08-25 | Atmel Corporation | Data register with efficient erase, program verify, and direct bit-line memory access features |
US7961511B2 (en) * | 2006-09-26 | 2011-06-14 | Sandisk Corporation | Hybrid programming methods and systems for non-volatile memory storage elements |
US7376027B1 (en) * | 2006-11-07 | 2008-05-20 | Taiwan Semiconductor Manufacturing Co., Ltd. | DRAM concurrent writing and sensing scheme |
JP5164400B2 (ja) * | 2007-03-12 | 2013-03-21 | ルネサスエレクトロニクス株式会社 | 不揮発性半導体記憶装置 |
JP2010079977A (ja) * | 2008-09-25 | 2010-04-08 | Toppan Printing Co Ltd | 定電流型電源回路を有する不揮発性半導体メモリ装置 |
CN102394109B (zh) * | 2011-09-28 | 2016-08-03 | 上海华虹宏力半导体制造有限公司 | 闪存 |
US9093161B2 (en) * | 2013-03-14 | 2015-07-28 | Sillicon Storage Technology, Inc. | Dynamic programming of advanced nanometer flash memory |
US11069411B2 (en) | 2013-03-14 | 2021-07-20 | Silicon Storage Technology, Inc. | Programming circuit and method for flash memory array |
KR102167609B1 (ko) | 2014-05-13 | 2020-10-20 | 삼성전자주식회사 | 비휘발성 메모리 장치 및 그것의 프로그램 방법 |
US9881683B1 (en) | 2016-12-13 | 2018-01-30 | Cypress Semiconductor Corporation | Suppression of program disturb with bit line and select gate voltage regulation |
US11200952B2 (en) | 2019-07-22 | 2021-12-14 | Samsung Electronics Co., Ltd. | Non-volatile memory device |
KR20210011209A (ko) | 2019-07-22 | 2021-02-01 | 삼성전자주식회사 | 비휘발성 메모리 장치 및 비휘발성 메모리 장치의 프로그램 방법 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1083689A (ja) * | 1996-09-10 | 1998-03-31 | Mitsubishi Electric Corp | 不揮発性半導体記憶装置 |
US5852578A (en) * | 1997-06-17 | 1998-12-22 | Hoang; Loc B. | Flash cell having self-timed programming |
JPH11273388A (ja) * | 1998-03-26 | 1999-10-08 | Sanyo Electric Co Ltd | 不揮発性半導体メモリ装置 |
KR100347866B1 (ko) * | 1999-03-08 | 2002-08-09 | 삼성전자 주식회사 | 낸드 플래시 메모리 장치 |
US6388293B1 (en) | 1999-10-12 | 2002-05-14 | Halo Lsi Design & Device Technology, Inc. | Nonvolatile memory cell, operating method of the same and nonvolatile memory array |
JP2001148434A (ja) | 1999-10-12 | 2001-05-29 | New Heiro:Kk | 不揮発性メモリセルおよびその使用方法、製造方法ならびに不揮発性メモリアレイ |
JP4043703B2 (ja) * | 2000-09-04 | 2008-02-06 | 株式会社ルネサステクノロジ | 半導体装置、マイクロコンピュータ、及びフラッシュメモリ |
JP4084922B2 (ja) | 2000-12-22 | 2008-04-30 | 株式会社ルネサステクノロジ | 不揮発性記憶装置の書込み方法 |
US6480419B2 (en) * | 2001-02-22 | 2002-11-12 | Samsung Electronics Co., Ltd. | Bit line setup and discharge circuit for programming non-volatile memory |
JP2002334588A (ja) | 2001-05-11 | 2002-11-22 | Seiko Epson Corp | 不揮発性半導体記憶装置のプログラム方法 |
FR2826496A1 (fr) * | 2001-06-25 | 2002-12-27 | St Microelectronics Sa | Memoire eeprom protegee contre les effets d'un claquage de transistor d'acces |
KR100457159B1 (ko) | 2001-12-26 | 2004-11-16 | 주식회사 하이닉스반도체 | 마그네틱 램 |
US7196931B2 (en) * | 2002-09-24 | 2007-03-27 | Sandisk Corporation | Non-volatile memory and method with reduced source line bias errors |
-
2004
- 2004-02-23 JP JP2004046699A patent/JP4426868B2/ja not_active Expired - Fee Related
- 2004-03-22 TW TW093107673A patent/TW200506937A/zh not_active IP Right Cessation
- 2004-03-22 US US10/805,365 patent/US7085157B2/en not_active Expired - Lifetime
- 2004-04-02 KR KR1020040022968A patent/KR20040086827A/ko not_active Application Discontinuation
-
2006
- 2006-06-23 US US11/472,993 patent/US7529126B2/en not_active Expired - Lifetime
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2004319065A5 (ja) | ||
JP4762986B2 (ja) | 不揮発性記憶装置、および不揮発性記憶装置の制御方法 | |
JP2001338493A5 (ja) | ||
JP2008541325A5 (ja) | ||
KR20070021920A (ko) | 불휘발성 메모리 셀 및 기억장치와 불휘발성 논리 회로 | |
JP2001229687A (ja) | 電圧レギュレータ回路および半導体メモリ装置 | |
JPS6177199A (ja) | 半導体記憶装置 | |
JP4426868B2 (ja) | 不揮発性半導体記憶装置および半導体集積回路装置 | |
US20110128787A1 (en) | Ripple programming of memory cells in a nonvolatile memory | |
JP2004103153A (ja) | 不揮発性半導体記憶装置の電圧発生回路 | |
JP3693504B2 (ja) | メモリデバイス | |
JP2007157206A (ja) | 半導体集積回路装置 | |
KR20130134032A (ko) | 집적 회로 및 이를 포함하는 장치들 | |
JP2008310900A (ja) | 不揮発性半導体記憶装置 | |
JP2006066009A (ja) | 半導体集積回路 | |
JP2003007100A (ja) | 半導体記憶装置 | |
JP4760225B2 (ja) | 記憶装置 | |
JP4937219B2 (ja) | 不揮発性半導体記憶装置 | |
JP5250254B2 (ja) | 不揮発性半導体メモリ装置 | |
JPH10334073A (ja) | 1チップマイクロコンピュータ | |
JP2008041157A (ja) | メモリセル及び不揮発性記憶装置 | |
JP2008004175A (ja) | 不揮発性半導体記憶装置及びその電圧印加方法 | |
JP2006268956A5 (ja) | ||
JP4484344B2 (ja) | 不揮発性半導体記憶装置 | |
TWI453745B (zh) | 非揮發性靜態隨機存取記憶體元件 |