JP2004311489A - 電気光学装置の製造方法及び半導体装置の製造方法 - Google Patents
電気光学装置の製造方法及び半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2004311489A JP2004311489A JP2003099035A JP2003099035A JP2004311489A JP 2004311489 A JP2004311489 A JP 2004311489A JP 2003099035 A JP2003099035 A JP 2003099035A JP 2003099035 A JP2003099035 A JP 2003099035A JP 2004311489 A JP2004311489 A JP 2004311489A
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor
- oxide film
- manufacturing
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
Abstract
【解決手段】支持基板110上に形成された単結晶シリコン膜112を薄層化するに際して、前記単結晶シリコン膜112上に、酸化シリコン膜116を成膜法により形成する工程と、前記酸化シリコン膜116を平坦化する工程と、前記平坦化された酸化シリコン膜116側から前記単結晶シリコン膜112を犠牲酸化する工程と、が含まれる製造方法とする。
【選択図】 図1
Description
【発明の属する技術分野】
本発明は、Silicon On Insulator(以下、「SOI」)と略記する。)技術を適用した半導体装置および電気光学装置の製造方法に関するものである。
【0002】
【従来の技術】
絶縁基体上にシリコンなどからなる半導体薄膜を形成し、その半導体薄膜を半導体デバイスに形成するSOI技術は、素子の高速化や低消費電力化、高集積化を図ることができる等の利点を有することから、半導体装置や電気光学装置に好ましく適用されている技術である。
【0003】
このようなSOI基板に特有の問題として、上記半導体層に生じるHF欠陥(HF defect)が挙げられる。HF欠陥とは、SOI基板を濃HF溶液に浸漬した際に顕在化する半導体層の欠損部を指し、具体的には、HF溶液が上記欠損部を介して半導体層と絶縁膜との界面、あるいは絶縁膜と基板との界面に達し、前記界面に剥離を生じさせることで顕在化する。特にSOI基板を用いた電気光学装置を作製する際には、半導体層上に形成した犠牲酸化膜を除去する工程において、エッチング液が上記欠損部を貫通して半導体層と基板との間の貼り合わせ界面に到達し、係る界面で部分的な剥離が生じてHF欠陥が顕在化し、歩留まりの低下が生じる。このような剥離が電気光学装置で特に問題視されるのは、画素を駆動するためのスイッチング素子を構成する半導体層に上記欠損部が存在する確率はかなり低いものの、上記の剥離が生じていると、プロジェクタのライトバルブとして使用した場合に、上記界面剥離部分が拡大投影されて顕著な表示品質の低下が生じるためである。
【0004】
そこで、このようなHF欠陥を低減するための技術が、例えば以下の特許文献1及び特許文献2にて開示されている。これらの文献では、SOI基板を熱処理する際の雰囲気制御(特許文献1)、又は温度制御(特許文献2)によりHF欠陥の低減を図るものである。
【0005】
【特許文献1】
特開2002−184961号公報
【特許文献2】
特開2002−110688号公報
【0006】
【発明が解決しようとする課題】
上記特許文献1,2に記載の技術では、ある程度のHF欠陥の低減は可能であるものの、半導体層のHF欠陥を完全に無くせる訳ではない。従って、1つでも貼り合わせ界面に剥離が生じていると表示品質の低下が生じる上記電気光学装置用途では、依然として問題を解決することができない。
【0007】
本発明は、上記課題を解決するために成されたものであって、SOI基板の半導体層にHF欠陥が生じた場合にも、係る欠陥に起因するデバイスの不良が生じるのを防止することができる電気光学装置の製造方法、及び半導体装置の製造方法を提供することを目的としている。
【0008】
【課題を解決するための手段】
上記課題を解決するために、本発明の電気光学装置の製造方法は、支持基板と、該支持基板上に形成された半導体層とを備えた複合基板を有する電気光学装置の製造方法において、前記支持基板上に形成された半導体膜を薄層化して前記半導体層を形成する工程が、前記半導体膜上に酸化膜を形成する工程と、前記酸化膜を平坦化する工程と、前記半導体膜を犠牲酸化する工程と、を有することを特徴としている。
【0009】
この製造方法によれば、前記半導体膜上に成膜法により酸化膜を形成するので、前記複合基板において、HF欠陥となり得るような欠損部が前記半導体膜に生じていた場合に、係る欠損部が前記酸化膜により埋められ、その後、係る酸化膜を平坦化するので、前記酸化膜に欠損部に起因する凹凸が生じていたとしても酸化膜表面は平坦に形成される。そして、その後に半導体膜の犠牲酸化を行って半導体膜を薄層化すれば、前記欠損部は前記酸化膜により埋められているので、半導体層上の酸化膜を除去する際にエッチング液が欠損部を貫通して支持基板側に到達するのを防止することができる。
従って、上記製造方法によれば、前記複合基板において、HF欠陥となり得るような微小な欠損部が前記半導体膜に生じていたとしても、この欠損部に起因する欠陥が顕在化するのを防止することができるため、特に製造時の歩留まり向上に寄与することができる。
【0010】
次に、本発明に係る電気光学装置の製造方法は、前記半導体層は絶縁層を介して前記支持基板上に形成され、前記犠牲酸化後の半導体膜上における酸化膜の膜厚を、前記絶縁層の層厚と該絶縁層上における酸化膜の膜厚との合計の厚さより薄くすることを特徴とする。
この製造方法によれば、前記犠牲酸化後に酸化膜を除去するに際して、半導体膜の表面が露出するまで除去工程を行っても、前記欠損部に埋められた酸化膜と前記絶縁層とを貫通し支持基板に到達するまでエッチングが進行することがなくなるので、支持基板と絶縁層との界面でエッチング液による剥離を生じさせることなく、高歩留まりで電気光学装置を製造することができる。
【0011】
次に、本発明に係る電気光学装置の製造方法は、前記犠牲酸化後の半導体膜上における酸化膜の膜厚を、前記絶縁層上における酸化膜の膜厚より薄くすることを特徴とする。
この製造方法によれば、支持基板と絶縁層との界面にまで酸化膜除去用のエッチング液が到達しないのは勿論のこと、半導体膜と絶縁層との界面にまでも到達しないようにすることができるため、前記半導体膜と絶縁層との界面にも剥離を生じさせることがなく、特に高い製造効率で電気光学装置の製造を行うことが可能になる。
【0012】
次に、本発明に係る電気光学装置の製造方法は、前記半導体膜上に酸化膜を形成する工程以前に、前記半導体膜をパターニングする工程を有することを特徴とする。
本発明に係る製造方法では、薄層化対象の半導体膜がパターニングされていても問題なく適用することができ、ベタ状の半導体膜に対して薄層化を行った場合と同様に、半導体膜の欠損部を介してエッチング液が支持基板側へ進入するのを効果的に防止することが可能であり、高歩留まりで電気光学装置の製造を行うことができる。
【0013】
次に、本発明に係る電気光学装置の製造方法は、前記パターニングされた半導体膜の非形成領域を含む支持基板上に、前記酸化膜を成膜法により形成することを特徴とする。
この製造方法によれば、仮に絶縁層に微小な欠損部が生じている場合にも、係る欠損部を前記酸化膜により埋めることができるため、半導体膜の表面酸化後に酸化膜を除去する工程において、エッチング液が絶縁層の欠損部を介して支持基板と絶縁層との界面に到達するのを防止することができる。
【0014】
次に、本発明に係る電気光学装置の製造方法は、前記半導体層を、層厚の異なる複数の領域に分割して形成することを特徴とする。
この製造方法によれば、例えば画素領域に完全空乏型のトランジスタ素子が形成され、駆動回路領域に部分空乏型のトランジスタ素子が形成されているような電気光学装置を製造するに際しても、半導体層及び絶縁層に存在する微小な欠損部によるHF欠陥が顕在化するのを効果的に防止することができ、高歩留まりで高性能の電気光学装置を製造することが可能である。
【0015】
次に、本発明に係る電気光学装置の製造方法は、前記半導体層が単結晶半導体層であることを特徴とする。この製造方法によれば、高速な能動素子を備えた電気光学装置を歩留まり良く製造することが可能になる。
【0016】
次に、本発明に係る半導体装置の製造方法は、支持基板と、該支持基板上に形成された半導体層とを備えた半導体装置の製造方法において、前記支持基板上に形成された半導体膜を薄層化して前記半導体層を形成する工程が、前記半導体膜上に酸化膜を形成する工程と、前記酸化膜を平坦化する工程と、前記平坦化された酸化膜側から前記半導体膜を犠牲酸化する工程と、を有することを特徴とする。
上記製造方法によれば、先の電気光学装置の製造方法と同様に、前記複合基板において、HF欠陥となり得るような欠損部が前記半導体膜に生じていたとしても、この欠損部に起因する欠陥が顕在化するのを防止することができるため、特に製造時の歩留まり向上に寄与することができる。
【0017】
次に、本発明に係る半導体装置の製造方法は、前記半導体層は絶縁層を介して前記支持基板上に形成され、前記犠牲酸化後の半導体膜上における酸化膜の膜厚を、前記絶縁層の層厚と該絶縁層上における酸化膜の膜厚との合計の厚さより薄くすることを特徴とする。
この製造方法によれば、前記犠牲酸化後に酸化膜を除去するに際して、半導体膜の表面が露出するまで除去工程を行っても、前記欠損部に埋められた酸化膜と前記絶縁層とを貫通して支持基板にまで酸化膜がエッチングされることがないため、支持基板と絶縁層との界面でエッチング液による剥離を生じることがなく、高歩留まりで半導体装置を製造することができる。
【0018】
次に、本発明に係る半導体装置の製造方法は、前記犠牲酸化後の半導体膜上における酸化膜の膜厚を、前記絶縁層上における酸化膜の膜厚より薄くすることを特徴とする。
この製造方法によれば、支持基板と絶縁層との界面にまで酸化膜除去用のエッチング液が到達しないのは勿論のこと、半導体膜と絶縁層との界面にまでも到達しないようにすることができるため、前記半導体膜と絶縁層との界面にも剥離を生じさせることがなく、特に高い製造効率で半導体装置の製造を行うことが可能になる。
【0019】
次に、本発明に係る半導体装置の製造方法は、前記半導体膜上に酸化膜を形成する工程以前に、前記半導体膜をパターニングする工程を有することを特徴とする。
本発明に係る製造方法では、薄層化対象の半導体膜がパターニングされていても問題なく適用することができ、ベタ状の半導体膜に対して薄層化を行った場合と同様に、半導体膜の欠損部を介してエッチング液が支持基板側へ進入するのを効果的に防止することが可能であり、高歩留まりで半導体装置の製造を行うことができる。
【0020】
次に、本発明に係る半導体装置の製造方法は、前記半導体層が単結晶半導体層であることを特徴とする。この製造方法によれば、高速な能動素子を備えた半導体装置を歩留まり良く製造することが可能になる。
【0021】
【発明の実施の形態】
(電気光学装置の製造方法)
以下、本発明の一実施の形態である電気光学装置の製造方法について説明する。尚、以下の図面においては、図面を見易くするために各構成要素の膜厚や寸法の比率等を適宜異ならせてある。
図1は、本実施形態の電気光学装置の製造方法を示す断面工程図である。
まず、図1Aに示すように、石英等からなる支持基板110上に酸化シリコンからなる絶縁層111を介して形成された単結晶シリコン膜(半導体膜)112を有するSOI基板(複合基板)115を用意する。またSOI基板115としては、絶縁層111中又は絶縁層111と支持基板110との界面に所定の平面形状にパターン形成された金属膜(遮光膜)を有するものも用いることができる。
このような構成を備えたSOI基板115は、公知の製造方法により製造することができ、例えば支持基板110と、表面に酸化シリコン層が形成された単結晶シリコン基板とを、酸化シリコン層と支持基板110とが向き合うように貼り合わせ、前記単結晶シリコン基板を所定の膜厚に薄く加工することで、支持基板110上に、絶縁層111を介して単結晶シリコン膜112が形成されたSOI基板を作製することができる。
【0022】
本実施形態の製造方法にあっては、前記SOI基板115として、HF欠陥となり得るような欠損部120a、120bを有している基板であっても用いることができる。欠損部120aは、単結晶シリコン膜112に平面積が0.1〜10cm2程度の微小な欠損が生じた部位であり、欠損部120bは、単結晶シリコン膜112から絶縁層111まで貫通するような深い欠損が生じている部位である。
【0023】
上記SOI基板115を用意したならば、図1Bに示すように、単結晶シリコン膜112上にCVD法やスパッタリング法等の成膜法を用いて、酸化シリコン膜116を成膜する。この酸化シリコン膜116表面の欠損部120a、120bに対応する平面位置には、これらの欠損部に起因する凹部116a、116bが形成される場合がある。
尚、この酸化シリコン膜116の膜厚は、単結晶シリコン膜112の膜厚や、薄層化後の単結晶シリコン層(後述する)の層厚等を勘案して決定され、その詳細は後述する。
【0024】
次いで、図1Cに示すように、酸化シリコン膜116の外表面側を平坦化する。この平坦化工程には、例えばCMP(化学機械研磨)や、エッチバック(ウェットエッチング、ドライエッチングのいずれも適用できる)等が適用できる。また、平坦化に際して、単結晶シリコン膜112の表面が露出する程度にまで酸化シリコン膜116の除去を行っても良い。また、この平坦化工程後に、酸化シリコン膜116表面の欠損部120bに対応する平面位置に凹部116bの一部が残っていても構わない。
【0025】
次に、図1Dに示すように、酸化シリコン膜116側から、単結晶シリコン膜112を熱酸化等の方法により酸化させて、上記酸化シリコン膜116と単結晶シリコン膜112の一部が酸化されて形成された酸化シリコン層とからなる酸化膜119を形成する。そして、この時点で前記酸化膜119の下側には薄層化された単結晶シリコン層122が形成される。その際、単結晶シリコン膜112が存在しない欠損部120a、120bに対応する位置の酸化膜119表面に凹部119a、119bが形成されることもある。
【0026】
そして、図1Eに示すように、ウェットエッチング等の方法により単結晶シリコン層122の上面が露出するまで酸化膜119の除去を行うことで、所定の層厚にまで薄層化された単結晶シリコン層122を有する電気光学装置用基板が得られる。この電気光学装置用基板では、図1Eに示すように、HF欠陥となり得る欠損部120a、120bが、それぞれ酸化膜126a、126bにより埋められている。その後、単結晶シリコン層122を所定の平面形状にパターニングする工程等の公知の製造工程を経てTFT(薄膜トランジスタ)等のスイッチング素子や画素電極等を形成することで、電気光学装置を作製することができる。
【0027】
このように、本実施形態に係る製造方法によれば、図1A〜図1Eに示したように、単結晶シリコン膜112の薄層化のための表面酸化以前に、単結晶シリコン層112上に成膜法による酸化シリコン膜116を形成し、係る酸化シリコン膜116を平坦化することとしたので、前記表面酸化後に酸化膜を除去する工程において、欠損部120a、120bを貫通してエッチング液が浸透することがなく、単結晶シリコン膜122と絶縁層111との界面や、絶縁層111と支持基板110との界面に剥離を生じさせることがない。従って、本実施形態に係る方法により作製された電気光学装置用基板を用いるならば、SOI基板115に欠損部120a、120bが生じていたとしても、その後の工程において欠陥が顕在化されないので、電気光学装置の製造歩留まりを大幅に向上させることが可能である。
【0028】
上記本実施形態に係る製造方法において、単結晶シリコン膜112上に形成される酸化シリコン膜116の膜厚は、図1Dに示す酸化膜119を形成した状態における、単結晶シリコン層122上における酸化膜119の膜厚d1と、欠損部120aにおける酸化膜119の膜厚d2、及び酸化膜119と絶縁層111により構成される酸化シリコンからなる層の総膜厚d3とから導出することができる。すなわち、図1Dに示す酸化膜119を部分的に除去するに際して、少なくとも欠損部120aを埋めている酸化膜とその下側の絶縁層とが貫通されないようにするために、単結晶シリコン層122上の酸化膜119の膜厚d1が、膜厚d3よりも小さくなるように形成され、さらに好ましくは、単結晶シリコン層122と絶縁層111との界面にもエッチング液が到達しないように、欠損部120aの位置における膜厚d2よりも、前記膜厚d1を小さくするのがよい。
【0029】
具体的に例示すると、層厚200nmの絶縁層111上に形成された膜厚200nmの単結晶シリコン膜112を薄層化して膜厚55nmの単結晶シリコン層122とする場合に、図1Bに示す工程において単結晶シリコン膜112上に膜厚800nmの酸化シリコン膜116を形成し、図1Cに示す平坦化工程で酸化シリコン膜116を460nm研磨すれば、単結晶シリコン膜112上には140nmの酸化シリコン膜116が残り、欠損部120aにおいては、膜厚340nmの酸化シリコン膜116が残る。その後、図1Dに示すように単結晶シリコン膜112を、層厚55nmの単結晶シリコン層122が残るように表面酸化すると、単結晶シリコン層112上の酸化膜119の膜厚(d1)は340nmとなり、欠損部120aにおける酸化膜119の膜厚(d2)は、両側の単結晶シリコン膜が酸化された際のせり出しがあるため、少なくとも図1Cに示す状態の膜厚340nmより厚くなる。従って、上記条件で電気光学装置の製造を行った場合には、酸化膜119の除去により欠損部120aを埋めている酸化膜119が完全に除去されることはなく、酸化膜119を除去するためのエッチング液は、単結晶シリコン層122と絶縁層111との界面にも到達しない。
【0030】
上記実施の形態では、単結晶シリコン膜112を基板上で均一な層厚を有する単結晶シリコン層122に加工する場合について説明したが、例えば画素形成領域と、駆動回路形成領域とを同一の基板上に有する電気光学装置において、画素形成領域に完全空乏型のトランジスタ素子を形成し、駆動回路形成領域に部分空乏型のトランジスタ素子を形成するために、各々の領域における半導体層厚を異ならせるような場合にも、本実施形態に係る製造方法は問題なく適用することができる。この形態の製造方法について、図2及び図3を参照して以下に説明する。尚、図2及び図3において、図1と共通の構成要素には、同一の符号を付してその詳細な説明を省略するものとする。
【0031】
図2及び図3は、本発明の他の形態の製造工程を示す断面工程図であり、図2A〜図2E、図3A〜図3Bは連続する工程を示している。
まず、図2Aに示すように、支持基板110上に絶縁層111を介して形成された単結晶シリコン膜112を有するSOI基板115を用意する。このSOI基板115は、図に示すように、後にそれぞれ画素形成領域、駆動回路形成領域とされるべく2つの領域に区画されている。また、単結晶シリコン膜112には欠損部120aを模式的に図示している。
次いで、図2Bに示すように、前記2領域のうち、駆動回路形成領域にあたる領域のみをフォトレジストによりマスクして絶縁膜層127を形成する。つまり、SOI基板115の全面に塗布したフォトレジストを、露光、現像して上記駆動回路形成領域にのみ残した後、ドライエッチングもしくはウェットエッチング等で絶縁膜層を駆動周辺回路部分のみ残して除去する。なお、画素形成領域の欠損部120a上に絶縁膜層127の除去後、絶縁膜層127の一部が残っても構わない。
【0032】
次に、図2Cに示すように、画素形成領域の単結晶シリコン膜112上に成膜法により酸化シリコン膜116を形成する。その際、駆動回路形成領域の絶縁膜層127上にも酸化シリコン膜116が成膜されていても構わない。画素形成領域の欠損部120aに対応する位置の酸化シリコン膜116表面に凹部116aが形成されている。
次に、図2Dに示すように、凹部116aによる段差が消失するように酸化膜116の表面をCMP等により平坦化する。その後、図2Eに示すように単結晶シリコン膜112を表面酸化することで、画素形成領域の支持基板上には、所定の層厚に薄層化された単結晶シリコン層122aと、その上に成長した酸化膜119とが形成される。
【0033】
次に、図3Aに示すように、ウェットエッチング法等により酸化膜119を部分的に除去して単結晶シリコン層122aの表面を露出させることで、画素形成領域のみに所定の層厚を有する単結晶シリコン層122aが形成される。この単結晶シリコン層122aの欠損部120aには、酸化膜126aが埋め込まれている。
【0034】
その後、駆動回路形成領域の絶縁膜層127を除去する。これにより図3Bに示すように、それぞれ所定の膜厚で形成された単結晶シリコン層122a(画素形成領域)、及び122b(駆動回路形成領域)が得られ、層厚の異なる半導体層を備えた電気光学装置用基板が得られる。なお絶縁膜層127を構成する材料には窒化膜シリコン、酸窒化シリコン、酸化膜等の材料を用いることもできる。
【0035】
そして、図3Bに示す電気光学装置用基板を用いるならば、例えば、図3Cに示すように、画素形成領域では、比較的薄い単結晶シリコン層122aを利用した完全空乏型のTFT30が形成され、駆動回路形成領域では、比較的厚い単結晶シリコン層122bを利用した部分空乏型のTFT80が形成された電気光学装置を容易に作成することができる。図3Cにおいて、画素形成領域のTFT30は、ソース/ドレイン領域1b、1cを有する半導体層1aと、この半導体層1aとゲート絶縁膜2を挟んで対向するゲート電極3aとを備えており、駆動回路形成領域のTFT80は、ソース/ドレイン領域80b、80cを有する半導体層80aと、この半導体層80aとゲート絶縁膜82を挟んで対向するゲート電極83とを備えている。
【0036】
以上の各実施形態では、石英等からなる支持基板110に、単結晶シリコン膜112を貼り合わせてなるSOI基板115を用いて電気光学装置を作製する工程について説明したが、本発明に係る製造方法は、SOI基板を用いたデバイス全般に有効に適用することができ、SOI基板として、単結晶シリコンの支持基板上に絶縁層を介して単結晶シリコン膜が形成されたものを用いた半導体装置の製造方法にも問題なく適用することができ、さらには、デバイスを構成する半導体層の層厚が領域毎に異なる半導体装置にも適用することができる。
【0037】
また、上記各実施形態では、ベタ状の単結晶シリコン膜112を薄層化して単結晶シリコン層122、122a、122bを形成する場合について説明したが、単結晶シリコン膜112は予め所定の平面形状にパターニングされていてもよい。このような場合にも、本発明に係る製造方法によれば、単結晶シリコン膜に存在する欠損部が欠陥として顕在化するのを効果的に防止して、高い歩留まりで高性能の電気光学装置を製造することができる。また、先に記載のように、本発明に係る製造方法によれば、絶縁層111が一部欠損している部分(欠損部120b)においても、その欠損部からエッチング液が進入してSOI基板の貼り合わせ界面に剥離を生じさせるのを効果的に防止できるため、上記単結晶シリコン膜112が予めパターニングされている場合には、単結晶シリコン膜112の非形成領域における絶縁層111の欠損部についても、欠陥として顕在化するのを防止することができる。
【0038】
(液晶装置)
次に、上記本発明に係る製造方法により製造することができる電気光学装置の一例として、液晶装置の構成を、図4ないし図6を参照して説明する。図4は、本発明に係る製造方法により製造された液晶装置の回路構成図であり、図5は、同、平面構成図、図6は、図5に示すA−A’線断面図である。
【0039】
本例の液晶装置において、図4に示すように、画像表示領域を構成するマトリクス状に配置された複数の画素には、画素電極9と当該画素電極9への通電制御を行うためのスイッチング素子であるTFT素子30がそれぞれ形成されており、画像信号が供給されるデータ線6aが当該TFT素子30のソースに電気的に接続されている。データ線6aに書き込む画像信号S1、S2、…、Snは、この順に線順次に供給されるか、あるいは相隣接する複数のデータ線6aに対してグループ毎に供給される。
【0040】
また、走査線3aがTFT素子30のゲートに電気的に接続されており、複数の走査線3aに対して走査信号G1、G2、…、Gmが所定のタイミングでパルス的に線順次で印加される。また、画素電極9はTFT素子30のドレインに電気的に接続されており、スイッチング素子であるTFT素子30を一定期間だけオンすることにより、データ線6aから供給される画像信号S1、S2、…、Snを所定のタイミングで書き込む。
【0041】
画素電極9を介して液晶に書き込まれた所定レベルの画像信号S1、S2、…、Snは、後述する共通電極との間で一定期間保持される。液晶は、印加される電圧レベルにより分子集合の配向や秩序が変化することにより、光を変調し、階調表示を可能にする。ここで、保持された画像信号がリークするのを防止するために、画素電極9と共通電極との間に形成される液晶容量と並列に蓄積容量70が付加されている。
【0042】
次に、図5に基づいて、本実施形態の透過型液晶装置の平面構造について説明する。図5に示すように、TFTアレイ基板上に、インジウム錫酸化物(以下、「ITO」と略す。)等の透明導電性材料からなる矩形状の画素電極9(点線部9aにより輪郭を示す)がマトリクス状に配列形成されており、画素電極9の縦横の境界に各々沿ってデータ線6a、走査線3a及び容量線3bが設けられている。本実施形態において、各画素電極9及び各画素電極9を囲むように配設されたデータ線6a、走査線3a、容量線3b等が形成された領域が画素であり、マトリクス状に配置された各画素毎に表示を行うことが可能な構造になっている。
【0043】
データ線6aは、TFT素子30を構成する例えばポリシリコン膜からなる半導体層1aのうち、後述のソース領域にコンタクトホール5を介して電気的に接続されており、画素電極9は、半導体層1aのうち、後述のドレイン領域にコンタクトホール8を介して電気的に接続されている。また、半導体層1aのうち、後述のチャネル領域(図中左上がりの斜線の領域)に対向するように走査線3aが配置されており、走査線3aはチャネル領域に対向する部分でゲート電極として機能する。
【0044】
容量線3bは、走査線3aに沿って略直線状に伸びる本線部(すなわち、平面的に見て、走査線3aに沿って形成された第1領域)と、データ線6aと交差する箇所からデータ線6aに沿って前段側(図中上向き)に突出した突出部(すなわち、平面的に見て、データ線6aに沿って延設された第2領域)とを有する。そして、図5中、右上がりの斜線で示した領域には、複数の第1遮光膜11aが設けられている。
【0045】
次に、図6に基づいて、本実施形態の透過型液晶装置の断面構造について説明する。図6に示すように、本実施形態の透過型液晶装置においては、TFTアレイ基板10と、これに対向配置される対向基板20との間に液晶層50が挟持されている。TFTアレイ基板10は、石英等の透光性材料からなる基板本体10Aとその液晶層50側表面に形成されたTFT素子30、画素電極9、配向膜40を主体として構成されており、対向基板20はガラスや石英等の透光性材料からなる基板本体20Aとその液晶層50側表面に形成された共通電極21と配向膜60とを主体として構成されている。
【0046】
TFTアレイ基板10において、基板本体10Aの液晶層50側表面には画素電極9が設けられ、各画素電極9に隣接する位置に、各画素電極9をスイッチング制御する画素スイッチング用TFT素子30が設けられている。画素スイッチング用TFT素子30は、LDD(Lightly Doped Drain)構造を有しており、走査線3a、当該走査線3aからの電界によりチャネルが形成される半導体層1aのチャネル領域1a’、走査線3aと半導体層1aとを絶縁するゲート絶縁膜2、データ線6a、半導体層1aの低濃度ソース領域1b及び低濃度ドレイン領域1c、半導体層1aの高濃度ソース領域1d及び高濃度ドレイン領域1eを備えている。
【0047】
また、上記走査線3a上、ゲート絶縁膜2上を含む基板本体10A上には、高濃度ソース領域1dへ通じるコンタクトホール5、及び高濃度ドレイン領域1eへ通じるコンタクトホール8が開孔した第2層間絶縁膜4が形成されている。つまり、データ線6aは、第2層間絶縁膜4を貫通するコンタクトホール5を介して高濃度ソース領域1dに電気的に接続されている。さらに、データ線6a上及び第2層間絶縁膜4上には、高濃度ドレイン領域1eへ通じるコンタクトホール8が開孔した第3層間絶縁膜7が形成されている。つまり、高濃度ドレイン領域1eは、第2層間絶縁膜4及び第3層間絶縁膜7を貫通するコンタクトホール8を介して画素電極9に電気的に接続されている。
【0048】
また、本実施形態では、ゲート絶縁膜2を走査線3aに対向する位置から延設して誘電体膜として用い、半導体膜1aを延設して第1蓄積容量電極1fとし、更にこれらに対向する容量線3bの一部を第2蓄積容量電極とすることにより、蓄積容量70が構成されている。
【0049】
また、TFTアレイ基板10の基板本体10Aの液晶層50側表面において、各画素スイッチング用TFT素子30が形成された領域には、TFTアレイ基板10を透過し、TFTアレイ基板10の図示下面(TFTアレイ基板10と空気との界面)で反射されて、液晶層50側への戻り光が、少なくとも半導体層1aのチャネル領域1a’及び低濃度ソース、ドレイン領域1b、1cに入射するのを防止するための第1遮光膜11aが設けられている。また、第1遮光膜11aと画素スイッチング用TFT素子30との間には、画素スイッチング用TFT素子30を構成する半導体層1aを第1遮光膜11aから電気的に絶縁するための第1層間絶縁膜12が形成されている。さらに、図5に示したように、TFTアレイ基板10に第1遮光膜11aを設けるのに加えて、コンタクトホール13を介して第1遮光膜11aは、前段あるいは後段の容量線3bに電気的に接続するように構成されている。
【0050】
また、TFTアレイ基板10の液晶層50側最表面、すなわち、画素電極9及び第3層間絶縁膜7上には、電圧無印加時における液晶層50内の液晶分子の配向を制御する配向膜(配向制御層)40が形成されている。
【0051】
他方、対向基板20には、基板本体20Aの液晶層50側表面であって、データ線6a、走査線3a、画素スイッチング用TFT素子30の形成領域に対向する領域、すなわち各画素部の開口領域以外の領域に、入射光が画素スイッチング用TFT素子30の半導体層1aのチャネル領域1a’や低濃度ソース領域1b、低濃度ドレイン領域1cに侵入するのを防止するための第2遮光膜23が設けられている。さらに、第2遮光膜23が形成された基板本体20Aの液晶層50側には、そのほぼ全面に渡って、ITO等からなる共通電極21が形成され、その液晶層50側には、電圧無印加時における液晶層50内の液晶分子の配向を制御する配向膜(配向制御層)60が形成されている。
【0052】
上記構成の液晶装置は、そのTFTアレイ基板を製造するに際して、先の実施形態の製造方法を適用して製造することができるため、従来のSOI基板を用いた液晶装置に比して、大幅な歩留まりの向上を達成することが可能である。
【0053】
(投射型表示装置)
次に、上記の液晶装置を光変調手段として備えた投射型表示装置の構成について、図面を参照して説明する。図7は、上記液晶装置を光変調装置として用いた投射型表示装置の要部を示す概略構成図である。この図において、510は光源、513、514はダイクロイックミラー、515、516、517は反射ミラー、515は入射レンズ、519はリレーレンズ、520は出射レンズ、522、523、524は液晶光変調装置、525はクロスダイクロイックプリズム、526は投射レンズを示す。
【0054】
光源510はメタルハライド等のランプ511とランプの光を反射するリフレクタ512とからなる。青色光、緑色光反射のダイクロイックミラー513は、光源510からの光束のうちの赤色光を透過させるとともに、青色光と緑色光とを反射する。透過した赤色光は反射ミラー517で反射されて、上記実施形態の液晶装置を備えた赤色光用液晶光変調装置522に入射される。一方、ダイクロイックミラー513で反射された色光のうち緑色光は緑色光反射のダイクロイックミラー514によって反射され、上記実施形態の液晶装置を備えた緑色光用液晶光変調装置523に入射される。なお、青色光は第2のダイクロイックミラー514も透過する。青色光に対しては、光路長が緑色光、赤色光と異なるのを補償するために、入射レンズ518、リレーレンズ519、出射レンズ520を含むリレーレンズ系からなる導光手段521が設けられ、これを介して青色光が上記実施形態の液晶装置を備えた青色光用液晶光変調装置524に入射される。赤色光用液晶光変調装置522、緑色光用液晶光変調装置523、青色光用液晶光変調装置524の前後にはそれぞれ入射側偏光板522a、523a、524aと出射側偏光板522b、523b、524bが設置されている。入射側偏光板で直線偏光となった光は液晶光変調装置により変調された後、出射側偏光板を通過するが、この時決められた振動方向の光しか透過できないため調光が可能となる。
【0055】
各光変調装置と2枚の偏光板により調光された3つの色光はクロスダイクロイックプリズム525に入射する。このプリズムは4つの直角プリズムが貼り合わされ、その内面に赤光を反射する誘電体多層膜と青光を反射する誘電体多層膜とが十字状に形成されている。これらの誘電体多層膜によって3つの色光が合成されて、カラー画像を表す光が形成される。合成された光は、投写光学系である投写レンズ526によってスクリーン527上に投写され、画像が拡大されて表示される。
【0056】
上記構造を有する投射型表示装置は、先に記載の液晶装置を備えたものであるので、液晶層地中にHF欠陥に起因するSOI基板の貼り合わせ界面での剥離が全く生じておらず、従って、係る剥離がその大きさの大小に関わらず全く投影されることがない、特に表示品質に優れた表示装置である。
【図面の簡単な説明】
【図1】図1は、本実施形態の電気光学装置の製造方法を示す断面工程図である。
【図2】図2は、本発明に係る製造方法の他の実施形態を示す断面工程図である。
【図3】図3は、本発明に係る製造方法の他の実施形態を示す断面工程図である。
【図4】図4は、本発明に係る製造方法による液晶装置の回路構成図。
【図5】図5は、同、平面構成図。
【図6】図6は、図5のA−A’線に沿う断面構成図。
【図7】図7は、同液晶装置の応用製品である投射型表示装置の構成図。
【符号の説明】
110 支持基板、111 絶縁層、112 単結晶シリコン膜(半導体膜)、
115 SOI基板、116 酸化シリコン膜、119 酸化膜
120a、120b 欠損部、127 絶縁層
122、122a、122b 単結晶シリコン層(半導体層)
Claims (12)
- 支持基板と、該支持基板上に形成された半導体層とを備えた複合基板を有する電気光学装置の製造方法において、
前記支持基板上に形成された半導体膜を薄層化して前記半導体層を形成する工程が、
前記半導体膜上に酸化膜を形成する工程と、
前記酸化膜を平坦化する工程と、
前記半導体膜を犠牲酸化する工程と、
を有することを特徴とする電気光学装置の製造方法。 - 前記半導体層は絶縁層を介して前記支持基板上に形成され、
前記犠牲酸化後の半導体膜上における酸化膜の膜厚を、前記絶縁層の層厚と該絶縁層上における酸化膜の膜厚との合計の厚さより薄くすることを特徴とする請求項1に記載の電気光学装置の製造方法。 - 前記犠牲酸化後の半導体膜上における酸化膜の膜厚を、前記絶縁層上における酸化膜の膜厚より薄くすることを特徴とする請求項2に記載の電気光学装置の製造方法。
- 前記半導体膜上に酸化膜を形成する工程以前に、前記半導体膜をパターニングする工程を有することを特徴とする請求項1ないし3のいずれか1項に記載の電気光学装置の製造方法。
- 前記パターニングされた半導体膜の非形成領域を含む支持基板上に、前記酸化膜を成膜法により形成することを特徴とする請求項4に記載の電気光学装置の製造方法。
- 前記半導体層を、層厚の異なる複数の領域に分割して形成することを特徴とする請求項1ないし5のいずれか1項に記載の電気光学装置の製造方法。
- 前記半導体層が単結晶半導体層であることを特徴とする請求項1ないし6のいずれか1項に記載の電気光学装置の製造方法。
- 支持基板と、該支持基板上に形成された半導体層とを備えた半導体装置の製造方法において、
前記支持基板上に形成された半導体膜を薄層化して前記半導体層を形成する工程が、
前記半導体膜上に酸化膜を形成する工程と、
前記酸化膜を平坦化する工程と、
前記平坦化された酸化膜側から前記半導体膜を犠牲酸化する工程と、
を有することを特徴とする半導体装置の製造方法。 - 前記半導体層は絶縁層を介して前記支持基板上に形成され、
前記犠牲酸化後の半導体膜上における酸化膜の膜厚を、前記絶縁層の層厚と該絶縁層上における酸化膜の膜厚との合計の厚さより薄くすることを特徴とする請求項8に記載の半導体装置の製造方法。 - 前記犠牲酸化後の半導体膜上における酸化膜の膜厚を、前記絶縁層上における酸化膜の膜厚より薄くすることを特徴とする請求項9に記載の半導体装置の製造方法。
- 前記半導体膜上に酸化膜を形成する工程以前に、前記半導体膜をパターニングする工程を有することを特徴とする請求項8ないし10のいずれか1項に記載の半導体装置の製造方法。
- 前記半導体層が単結晶半導体層であることを特徴とする請求項8ないし11のいずれか1項に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003099035A JP4507503B2 (ja) | 2003-04-02 | 2003-04-02 | 電気光学装置の製造方法及び半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003099035A JP4507503B2 (ja) | 2003-04-02 | 2003-04-02 | 電気光学装置の製造方法及び半導体装置の製造方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2004311489A true JP2004311489A (ja) | 2004-11-04 |
JP2004311489A5 JP2004311489A5 (ja) | 2006-04-20 |
JP4507503B2 JP4507503B2 (ja) | 2010-07-21 |
Family
ID=33463608
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003099035A Expired - Fee Related JP4507503B2 (ja) | 2003-04-02 | 2003-04-02 | 電気光学装置の製造方法及び半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4507503B2 (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011155059A (ja) * | 2010-01-26 | 2011-08-11 | Oki Semiconductor Co Ltd | 半導体装置の製造方法 |
JP2011227332A (ja) * | 2010-04-21 | 2011-11-10 | Fujitsu Semiconductor Ltd | 半導体装置の製造方法、半導体ウエハの製造方法及び反射型液晶装置の製造方法 |
JP2015195290A (ja) * | 2014-03-31 | 2015-11-05 | 信越化学工業株式会社 | 酸化膜付き異種soi基板の欠陥検出方法 |
JP2015195289A (ja) * | 2014-03-31 | 2015-11-05 | 信越化学工業株式会社 | 酸化膜付き異種soi基板の製造方法 |
FR3053159A1 (fr) * | 2016-06-23 | 2017-12-29 | Commissariat Energie Atomique | Procede de fabrication d'une structure de transistors comportant une etape de bouchage |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08172079A (ja) * | 1994-10-17 | 1996-07-02 | Semiconductor Energy Lab Co Ltd | 薄膜半導体の作製方法 |
JP2002118262A (ja) * | 2000-10-05 | 2002-04-19 | Seiko Epson Corp | 半導体装置及びその製造方法 |
JP2002208706A (ja) * | 2001-01-10 | 2002-07-26 | Toshiba Corp | 半導体装置及び半導体装置の製造方法 |
-
2003
- 2003-04-02 JP JP2003099035A patent/JP4507503B2/ja not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08172079A (ja) * | 1994-10-17 | 1996-07-02 | Semiconductor Energy Lab Co Ltd | 薄膜半導体の作製方法 |
JP2002118262A (ja) * | 2000-10-05 | 2002-04-19 | Seiko Epson Corp | 半導体装置及びその製造方法 |
JP2002208706A (ja) * | 2001-01-10 | 2002-07-26 | Toshiba Corp | 半導体装置及び半導体装置の製造方法 |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011155059A (ja) * | 2010-01-26 | 2011-08-11 | Oki Semiconductor Co Ltd | 半導体装置の製造方法 |
JP2011227332A (ja) * | 2010-04-21 | 2011-11-10 | Fujitsu Semiconductor Ltd | 半導体装置の製造方法、半導体ウエハの製造方法及び反射型液晶装置の製造方法 |
JP2015195290A (ja) * | 2014-03-31 | 2015-11-05 | 信越化学工業株式会社 | 酸化膜付き異種soi基板の欠陥検出方法 |
JP2015195289A (ja) * | 2014-03-31 | 2015-11-05 | 信越化学工業株式会社 | 酸化膜付き異種soi基板の製造方法 |
FR3053159A1 (fr) * | 2016-06-23 | 2017-12-29 | Commissariat Energie Atomique | Procede de fabrication d'une structure de transistors comportant une etape de bouchage |
US10490451B2 (en) | 2016-06-23 | 2019-11-26 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Process for fabricating a transistor structure including a plugging step |
Also Published As
Publication number | Publication date |
---|---|
JP4507503B2 (ja) | 2010-07-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3526058B2 (ja) | 光弁用半導体装置 | |
JP4653374B2 (ja) | 電気光学装置の製造方法 | |
KR100490496B1 (ko) | 전기광학 장치 및 전기광학 장치의 제조 방법, 및 투사형표시 장치, 전자기기 | |
KR20020023161A (ko) | 전기 광학 장치용 기판의 제조 방법, 전기 광학 장치용기판, 전기 광학 장치 및 전자 기기 | |
JP4507503B2 (ja) | 電気光学装置の製造方法及び半導体装置の製造方法 | |
TW579601B (en) | Electrooptic device, liquid crystal device, and projection display device | |
JP2004006651A (ja) | 電気光学装置の製造方法、電気光学装置、半導体装置の製造方法、半導体装置、投射型表示装置及び電子機器 | |
JP4366953B2 (ja) | 複合半導体基板の製造方法 | |
JP3812068B2 (ja) | 液晶パネルおよび液晶パネル用基板および電子機器並びに投写型表示装置 | |
JP2000221541A (ja) | 電気光学装置の製造方法、電気光学装置及び電子機器 | |
JP4366954B2 (ja) | 複合半導体基板の製造方法 | |
JP2002277859A (ja) | 液晶装置の製造方法 | |
JP4556378B2 (ja) | トランジスタの製造方法及び複合基板の製造方法 | |
JP4677707B2 (ja) | 電気光学装置用薄膜トランジスタアレイ基板の製造方法 | |
JP4366983B2 (ja) | 複合半導体基板の製造方法 | |
JP4792694B2 (ja) | 電気光学装置用基板の製造方法、電気光学装置用基板、電気光学装置、電子機器 | |
JP2001147447A (ja) | 電気光学装置及びその製造方法 | |
JP2004296487A (ja) | トランジスタの製造方法、トランジスタ、電気光学基板、電気光学装置、電子機器 | |
JP2005275179A (ja) | 反射型液晶装置及び投射型表示装置、並びに電子機器 | |
JP2004004337A (ja) | 反射型液晶表示装置 | |
JP4843840B2 (ja) | 電気光学装置用基板の製造方法、電気光学装置用基板、電気光学装置及び電子機器 | |
JP2008124179A (ja) | 半導体基板の製造方法、半導体基板、半導体装置、電気光学装置、及び電子機器 | |
JP2004356533A (ja) | 複合半導体基板の製造方法、複合半導体基板、デバイスの製造方法、デバイス、電気光学装置並びに電子機器 | |
JP2005044863A (ja) | 複合半導体基板の製造方法、複合半導体基板、デバイスの製造方法、デバイス、電気光学装置並びに電子機器 | |
JP2005044864A (ja) | 複合半導体基板の製造方法、複合半導体基板、デバイスの製造方法、デバイス、電気光学装置並びに電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060302 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060302 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20060303 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090318 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091104 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091225 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20091228 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100126 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100317 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20100318 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100413 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100426 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130514 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140514 Year of fee payment: 4 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |