JP2004304143A - 半導体強誘電体記憶デバイスとその製造方法 - Google Patents
半導体強誘電体記憶デバイスとその製造方法 Download PDFInfo
- Publication number
- JP2004304143A JP2004304143A JP2003288543A JP2003288543A JP2004304143A JP 2004304143 A JP2004304143 A JP 2004304143A JP 2003288543 A JP2003288543 A JP 2003288543A JP 2003288543 A JP2003288543 A JP 2003288543A JP 2004304143 A JP2004304143 A JP 2004304143A
- Authority
- JP
- Japan
- Prior art keywords
- buffer layer
- semiconductor
- ferroelectric
- film
- memory device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 74
- 238000004519 manufacturing process Methods 0.000 title claims description 24
- 239000012212 insulator Substances 0.000 claims abstract description 49
- 239000010408 film Substances 0.000 claims description 84
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 51
- 239000000758 substrate Substances 0.000 claims description 46
- 238000000034 method Methods 0.000 claims description 38
- 230000015572 biosynthetic process Effects 0.000 claims description 36
- 238000000151 deposition Methods 0.000 claims description 27
- 238000010438 heat treatment Methods 0.000 claims description 27
- 239000007789 gas Substances 0.000 claims description 22
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 19
- 239000001301 oxygen Substances 0.000 claims description 19
- 229910052760 oxygen Inorganic materials 0.000 claims description 19
- 229910052757 nitrogen Inorganic materials 0.000 claims description 18
- 229910001873 dinitrogen Inorganic materials 0.000 claims description 15
- 229910052735 hafnium Inorganic materials 0.000 claims description 14
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 claims description 11
- 239000010409 thin film Substances 0.000 claims description 11
- 239000000203 mixture Substances 0.000 claims description 8
- 238000004381 surface treatment Methods 0.000 claims description 8
- 239000000654 additive Substances 0.000 claims description 7
- 230000000996 additive effect Effects 0.000 claims description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 7
- 238000000137 annealing Methods 0.000 claims description 7
- 150000004767 nitrides Chemical class 0.000 claims description 6
- 229910052782 aluminium Inorganic materials 0.000 claims description 5
- 238000007740 vapor deposition Methods 0.000 claims description 5
- 229910000449 hafnium oxide Inorganic materials 0.000 claims description 4
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 claims description 4
- 238000003860 storage Methods 0.000 claims description 4
- MIQVEZFSDIJTMW-UHFFFAOYSA-N aluminum hafnium(4+) oxygen(2-) Chemical compound [O-2].[Al+3].[Hf+4] MIQVEZFSDIJTMW-UHFFFAOYSA-N 0.000 claims description 3
- 238000009751 slip forming Methods 0.000 claims description 3
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims 1
- 230000010287 polarization Effects 0.000 abstract description 10
- 238000009413 insulation Methods 0.000 abstract 1
- 230000008021 deposition Effects 0.000 description 15
- 239000013078 crystal Substances 0.000 description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 238000002425 crystallisation Methods 0.000 description 8
- 230000008025 crystallization Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- 230000008859 change Effects 0.000 description 7
- 239000000463 material Substances 0.000 description 7
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 6
- 230000006870 function Effects 0.000 description 6
- 238000004549 pulsed laser deposition Methods 0.000 description 6
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 5
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 5
- 229910001882 dioxygen Inorganic materials 0.000 description 5
- 239000000470 constituent Substances 0.000 description 4
- 238000005566 electron beam evaporation Methods 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 238000005530 etching Methods 0.000 description 3
- 238000010884 ion-beam technique Methods 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 125000004429 atom Chemical group 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 230000001747 exhibiting effect Effects 0.000 description 2
- 230000005621 ferroelectricity Effects 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000002156 mixing Methods 0.000 description 2
- 125000004433 nitrogen atom Chemical group N* 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 238000001004 secondary ion mass spectrometry Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 230000007847 structural defect Effects 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910020684 PbZr Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- -1 TiN or TaN Chemical class 0.000 description 1
- 229910009580 YMnO Inorganic materials 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000000608 laser ablation Methods 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 229910003465 moissanite Inorganic materials 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 238000003980 solgel method Methods 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 239000013077 target material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
- H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
- H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
- C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
- C23C16/40—Oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
- H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
- H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
- H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
- H01L21/02194—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing more than one metal element
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/314—Inorganic layers
- H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
- H01L21/31604—Deposition from a gas or vapour
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40111—Multistep manufacturing processes for data storage electrodes the electrodes comprising a layer which is used for its ferroelectric properties
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/516—Insulating materials associated therewith with at least one ferroelectric layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/6684—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a ferroelectric gate insulator
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/78391—Field effect transistors with field effect produced by an insulated gate the gate comprising a layer which is used for its ferroelectric properties
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/314—Inorganic layers
- H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
- H01L21/31604—Deposition from a gas or vapour
- H01L21/31616—Deposition of Al2O3
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/314—Inorganic layers
- H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
- H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
- H01L21/31683—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of metallic layers, e.g. Al deposited on the body, e.g. formation of multi-layer insulating structures
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Inorganic Chemistry (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Materials Engineering (AREA)
- Mechanical Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Semiconductor Memories (AREA)
- Physical Vapour Deposition (AREA)
- Chemical Vapour Deposition (AREA)
- Formation Of Insulating Films (AREA)
Abstract
【解決手段】 本願発明においては、絶縁体バッファ層2をHfO2+uあるいはHf1-xAl2xO2+x+yで構成することにより、絶縁体バッファ層2と強誘電体3の両方のリーク電流を低く押さえることができ、データ保持時間が真に充分長いメモリトランジスタが実現する。
【選択図】 図1
Description
しかしながら、従来のMFISトランジスタは、データを書き込み後、長くても1日程度でメモリトランジスタ動作として見るとデータが消えてしまうという問題を抱えていた(例えば、非特許文献1、2参照)。
また、強誘電体にデータを書き込むときにMFISに電圧を加える訳だが、バッファ層の比誘電率が小さいと電圧の大部分がバッファ層の方に加わるという問題もあった。
本願発明の課題は、上述した従来技術の問題点を解決することであって、その目的は、実用化が可能である程度の期間データを保持することのできるMFIS型メモリデバイスを提供できるようにすることである。
そして、好ましくは、前記絶縁体バッファ層のハフニウム元素とアルミニウム元素の構成比Hf1-x : Al2xを表すxの範囲が0 < x < 0.7である。
また、より好ましくは、前記絶縁体バッファ層は、窒素元素を添加物として含む。
また、上記の目的を達成するため、本発明によれば、ソース領域とドレイン領域を有する半導体基板または半導体領域上に、絶縁体バッファ層、強誘電体膜およびゲート電極がこの順に積層されているトランジスタを有する半導体強誘電体記憶デバイスにおいて、前記絶縁体バッファ層は、ハフニウム酸化物を主成分とする絶縁膜であり、かつ、窒素元素を添加物として含むことを特徴とする半導体強誘電体記憶デバイス、が提供される。
そして、好ましくは、窒素元素の含有量は1 x 1019 cm-3から1 x 1022 cm-3の範囲にある。
また、より好ましくは、前記半導体基板と前記絶縁体バッファ層との間に、酸化膜、窒化膜または酸窒化膜が挿入される。
そして、好ましくは、前記絶縁体バッファ層形成を、窒素ガスを含む雰囲気中にて行う。
また、上記の目的を達成するため、本発明によれば、ソース領域とドレイン領域を有する半導体基板または半導体領域上に、ハフニウム酸化物を主成分とする絶縁体バッファ層、強誘電体膜およびゲート電極がこの順に積層されているトランジスタを有する半導体強誘電体記憶デバイスの製造方法であって、半導体表面処理、絶縁体バッファ層形成、強誘電体膜形成、ゲート電極形成および熱処理工程を含み、前記絶縁体バッファ層形成を、窒素ガスを含む雰囲気中にて行うことを特徴とする半導体強誘電体記憶デバイスの製造方法、が提供される。
そして、好ましくは、前記窒素ガスを含む雰囲気は、窒素と酸素のモル比が1:1〜1:10-7の混合ガスの雰囲気である。
また、より好ましくは、強誘電体膜形成の間に強誘電体膜形成のための真空容器の中、強誘電体膜形成後強誘電体膜形成のための真空容器の中、強誘電体膜形成後ゲート電極形成前にアニール炉の中またはゲート電極形成後アニール炉の中のいずれかのタイミングおよび環境において、少なくとも1回熱処理を行う。
データを記憶する源は、強誘電体膜3の電気分極であり、強誘電性を発現するためには、薄膜形成時もしくはその後の熱処理工程で温度を上げて強誘電体膜3を結晶の状態にする必要がある。この結晶化温度は、通常650℃〜950℃である。一般に、この温度が高い方が結晶性がよく、強誘電性もよい。結晶化工程の時間は、典型的には1時間である。シリコン中のソース領域とドレイン領域を形成するためには、不純物の活性化のため低くても1050℃程度の短時間(典型的には30秒)の熱処理が必要である。絶縁体バッファ層2は、この強誘電体膜3の結晶化のための高温工程を必ず経ることになる。標準的な作製プロセスではソース領域とドレイン領域を形成するための熱処理工程も経ることになる。従って、従来は、絶縁体バッファ層2も熱処理工程で結晶化してしまい、結晶粒と結晶粒の間の粒界を通ってリーク電流が流れた。この実施の形態のHfO2+uあるいはHf1-xAl2xO2+x+yでは、上記強誘電体結晶化の熱工程でも上記不純物活性化の熱工程でも絶縁体バッファ層2は、結晶化せず、アモルファスの状態を維持している。従って、絶縁体バッファ層2のリーク電流を低く押さえることができる。アモルファスの状態の絶縁体バッファ層2の表面は、結晶化したそれに比較して平坦である。アモルファスの状態の絶縁体バッファ層2の表面からは強誘電体膜3の結晶成長のための種結晶ができ難く、強誘電体膜3の結晶粒が小さく、薄膜はち密になり、強誘電体膜3のリーク電流も低く押さえることができる。一方、絶縁体バッファ層2が結晶化してしまうと結晶粒と粒界により表面の凹凸が増す。この結晶粒には強誘電体膜3の種結晶ができやすく強誘電体膜3の結晶粒が大きくなり強誘電体膜3のリーク電流も大きくなる。このようにHfO2+u あるいはHf1-xAl2xO2+x+y で絶縁体バッファ層2を構成すると、絶縁体バッファ層2と強誘電体膜3の両方のリーク電流を低く押さえることができ、データ保持時間が真に充分長いメモリトランジスタが実現する。Hf1-xAl2xO2+x+y は、熱処理工程に対してアモルファス状態を維持する温度がHfO2+u よりさらに高まるので、結晶化温度の高い強誘電体を強誘電体膜3に用いるときに特によい。
次に製造方法について述べる。言うまでもなく、本発明の製造方法は以下の方法に限定されるものではない。
絶縁体バッファ層2の形成法は、薄膜の形成法であれば何でもよく物理的気相成長法では、パルスレーザ堆積法(レーザアブレーション法ともいう)、スパッタリング法、蒸着法などが有効であり、化学成長法ではMOCVD(metal organic chemical vapor deposition)法、MOD(metal organic decomposition:有機金属分解)法、ゾルゲル法などがある。
強誘電体膜3およびゲート電極4形成法も、薄膜の形成法であれば何でもよく物理的気相成長法で、パルスレーザ堆積法、スパッタリング法、蒸着法などが有効であり、化学成長法は、MOCVD法、MOD法、ゾルゲル法などがある。
標準的な表面洗浄法でSi表面を洗浄後,希フッ酸あるいは緩衝フッ酸で表面の残留酸化層を除去する。さらに、故意に1乃至数分子層程度の酸化膜、窒化膜、酸窒化膜の形成等の表面処理をしてもよい。
パルスレーザ堆積法で形成する。SiO2のような小さい誘電率を持つ酸化層の形成を抑えるために形成中Siの温度は低温(室温〜550℃)の条件化におく。絶縁体バッファ層2がハフニウムとアルミニウムを構成元素とする酸化物である場合は、ターゲット組成は、Hf1-xAl2xO2+x+y とする。あるいは、HfO2+uとAl2O3を用いてよい。この場合、両ターゲットを同時に蒸発(スパッタ)させてもよいが、両ターゲットを交互に1ないし複数回ずつ蒸発させ、熱処理によりHf1-xAl2xO2+x+yを合成するようにしてもよい。HfO2+uとAl2O3を交互に堆積するとき、HfO2+uを先に堆積することが特によい。絶縁バッファ層2がハフニウムを構成元素とする酸化物である場合は、ターゲット組成は、HfO2+uとする。絶縁体バッファ層2は、酸化物であるので、形成中、酸素ガスを導入する。Siと絶縁体バッファ層2の界面への低誘電率酸化層の形成を抑制し小さくするため酸素ガスに窒素ガスを混合すると特によい。窒素は、絶縁体バッファ層2の中の構造欠陥を低減させ、リーク電流を小さくすることにも役立つ。酸素と窒素の混合ガスを用いる場合、混合モル比は、N:O= 1:1〜1:10-7である。また、Hf1-xAl2xO2+x+yとHfO2+uのターゲット自体が酸素を含み、Hf原子と Al原子は酸化物を容易に形成するので、絶縁体バッファ層2形成中は窒素ガスだけの導入でもよい。その場合、混合モル比は窒素ガス中に含まれる残留酸素量によって決まる。典型的には残留酸素による混合モル比はN:O= 1:10-5〜1:10-7であるが、酸素ガスの窒素ガスに対するモル比はそれより小さくてもよい。
窒素ガスを含む雰囲気中で成膜を行ったことにより絶縁体バッファ層には窒素元素が添加物として添加されることになる。それにより上記の効果がもたらされる。窒素元素の含有量は1 x 1019 cm-3から1 x 1022 cm-3の範囲とするのがよい。その範囲は5 x 1019 cm-3から5 x 1021 cm-3とするのが特によい。
パルスレーザ堆積法で形成する。上記絶縁体バッファ層2の形成と同じ薄膜形成のための真空容器に半導体基板1であるSiをおいて容器からSiを出すことなく連続してパルスレーザ堆積法で絶縁体バッファ層2と強誘電体膜3を形成すると、絶縁体バッファ層2と強誘電体膜3の界面が清浄に保たれ電気特性も優れるので特によい。強誘電体膜3形成中は、酸素ガスを導入する。
Ptを例に挙げると、電子ビーム加熱の蒸着法あるいはスパッタリング法、パルスレーザ堆積法でPtゲート電極を形成する。
強誘電体膜3の結晶化のための熱処理を行う。熱処理のタイミングは、以下の4種のケースがあるが、これらの内少なくとも1つのケースを実行する。
(1)上記工程3の薄膜形成中の熱処理。(2)工程3の薄膜形成後に薄膜形成のための真空容器内での熱処理。(3)工程3の薄膜形成後工程4の前にアニール炉での熱処理。(4)工程4の後にアニール炉での熱処理。
強誘電体膜3がSrBi2Ta2O9である場合、結晶化のための熱処理温度は650〜900℃である。
この結晶化のための熱処理工程において、シリコン基板の表面には酸素が供給されることにより、基板と絶縁体バッファ層との界面、あるいは、基板と酸化膜などの表面処理膜との界面にはシリコン酸化膜が成長することがある。本発明によれば、絶縁体バッファ層に窒素元素が添加されていることにより酸素の移動が抑制されるため、シリコン酸化膜の成長が抑制される。同時に、熱処理による強誘電体膜の還元が抑制されることも期待される。
用いた材料と厚さは、以下の通りである。
半導体基板1:Si
絶縁体バッファ層2: Hf1-xAl2xO2+x+y 、x=0.25、y=0、厚さ10nm
強誘電体膜3:SrBi2Ta2O9、厚さ400nm
ゲート電極4:Pt、厚さ200nm、ゲート長(ソース領域からドレイン領域に向かっての長さ)10μm
ソース領域5及びドレイン領域6の導電の型: n型
領域7の導電の型:p型
絶縁体バッファ層2であるHf1-xAl2xO2+x+y (x=0.25、y=0)は、パルスレーザ堆積法で形成した。用いたレーザはKrFエキシマーレーザである。レーザエネルギーは、1パルス当たり250mJ、パルスの繰り返し周波数2Hz、堆積時間270秒である。基板温度200℃である。導入ガスは、窒素と酸素の混合ガスであり、そのモル比は、N:O=1:10-6である。この導入ガスによる堆積室の圧力は、0.1Torr(13.33Pa)である。強誘電体膜3に相当するSrBi2Ta2O9も同じくパルスレーザ堆積法で形成した。レーザの種類とエネルギーは、上記絶縁体バッファ層2の場合と同じである。パルスの繰り返し周波数5Hz、堆積時間34分である。基板温度400℃である。導入ガスは、酸素である。この導入ガスによる堆積室の圧力は、0.1Torr(13.33Pa)である。ゲート電極4としてPtを電子ビーム蒸着法で形成した。ゲート電極形成後SrBi2Ta2O9を結晶化させるため、大気圧酸素中800℃で1時間熱処理した。半導体デバイス作製工程で用いるフォトリソグラフィー、イオンビームエッチング技術等を用いてトランジスタを作製した。
用いた材料と厚さは、以下の通りである。
半導体基板1:Si
絶縁体バッファ層2:HfO2+u 、u=0、厚さ10nm
強誘電体膜3:SrBi2Ta2O9、厚さ400nm
ゲート電極4:Pt、厚さ200nm、ゲート長(ソース領域からドレイン領域に向かっての長さ)10μm
ソース領域5及びドレイン領域6の導電の型: n型
領域7の導電の型:p型
第2実施例の試料も二次イオン質量分析法により分析した。方法は先述の第1実施例と同じである。その結果絶縁体バッファ層には添加物として窒素原子があることを確認した。その量は2x1020cm-3であった。第1実施例と同様にこれはリーク電流の低減やSiとバッファ層の界面への低誘電率酸化層形成の抑制に役立っている。
絶縁体バッファ層の組成x以外は第1実施例及び第2実施例と全く同条件で第3ないし第7実施例を作製した。第3実施例ではx=0.05、第4実施例ではx=0.12、第5実施例ではx=0.48、第6実施例ではx=0.68、第7実施例ではx=0.85とした。また、参考実施例としてx=1、すなわちAl2O3を絶縁体バッファ層とする実施例も作製した。ゲート電圧を掃引してドレイン電流を測定し、MFISトランジスタのメモリウィンドウ幅を測定した。掃引ゲート電圧は±6Vと条件を統一した。第1実施例と第2実施例も合わせてその結果を図11に示す。図中の数字は、実施例の番号に対応している。図中のRは参考例を示している。xが0に等しいか0より大きく0.7より小さい範囲で1V以上のメモリウィンドウ幅を得ている。第5実施例に対して、ゲート電圧VG=7Vを加えた後VGを0.95Vに戻しオン状態を作りVG=0.95Vの状態を保ち、オン状態のドレイン電流を時間の関数として測定した。また、ゲート電圧VG=−7Vを加えた後VGを0.95Vに戻しオフ状態を作りVG=0.95Vの状態を保ち、オフ状態のドレイン電流を時間の関数として測定した。それらの結果を図12に示す。
導入酸素ガスの窒素ガスに対するモル比以外は第1実施例と全く同じ条件で第8実施例を作製した。すなわちこの実施例では導入ガスのN:O=1:0.053とした。ゲート電圧を掃引してドレイン電流を測定し、MFISトランジスタのメモリウィンドウ幅を測定した。掃引ゲート電圧は±5Vと条件を統一した。第1実施例の結果も合わせてその結果を図13に示す。図中の数字は、実施例の番号に対応している。
用いた材料と厚さは、以下の通りである。
半導体基板1:Si
絶縁体バッファ層2: Hf1-xAl2xO2+x+y 、x=0.25、y=0、厚さ10nm
強誘電体膜3:SrBi2Ta2O9、厚さ400nm
ゲート電極4:Pt、厚さ180nm、ゲート長(ソース領域からドレイン領域に向かっての長さ)10μm
ソース領域5及びドレイン領域6の導電の型: n型
領域7の導電の型:p型
Siの表面処理として、緩衝フッ酸で表面の残留酸化層を除去後、さらにrfプラズマ源を用いて窒化膜を形成した。すなわち、パルスレーザ堆積のための真空容器に取り付けたrfプラズマ源に毎分1.5 ccの窒素ガスを供給し、rf出力200ワットの条件で窒素プラズマを発生させ、Siの表面に厚さ1nmのシリコン窒化膜を形成した。窒素プラズマビーム照射時間は10分、その間のSi基板温度は200℃である。絶縁体バッファ層2であるHf1-xAl2xO2+x+y (x=0.25、y=0)は、パルスレーザ堆積法で形成した。用いたレーザはKrFエキシマーレーザである。レーザエネルギーは、1パルス当たり250mJ、パルスの繰り返し周波数2Hz、堆積時間270秒である。基板温度200℃である。導入ガスは、窒素ガスである。この導入ガスによる堆積室の圧力は、0.1Torr(13.33Pa)である。強誘電体膜3に相当するSrBi2Ta2O9も同じくパルスレーザ堆積法で形成した。レーザの種類とエネルギーは、上記絶縁体バッファ層2の場合と同じである。パルスの繰り返し周波数5Hz、堆積時間27分である。基板温度400℃である。導入ガスは、酸素である。この導入ガスによる堆積室の圧力は、0.1Torr(13.33Pa)である。ゲート電極4としてPtを電子ビーム蒸着法で形成した。ゲート電極形成後SrBi2Ta2O9を結晶化させるため、大気圧酸素中800℃で1時間熱処理した。半導体デバイス作製工程で用いるフォトリソグラフィー、イオンビームエッチング技術等を用いてトランジスタを作製した。
用いた材料と厚さは、以下の通りである。
半導体基板1:Si
絶縁体バッファ層2: Hf1-xAl2xO2+x+y 、x=0.25、y=0、厚さ10nm
強誘電体膜3:SrBi2Ta2O9、厚さ400nm
ゲート電極4:Pt、厚さ200nm、ゲート長(ソース領域からドレイン領域に向かっての長さ)10μm
ソース領域5及びドレイン領域6の導電の型: n型
領域7の導電の型:p型
パルスレーザ堆積法のターゲット材としてHfO2とAl2O3を別々に用意し、絶縁体バッファ層2であるHf1-xAl2xO2+x+y (x=0.25、y=0)をパルスレーザ堆積法で形成した。用いたレーザはKrFエキシマーレーザである。レーザエネルギーは、1パルス当たり250mJ、パルスの繰り返し周波数2Hzである。まず最初にHfO2を202秒堆積し、次にAl2O3を68秒堆積した。基板温度200℃である。導入ガスは、窒素ガスである。この導入ガスによる堆積室の圧力は、0.1Torr(13.33Pa)である。強誘電体膜3に相当するSrBi2Ta2O9も同じくパルスレーザ堆積法で形成した。レーザの種類とエネルギーは、上記絶縁体バッファ層2の場合と同じである。パルスの繰り返し周波数5Hz、堆積時間34分である。基板温度400℃である。導入ガスは、酸素である。この導入ガスによる堆積室の圧力は、0.1Torr(13.33Pa)である。ゲート電極4としてPtを電子ビーム蒸着法で形成した。ゲート電極形成後SrBi2Ta2O9を結晶化させるため、大気圧酸素中800℃で1時間熱処理した。半導体デバイス作製工程で用いるフォトリソグラフィー、イオンビームエッチング技術等を用いてトランジスタを作製した。
2 絶縁体バッファ層
3 強誘電体膜
4 ゲート電極
5 半導体基板中のソース領域
6 半導体基板中のドレイン領域
7 半導体基板中のソース領域とドレイン領域を除く領域
Claims (17)
- ソース領域とドレイン領域を有する半導体基板または半導体領域上に、絶縁体バッファ層、強誘電体膜およびゲート電極がこの順に積層されているトランジスタを有する半導体強誘電体記憶デバイスにおいて、前記絶縁体バッファ層は、ハフニウム・アルミニウム酸化物を主成分とする絶縁膜であることを特徴とする半導体強誘電体記憶デバイス。
- 前記絶縁体バッファ層のハフニウム元素とアルミニウム元素の構成比Hf1-x : Al2xを表すxの範囲が0 < x < 0.7であることを特徴とする請求項1に記載の半導体強誘電体記憶デバイス。
- 前記絶縁体バッファ層が窒素元素を添加物として含むことを特徴とする請求項1または2に記載の半導体強誘電体記憶デバイス。
- ソース領域とドレイン領域を有する半導体基板または半導体領域上に、絶縁体バッファ層、強誘電体膜およびゲート電極がこの順に積層されているトランジスタを有する半導体強誘電体記憶デバイスにおいて、前記絶縁体バッファ層は、ハフニウム酸化物を主成分とする絶縁膜であり、かつ、窒素元素を添加物として含むことを特徴とする半導体強誘電体記憶デバイス。
- 窒素元素の含有量が1 x 1019 cm-3から1 x 1022 cm-3の範囲にあることを特徴とする請求項3または4に記載の半導体強誘電体記憶デバイス。
- 前記半導体基板または前記半導体領域と前記絶縁体バッファ層との間に、酸化膜、窒化膜または酸窒化膜が挿入されていることを特徴とする請求項1から5のいずれかに記載の半導体強誘電体記憶デバイス。
- ソース領域とドレイン領域を有する半導体基板または半導体領域上に、ハフニウム・アルミニウム酸化物を主成分とする絶縁体バッファ層、強誘電体膜およびゲート電極がこの順に積層されているトランジスタを有する半導体強誘電体記憶デバイスの製造方法であって、半導体表面処理、絶縁体バッファ層形成、強誘電体膜形成、ゲート電極形成および熱処理工程を含むことを特徴とする半導体強誘電体記憶デバイスの製造方法。
- 前記絶縁体バッファ層形成を、窒素ガスを含む雰囲気中にて行うことを特徴とする請求項7に記載の半導体強誘電体記憶デバイスの製造方法。
- ソース領域とドレイン領域を有する半導体基板または半導体領域上に、ハフニウム酸化物を主成分とする絶縁体バッファ層、強誘電体膜およびゲート電極がこの順に積層されているトランジスタを有する半導体強誘電体記憶デバイスの製造方法であって、半導体表面処理、絶縁体バッファ層形成、強誘電体膜形成、ゲート電極形成および熱処理工程を含み、前記絶縁体バッファ層形成を、窒素ガスを含む雰囲気中にて行うことを特徴とする半導体強誘電体記憶デバイスの製造方法。
- 前記窒素ガスを含む雰囲気が、窒素と酸素のモル比が1:1〜1:10-7の混合ガスの雰囲気であることを特徴とする請求項8または9に記載の半導体強誘電体記憶デバイスの製造方法。
- 薄膜形成のための真空容器に基板を置き、該容器から該基板を出すことなく連続して気相成長法により前記絶縁体バッファ層および前記強誘電体膜を形成することを特徴とする請求項7から10のいずれかに記載の半導体強誘電体記憶デバイスの製造方法。
- 薄膜形成のための真空容器に基板を置き、該容器から該基板を出すことなく連続してパルスレーザ堆積法により前記絶縁体バッファ層および前記強誘電体膜を形成することを特徴とする請求項7から10のいずれかに記載の半導体強誘電体記憶デバイスの製造方法。
- ハフニウムとアルミニウムを同時に供給して気相成長法により絶縁体バッファ層を形成することを特徴とする請求項7から12のいずれかに記載の半導体強誘電体記憶デバイスの製造方法。
- ハフニウムとアルミニウムとが別々の供給源より供給されることを特徴とする請求項13に記載の半導体強誘電体記憶デバイスの製造方法。
- ハフニウムとアルミニウムを交互にそれぞれ1乃至複数回供給して、気相成長法により絶縁体バッファ層を形成することを特徴とする請求項7から12のいずれかに記載の半導体強誘電体記憶デバイスの製造方法。
- 最初にハフニウムを供給することを特徴とする請求項15に記載の半導体強誘電体記憶デバイスの製造方法。
- 強誘電体膜形成の間に強誘電体膜形成のための真空容器の中、強誘電体膜形成後強誘電体膜形成のための真空容器の中、強誘電体膜形成後ゲート電極形成前にアニール炉の中またはゲート電極形成後アニール炉の中のいずれかのタイミングおよび環境において、少なくとも1回熱処理することを特徴とする請求項7から16のいずれかに記載の半導体強誘電体記憶デバイスの製造方法。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003288543A JP4887481B2 (ja) | 2002-08-20 | 2003-08-07 | 半導体強誘電体記憶デバイス |
PCT/JP2003/010456 WO2004036651A1 (ja) | 2002-08-20 | 2003-08-19 | 半導体強誘電体記憶デバイスとその製造方法 |
AU2003254947A AU2003254947A1 (en) | 2002-08-20 | 2003-08-19 | Semiconductor ferroelectric storage device and its manufacturing method |
KR1020057002858A KR100754264B1 (ko) | 2002-08-20 | 2003-08-19 | 반도체 강유전체 기억 디바이스와 그 제조방법 |
US10/525,045 US7226795B2 (en) | 2002-08-20 | 2003-08-19 | Semiconductor-ferroelectric storage devices and processes for producing the same |
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002238703 | 2002-08-20 | ||
JP2002238703 | 2002-08-20 | ||
JP2003074052 | 2003-03-18 | ||
JP2003074052 | 2003-03-18 | ||
JP2003288543A JP4887481B2 (ja) | 2002-08-20 | 2003-08-07 | 半導体強誘電体記憶デバイス |
Related Child Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008291821A Division JP4803845B2 (ja) | 2002-08-20 | 2008-11-14 | 半導体強誘電体記憶デバイスの製造方法 |
JP2008291824A Division JP5019297B2 (ja) | 2002-08-20 | 2008-11-14 | 半導体強誘電体記憶デバイスの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004304143A true JP2004304143A (ja) | 2004-10-28 |
JP4887481B2 JP4887481B2 (ja) | 2012-02-29 |
Family
ID=32110636
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003288543A Expired - Lifetime JP4887481B2 (ja) | 2002-08-20 | 2003-08-07 | 半導体強誘電体記憶デバイス |
Country Status (5)
Country | Link |
---|---|
US (1) | US7226795B2 (ja) |
JP (1) | JP4887481B2 (ja) |
KR (1) | KR100754264B1 (ja) |
AU (1) | AU2003254947A1 (ja) |
WO (1) | WO2004036651A1 (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8193098B2 (en) | 2009-02-16 | 2012-06-05 | Elpida Memory, Inc. | Method for manufacturing semiconductor device |
WO2013183547A1 (ja) * | 2012-06-05 | 2013-12-12 | 独立行政法人産業技術総合研究所 | 半導体強誘電体記憶トランジスタおよびその製造方法 |
WO2015012359A1 (ja) * | 2013-07-25 | 2015-01-29 | 独立行政法人産業技術総合研究所 | 強誘電体デバイス及びその製造方法 |
JP2017157694A (ja) * | 2016-03-02 | 2017-09-07 | 国立大学法人京都工芸繊維大学 | 結晶膜および非結晶薄膜の製造方法および製造装置 |
EP3236487A2 (en) | 2016-04-22 | 2017-10-25 | National Institute of Advanced Industrial Science and Technology | Method of making semiconductor ferroelectric memory element and semiconductor ferroelectric memory transistor |
WO2022168800A1 (ja) * | 2021-02-03 | 2022-08-11 | 国立大学法人 東京大学 | 積層構造体及びその製造方法 |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005353832A (ja) * | 2004-06-10 | 2005-12-22 | Toshiba Corp | 半導体装置及びその製造方法 |
KR100741983B1 (ko) * | 2004-07-05 | 2007-07-23 | 삼성전자주식회사 | 고유전율의 게이트 절연막을 갖는 반도체 장치 및 그 제조방법 |
US7973348B1 (en) * | 2004-08-06 | 2011-07-05 | Dalton David I | Single transistor charge transfer random access memory |
JP2008016626A (ja) * | 2006-07-05 | 2008-01-24 | Toshiba Corp | 半導体装置及びその製造方法 |
US8304823B2 (en) * | 2008-04-21 | 2012-11-06 | Namlab Ggmbh | Integrated circuit including a ferroelectric memory cell and method of manufacturing the same |
KR101148798B1 (ko) * | 2010-02-26 | 2012-05-24 | 연세대학교 산학협력단 | 누설 전류를 억제하는 수단이 구비된 강유전체 메모리 소자 및 그 강유전체 메모리 소자의 제조 방법 |
US9053802B2 (en) | 2013-06-04 | 2015-06-09 | Namlab Ggmbh | Ferroelectric memory cell for an integrated circuit |
US10636471B2 (en) | 2016-04-20 | 2020-04-28 | Micron Technology, Inc. | Memory arrays, ferroelectric transistors, and methods of reading and writing relative to memory cells of memory arrays |
RU2649622C1 (ru) * | 2016-12-23 | 2018-04-04 | Акционерное общество "Научно-исследовательский институт молекулярной электроники" | Ячейка сегнетоэлектрической памяти |
DE102017219741A1 (de) | 2017-05-24 | 2018-11-29 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Bildung einer Higher-k-Grenzfläche bei ferroelektrischen Feldeffekteinrichtungen |
KR20190001455A (ko) | 2017-06-27 | 2019-01-04 | 에스케이하이닉스 주식회사 | 강유전성 메모리 장치 |
JP2019062170A (ja) * | 2017-09-28 | 2019-04-18 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
US10276697B1 (en) | 2017-10-27 | 2019-04-30 | Taiwan Semiconductor Manufacturing Co., Ltd. | Negative capacitance FET with improved reliability performance |
US10210921B1 (en) * | 2018-02-23 | 2019-02-19 | Seoul National University RDB foundation | Non-volatile ferroelectric memory device and method of driving the same |
CN108538850B (zh) * | 2018-04-18 | 2020-11-03 | 湘潭大学 | 一种高抗疲劳性的铁电栅场效应晶体管存储器及制备工艺 |
JP2021044510A (ja) | 2019-09-13 | 2021-03-18 | キオクシア株式会社 | 半導体記憶装置 |
KR20210033346A (ko) * | 2019-09-18 | 2021-03-26 | 삼성전자주식회사 | 전자 소자 및 그 제조방법 |
KR20230041502A (ko) * | 2021-09-17 | 2023-03-24 | 삼성전자주식회사 | 강유전체 전자 소자 및 그 결함 밀도 추출 방법 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3155079B2 (ja) * | 1992-09-04 | 2001-04-09 | 鐘淵化学工業株式会社 | 1,2−ジクロルエタンの熱分解による塩化ビニルモノマーの製造方法 |
JPH06207589A (ja) * | 1993-01-11 | 1994-07-26 | Hitachi Ltd | スクロール形圧縮機 |
KR100238170B1 (ko) * | 1997-07-28 | 2000-01-15 | 윤종용 | 커패시터 제조방법 |
US6060755A (en) * | 1999-07-19 | 2000-05-09 | Sharp Laboratories Of America, Inc. | Aluminum-doped zirconium dielectric film transistor structure and deposition method for same |
JP4445091B2 (ja) | 2000-04-07 | 2010-04-07 | 康夫 垂井 | 強誘電体記憶素子 |
US6531324B2 (en) | 2001-03-28 | 2003-03-11 | Sharp Laboratories Of America, Inc. | MFOS memory transistor & method of fabricating same |
US6602720B2 (en) * | 2001-03-28 | 2003-08-05 | Sharp Laboratories Of America, Inc. | Single transistor ferroelectric transistor structure with high-K insulator and method of fabricating same |
US6441417B1 (en) * | 2001-03-28 | 2002-08-27 | Sharp Laboratories Of America, Inc. | Single c-axis PGO thin film on ZrO2 for non-volatile memory applications and methods of making the same |
US20040025787A1 (en) * | 2002-04-19 | 2004-02-12 | Selbrede Steven C. | System for depositing a film onto a substrate using a low pressure gas precursor |
-
2003
- 2003-08-07 JP JP2003288543A patent/JP4887481B2/ja not_active Expired - Lifetime
- 2003-08-19 WO PCT/JP2003/010456 patent/WO2004036651A1/ja active Application Filing
- 2003-08-19 KR KR1020057002858A patent/KR100754264B1/ko active IP Right Grant
- 2003-08-19 US US10/525,045 patent/US7226795B2/en not_active Expired - Lifetime
- 2003-08-19 AU AU2003254947A patent/AU2003254947A1/en not_active Abandoned
Cited By (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8193098B2 (en) | 2009-02-16 | 2012-06-05 | Elpida Memory, Inc. | Method for manufacturing semiconductor device |
US10192972B2 (en) | 2012-06-05 | 2019-01-29 | National Institute Of Advanced Industrial Science And Technology | Semiconductor ferroelectric storage transistor and method for manufacturing same |
JP5828570B2 (ja) * | 2012-06-05 | 2015-12-09 | 国立研究開発法人産業技術総合研究所 | 半導体強誘電体記憶トランジスタおよびその製造方法 |
KR101771170B1 (ko) * | 2012-06-05 | 2017-08-24 | 고쿠리츠켄큐카이하츠호진 상교기쥬츠 소고켄큐쇼 | 반도체 강유전체 기억 트랜지스터 및 그의 제조 방법 |
US9780186B2 (en) | 2012-06-05 | 2017-10-03 | National Institute Of Advanced Industrial Science And Technology | Semiconductor ferroelectric storage transistor and method for manufacturing same |
WO2013183547A1 (ja) * | 2012-06-05 | 2013-12-12 | 独立行政法人産業技術総合研究所 | 半導体強誘電体記憶トランジスタおよびその製造方法 |
US9818869B2 (en) | 2013-07-25 | 2017-11-14 | National Institute Of Advanced Industrial Science And Technology | Ferroelectric device and method of its manufacture |
KR20160034917A (ko) | 2013-07-25 | 2016-03-30 | 고쿠리츠켄큐카이하츠호진 상교기쥬츠 소고켄큐쇼 | 강유전체 디바이스 및 그 제조방법 |
KR102125746B1 (ko) | 2013-07-25 | 2020-06-23 | 고쿠리츠켄큐카이하츠호진 상교기쥬츠 소고켄큐쇼 | 강유전체 디바이스 및 그 제조방법 |
WO2015012359A1 (ja) * | 2013-07-25 | 2015-01-29 | 独立行政法人産業技術総合研究所 | 強誘電体デバイス及びその製造方法 |
JPWO2015012359A1 (ja) * | 2013-07-25 | 2017-03-02 | 国立研究開発法人産業技術総合研究所 | 強誘電体デバイス及びその製造方法 |
JP2017157694A (ja) * | 2016-03-02 | 2017-09-07 | 国立大学法人京都工芸繊維大学 | 結晶膜および非結晶薄膜の製造方法および製造装置 |
KR20170121082A (ko) | 2016-04-22 | 2017-11-01 | 고쿠리츠켄큐카이하츠호진 상교기쥬츠 소고켄큐쇼 | 반도체 강유전체 기억소자의 제조방법 및 반도체 강유전체 기억 트랜지스터 |
US10686043B2 (en) | 2016-04-22 | 2020-06-16 | National Institute Of Advanced Industrial Science And Technology | Method of making semiconductor ferroelectric memory element, and semiconductor ferroelectric memory transistor |
EP3236487A2 (en) | 2016-04-22 | 2017-10-25 | National Institute of Advanced Industrial Science and Technology | Method of making semiconductor ferroelectric memory element and semiconductor ferroelectric memory transistor |
US11335783B2 (en) | 2016-04-22 | 2022-05-17 | National Institute Of Advanced Industrial Science And Technology | Method of making semiconductor ferroelectric memory element, and semiconductor ferroelectric memory transistor |
WO2022168800A1 (ja) * | 2021-02-03 | 2022-08-11 | 国立大学法人 東京大学 | 積層構造体及びその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
WO2004036651A1 (ja) | 2004-04-29 |
US7226795B2 (en) | 2007-06-05 |
AU2003254947A1 (en) | 2004-05-04 |
KR100754264B1 (ko) | 2007-09-03 |
US20060017120A1 (en) | 2006-01-26 |
JP4887481B2 (ja) | 2012-02-29 |
KR20050035887A (ko) | 2005-04-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4887481B2 (ja) | 半導体強誘電体記憶デバイス | |
US10600808B2 (en) | Ferroelectric memory cell for an integrated circuit | |
KR101771170B1 (ko) | 반도체 강유전체 기억 트랜지스터 및 그의 제조 방법 | |
US5146299A (en) | Ferroelectric thin film material, method of deposition, and devices using same | |
US9053802B2 (en) | Ferroelectric memory cell for an integrated circuit | |
US6197600B1 (en) | Ferroelectric thin film, manufacturing method thereof and device incorporating the same | |
TWI721157B (zh) | 半導體強介電質記憶元件之製造方法及半導體強介電質記憶電晶體 | |
US11469043B2 (en) | Electronic device comprising conductive material and ferroelectric material | |
JP2008270313A (ja) | 半導体記憶素子 | |
WO2021024598A1 (ja) | 不揮発性記憶装置及びその動作方法 | |
Singh et al. | Memory improvement with high-k buffer layer in metal/SrBi2Nb2O9/Al2O3/silicon gate stack for non-volatile memory applications | |
JP4803845B2 (ja) | 半導体強誘電体記憶デバイスの製造方法 | |
Li et al. | One transistor ferroelectric memory with Pt/Pb 5 Ge 3 O/sub 11//Ir/poly-Si/SiO 2/Si gate-stack | |
US20040051126A1 (en) | Compositionally engineered CexMnyO3 and semiconductor devices based thereon | |
KR20020062069A (ko) | 산화지르코늄타이타늄 박막을 이용한 전계형 트랜지스터및 그 제조방법 | |
Okuyama et al. | Low-temperature preparation of SrxBi2+ yTa2O9 ferroelectric thin film by pulsed laser deposition and its application to metal–ferroelectric–insulator–semiconductor structure | |
US20240145571A1 (en) | Inserting inhibition layer for inducing antiferroelectricity to ferroelectric structure | |
US6852549B2 (en) | Ferroelectric thin film processing for ferroelectric field-effect transistor | |
Yang et al. | Fabrication of one-transistor-capacitor structure of nonvolatile TFT ferroelectric RAM devices using Ba (Zr 0.1 Ti 0.9) O 3 gated oxide film | |
TW202418963A (zh) | 鐵電結構、積體電路與其形成方法 | |
Okuyama et al. | A low-temperature preparation of ferroelectric SrxBi2+ yTa2O9 thin film and its application to metal-ferroelectric-insulator-semiconductor structure | |
JP2002261249A (ja) | 半導体記憶素子 | |
KR20220142663A (ko) | 분극 가능한 물질을 이용한 메모리 소자 | |
Han | Electrical characterization of doped strontium titanate thin films for semiconductor memories | |
Han | Ferroelectric 1-T memory device—will it be viable for nonvolatile memory applications? |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050315 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080930 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081201 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090519 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4887481 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
EXPY | Cancellation because of completion of term |