JP5019297B2 - 半導体強誘電体記憶デバイスの製造方法 - Google Patents
半導体強誘電体記憶デバイスの製造方法 Download PDFInfo
- Publication number
- JP5019297B2 JP5019297B2 JP2008291824A JP2008291824A JP5019297B2 JP 5019297 B2 JP5019297 B2 JP 5019297B2 JP 2008291824 A JP2008291824 A JP 2008291824A JP 2008291824 A JP2008291824 A JP 2008291824A JP 5019297 B2 JP5019297 B2 JP 5019297B2
- Authority
- JP
- Japan
- Prior art keywords
- buffer layer
- ferroelectric
- semiconductor
- ferroelectric film
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
しかしながら、従来のMFISトランジスタは、データを書き込み後、長くても1日程度でメモリトランジスタ動作として見るとデータが消えてしまうという問題を抱えていた(例えば、非特許文献1、2参照)。
また、強誘電体にデータを書き込むときにMFISに電圧を加える訳だが、バッファ層の比誘電率が小さいと電圧の大部分がバッファ層の方に加わるという問題もあった。
本願発明の課題は、上述した従来技術の問題点を解決することであって、その目的は、実用化が可能である程度の期間データを保持することのできるMFISトランジスタ、すなわち半導体強誘電体記憶デバイスの製造方法を提供できるようにすることである。
(1)ソース領域とドレイン領域を有する半導体基板または半導体領域上に、ハフニウム酸化物を主成分とする絶縁体バッファ層、強誘電体膜およびゲート電極がこの順に積層されている、浮遊ゲート電極を有しないトランジスタを有する半導体強誘電体記憶デバイスの製造方法であって、半導体表面処理、絶縁体バッファ層形成、強誘電体膜形成、ゲート電極形成および熱処理工程を含み、前記絶縁体バッファ層形成を、該絶縁体バッファ層中の窒素含有量を1 x 10 19 cm -3 から1 x 10 22 cm -3 の範囲にするために窒素ガスを含む雰囲気中にて行うことを特徴とする半導体強誘電体記憶デバイスの製造方法。
(2)薄膜形成のための真空容器に基板を置き、該容器から該基板を出すことなく連続して気相成長法により前記絶縁体バッファ層および前記強誘電体膜を形成することを特徴とする(1)に記載の半導体強誘電体記憶デバイスの製造方法。
(3)薄膜形成のための真空容器に基板を置き、該容器から該基板を出すことなく連続してパルスレーザ堆積法により前記絶縁体バッファ層および前記強誘電体膜を形成することを特徴とする(1)に記載の半導体強誘電体記憶デバイスの製造方法。
(4)強誘電体膜形成の間に強誘電体膜形成のための真空容器の中、強誘電体膜形成後強誘電体膜形成のための真空容器の中、強誘電体膜形成後ゲート電極形成前にアニール炉の中またはゲート電極形成後アニール炉の中のいずれかのタイミングおよび環境において、少なくとも1回熱処理することを特徴とする(1)から(3)のいずれかに記載の半導体強誘電体記憶デバイスの製造方法。
データを記憶する源は、強誘電体膜3の電気分極であり、強誘電性を発現するためには、薄膜形成時もしくはその後の熱処理工程で温度を上げて強誘電体膜3を結晶の状態にする必要がある。この結晶化温度は、通常650℃〜950℃である。一般に、この温度が高い方が結晶性がよく、強誘電性もよい。結晶化工程の時間は、典型的には1時間である。シリコン中のソース領域とドレイン領域を形成するためには、不純物の活性化のため低くても1050℃程度の短時間(典型的には30秒)の熱処理が必要である。絶縁体バッファ層2は、この強誘電体膜3の結晶化のための高温工程を必ず経ることになる。標準的な作製プロセスではソース領域とドレイン領域を形成するための熱処理工程も経ることになる。従って、従来は、絶縁体バッファ層2も熱処理工程で結晶化してしまい、結晶粒と結晶粒の間の粒界を通ってリーク電流が流れた。この実施の形態のHfO2+uあるいはHf1-xAl2xO2+x+yでは、上記強誘電体結晶化の熱工程でも上記不純物活性化の熱工程でも絶縁体バッファ層2は、結晶化せず、アモルファスの状態を維持している。従って、絶縁体バッファ層2のリーク電流を低く押さえることができる。アモルファスの状態の絶縁体バッファ層2の表面は、結晶化したそれに比較して平坦である。アモルファスの状態の絶縁体バッファ層2の表面からは強誘電体膜3の結晶成長のための種結晶ができ難く、強誘電体膜3の結晶粒が小さく、薄膜はち密になり、強誘電体膜3のリーク電流も低く押さえることができる。
次に製造方法について述べる。言うまでもなく、本発明の製造方法は以下の方法に限定されるものではない。
絶縁体バッファ層2の形成法は、薄膜の形成法であれば何でもよく物理的気相成長法では、パルスレーザ堆積法(レーザアブレーション法ともいう)、スパッタリング法、蒸着法などが有効であり、化学成長法ではMOCVD(metal organic chemical vapor deposition)法、MOD(metal organic decomposition:有機金属分解)法、ゾルゲル法などがある。
強誘電体膜3およびゲート電極4形成法も、薄膜の形成法であれば何でもよく物理的気相成長法で、パルスレーザ堆積法、スパッタリング法、蒸着法などが有効であり、化学成長法は、MOCVD法、MOD法、ゾルゲル法などがある。
標準的な表面洗浄法でSi表面を洗浄後,希フッ酸あるいは緩衝フッ酸で表面の残留酸化層を除去する。さらに、故意に1乃至数分子層程度の酸化膜、窒化膜、酸窒化膜の形成等の表面処理をしてもよい。
パルスレーザ堆積法で形成する。SiO2のような小さい誘電率を持つ酸化層の形成を抑えるために形成中Siの温度は低温(室温〜550℃)の条件化におく。絶縁体バッファ層2がハフニウムとアルミニウムを構成元素とする酸化物である場合は、ターゲット組成は、Hf1-xAl2xO2+x+y とする。あるいは、HfO2+uとAl2O3を用いてよい。この場合、両ターゲットを同時に蒸発(スパッタ)させてもよいが、両ターゲットを交互に1ないし複数回ずつ蒸発させ、熱処理によりHf1-xAl2xO2+x+yを合成するようにしてもよい。HfO2+uとAl2O3を交互に堆積するとき、HfO2+uを先に堆積することが特によい。絶縁バッファ層2がハフニウムを構成元素とする酸化物である場合は、ターゲット組成は、HfO2+uとする。絶縁体バッファ層2は、酸化物であるので、形成中、酸素ガスを導入する。Siと絶縁体バッファ層2の界面への低誘電率酸化層の形成を抑制し小さくするため酸素ガスに窒素ガスを混合すると特によい。窒素は、絶縁体バッファ層2の中の構造欠陥を低減させ、リーク電流を小さくすることにも役立つ。酸素と窒素の混合ガスを用いる場合、混合モル比は、N:O= 1:1〜1:10-7である。また、Hf1-xAl2xO2+x+yとHfO2+uのターゲット自体が酸素を含み、Hf原子と Al原子は酸化物を容易に形成するので、絶縁体バッファ層2形成中は窒素ガスだけの導入でもよい。その場合、混合モル比は窒素ガス中に含まれる残留酸素量によって決まる。典型的には残留酸素による混合モル比はN:O= 1:10-5〜1:10-7であるが、酸素ガスの窒素ガスに対するモル比はそれより小さくてもよい。
窒素ガスを含む雰囲気中で成膜を行ったことにより絶縁体バッファ層には窒素元素が添加物として添加されることになる。それにより上記の効果がもたらされる。窒素元素の含有量は1 x 1019 cm-3から1 x 1022 cm-3の範囲とするのがよい。その範囲は5 x 1019 cm-3から5 x 1021 cm-3とするのが特によい。
パルスレーザ堆積法で形成する。上記絶縁体バッファ層2の形成と同じ薄膜形成のための真空容器に半導体基板1であるSiをおいて容器からSiを出すことなく連続してパルスレーザ堆積法で絶縁体バッファ層2と強誘電体膜3を形成すると、絶縁体バッファ層2と強誘電体膜3の界面が清浄に保たれ電気特性も優れるので特によい。強誘電体膜3形成中は、酸素ガスを導入する。
Ptを例に挙げると、電子ビーム加熱の蒸着法あるいはスパッタリング法、パルスレーザ堆積法でPtゲート電極を形成する。
強誘電体膜3の結晶化のための熱処理を行う。熱処理のタイミングは、以下の4種のケースがあるが、これらの内少なくとも1つのケースを実行する。
(1)上記工程3の薄膜形成中の熱処理。(2)工程3の薄膜形成後に薄膜形成のための真空容器内での熱処理。(3)工程3の薄膜形成後工程4の前にアニール炉での熱処理。(4)工程4の後にアニール炉での熱処理。
強誘電体膜3がSrBi2Ta2O9である場合、結晶化のための熱処理温度は650〜900℃である。
この結晶化のための熱処理工程において、シリコン基板の表面には酸素が供給されることにより、基板と絶縁体バッファ層との界面、あるいは、基板と酸化膜などの表面処理膜との界面にはシリコン酸化膜が成長することがある。本発明によれば、絶縁体バッファ層に窒素元素が添加されていることにより酸素の移動が抑制されるため、シリコン酸化膜の成長が抑制される。同時に、熱処理による強誘電体膜の還元が抑制されることも期待される。
用いた材料と厚さは、以下の通りである。
半導体基板1:Si
絶縁体バッファ層2: Hf1-xAl2xO2+x+y 、x=0.25、y=0、厚さ10nm
強誘電体膜3:SrBi2Ta2O9、厚さ400nm
ゲート電極4:Pt、厚さ200nm、ゲート長(ソース領域からドレイン領域に向かっての長さ)10μm
ソース領域5及びドレイン領域6の導電の型: n型
領域7の導電の型:p型
絶縁体バッファ層2であるHf1-xAl2xO2+x+y (x=0.25、y=0)は、パルスレーザ堆積法で形成した。用いたレーザはKrFエキシマーレーザである。レーザエネルギーは、1パルス当たり250mJ、パルスの繰り返し周波数2Hz、堆積時間270秒である。基板温度200℃である。導入ガスは、窒素と酸素の混合ガスであり、そのモル比は、N:O=1:10-6である。この導入ガスによる堆積室の圧力は、0.1Torr(13.33Pa)である。強誘電体膜3に相当するSrBi2Ta2O9も同じくパルスレーザ堆積法で形成した。レーザの種類とエネルギーは、上記絶縁体バッファ層2の場合と同じである。パルスの繰り返し周波数5Hz、堆積時間34分である。基板温度400℃である。導入ガスは、酸素である。この導入ガスによる堆積室の圧力は、0.1Torr(13.33Pa)である。ゲート電極4としてPtを電子ビーム蒸着法で形成した。ゲート電極形成後SrBi2Ta2O9を結晶化させるため、大気圧酸素中800℃で1時間熱処理した。半導体デバイス作製工程で用いるフォトリソグラフィー、イオンビームエッチング技術等を用いてトランジスタを作製した。
用いた材料と厚さは、以下の通りである。
半導体基板1:Si
絶縁体バッファ層2:HfO2+u 、u=0、厚さ10nm
強誘電体膜3:SrBi2Ta2O9、厚さ400nm
ゲート電極4:Pt、厚さ200nm、ゲート長(ソース領域からドレイン領域に向かっての長さ)10μm
ソース領域5及びドレイン領域6の導電の型: n型
領域7の導電の型:p型
実施例の試料も二次イオン質量分析法により分析した。方法は先述の参考例と同じである。その結果絶縁体バッファ層には添加物として窒素原子があることを確認した。その量は2x1020cm-3であった。参考例と同様にこれはリーク電流の低減やSiとバッファ層の界面への低誘電率酸化層形成の抑制に役立っている。
2 絶縁体バッファ層
3 強誘電体膜
4 ゲート電極
5 半導体基板中のソース領域
6 半導体基板中のドレイン領域
7 半導体基板中のソース領域とドレイン領域を除く領域
Claims (4)
- ソース領域とドレイン領域を有する半導体基板または半導体領域上に、ハフニウム酸化物を主成分とする絶縁体バッファ層、強誘電体膜およびゲート電極がこの順に積層されている、浮遊ゲート電極を有しないトランジスタを有する半導体強誘電体記憶デバイスの製造方法であって、半導体表面処理、絶縁体バッファ層形成、強誘電体膜形成、ゲート電極形成および熱処理工程を含み、前記絶縁体バッファ層形成を、該絶縁体バッファ層中の窒素含有量を1 x 10 19 cm -3 から1 x 10 22 cm -3 の範囲にするために窒素ガスを含む雰囲気中にて行うことを特徴とする半導体強誘電体記憶デバイスの製造方法。
- 薄膜形成のための真空容器に基板を置き、該容器から該基板を出すことなく連続して気相成長法により前記絶縁体バッファ層および前記強誘電体膜を形成することを特徴とする請求項1に記載の半導体強誘電体記憶デバイスの製造方法。
- 薄膜形成のための真空容器に基板を置き、該容器から該基板を出すことなく連続してパルスレーザ堆積法により前記絶縁体バッファ層および前記強誘電体膜を形成することを特徴とする請求項1に記載の半導体強誘電体記憶デバイスの製造方法。
- 強誘電体膜形成の間に強誘電体膜形成のための真空容器の中、強誘電体膜形成後強誘電体膜形成のための真空容器の中、強誘電体膜形成後ゲート電極形成前にアニール炉の中またはゲート電極形成後アニール炉の中のいずれかのタイミングおよび環境において、少なくとも1回熱処理することを特徴とする請求項1から3のいずれかに記載の半導体強誘電体記憶デバイスの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008291824A JP5019297B2 (ja) | 2002-08-20 | 2008-11-14 | 半導体強誘電体記憶デバイスの製造方法 |
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002238703 | 2002-08-20 | ||
JP2002238703 | 2002-08-20 | ||
JP2003074052 | 2003-03-18 | ||
JP2003074052 | 2003-03-18 | ||
JP2008291824A JP5019297B2 (ja) | 2002-08-20 | 2008-11-14 | 半導体強誘電体記憶デバイスの製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003288543A Division JP4887481B2 (ja) | 2002-08-20 | 2003-08-07 | 半導体強誘電体記憶デバイス |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009044195A JP2009044195A (ja) | 2009-02-26 |
JP5019297B2 true JP5019297B2 (ja) | 2012-09-05 |
Family
ID=40444512
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008291821A Expired - Lifetime JP4803845B2 (ja) | 2002-08-20 | 2008-11-14 | 半導体強誘電体記憶デバイスの製造方法 |
JP2008291824A Expired - Fee Related JP5019297B2 (ja) | 2002-08-20 | 2008-11-14 | 半導体強誘電体記憶デバイスの製造方法 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008291821A Expired - Lifetime JP4803845B2 (ja) | 2002-08-20 | 2008-11-14 | 半導体強誘電体記憶デバイスの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (2) | JP4803845B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4650577B2 (ja) | 2009-03-24 | 2011-03-16 | パナソニック株式会社 | 燃料電池コージェネレーションシステム |
CN105493265B (zh) | 2013-07-25 | 2018-10-16 | 独立行政法人产业技术综合研究所 | 强介电体装置及其制造方法 |
JP6920192B2 (ja) * | 2017-12-28 | 2021-08-18 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3326666B2 (ja) * | 1994-11-10 | 2002-09-24 | ソニー株式会社 | 半導体メモリセルの作製方法 |
US6060755A (en) * | 1999-07-19 | 2000-05-09 | Sharp Laboratories Of America, Inc. | Aluminum-doped zirconium dielectric film transistor structure and deposition method for same |
JP4303389B2 (ja) * | 2000-02-24 | 2009-07-29 | ローム株式会社 | 強誘電体メモリ装置の製造方法 |
JP4445091B2 (ja) * | 2000-04-07 | 2010-04-07 | 康夫 垂井 | 強誘電体記憶素子 |
JP2002043565A (ja) * | 2000-07-26 | 2002-02-08 | Toshiba Corp | 半導体装置の製造方法 |
US6602720B2 (en) * | 2001-03-28 | 2003-08-05 | Sharp Laboratories Of America, Inc. | Single transistor ferroelectric transistor structure with high-K insulator and method of fabricating same |
DE10228768A1 (de) * | 2001-06-28 | 2003-01-16 | Samsung Electronics Co Ltd | Nicht-flüchtige Floating-Trap-Halbleiterspeichervorrichtungen, die Sperrisolationsschichten mit hohen Dielektrizitätskonstanten enthaltend, und Verfahren |
JP3622055B2 (ja) * | 2002-03-26 | 2005-02-23 | 松下電器産業株式会社 | 半導体装置及びその製造方法 |
-
2008
- 2008-11-14 JP JP2008291821A patent/JP4803845B2/ja not_active Expired - Lifetime
- 2008-11-14 JP JP2008291824A patent/JP5019297B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2009044195A (ja) | 2009-02-26 |
JP4803845B2 (ja) | 2011-10-26 |
JP2009071322A (ja) | 2009-04-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4887481B2 (ja) | 半導体強誘電体記憶デバイス | |
KR101771170B1 (ko) | 반도체 강유전체 기억 트랜지스터 및 그의 제조 방법 | |
US10600808B2 (en) | Ferroelectric memory cell for an integrated circuit | |
US6197600B1 (en) | Ferroelectric thin film, manufacturing method thereof and device incorporating the same | |
Tang et al. | Impact of HfTaO buffer layer on data retention characteristics of ferroelectric-gate FET for nonvolatile memory applications | |
KR20000076056A (ko) | 스트론튬 비스무트 니오베이트 탄탈레이트 강유전체박막 | |
TW201803033A (zh) | 半導體強介電質記憶元件之製造方法及半導體強介電質記憶電晶體 | |
Singh et al. | Memory improvement with high-k buffer layer in metal/SrBi2Nb2O9/Al2O3/silicon gate stack for non-volatile memory applications | |
Ali et al. | Study of nanosecond laser annealing on silicon doped hafnium oxide film crystallization and capacitor reliability | |
JP5019297B2 (ja) | 半導体強誘電体記憶デバイスの製造方法 | |
Kijima et al. | Fabrication and Characterization of Pt/(Bi, La) 4Ti3O12/Si3N4/Si Metal Ferroelectric Insulator Semiconductor Structure for FET-Type Ferroelectric Memory Applications | |
Li et al. | One transistor ferroelectric memory with Pt/Pb 5 Ge 3 O/sub 11//Ir/poly-Si/SiO 2/Si gate-stack | |
US20040051126A1 (en) | Compositionally engineered CexMnyO3 and semiconductor devices based thereon | |
Ishiwara et al. | Recent progress in ferroelectic-gate FETs | |
JP3595098B2 (ja) | 薄膜キャパシタ | |
CN100423266C (zh) | 半导体-铁电体存储器设备以及制造该设备的工艺 | |
Kaneko et al. | NOR-type nonvolatile ferroelectric-gate memory cell using composite oxide technology | |
KR20020062069A (ko) | 산화지르코늄타이타늄 박막을 이용한 전계형 트랜지스터및 그 제조방법 | |
Okuyama et al. | Low-temperature preparation of SrxBi2+ yTa2O9 ferroelectric thin film by pulsed laser deposition and its application to metal–ferroelectric–insulator–semiconductor structure | |
US20240032307A1 (en) | Memory cell and method for changing properties of an electrode | |
JP2002261249A (ja) | 半導体記憶素子 | |
US6852549B2 (en) | Ferroelectric thin film processing for ferroelectric field-effect transistor | |
Yang et al. | Fabrication of one-transistor-capacitor structure of nonvolatile TFT ferroelectric RAM devices using Ba (Zr 0.1 Ti 0.9) O 3 gated oxide film | |
Okuyama et al. | A low-temperature preparation of ferroelectric SrxBi2+ yTa2O9 thin film and its application to metal-ferroelectric-insulator-semiconductor structure | |
Ohara et al. | Ferroelectric Properties of Pt/Pb5Ge3O11/Pt and Pt/Pb5Ge3O11/HfO2/Si Structures |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081126 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110104 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120131 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120330 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20120326 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120529 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120604 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5019297 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150622 Year of fee payment: 3 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |