JP2005353832A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2005353832A JP2005353832A JP2004172745A JP2004172745A JP2005353832A JP 2005353832 A JP2005353832 A JP 2005353832A JP 2004172745 A JP2004172745 A JP 2004172745A JP 2004172745 A JP2004172745 A JP 2004172745A JP 2005353832 A JP2005353832 A JP 2005353832A
- Authority
- JP
- Japan
- Prior art keywords
- film
- metal
- silicon
- gate insulating
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
- H01L21/823842—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
- H01L21/823835—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes silicided or salicided gate conductors
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
【解決手段】 半導体基板100と、半導体基板上に設けられ、第1の金属元素及び酸素を含有したゲート絶縁膜102と、ゲート絶縁膜上に設けられ、第2の金属元素を含有した金属シリサイド膜114と、ゲート絶縁膜と金属シリサイド膜との間に介在し且つp型不純物元素を含有した不純物層116とを含んだゲート電極と、を備えた半導体装置であって、第1の金属元素及び酸素を含有した絶縁物とp型不純物元素とシリコンとを含んだ第1の系のギブスの自由エネルギーの方が、第1の金属元素及びp型不純物元素を含有した化合物とシリコン酸化物とを含んだ第2の系のギブスの自由エネルギーよりも小さい。
【選択図】 図8
Description
"Dual Work Function Metal Gates Using Full Nickel Silicidation of Doped Poly-Si" J.H.Sim et al., IEEE ELECTRON DEVICE LETTERS, VOL.24, NO.10, OCTOBER 2003, pp631-633
TiO2 +2Si→SiO2 +TiSi ΔG<0 ・・・(1)
ZrO2 +2Si→SiO2 +ZrSi ΔG>0 ・・・(2)
HfO2 +2Si→SiO2 +HfSi ΔG>0 ・・・(3)
となる。
TiO2 +Si+2B→SiO2 +TiB2 ΔG<0 ・・・(4)
ZrO2 +Si+2B→SiO2 +ZrB2 ΔG<0 ・・・(5)
HfO2 +Si+2B→SiO2 +HfB2 ΔG<0 ・・・(6)
となる。
MeO2 +Si+2Ga→SiO2 +MeGa2 ΔG>0 ・・・(7)
MeO2 +Si+2In→SiO2 +MeIn2 ΔG>0 ・・・(8)
と表される。ただし、MeはZr又はHfを表す。
MeSiO4 +Si+2B→2SiO2 +MeB2 ΔG<0 ・・(9)
MeSiO4 +Si+2Ga→2SiO2 +MeGa2 ΔG>0 ・・(10)
MeSiO4 +Si+2In→2SiO2 +MeIn2 ΔG>0 ・・(11)
と表される。ただし、MeはZr又はHfを表す。
4MeSiO4 +Si3N4 +Si+12B
→8SiO2 +4MeB2 +4BN ΔG<0 ・・・(12)
4MeSiO4 +Si3N4 +Si+12Ga
→8SiO2 +4MeGa2 +4GaN ΔG>0 ・・・(13)
4MeSiO4 +Si3N4 +Si+12In
→8SiO2 +4MeIn2 +4InN ΔG>0 ・・・(14)
と表される。ただし、MeはZr又はHfを表す。
102…ゲート絶縁膜 103…ポリシリコン膜
104…シリコン窒化膜 105…低濃度拡散層
106…シリコン酸化膜 107…シリコン窒化膜
108…高濃度拡散層 109…Niシリサイド膜
110…層間絶縁膜 111、112…フォトレジストパターン
113…金属膜(ニッケル膜) 114…金属シリサイド膜(Niシリサイド膜)
115…不純物層(P層) 116…不純物層(In層)
Claims (8)
- 半導体基板と、
前記半導体基板上に設けられ、第1の金属元素及び酸素を含有したゲート絶縁膜と、
前記ゲート絶縁膜上に設けられ、第2の金属元素を含有した金属シリサイド膜と、前記ゲート絶縁膜と前記金属シリサイド膜との間に介在し且つp型不純物元素を含有した不純物層とを含んだゲート電極と、
を備えた半導体装置であって、
前記第1の金属元素及び酸素を含有した絶縁物と前記p型不純物元素とシリコンとを含んだ第1の系のギブスの自由エネルギーの方が、前記第1の金属元素及び前記p型不純物元素を含有した化合物とシリコン酸化物とを含んだ第2の系のギブスの自由エネルギーよりも小さい
ことを特徴とする半導体装置。 - 半導体基板と、
前記半導体基板上に設けられ、第1の金属元素、酸素及び窒素を含有したゲート絶縁膜と、
前記ゲート絶縁膜上に設けられ、第2の金属元素を含有した金属シリサイド膜と、前記ゲート絶縁膜と前記金属シリサイド膜との間に介在し且つp型不純物元素を含有した不純物層とを含んだゲート電極と、
を備えた半導体装置であって、
前記第1の金属元素、酸素及び窒素を含有した絶縁物と前記p型不純物元素とシリコンとを含んだ第1の系のギブスの自由エネルギーの方が、前記第1の金属元素及び前記p型不純物元素を含有した化合物と前記p型不純物元素及び窒素を含有した化合物とシリコン酸化物とを含んだ第2の系のギブスの自由エネルギーよりも小さい
ことを特徴とする半導体装置。 - 前記ゲート絶縁膜は、さらにシリコンを含有する
ことを特徴とする請求項1又は2に記載の半導体装置。 - 前記p型不純物元素は、In及びGaの中から選択される
ことを特徴とする請求項1又は2に記載の半導体装置。 - 前記第1の金属元素は、Hf、Zr、La、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb、Dy、Ho、Er及びLuの中から選択される
ことを特徴とする請求項1又は2に記載の半導体装置。 - 前記第2の金属元素は、Ni、Pd、Pt、Co、Ti、Zr及びHfの中から選択される
ことを特徴とする請求項1又は2に記載の半導体装置。 - 半導体基板上に、第1の金属元素及び酸素を含有したゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上に、シリコン膜を形成する工程と、
前記シリコン膜に、p型不純物元素を導入する工程と、
前記シリコン膜上に、第2の金属元素を含有した金属膜を形成する工程と、
前記シリコン膜と前記金属膜との反応によって前記第2の金属元素を含有した金属シリサイド膜を形成するとともに、前記ゲート絶縁膜と前記金属シリサイド膜との間に前記p型不純物元素を含有した不純物層を形成する工程と、
を備えた半導体装置の製造方法であって、
前記第1の金属元素及び酸素を含有した絶縁物と前記p型不純物元素とシリコンとを含んだ第1の系のギブスの自由エネルギーの方が、前記第1の金属元素及び前記p型不純物元素を含有した化合物とシリコン酸化物とを含んだ第2の系のギブスの自由エネルギーよりも小さい
ことを特徴とする半導体装置の製造方法。 - 半導体基板上に、第1の金属元素、酸素及び窒素を含有したゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上に、シリコン膜を形成する工程と、
前記シリコン膜に、p型不純物元素を導入する工程と、
前記シリコン膜上に、第2の金属元素を含有した金属膜を形成する工程と、
前記シリコン膜と前記金属膜との反応によって前記第2の金属元素を含有した金属シリサイド膜を形成するとともに、前記ゲート絶縁膜と前記金属シリサイド膜との間に前記p型不純物元素を含有した不純物層を形成する工程と、
を備えた半導体装置の製造方法であって、
前記第1の金属元素、酸素及び窒素を含有した絶縁物と前記p型不純物元素とシリコンとを含んだ第1の系のギブスの自由エネルギーの方が、前記第1の金属元素及び前記p型不純物元素を含有した化合物と前記p型不純物元素及び窒素を含有した化合物とシリコン酸化物とを含んだ第2の系のギブスの自由エネルギーよりも小さい
ことを特徴とする半導体装置の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004172745A JP2005353832A (ja) | 2004-06-10 | 2004-06-10 | 半導体装置及びその製造方法 |
US10/967,159 US20050275039A1 (en) | 2004-06-10 | 2004-10-19 | Semiconductor device and method of manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004172745A JP2005353832A (ja) | 2004-06-10 | 2004-06-10 | 半導体装置及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005353832A true JP2005353832A (ja) | 2005-12-22 |
Family
ID=35459640
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004172745A Pending JP2005353832A (ja) | 2004-06-10 | 2004-06-10 | 半導体装置及びその製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20050275039A1 (ja) |
JP (1) | JP2005353832A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2006098369A1 (ja) * | 2005-03-15 | 2006-09-21 | Nec Corporation | 半導体装置の製造方法及び半導体装置 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006245417A (ja) * | 2005-03-04 | 2006-09-14 | Toshiba Corp | 半導体装置およびその製造方法 |
US8895426B2 (en) | 2009-06-12 | 2014-11-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | Metal gate transistor, integrated circuits, systems, and fabrication methods thereof |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6518594B1 (en) * | 1998-11-16 | 2003-02-11 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor devices |
EP1266054B1 (en) * | 2000-03-07 | 2006-12-20 | Asm International N.V. | Graded thin films |
US6696345B2 (en) * | 2002-01-07 | 2004-02-24 | Intel Corporation | Metal-gate electrode for CMOS transistor applications |
JP2003282873A (ja) * | 2002-03-22 | 2003-10-03 | Sony Corp | 半導体装置およびその製造方法 |
JP2003282875A (ja) * | 2002-03-27 | 2003-10-03 | Toshiba Corp | 半導体装置及び半導体装置の製造方法 |
US6703277B1 (en) * | 2002-04-08 | 2004-03-09 | Advanced Micro Devices, Inc. | Reducing agent for high-K gate dielectric parasitic interfacial layer |
US7189606B2 (en) * | 2002-06-05 | 2007-03-13 | Micron Technology, Inc. | Method of forming fully-depleted (FD) SOI MOSFET access transistor |
JP4887481B2 (ja) * | 2002-08-20 | 2012-02-29 | 独立行政法人産業技術総合研究所 | 半導体強誘電体記憶デバイス |
US7109077B2 (en) * | 2002-11-21 | 2006-09-19 | Texas Instruments Incorporated | Dual work function gate electrodes using doped polysilicon and a metal silicon germanium compound |
-
2004
- 2004-06-10 JP JP2004172745A patent/JP2005353832A/ja active Pending
- 2004-10-19 US US10/967,159 patent/US20050275039A1/en not_active Abandoned
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2006098369A1 (ja) * | 2005-03-15 | 2006-09-21 | Nec Corporation | 半導体装置の製造方法及び半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
US20050275039A1 (en) | 2005-12-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3974507B2 (ja) | 半導体装置の製造方法 | |
JP4939960B2 (ja) | 半導体装置およびその製造方法 | |
US20060065939A1 (en) | Metal gate electrode semiconductor device | |
TW200843110A (en) | Semiconductor device manufacturing method and semiconductor device | |
TW200939399A (en) | Hybrid process for forming metal gates of MOS devices | |
JP2005209782A (ja) | 半導体装置 | |
JP5126060B2 (ja) | 半導体装置及びその製造方法 | |
JP2005191545A (ja) | 半導体装置 | |
JP2006245324A (ja) | 半導体装置及びその製造方法 | |
JP2007012783A (ja) | 半導体装置及びその製造方法 | |
JP2007005721A (ja) | 半導体装置およびその製造方法 | |
US20060071282A1 (en) | Semiconductor device and manufacturing method thereof | |
JP2007335834A (ja) | 半導体装置およびその製造方法 | |
JP2008518487A (ja) | 高誘電率ゲート誘電体層及びシリサイドゲート電極を有する半導体デバイスの製造方法 | |
JP2012044013A (ja) | 半導体装置の製造方法 | |
US20060051915A1 (en) | Semiconductor device and manufacturing method thereof | |
JP2009135227A (ja) | 半導体装置の製造方法および半導体装置 | |
EP1892759A2 (en) | Method for Fabricating dual-metal gate CMOS transistors | |
US20100117163A1 (en) | Semiconductor device and method of fabricating the same | |
TW201044508A (en) | Manufacturing method of semiconductor device | |
US20060278937A1 (en) | Semiconductor device and manufacturing method of the same | |
JP2009267180A (ja) | 半導体装置 | |
JP4058022B2 (ja) | 半導体装置の製造方法 | |
JP2006060046A (ja) | 半導体装置 | |
TW201104837A (en) | Semiconductor device and the manufacturing method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060531 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060606 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060712 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060815 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060927 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20061128 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20061222 |