JP2005353832A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2005353832A
JP2005353832A JP2004172745A JP2004172745A JP2005353832A JP 2005353832 A JP2005353832 A JP 2005353832A JP 2004172745 A JP2004172745 A JP 2004172745A JP 2004172745 A JP2004172745 A JP 2004172745A JP 2005353832 A JP2005353832 A JP 2005353832A
Authority
JP
Japan
Prior art keywords
film
metal
silicon
gate insulating
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004172745A
Other languages
English (en)
Inventor
Kazuaki Nakajima
一明 中嶋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2004172745A priority Critical patent/JP2005353832A/ja
Priority to US10/967,159 priority patent/US20050275039A1/en
Publication of JP2005353832A publication Critical patent/JP2005353832A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823842—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823835—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes silicided or salicided gate conductors

Abstract

【課題】 トランジスタの特性や信頼性に悪影響を与えること無くゲート電極の仕事関数を最適化することが可能な半導体装置を提供する。
【解決手段】 半導体基板１００と、半導体基板上に設けられ、第１の金属元素及び酸素を含有したゲート絶縁膜１０２と、ゲート絶縁膜上に設けられ、第２の金属元素を含有した金属シリサイド膜１１４と、ゲート絶縁膜と金属シリサイド膜との間に介在し且つｐ型不純物元素を含有した不純物層１１６とを含んだゲート電極と、を備えた半導体装置であって、第１の金属元素及び酸素を含有した絶縁物とｐ型不純物元素とシリコンとを含んだ第１の系のギブスの自由エネルギーの方が、第１の金属元素及びｐ型不純物元素を含有した化合物とシリコン酸化物とを含んだ第２の系のギブスの自由エネルギーよりも小さい。
【選択図】 図８

Description

本発明は、半導体装置及びその製造方法に関する。
ＭＩＳトランジスタの高性能化には、ＭＩＳトランジスタの微細化が必須である。しかしながら、ＭＩＳトランジスタの微細化が進むと、ゲート絶縁膜のリーク電流（トンネル電流）やポリシリコンゲート電極の空乏化が大きな問題となってくる。
このような問題に対して、Ｈｆ酸化物膜等の高誘電率ゲート絶縁膜の採用や、メタルゲート電極の採用が検討されている。高誘電率のゲート絶縁膜を採用することで、ゲート絶縁膜の厚さを厚くすることができるため、トンネル電流を抑制することが可能である。また、メタルゲート電極を採用することで、ゲート電極の空乏化を防止することが可能である。
しかしながら、メタル電極を用いたゲート構造では、ポリシリコンを用いた従来のゲート構造とは異なる新たな問題が生じる。ポリシリコンを用いた従来のゲート構造では、トランジスタのしきい電圧は、チャネル領域の不純物濃度とポリシリコン膜の不純物濃度で決定される。これに対して、メタル電極を用いたゲート構造では、トランジスタのしきい電圧は、チャネル領域の不純物濃度とメタルゲート電極の仕事関数で決定される。
そのため、ｎ型ＭＩＳトランジスタ用とｐ型ＭＩＳトランジスタ用の互いに仕事関数の異なる２種類のゲート電極材料を用いた、いわゆるデュアルメタルゲート構造が必要となる。例えば、ｎ型ＭＩＳトランジスタのゲート電極には４．６ｅＶより低い仕事関数φｍを有する導電材料が、ｐ型ＭＩＳトランジスタのゲート電極には４．６ｅＶより高い仕事関数φｍを有する導電材料が用いられる。
デュアルメタルゲート構造を得る方法として、例えば非特許文献１には、金属シリサイドに不純物元素をイオン注入する方法が開示されている。すなわち、ｎ型ＭＩＳトランジスタ領域の金属シリサイド膜にはｎ型不純物としてＡｓをイオン注入し、ｐ型ＭＩＳトランジスタ領域の金属シリサイド膜にはｐ型不純物としてＢをイオン注入する。これにより、ｎ型ＭＩＳトランジスタとｐ型ＭＩＳトランジスタとで、互いに仕事関数を異ならせることが可能である。
しかしながら、上記文献に開示された方法では、ゲート絶縁膜にはシリコン酸化膜が用いられており、ゲート絶縁膜にＨｆ酸化物膜等の金属酸化物膜を用いた場合には、新たな問題が生じるおそれがある。したがって、上記文献に開示された方法では、特性や信頼性に優れたＭＩＳトランジスタを必ずしも形成できるとは言えない。
このように、従来は、トランジスタの特性や信頼性に悪影響を与えること無くゲート電極の仕事関数を最適化することが可能な半導体装置を得ることが困難であった。
"Dual Work Function Metal Gates Using Full Nickel Silicidation of Doped Poly-Si" J.H.Sim et al., IEEE ELECTRON DEVICE LETTERS, VOL.24, NO.10, OCTOBER 2003, pp631-633
本発明は、トランジスタの特性や信頼性に悪影響を与えること無くゲート電極の仕事関数を最適化することが可能な半導体装置及びその製造方法を提供することを目的としている。
本発明に係る半導体装置は、半導体基板と、前記半導体基板上に設けられ、第１の金属元素及び酸素を含有したゲート絶縁膜と、前記ゲート絶縁膜上に設けられ、第２の金属元素を含有した金属シリサイド膜と、前記ゲート絶縁膜と前記金属シリサイド膜との間に介在し且つｐ型不純物元素を含有した不純物層とを含んだゲート電極と、を備えた半導体装置であって、前記第１の金属元素及び酸素を含有した絶縁物と前記ｐ型不純物元素とシリコンとを含んだ第１の系のギブスの自由エネルギーの方が、前記第１の金属元素及び前記ｐ型不純物元素を含有した化合物とシリコン酸化物とを含んだ第２の系のギブスの自由エネルギーよりも小さい。
本発明に係る半導体装置は、半導体基板と、前記半導体基板上に設けられ、第１の金属元素、酸素及び窒素を含有したゲート絶縁膜と、前記ゲート絶縁膜上に設けられ、第２の金属元素を含有した金属シリサイド膜と、前記ゲート絶縁膜と前記金属シリサイド膜との間に介在し且つｐ型不純物元素を含有した不純物層とを含んだゲート電極と、を備えた半導体装置であって、前記第１の金属元素、酸素及び窒素を含有した絶縁物と前記ｐ型不純物元素とシリコンとを含んだ第１の系のギブスの自由エネルギーの方が、前記第１の金属元素及び前記ｐ型不純物元素を含有した化合物と前記ｐ型不純物元素及び窒素を含有した化合物とシリコン酸化物とを含んだ第２の系のギブスの自由エネルギーよりも小さい。
本発明に係る半導体装置の製造方法は、半導体基板上に、第１の金属元素及び酸素を含有したゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上に、シリコン膜を形成する工程と、前記シリコン膜に、ｐ型不純物元素を導入する工程と、前記シリコン膜上に、第２の金属元素を含有した金属膜を形成する工程と、前記シリコン膜と前記金属膜との反応によって前記第２の金属元素を含有した金属シリサイド膜を形成するとともに、前記ゲート絶縁膜と前記金属シリサイド膜との間に前記ｐ型不純物元素を含有した不純物層を形成する工程と、を備えた半導体装置の製造方法であって、前記第１の金属元素及び酸素を含有した絶縁物と前記ｐ型不純物元素とシリコンとを含んだ第１の系のギブスの自由エネルギーの方が、前記第１の金属元素及び前記ｐ型不純物元素を含有した化合物とシリコン酸化物とを含んだ第２の系のギブスの自由エネルギーよりも小さい。
本発明に係る半導体装置の製造方法は、半導体基板上に、第１の金属元素、酸素及び窒素を含有したゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上に、シリコン膜を形成する工程と、前記シリコン膜に、ｐ型不純物元素を導入する工程と、前記シリコン膜上に、第２の金属元素を含有した金属膜を形成する工程と、前記シリコン膜と前記金属膜との反応によって前記第２の金属元素を含有した金属シリサイド膜を形成するとともに、前記ゲート絶縁膜と前記金属シリサイド膜との間に前記ｐ型不純物元素を含有した不純物層を形成する工程と、を備えた半導体装置の製造方法であって、前記第１の金属元素、酸素及び窒素を含有した絶縁物と前記ｐ型不純物元素とシリコンとを含んだ第１の系のギブスの自由エネルギーの方が、前記第１の金属元素及び前記ｐ型不純物元素を含有した化合物と前記ｐ型不純物元素及び窒素を含有した化合物とシリコン酸化物とを含んだ第２の系のギブスの自由エネルギーよりも小さい。
本発明によれば、金属シリサイド膜中の金属元素の半導体基板への拡散を防止することができるため、トランジスタの特性や信頼性に悪影響を与えること無く、ゲート電極の仕事関数を最適化することが可能となる。
以下、本発明の実施形態を図面を参照して説明する。
図１〜図８は、本発明の実施形態に係る半導体装置（ＭＩＳトランジスタ）の製造工程を模式的に示した断面図である。
まず、図１に示すように、素子分離領域１０１を有する単結晶シリコン基板（半導体基板）１００上に、ゲート絶縁膜１０２として、ハフニウム（第１の金属元素）を含有したハフニウム酸化物膜（ＨｆＯ2 膜）を形成する。ハフニウム酸化物膜の代わりにジルコニウム酸化物膜（ＺｒＯ2 膜）を用いてもよい。続いて、ゲート絶縁膜１０２上に、ポリシリコン膜１０３及びシリコン窒化膜１０４を堆積する。
次に、図２に示すように、ポリシリコン膜１０３及びシリコン窒化膜１０４を異方性エッチングし、ゲート電極パターンを形成する。続いて、ｎ型ＭＩＳトランジスタ領域にはヒ素イオン（Ａｓ+ イオン）をイオン注入し、ｐ型ＭＩＳトランジスタ領域にはボロンイオン（Ｂ+ イオン）をイオン注入する。さらに、８００℃で５秒間の熱処理を施すことによって、ソース／ドレイン用の低濃度拡散層１０５を形成する。
次に、図３に示すように、全面にシリコン酸化膜１０６及びシリコン窒化膜１０７を堆積する。続いて、異方性エッチングを行い、ゲート電極パターンの側壁にシリコン酸化膜１０６及びシリコン窒化膜１０７を残す。続いて、ｎ型ＭＩＳトランジスタ領域にはリンイオン（Ｐ+ イオン）をイオン注入し、ｐ型ＭＩＳトランジスタ領域にはボロンイオン（Ｂ+ イオン）をイオン注入する。さらに、１０００℃で５秒間の熱処理を施すことによって、ソース／ドレイン用の高濃度拡散層１０８を形成する。その後、Ｎｉ膜をＰＶＤ（physical vapor deposition）によって形成する。続いて、４００℃で３０秒間の熱処理を行い、Ｎｉ膜とシリコン基板１００の表面とを反応させ、Ｎｉシリサイド膜１０９を形成する。
次に、図４に示すように、層間絶縁膜１１０を全面に堆積する。続いて、ＣＭＰ（chemical mechanical polishing）によって、層間絶縁膜１１０を平坦化する。これにより、ポリシリコン膜１０３の表面が露出する。
次に、図５に示すように、通常のフォトリソグラフィを用いて、フォトレジストパターン１１１を形成する。このフォトレジストパターン１１１は、ｐ型ＭＩＳトランジスタ領域を覆い、ｎ型ＭＩＳトランジスタ領域は覆わない。続いて、フォトレジストパターン１１１をマスクとして用い、ポリシリコン膜１０３にＰ+ イオン或いはＡｓ+ イオンをイオン注入する。
次に、図６に示すように、通常のフォトリソグラフィを用いて、フォトレジストパターン１１２を形成する。このフォトレジストパターン１１２は、ｎ型ＭＩＳトランジスタ領域を覆い、ｐ型ＭＩＳトランジスタ領域は覆わない。続いて、フォトレジストパターン１１２をマスクとして用い、ポリシリコン膜１０３にｐ型不純物元素イオンとしてインジウムイオン（Ｉｎ+ イオン）をイオン注入する。インジウムイオンの代わりにガリウムイオン（Ｇａ+ イオン）を用いてもよい。続いて、９００℃で１０秒間の熱処理を行う。この熱処理により、ポリシリコン膜１０３中に導入された不純物元素が、ポリシリコン膜１０３の厚さ方向に一様に拡散する。
次に、図７に示すように、金属膜１１３としてニッケル（第２の金属元素）膜（Ｎｉ膜）をＰＶＤによって形成する。
次に、図８に示すように、４００℃で３０秒間の熱処理を行う。この熱処理により、Ｎｉ膜１１３とポリシリコン膜１０３とが反応し、金属シリサイド膜１１４としてＮｉシリサイド膜が形成される。また、この熱処理により、ｎ型ＭＩＳトランジスタ領域では、イオン注入されたリン（Ｐ）がゲート絶縁膜１０２と金属シリサイド膜１１４との界面に析出し、リンを含有した不純物層１１５が形成される。ｐ型ＭＩＳトランジスタ領域では、イオン注入されたインジウム（Ｉｎ）がゲート絶縁膜１０２と金属シリサイド膜１１４との界面に析出し、インジウムを含有した不純物層１１６が形成される。その後、未反応のＮｉを硫酸と過酸化水素水の混合液によって除去する。
このようにして、ｎ型ＭＩＳトランジスタ領域では、リン（Ｐ）又はヒ素（Ａｓ）で形成された不純物層１１５とＮｉシリサイド膜１１４とを備えたゲート電極が形成される。ｐ型ＭＩＳトランジスタ領域では、インジウム（Ｉｎ）で形成された不純物層１１６とＮｉシリサイド膜１１４とを備えたゲート電極が形成される。リン（Ｐ）又はヒ素（Ａｓ）で形成された不純物層１１５の仕事関数は、Ｎｉシリサイド膜１１４の仕事関数よりも０．２ｅＶ程度低く、インジウム（Ｉｎ）で形成された不純物層１１６の仕事関数は、Ｎｉシリサイド膜１１４の仕事関数よりも０．２ｅＶ程度高い。ゲート電極の仕事関数は、ゲート絶縁膜に接する部分の仕事関数によって規定されるため、ｐ型ＭＩＳトランジスタのゲート電極の仕事関数を、ｎ型ＭＩＳトランジスタのゲート電極の仕事関数よりも高くすることが可能である。
以上のように、本実施形態では、ｐ型ＭＩＳトランジスタ領域のポリシリコン膜１０３に、不純物元素としてＩｎを導入している。このようにＩｎを用いることで、特性及び信頼性に優れたＭＩＳトランジスタを形成することができる。以下、この点について説明する。
図６に示した工程において、インジウム（Ｉｎ）ではなくボロン（Ｂ）をイオン注入した場合には、図８の熱処理工程において、Ｎｉシリサイド膜１１４中のＮｉがシリコン基板１００内に拡散することが判明した。以下、このような拡散現象が生じる理由について考察する。
シリコン基板上に、シリコン酸化膜、ポリシリコン膜及びＮｉ膜を積層した後、熱処理を行ってＮｉシリサイド膜を形成する場合について考える。この場合、固溶限界を越える不純物元素はＮｉシリサイド膜から吐き出され、Ｎｉシリサイド膜とポリシリコン膜との界面に析出する。そして、ポリシリコン膜が全てＮｉシリサイド膜に変換されると、不純物元素はＮｉシリサイド膜とシリコン酸化膜との界面に析出する。その結果、ｎ型ＭＩＳトランジスタ領域ではＰ或いはＡｓがシリサイド膜とシリコン酸化膜との界面に析出し、ｐ型ＭＩＳトランジスタ領域ではＢがシリサイド膜とシリコン酸化膜との界面に析出する。このようにゲート絶縁膜としてシリコン酸化膜を用いた場合には、Ｂのシリコン基板への拡散が生じることなく、シリサイド膜とシリコン酸化膜との界面に不純物元素を析出させることが可能である。
しかしながら、ゲート絶縁膜としてＨｆ酸化物膜やＺｒ酸化物膜を用いた場合には、以下に述べるような問題が発生する。
一般に、Ｔｉ酸化物に比べてＺｒ酸化物及びＨｆ酸化物は熱的に安定であり、ゲート絶縁膜として使い易い。Ｔｉ酸化物がＳｉと容易に反応するのに対し、Ｚｒ酸化物やＨｆ酸化物はＳｉと反応し難いためである。これを熱力学的に表現すると、
ＴｉＯ2 ＋２Ｓｉ→ＳｉＯ2 ＋ＴｉＳｉ ΔＧ＜０ ・・・（１）
ＺｒＯ2 ＋２Ｓｉ→ＳｉＯ2 ＋ＺｒＳｉ ΔＧ＞０ ・・・（２）
ＨｆＯ2 ＋２Ｓｉ→ＳｉＯ2 ＋ＨｆＳｉ ΔＧ＞０ ・・・（３）
となる。
式（１）に示すように、ＴｉＯ2 がＳｉによって還元される際のギブスの自由エネルギーの変化分ΔＧは、負の値をとる。これに対して、式（２）及び式（３）に示すように、ＺｒＯ2 及びＨｆＯ2 がＳｉによって還元される際のギブスの自由エネルギーの変化量は、正の値となる。したがって、式（１）の反応においては、右辺の状態の方が左辺の状態よりも熱力学的に安定であり、式（２）及び（３）の反応においては、左辺の状態の方が右辺の状態よりも熱力学的に安定である。
しかしながら、Ｂを含んだ系では、状況が変わる。Ｔｉ、Ｚｒ及びＨｆはＢと反応して、熱的に安定な化合物を生成することが知られている。そのため、ＳｉとＢが共に存在する場合には、Ｔｉ酸化物、Ｚｒ酸化物及びＨｆ酸化物が還元されてしまう。これを熱力学的に表現すると、
ＴｉＯ2 ＋Ｓｉ＋２Ｂ→ＳｉＯ2 ＋ＴｉＢ2 ΔＧ＜０ ・・・（４）
ＺｒＯ2 ＋Ｓｉ＋２Ｂ→ＳｉＯ2 ＋ＺｒＢ2 ΔＧ＜０ ・・・（５）
ＨｆＯ2 ＋Ｓｉ＋２Ｂ→ＳｉＯ2 ＋ＨｆＢ2 ΔＧ＜０ ・・・（６）
となる。
式（４）〜（６）からわかるように、ＴｉＯ2 、ＺｒＯ2 及びＨｆＯ2 のいずれの場合についても、ギブスの自由エネルギーの変化分は負の値をとる。すなわち、ＴｉＯ2 、ＺｒＯ2 及びＨｆＯ2 よりも、ＴｉＢ2 、ＺｒＢ2 及びＨｆＢ2 の方が、熱力学的に安定である。
したがって、ゲート絶縁膜としてＺｒ酸化物やＨｆ酸化物を用い、且つ不純物元素としてＢを用いた場合には、Ｚｒ酸化物やＨｆ酸化物が還元されることになる。Ｚｒ酸化物及びＨｆ酸化物はバリア性が高いため、Ｎｉのシリコン基板への拡散を抑制することができるが、Ｚｒ酸化物やＨｆ酸化物が還元されると、Ｎｉのシリコン基板への拡散を抑制することができなくなる。その結果、先に述べたように、図６に示した工程において、ＩｎではなくＢをイオン注入した場合には、図８の熱処理工程において、Ｎｉシリサイド膜１１４中のＮｉがシリコン基板１００内に拡散することとなる。
ｐ型不純物として、Ｂの代わりにＧａ（ガリウム）或いはＩｎ（インジウム）を用いた場合には、上述したような拡散現象を防止することが可能である。Ｇａ或いはＩｎを用いた場合には、
ＭｅＯ2 ＋Ｓｉ＋２Ｇａ→ＳｉＯ2 ＋ＭｅＧａ2 ΔＧ＞０ ・・・（７）
ＭｅＯ2 ＋Ｓｉ＋２Ｉｎ→ＳｉＯ2 ＋ＭｅＩｎ2 ΔＧ＞０ ・・・（８）
と表される。ただし、ＭｅはＺｒ又はＨｆを表す。
式（７）及び（８）からわかるように、金属元素（Ｍｅ）を含有した金属酸化物（ＭｅＯ2 ）と不純物元素（Ｇａ或いはＩｎ）とシリコン（Ｓｉ）とを含んだ系のギブスの自由エネルギーの方が、金属元素（Ｍｅ）及び不純物元素（Ｇａ或いはＩｎ）を含有した化合物とシリコン酸化物（ＳｉＯ2 ）とを含んだ系のギブスの自由エネルギーよりも小さい。すなわち、式（７）及び（８）で表される反応では、ギブスの自由エネルギーの変化分は正の値であり、ＭｅＯ2 （ＺｒＯ2 或いはＨｆＯ2 ）が安定に存在することができる。したがって、Ｚｒ酸化物膜或いはＨｆ酸化物膜をゲート絶縁膜として用いた場合には、Ｚｒ酸化物膜或いはＨｆ酸化物膜によって、Ｎｉシリサイド膜中のＮｉのシリコン基板への拡散を防止することができる。
ゲート絶縁膜として金属シリケートを用いた場合にも、Ｂの代わりにＧａ或いはＩｎを用いることで、上述したような拡散現象を防止することが可能である。
ゲート絶縁膜として金属シリケートを用いた場合には、
ＭｅＳｉＯ4 ＋Ｓｉ＋２Ｂ→２ＳｉＯ2 ＋ＭｅＢ2 ΔＧ＜０ ・・（９）
ＭｅＳｉＯ4 ＋Ｓｉ＋２Ｇａ→２ＳｉＯ2 ＋ＭｅＧａ2 ΔＧ＞０ ・・（１０）
ＭｅＳｉＯ4 ＋Ｓｉ＋２Ｉｎ→２ＳｉＯ2 ＋ＭｅＩｎ2 ΔＧ＞０ ・・（１１）
と表される。ただし、ＭｅはＺｒ又はＨｆを表す。
式（１０）及び（１１）からわかるように、金属元素（Ｍｅ）を含有した金属シリケート（ＭｅＳｉＯ4 ）と不純物元素（Ｇａ或いはＩｎ）とシリコン（Ｓｉ）とを含んだ系のギブスの自由エネルギーの方が、金属元素（Ｍｅ）及び不純物元素（Ｇａ或いはＩｎ）を含有した化合物とシリコン酸化物（ＳｉＯ2 ）とを含んだ系のギブスの自由エネルギーよりも小さい。すなわち、式（１０）及び（１１）で表される反応では、ギブスの自由エネルギーの変化分は正の値であり、ＭｅＳｉＯ4 （ＺｒＳｉＯ4 或いはＨｆＳｉＯ4 ）が安定に存在することができる。
また、窒素が含有された金属シリケート（以下、便宜上、ＭｅＳｉＯＮと表す）を用いた場合にも、Ｂの代わりにＧａ或いはＩｎを用いることで、上述したような拡散現象を防止することが可能である。
金属シリケートに導入された窒素はシリコンと結合した状態にあるため、ＭｅＳｉＯＮでは、ＭｅＳｉＯ4 とＳｉ3Ｎ4 とが共存した状態になっていると考えられる。したがって、ゲート絶縁膜として窒素が含有された金属シリケートを用いた場合には、
４ＭｅＳｉＯ4 ＋Ｓｉ3Ｎ4 ＋Ｓｉ＋１２Ｂ
→８ＳｉＯ2 ＋４ＭｅＢ2 ＋４ＢＮ ΔＧ＜０ ・・・（１２）
４ＭｅＳｉＯ4 ＋Ｓｉ3Ｎ4 ＋Ｓｉ＋１２Ｇａ
→８ＳｉＯ2 ＋４ＭｅＧａ2 ＋４ＧａＮ ΔＧ＞０ ・・・（１３）
４ＭｅＳｉＯ4 ＋Ｓｉ3Ｎ4 ＋Ｓｉ＋１２Ｉｎ
→８ＳｉＯ2 ＋４ＭｅＩｎ2 ＋４ＩｎＮ ΔＧ＞０ ・・・（１４）
と表される。ただし、ＭｅはＺｒ又はＨｆを表す。
式（１３）及び（１４）からわかるように、金属元素（Ｍｅ）及び窒素を含有した金属シリケート（ＭｅＳｉＯＮ（ＭｅＳｉＯ4 ＋Ｓｉ3Ｎ4 ））と不純物元素（Ｇａ或いはＩｎ）とシリコン（Ｓｉ）とを含んだ系のギブスの自由エネルギーの方が、金属元素（Ｍｅ）及び不純物元素（Ｇａ或いはＩｎ）を含有した化合物と不純物元素（Ｇａ或いはＩｎ）及び窒素を含有した化合物とシリコン酸化物（ＳｉＯ2 ）とを含んだ系のギブスの自由エネルギーよりも小さい。すなわち、式（１３）及び（１４）で表される反応では、ギブスの自由エネルギーの変化分は正の値であり、ＭｅＳｉＯＮ（ＺｒＳｉＯＮ或いはＨｆＳｉＯＮ）が安定に存在することができる。
図９は、Ｎｉシリサイド膜とＨｆ酸化物膜との界面に存在する不純物元素（Ｉｎ或いはＧａ）の濃度と仕事関数の変化分（ΔＷ）との関係を示した図である。図９に示すように、Ｉｎ、Ｇａともに、不純物濃度がおよそ１×１０19ｃｍ-3を越えると仕事関数が増大する。
Ｉｎ及びＧａはｐ型不純物であるが、Ｓｉ中における固溶限界濃度が７×１０18ｃｍ-3程度であり、Ｂの固溶限界濃度１×１０20ｃｍ-3に比べて非常に低い。そのため、高濃度のｐ型拡散層（ソース／ドレイン用のｐ型拡散層等）や高濃度のｐ型ポリシリコン膜（ゲート電極用のｐ型ポリシリコン膜等）には適していない。したがって、シリコン中のｐ型不純物（アクセプター）としては一般に、Ｂが用いられており、Ｉｎ及びＧａは用いられていない。本実施形態では、Ｉｎ或いはＧａをアクセプターとして用いるのではなく、ゲート電極の仕事関数を規定するための金属層として用いているため、固溶限界の低さは問題とはならない。言い換えると、シリコン中のｐ型不純物としては殆ど用いられていないＩｎ或いはＧａを金属層として用いることで、上述したようなＢを用いた場合の問題を回避できるのである。
以上のように、本実施形態によれば、ｐ型ＭＩＳトランジスタ領域のポリシリコン膜中にＩｎ或いはＧａを導入し、Ｉｎ或いはＧａを含有した不純物層によってゲート電極の仕事関数を規定している。このようにＩｎ或いはＧａを用いることで、ゲート絶縁膜として用いる金属酸化物膜や金属シリケート膜の還元を防止することができる。したがって、金属酸化物膜や金属シリケート膜のバリア作用が維持され、金属シリサイド膜中の金属元素のシリコン基板への拡散を防止することができる。よって、本実施形態によれば、トランジスタの特性や信頼性に悪影響を与えること無く、ゲート電極の仕事関数を最適化することが可能となる。
なお、上述した実施形態では、不純物元素としてＩｎ或いはＧａの一方をポリシリコン膜に導入するようにしたが、Ｉｎ及びＧａの両方をポリシリコン膜に導入するようにしてもよい。
また、上述した実施形態では、ゲート絶縁膜に含有された金属元素としてＨｆ或いはＺｒを例に説明したが、他の金属元素が含有されていてもよい。一般的には、Ｈｆ、Ｚｒ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ及びＬｕの中から選択された金属元素を含む絶縁膜（金属酸化物膜や金属シリケート膜等）を、ゲート絶縁膜として用いることが可能である。
また、上述した実施形態では、金属シリサイド膜としてＮｉシリサイド膜（ＮｉＳｉ膜、Ｎｉ2 Ｓｉ膜）を用いたが、Ｐｔ2 Ｓｉ膜、ＰｔＳｉ膜、Ｐｄ2 Ｓｉ膜、ＰｄＳｉ膜、Ｃｏ2 Ｓｉ膜、ＣｏＳｉ膜、ＣｏＳｉ2 膜などを用いてもよい。一般的には、Ｎｉ、Ｐｄ、Ｐｔ、Ｃｏ、Ｔｉ、Ｚｒ及びＨｆの中から選択された金属元素を含んだ金属シリサイド膜を用いることが可能である。
以上、本発明の実施形態を説明したが、本発明は上記実施形態に限定されるものではなく、その趣旨を逸脱しない範囲内において種々変形して実施することが可能である。さらに、上記実施形態には種々の段階の発明が含まれており、開示された構成要件を適宜組み合わせることによって種々の発明が抽出され得る。例えば、開示された構成要件からいくつかの構成要件が削除されても、所定の効果が得られるものであれば発明として抽出され得る。
本発明の実施形態に係る半導体装置の製造工程の一部を模式的に示した断面図である。 本発明の実施形態に係る半導体装置の製造工程の一部を模式的に示した断面図である。 本発明の実施形態に係る半導体装置の製造工程の一部を模式的に示した断面図である。 本発明の実施形態に係る半導体装置の製造工程の一部を模式的に示した断面図である。 本発明の実施形態に係る半導体装置の製造工程の一部を模式的に示した断面図である。 本発明の実施形態に係る半導体装置の製造工程の一部を模式的に示した断面図である。 本発明の実施形態に係る半導体装置の製造工程の一部を模式的に示した断面図である。 本発明の実施形態に係る半導体装置の製造工程の一部を模式的に示した断面図である。 不純物元素の濃度と仕事関数の変化分との関係を示した図である。
符号の説明
１００…シリコン基板 １０１…素子分離領域
１０２…ゲート絶縁膜 １０３…ポリシリコン膜
１０４…シリコン窒化膜 １０５…低濃度拡散層
１０６…シリコン酸化膜 １０７…シリコン窒化膜
１０８…高濃度拡散層 １０９…Ｎｉシリサイド膜
１１０…層間絶縁膜 １１１、１１２…フォトレジストパターン
１１３…金属膜（ニッケル膜） １１４…金属シリサイド膜（Ｎｉシリサイド膜）
１１５…不純物層（Ｐ層） １１６…不純物層（Ｉｎ層）

Claims (8)

  1. 半導体基板と、
    前記半導体基板上に設けられ、第１の金属元素及び酸素を含有したゲート絶縁膜と、
    前記ゲート絶縁膜上に設けられ、第２の金属元素を含有した金属シリサイド膜と、前記ゲート絶縁膜と前記金属シリサイド膜との間に介在し且つｐ型不純物元素を含有した不純物層とを含んだゲート電極と、
    を備えた半導体装置であって、
    前記第１の金属元素及び酸素を含有した絶縁物と前記ｐ型不純物元素とシリコンとを含んだ第１の系のギブスの自由エネルギーの方が、前記第１の金属元素及び前記ｐ型不純物元素を含有した化合物とシリコン酸化物とを含んだ第２の系のギブスの自由エネルギーよりも小さい
    ことを特徴とする半導体装置。
  2. 半導体基板と、
    前記半導体基板上に設けられ、第１の金属元素、酸素及び窒素を含有したゲート絶縁膜と、
    前記ゲート絶縁膜上に設けられ、第２の金属元素を含有した金属シリサイド膜と、前記ゲート絶縁膜と前記金属シリサイド膜との間に介在し且つｐ型不純物元素を含有した不純物層とを含んだゲート電極と、
    を備えた半導体装置であって、
    前記第１の金属元素、酸素及び窒素を含有した絶縁物と前記ｐ型不純物元素とシリコンとを含んだ第１の系のギブスの自由エネルギーの方が、前記第１の金属元素及び前記ｐ型不純物元素を含有した化合物と前記ｐ型不純物元素及び窒素を含有した化合物とシリコン酸化物とを含んだ第２の系のギブスの自由エネルギーよりも小さい
    ことを特徴とする半導体装置。
  3. 前記ゲート絶縁膜は、さらにシリコンを含有する
    ことを特徴とする請求項１又は２に記載の半導体装置。
  4. 前記ｐ型不純物元素は、Ｉｎ及びＧａの中から選択される
    ことを特徴とする請求項１又は２に記載の半導体装置。
  5. 前記第１の金属元素は、Ｈｆ、Ｚｒ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ及びＬｕの中から選択される
    ことを特徴とする請求項１又は２に記載の半導体装置。
  6. 前記第２の金属元素は、Ｎｉ、Ｐｄ、Ｐｔ、Ｃｏ、Ｔｉ、Ｚｒ及びＨｆの中から選択される
    ことを特徴とする請求項１又は２に記載の半導体装置。
  7. 半導体基板上に、第１の金属元素及び酸素を含有したゲート絶縁膜を形成する工程と、
    前記ゲート絶縁膜上に、シリコン膜を形成する工程と、
    前記シリコン膜に、ｐ型不純物元素を導入する工程と、
    前記シリコン膜上に、第２の金属元素を含有した金属膜を形成する工程と、
    前記シリコン膜と前記金属膜との反応によって前記第２の金属元素を含有した金属シリサイド膜を形成するとともに、前記ゲート絶縁膜と前記金属シリサイド膜との間に前記ｐ型不純物元素を含有した不純物層を形成する工程と、
    を備えた半導体装置の製造方法であって、
    前記第１の金属元素及び酸素を含有した絶縁物と前記ｐ型不純物元素とシリコンとを含んだ第１の系のギブスの自由エネルギーの方が、前記第１の金属元素及び前記ｐ型不純物元素を含有した化合物とシリコン酸化物とを含んだ第２の系のギブスの自由エネルギーよりも小さい
    ことを特徴とする半導体装置の製造方法。
  8. 半導体基板上に、第１の金属元素、酸素及び窒素を含有したゲート絶縁膜を形成する工程と、
    前記ゲート絶縁膜上に、シリコン膜を形成する工程と、
    前記シリコン膜に、ｐ型不純物元素を導入する工程と、
    前記シリコン膜上に、第２の金属元素を含有した金属膜を形成する工程と、
    前記シリコン膜と前記金属膜との反応によって前記第２の金属元素を含有した金属シリサイド膜を形成するとともに、前記ゲート絶縁膜と前記金属シリサイド膜との間に前記ｐ型不純物元素を含有した不純物層を形成する工程と、
    を備えた半導体装置の製造方法であって、
    前記第１の金属元素、酸素及び窒素を含有した絶縁物と前記ｐ型不純物元素とシリコンとを含んだ第１の系のギブスの自由エネルギーの方が、前記第１の金属元素及び前記ｐ型不純物元素を含有した化合物と前記ｐ型不純物元素及び窒素を含有した化合物とシリコン酸化物とを含んだ第２の系のギブスの自由エネルギーよりも小さい
    ことを特徴とする半導体装置の製造方法。
JP2004172745A 2004-06-10 2004-06-10 半導体装置及びその製造方法 Pending JP2005353832A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2004172745A JP2005353832A (ja) 2004-06-10 2004-06-10 半導体装置及びその製造方法
US10/967,159 US20050275039A1 (en) 2004-06-10 2004-10-19 Semiconductor device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004172745A JP2005353832A (ja) 2004-06-10 2004-06-10 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2005353832A true JP2005353832A (ja) 2005-12-22

Family

ID=35459640

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004172745A Pending JP2005353832A (ja) 2004-06-10 2004-06-10 半導体装置及びその製造方法

Country Status (2)

Country Link
US (1) US20050275039A1 (ja)
JP (1) JP2005353832A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006098369A1 (ja) * 2005-03-15 2006-09-21 Nec Corporation 半導体装置の製造方法及び半導体装置

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006245417A (ja) * 2005-03-04 2006-09-14 Toshiba Corp 半導体装置およびその製造方法
US8895426B2 (en) 2009-06-12 2014-11-25 Taiwan Semiconductor Manufacturing Company, Ltd. Metal gate transistor, integrated circuits, systems, and fabrication methods thereof

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6518594B1 (en) * 1998-11-16 2003-02-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor devices
WO2001066832A2 (en) * 2000-03-07 2001-09-13 Asm America, Inc. Graded thin films
US6696345B2 (en) * 2002-01-07 2004-02-24 Intel Corporation Metal-gate electrode for CMOS transistor applications
JP2003282873A (ja) * 2002-03-22 2003-10-03 Sony Corp 半導体装置およびその製造方法
JP2003282875A (ja) * 2002-03-27 2003-10-03 Toshiba Corp 半導体装置及び半導体装置の製造方法
US6703277B1 (en) * 2002-04-08 2004-03-09 Advanced Micro Devices, Inc. Reducing agent for high-K gate dielectric parasitic interfacial layer
US7189606B2 (en) * 2002-06-05 2007-03-13 Micron Technology, Inc. Method of forming fully-depleted (FD) SOI MOSFET access transistor
JP4887481B2 (ja) * 2002-08-20 2012-02-29 独立行政法人産業技術総合研究所 半導体強誘電体記憶デバイス
US7109077B2 (en) * 2002-11-21 2006-09-19 Texas Instruments Incorporated Dual work function gate electrodes using doped polysilicon and a metal silicon germanium compound

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006098369A1 (ja) * 2005-03-15 2006-09-21 Nec Corporation 半導体装置の製造方法及び半導体装置

Also Published As

Publication number Publication date
US20050275039A1 (en) 2005-12-15

Similar Documents

Publication Publication Date Title
JP3974507B2 (ja) 半導体装置の製造方法
JP4939960B2 (ja) 半導体装置およびその製造方法
US20060065939A1 (en) Metal gate electrode semiconductor device
TW200843110A (en) Semiconductor device manufacturing method and semiconductor device
TW200939399A (en) Hybrid process for forming metal gates of MOS devices
JP2005209782A (ja) 半導体装置
JP5126060B2 (ja) 半導体装置及びその製造方法
JP2005191545A (ja) 半導体装置
JP2006245324A (ja) 半導体装置及びその製造方法
JP2007012783A (ja) 半導体装置及びその製造方法
JP2007005721A (ja) 半導体装置およびその製造方法
US20060071282A1 (en) Semiconductor device and manufacturing method thereof
JP2007335834A (ja) 半導体装置およびその製造方法
JP2008518487A (ja) 高誘電率ゲート誘電体層及びシリサイドゲート電極を有する半導体デバイスの製造方法
US20060051915A1 (en) Semiconductor device and manufacturing method thereof
JP2009135227A (ja) 半導体装置の製造方法および半導体装置
JP2012044013A (ja) 半導体装置の製造方法
EP1892759A2 (en) Method for Fabricating dual-metal gate CMOS transistors
US20100117163A1 (en) Semiconductor device and method of fabricating the same
TW201044508A (en) Manufacturing method of semiconductor device
US20120319207A1 (en) Semiconductor device with threshold voltage control and method of fabricating the same
US20060278937A1 (en) Semiconductor device and manufacturing method of the same
JP2009267180A (ja) 半導体装置
JP4058022B2 (ja) 半導体装置の製造方法
JP2006060046A (ja) 半導体装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060531

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060606

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060712

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060815

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060927

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20061128

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20061222