JP2004253637A - 半導体装置及び半導体製造管理システム - Google Patents

半導体装置及び半導体製造管理システム Download PDF

Info

Publication number
JP2004253637A
JP2004253637A JP2003042797A JP2003042797A JP2004253637A JP 2004253637 A JP2004253637 A JP 2004253637A JP 2003042797 A JP2003042797 A JP 2003042797A JP 2003042797 A JP2003042797 A JP 2003042797A JP 2004253637 A JP2004253637 A JP 2004253637A
Authority
JP
Japan
Prior art keywords
information
semiconductor device
semiconductor
management system
manufacturing management
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003042797A
Other languages
English (en)
Inventor
Eiko Naya
英光 納谷
Koji Hashimoto
幸司 橋本
Chikao Tomiyoshi
力生 冨▲吉▼
Masamichi Kawano
雅道 川野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi High Tech Corp
Original Assignee
Hitachi High Technologies Corp
Hitachi High Tech Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi High Technologies Corp, Hitachi High Tech Corp filed Critical Hitachi High Technologies Corp
Priority to JP2003042797A priority Critical patent/JP2004253637A/ja
Priority to TW092123570A priority patent/TWI232490B/zh
Priority to EP03815973A priority patent/EP1598854A4/en
Priority to US10/545,658 priority patent/US20060064191A1/en
Priority to PCT/JP2003/011833 priority patent/WO2004075267A1/ja
Priority to EP09001452A priority patent/EP2063456A3/en
Publication of JP2004253637A publication Critical patent/JP2004253637A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/418—Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS] or computer integrated manufacturing [CIM]
    • G05B19/4183—Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS] or computer integrated manufacturing [CIM] characterised by data acquisition, e.g. workpiece identification
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67276—Production flow monitoring, e.g. for increasing throughput
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67294—Apparatus for monitoring, sorting or marking using identification means, e.g. labels on substrates or labels on containers
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/30—Nc systems
    • G05B2219/31—From computer integrated manufacturing till monitoring
    • G05B2219/31304—Identification of workpiece and data for control, inspection, safety, calibration
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/30—Nc systems
    • G05B2219/45—Nc applications
    • G05B2219/45031—Manufacturing semiconductor wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/5442—Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54433—Marks applied to semiconductor devices or parts containing identification or tracking information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54433—Marks applied to semiconductor devices or parts containing identification or tracking information
    • H01L2223/5444—Marks applied to semiconductor devices or parts containing identification or tracking information for electrical read out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
    • Y02P90/02—Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Automation & Control Theory (AREA)
  • General Engineering & Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

【課題】改竄が困難な識別情報を備えた半導体装置と、この半導体装置を搭載した製品を対象として、当該半導体装置の製造から使用態様までが管理できるようにした半導体製造管理システムを提供すること。
【解決手段】半導体装置１にパッケージされる半導体チップ２に、本来の回路パターン２Ａのほかに、個々の半導体チップ毎に個々に異なっている回路パターン２Ｂを形成しておき、この回路パターン２Ｂにより識別情報が表現されるようにしたもの。
【選択図】 図１

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体装置を識別する技法に係り、特に当該技法に必要な半導体装置と、このような半導体装置を製造し管理するシステムシステムに関する。
【０００２】
【従来の技術】
ＩＣなどの半導体装置は同じ仕様のものが大量に生産されるのが通例であり、このため、製品の信頼性の保持には、設計過程から製造過程、更にはユーザ（使用者）による使用過程も含めた製品の識別可能性、いわゆるトレーサビリティが重要で、このため、従来から各半導体装置に識別情報を付与している。
【０００３】
このとき、従来技術では、例えばフラッシュメモリなどの記憶要素やフューズ群を半導体チップ（素子）に搭載し、当該半導体チップの製造後、前記の記憶要素に所定の情報を記憶させて識別情報としたり、前記フューズ群の一部を切断するなどの処理を施して識別情報としていた。
【０００４】
ところで、半導体装置が組み込まれた製品のほとんどは、シリアルナンバーが付与されていて、これにより容易に製品が特定できるようになっているが、このとき、当該製品のユーザを識別する情報を付与させることもあり、この場合、当該ユーザが持っている別の情報も併せ記憶するのが一般的である。
【０００５】
ここで、このユーザの情報としては、例えば当該製品が携帯電話などの端末の場合、ユーザが所有している電話番号やＩＰアドレス、アカウント名、それにパスワードなどが用いられている（特許文献１及び特許文献２参照。）。
【０００６】
また、半導体装置を搭載した製品の場合、当該製品のユーザが要求する仕様に基づいて前記半導体を設計する方法が従来から採られているが、この場合、従来技術では、ユーザから半導体装置に対する要求を収集し、該収集した情報から最大公約数的に当該半導体装置の仕様を生成したり、最小公倍数的に当該半導体装置の仕様を生成している（特許文献３参照。）。
【０００７】
一方、従来技術では、不特定多数のユーザの要求から最大公約数的に、或いは最小公倍数的に仕様を生成する方法も一般的であリ（特許文献４〜特許文献８参照。）、この場合、上記仕様が決まると、半導体の設計者が自ら半導体製造に係る仕様を入力して半導体チップに搭載すべき回路を設計している（特許文献９参照）。
【０００８】
【特許文献１】
特開２００１−２８２６５３号公報
【０００９】
【特許文献２】
特開２００２−７２５３号公報
【００１０】
【特許文献３】
特開２００２−１０８９４６号公報
【００１１】
【特許文献４】
特開２０００−６７１０９号公報
【００１２】
【特許文献５】
特開２００１−６０１９４号公報
【００１３】
【特許文献６】
特開２００２−９２２９４号公報
【００１４】
【特許文献７】
特開平１１−２５１６１号公報
【００１５】
【特許文献８】
特開２００１−２７３３９３号公報
【００１６】
【特許文献８】
特開２００１−３０６７８３号公報
【００１７】
【特許文献９】
特開平６−３１４３１４号公報
【００１８】
【発明が解決しようとする課題】
上記従来技術は、半導体装置に対する識別情報の付与態様について配慮がされておらず、以下に説明する問題があった。
【００１９】
まず、上記従来技術では、記憶要素やフューズ群により識別情報を付与するようにしているが、この場合、記憶要素は記憶内容が変更可能で、フューズ群も修正可能なため、改竄が容易で信頼性の保持が困難であるという問題があった。
【００２０】
また、上記従来技術では、上記したシリアルナンバーによる識別情報と、同じく上記したユーザの情報による識別情報には関連がない。このため、ユーザがシリアルナンバーを明示しない限り、製品及び当該製品に搭載されている半導体装置の特定が困難で、このため、半導体装置の不具合の有無、製品の流通経路、製品のユーザの特定などに問題があった。
【００２１】
同じく上記従来技術では、半導体装置が搭載された製品を利用する複数のユーザからの個別の要求仕様に基づいて、量産品のための要求仕様を作り出すことを目的としているため、最大公約数的な仕様、若しくは最小公倍数的な仕様を作り出していた。
【００２２】
つまり、この従来技術は、少品種多量生産を目的とする半導体製造の立場から仕様を決定するものであり、このため各ユーザにとって最適な仕様の半導体装置を作成することが困難であるという問題があった。
【００２３】
ここで、上記したように、全ての半導体チップに記憶要素やフューズ群を設けるのではなく、個々の半導体チップそれぞれに個別に異なったレイアウトの識別情報を設けるという方法が考えられるが、従来の半導体の製造方法は、マスク製造装置で作成されたマスク（レチクル）を用いて半導体チップを大量生産する方式が主流のため、個別に異なった半導体チップのレイアウトを識別情報にしたとすると、製造すべき半導体チップの数と同数のマスクが必要となり、マスク作成時間の増加とコストの大幅な上昇を伴うため、現実的には不可能であった。
【００２４】
本発明の第１の目的は、改竄が困難な識別情報を備えた半導体装置を提供することである。
【００２５】
本発明の第２の目的は、物理的に改竄が困難な識別情報を備えた半導体装置の製造から使用態様までが管理できるようにした半導体製造管理システムを提供することにある。
【００２６】
本発明の第３の目的は、物理的に改竄が困難な識別情報を備えた半導体装置の仕様がユーザの情報基づいて決定できるようにした半導体製造管理システムを提供することにある。
【００２７】
【課題を解決するための手段】
本発明の第１の目的は、回路パターンが形成された半導体チップをパッケージした半導体装置において、半導体チップに、少なくとも２種の独立した回路パターンを形成し、これら２種の独立した回路パターンの少なくとも一方により識別情報が表現されるようにして達成される。
【００２８】
本発明の第２の目的は、半導体チップに識別情報を有する半導体装置が搭載された製品にアクセスして前記識別情報を取込み、この識別情報に基づいて半導体装置を識別することにより達成される。
【００２９】
本発明の第３の目的は、半導体チップに識別情報を有する半導体装置が搭載された製品にアクセスして前記識別情報を取込み、この識別情報に基づいて半導体装置を識別し、要求仕様情報を改変し、この改変された要求仕様情報に基づいて半導体装置を製造することにより達成される。
【００３０】
【発明の実施の形態】
以下、本発明による半導体装置と半導体製造管理システムについて、図示の実施の形態により詳細に説明する。
【００３１】
始めに本発明による半導体装置について説明すると、ここで、図１が本発明による半導体装置の一実施形態である。
【００３２】
周知のように、一般的な半導体装置では、集積回路（ＩＣ）の本体である半導体チップがパッケージ化されている。そこで、この図１では、まず、図の（ａ）で半導体装置１と、これに半導体チップ２が封止されている状態を示し、図の（ｂ）では、半導体チップ２だけを取り出して示してある。
【００３３】
図１（ｂ）において、半導体チップ２には、回路素子や配線などの回路パターンが形成（搭載）されるが、このとき、この実施形態でも、図示のように、本来の半導体装置に必要な回路パターン２Ａを形成するのは勿論であるが、この実施形態では、それだけではなく、更に回路パターン２Ａとは別の回路パターン２Ｂが形成してある。
【００３４】
そして、この実施形態では、回路パターン２Ａを本来の半導体装置に必要な回路パターンとして形成し、回路パターン２Ｂは、これにより前述の識別情報が表現されるようにして形成したものである。なお、この回路パターン２Ｂは、後述する物理情報２０により表現されるものであるが、詳細は後述する。
【００３５】
ここで、周知のように、このような半導体チップは、試作品の場合を除き、１枚の半導体ウエハに複数個（例えば数１００個）、並べて形成した後、個別に切り分け（ダイシング）られて作られるのが通例で、このとき、本来の半導体装置に必要な回路パターンは、製品製造個数の単位となる各ロットにわたって全ての半導体チップで同じものが形成される。
【００３６】
そして、この実施形態では、一方の回路パターン２Ａとして、各ロットにわたって全ての半導体チップで同じものを形成し、他方の回路パターン２Ｂは、各半導体チップ２毎に個々に異なったものとして形成する。
【００３７】
この結果、この実施形態の場合、あるロット内の半導体チップでは、回路パターン２Ａは全て同じであるが、回路パターン２Ｂについては、各半導体チップ１毎に独立し、それぞれ個々に異なったものとして形成されていることになり、従って、回路パターン２Ｂに所定の方法でアクセスすることにより、各半導体装置毎に固有の情報が読取れることになる。
【００３８】
そこで、この実施形態では、回路パターン２Ｂにより識別情報が表現されるようにしたものであり、このとき、この回路パターン２Ｂは、半導体装置の中に封止されている半導体チップ自体に形成されているため、製品化された後は、封止を破壊しない限り改竄は不可能で、改竄されたとすれは、それが直ちに認識できることになる。
【００３９】
従って、この実施形態によれば、改竄される虞れがなく、高い信頼性をもった識別情報を備えた半導体装置を提供することができる。
【００４０】
次に、本発明による半導体製造管理システムについて説明する。
【００４１】
ここで、この半導体製造管理システムは、上記した本発明による半導体装置を前提としたもので、これにより、当該半導体装置の製造から使用態様の把握などの管理までが容易に得られるようにしたものである。
【００４２】
始めに本発明の実施形態における各種の情報について説明する。
【００４３】
ここで、まず、図２は、本発明の一実施形態における設計情報１０について、それと各情報の関連性も含めて、ＵＭＬ（Ｕｎｉｆｉｅｄ Ｍｏｄｅｌｉｎｇ Ｌａｎｇｕａｇｅ）により表現したものである。
【００４４】
そして、この設計情報１０は、当該半導体装置に要求されている仕様を表わす要求仕様情報４０と、半導体に固有のパターン、つまり上記した回路パターン２Ｂがどのように利用されるかを示す用途情報３０、上記した回路パターン２Ｂを構成するゲートやトランジスタ、ビア、コンタクト、配線導体条の形状などを表わす物理情報２０、要求仕様情報４０から導き出した論理情報５０、それに、この論理情報５０から生成されるレイアウト情報６０を有している。
【００４５】
ここで、上記した論理情報５０は、論理回路やネットリスト、Ｖｅｒｉｌｏｇ などの論理記述言語、ＳｙｓｔｅｍＣなどのプログラミング言語、ＵＭＬのような記述言語で表現されるものである。
【００４６】
また、レイアウト情報６０とは、ＧＤＳＩＩなどのＣＡＤデータの場合もあれば、装置独自のバイナリフォーマットデータの場合もある。そして、このレイアウト情報６０は、少なくとも１つ以上の物理情報２０を有する。また、用途情報３０も、少なくとも１つ以上の物理情報２０と関係を保持する。
【００４７】
このとき、これら要求仕様情報４０、論理情報５０、用途情報３０、レイアウト情報６０、物理情報２０は、前述のように、ＵＭＬでの表記が可能であり、そして、このようなデータの関連はオブジェクト指向データベースから容易に実現させることができる。
【００４８】
このようにすることにより、従来の半導体製造管理システムでは実現が困難であった、用途情報に対応する物理情報を特定することが可能となる。よって模造品か否かの判定も、半導体全体のレイアウト情報等を調査する必要がなくなり、模造が問題となる用途情報に対応する物理情報のみを調査することで成し遂げられる。
【００４９】
次に、図３は、用途情報が識別番号を意味し、物理情報が１６ビットの１６進数データを表す半導体の関連性をＵＭＬで示した場合の一実施形態で、この場合は、設計情報１０の半導体の要求仕様情報４０が、固有のパターンが識別情報に相当することを示す識別番号情報７０を備えている。
【００５０】
そして、物理情報２０と論理情報５０、それに該論理情報５０から生成するレイアウト情報６０を備えている点は、図２の実施形態と同じであり、このとき、識別番号情報７０は、少なくとも１つ以上の物理情報２０と関係を保持し、レイアウト情報６０は、少なくとも１つ以上の物理情報２０を有する。
【００５１】
このようにデータを管理することで、個別の識別番号と個別の物理情報が１対１の関係を保持することができ、設計情報と最終製品である半導体の管理が可能になる。
【００５２】
ここで、これらの情報としては、ＥＰＣ（Ｅｌｅｃｔｒｏｎｉｃ Ｐｒｏｄｕｃｔ Ｃｏｄｅ）やＩＳＢＮ（Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｓｔａｎｄａｒｄ Ｂｏｏｋ Ｎｕｍｂｅｒｉｎｇ）などの識別情報を利用することもできる。
【００５３】
次に、この実施形態の物理情報２０による識別情報の表現方法について説明する。ここで、この物理情報２０は、上記したように、回路パターン２Ｂを表現するのに使用されるものである。
【００５４】
まず、半導体に形成される回路パターンは、周知のように、ゲートやトランジスタなどの回路素子部分と、ビアやコンタクト、配線導体条などの配線部分で構成されているのが通例である。
【００５５】
そして、まず、図４は、物理情報２０をビアと配線導体条の組合せで実現した場合の一実施形態で、これは、識別番号情報７０と相関をとるため、１６進数を表わす数値、すなわち１６進数値８０と、該数値８０に対応するパターン９０により物理情報２０を表現したものである。
【００５６】
従って、この図４の各桁を図４の物理情報２０の数値８０に対応づけて各１６進数に相当するパターン９０を選択し、並べることで、識別番号情報７０に相当するレイアウト１００を得ることができる。
【００５７】
ここで、この物理情報２０により表現した識別番号情報７０の一例を図５に示すと、これは、識別番号情報７０のインスタンスである識別番号７２が０ｘ１ＡＥ５の場合を示したものである。ここで、「０ｘ」は、この数値が１６進であることを表わす接頭語である。
【００５８】
ここで、従来、このような回路パターンは、マスクを用いて形成するのが通例なため、個別の半導体チップ毎に異なったパターンを作りこむことは困難であったが、現在は電子線で直接、フォトマスクにパターンを描画する、いわゆるエレクトロンリソグラフィーによるマスクレス技法を用いることにより、容易に実施することができる。
【００５９】
従って、この図４と図５の実施形態によれば、個々に異なる識別番号から、それぞれに対応した物理情報を作成することが可能になり、個別に異なったビアと配線からなるレイアウトを有する半導体を製造することができ、物理的な複製を困難にすることができる。
【００６０】
次に、図６は、物理情報２０を、ロジック回路として１ビットに相当するＲＯＭ（リードオンリーメモリ）のセルで表現した場合の一実施形態で、このときのセルは、ソース１３０とドレイン１４０、それにゲート１５０を有するトランジスタ（ＦＥＴ）として形成される。
【００６１】
そして、この場合、まず、２進数による数値１１０の０に相当するセルは、ゲート１５０が浮いた状態のパターンとなり、次に、２進数１１０の１に相当するセルは、ゲート１５０が、電源Ｖｃｃ などに接続するためのビア１６０に接続するためのパターンを有することで、ソース１３０とドレイン１４０の間が導通状態になったパターンとなる。
【００６２】
従って、この図６の実施形態によれば、ＲＯＭのセルを所望のビット列に配置することにより、各半導体チップの個別パターン１Ｂとして、個別のビット列を記憶したロジック回路を持たせることができる。
【００６３】
従来、このようなＲＯＭは、ビット列及び２進値が固定されたマスクＲＯＭとして実装するのが通例なため、個別の半導体毎に異なったビット列及び２進値のＲＯＭを作りこむことは困難であったが、上記したように、エレクトロンリソグラフィーによるマスクレス技法を用いることにより、容易に実施することができる。
【００６４】
また、このＲＯＭのようなロジック回路にプログラムのバイナリコードを記憶することにより、半導体チップ毎に異なったプログラムを搭載することも可能であり、この場合は、ＰＭＬ（Ｐｈｙｓｉｃａｌ Ｍａｒｋ−ｕｐ Ｌａｎｇｕａｇｅ）のようなプログラム内の静的データとして、識別情報を半導体チップに埋め込むこともできる。
【００６５】
そして、このように、個別の半導体チップがそれぞれ異なるロジック回路を持つようにした場合は、半導体チップ自体を物理的に複製することも困難になるという利点もある。ここで、このようなロジック回路は、上記したＲＯＭに限定されるものではなく、フリップフロップなどの論理回路により構成してもよい。
【００６６】
更に、図７は、回路パターン２Ｂをアナログ回路で表現し、Ｒ（抵抗素子の抵抗値）とＣ（コンデンサ素子による容量値）の時定数回路により物理情報２０が表現されるようにとした場合の一実施形態で、この場合のアナログ回路はＲＣの組み合わせによる回路パターン２１０を有し、１０進の各数値２００に相当するように、パターン２１０のＲとＣによる時定数を割り当てたものである。
【００６７】
このようにすることにより、抵抗素子（Ｒ）とコンデンサ（Ｃ）の組み合わせで異なった時定数を発生するアナログ回路を表現することができ、この時定数を識別情報に対応づけることにより任意の識別情報を表現することが可能になる。
【００６８】
なお、アナログ回路は、本実施例で示したＲＣの時定数回路に限定されるものではなく、周波数や変調方式が異なるＲＦ回路などのアナログ回路であってもかまわない。
【００６９】
従って、以上の実施形態を組み合わせることにより、半導体チップが個別に、異なった識別情報を有し、かつ個別に異なったロジック回路によるプログラム動作、つまり個々に異なった動作を行い、かつ個別に異なった周波数や変調方式で動作する半導体装置を製造することが可能になる。
【００７０】
例えば、いま、ＩＣタグ番号やＩＣカードのシリアル番号を識別情報にしたとすると、個々のＩＣタグやＩＣカード毎に異なる番号の識別情報を物理的に異なったパターンにより割り振れるだけでなく、個々のＩＣタグやＩＣカード毎に認証番号の暗号化及び複合化処理を、異なった暗号化及び複合化アルゴリズムで動作するプログラムとして搭載することが可能になる。
【００７１】
また、更に個別に異なった周波数や変調方式による通信が可能となるので、ＩＣタグを内蔵した紙幣やＩＣカードといった製品の信頼性向上と複製の困難性の向上が得られる。
【００７２】
ところで、本発明の実施には、上記したように、電子線で直接、フォトレジスト層にパターンを描画する、いわゆるエレクトロンリソグラフィーによるマスクレス技法を用いるのが好ましいが、ここで、この技法に用いる装置は電子線直接描画装置と呼ばれる。
【００７３】
そして、この電子線直接描画装置では、そのテンプレートパターンのアパーチャ（セルプロジェクションのアパーチャ又はブロック露光のアパーチャと呼ばれることもある）を用いることにより、比較的簡単なパターンの場合は、１回の電子線照射で全パターンの形成をほとんど同時に得ることができる。
【００７４】
そこで、次に、この電子線直接描画装置のテンプレートパターンのアパーチャを物理情報２０とした場合の一実施形態について、図８により説明する。
【００７５】
ここで、この図８の実施形態は、図４のパターン９０におけるビアに代えて、上記したアパーチャによるパターンを用い、１６進の数値８０をアパーチャパターンで表現し、このとき、数値８０が１６進の数値１と数値Ａの場合についてだけ示したものである。
【００７６】
この実施形態によれば、例えば物理情報２０を１６進の数値で表現した場合、１６進の数値０から数値Ｆまで１６種のテンプレートを用意し、その中から物理情報２０の桁数だけ、順次１枚のテンプレートを選択し、順次、電子線照射を行うだけで物理情報２０に対応した回路パターン２Ｂを形成させることができ、従って、短時間で正確な回路パターンが容易に得られることになる。
【００７７】
ところで、この図８では、図４の物理情報２０におけるビアの形状とは異なっていて、略Ｘ字形のパターン２３０が示されているが、これは、パターンの微細化に伴って必要とするクローンぼけ補正のためである。
【００７８】
そして、この略Ｘ字形のパターン２３０により、実際に半導体チップに形成されるパターンの形状は、物理情報２０に必要な形状（略正方形）になる。従って、クローンぼけ補正を行わない場合には、アパーチャの形状は物理情報２０の形状と同じにするのが一般的である。
【００７９】
ここで、通常のアパーチャの作成方法は、全レイアウトを作成後に、繰り返し数が多い図形を抽出し、この図形を元にアパーチャを作成するといった手順を踏まなければならず、極めて多くの時間がかかってしまうので、実用性に多少の問題なしとしない。
【００８０】
しかし、この実施形態では、図２の用途情報３０又は図３の識別番号情報７０からアパーチャを作成すれば良いので、短時間で容易にアパーチャを作成することができる。
【００８１】
次に、図９は、同じく電子線直接描画装置のテンプレートパターンを用いた場合の実施形態であるが、このとき、図６のパターン１２０におけるゲート１５０とビア１６０として、上記したアパーチャによるパターンを用い、１６進の数値１２０をアパーチャパターンで表現し、このとき、数値１２０が、これも図６と同じく１６進の数値１と数値２の場合についてだけ示したものである。
【００８２】
そして、この図９の実施形態でも、微細化に伴うクローンぼけ補正のため、アパーチャの形状を、図６における物理情報２０とはが異なったものにしてある状態が示されているものである。
【００８３】
このように、電子製直接描画装置を用い、アパーチャを使用して回路パターンを半導体チップ１に形成させた実施形態によれば、複雑な図形をマスク無しに一括して描画できるので、個別に異なった回路パターン２Ｂでも描画時間が短縮できる。
【００８４】
次に、本発明の半導体製造管理システムによる半導体装置の製造から使用態様の把握などの管理について説明すると、まず、この実施形態では、半導体の物理情報と用途情報、要求仕様情報、論理設計情報、それに半導体全体のレイアウト情報を関連して、設計情報として保持するものである。
【００８５】
ここで、図１０は、本発明の一実施形態における設計情報１０と製品情報３００、該製品の使用者情報３１０、それに各所有者の使用による使用履歴情報３２０の関連性をＵＭＬで表現したものである。
【００８６】
このとき、設計情報１０は、図２で説明した通りであるが、ここで、まず、製品情報３００は、例えば半導体装置の製造番号に相当し、設計情報１０と使用者情報３１０の関連を保持するものである。
【００８７】
次に、使用者情報３１０は、例えば個々の半導体装置に割り当てられるシリアル番号に相当し、使用履歴情報３２０を保持するか、若しくは保持しないものであり、ここで、使用履歴情報３２０は、例えば故障の有無に関する情報やクレームがあった場合の当該クレームの内容を表わす情報が該当する。
【００８８】
このように、設計情報１０と、製品情報３００と、使用者情報３１０と使用履歴情報３２０を関連付けることで、個別に異なるパターンを有する半導体装置を搭載した製品の管理が容易になる。
【００８９】
次に、図１１は、同じく本発明の他の一実施形態における設計情報１０と製品情報３００、それに各情報の関連性をＵＭＬで表現したものであるが、ここでは設計情報１０が、図３で説明した識別番号情報７０を有する場合で、製品情報３００に対して該製品のユーザ認証情報４１０と各ユーザのアクセスログ４２０との関連性をＵＭＬで表現したものである。
【００９０】
従って、設計情報１０は、図３で説明した通りであるが、ここで、まず、製品情報３００は、例えば携帯端末向けＷＥＢシステムにおいて、当該携帯端末に割り当てられている電話番号に相当し、設計情報１０とユーザ認証情報４１０の関連を保持するものである。
【００９１】
そして、この場合、ユーザ認証情報４１０は、個々の携帯端末の各ユーザに割り当てられているユーザ名及びパスワードに相当し、アクセスログ４２０を保持するか、若しくは保持しないものであり、ここで、アクセスログ４２０は、例え前記ユーザが前記携帯端末によりＷＥＢにアクセスした時間及びアクセス対象のページに係わる情報が該当する。
【００９２】
このように、設計情報１０と、製品情報３００と、ユーザ認証情報４１０とアクセスログ３２０を関連付けることで、個別に異なるパターンを有する半導体装置を搭載した製品の管理が容易になると共に、各ユーザの嗜好を把握することが可能になり、要求仕様情報４０を各ユーザに応じて改変し、新たな要求仕様情報４０を作り出してゆくことができる。
【００９３】
そこで、以上に説明した半導体の物理情報と用途情報、要求仕様情報、論理設計情報、それに半導体全体のレイアウト情報を関連して、設計情報として保持した本発明による半導体製造管理システムの実施形態について説明する。
【００９４】
まず、図１２は、本発明にかかる半導体装置１（図１）を搭載した製品が携帯電話などの携帯端末で、この携帯端末６００にネットワーク経由でサーバからアクセスする場合を対象とした本発明の一実施形態で、この図において、７００が半導体製造管理システムの計算機で、これからネットワーク８１０を介して携帯端末６００にアクセスするようになっている。
【００９５】
このため、計算機７００は、記憶装置５１０、５２０、５３０、５４０、５５０、５６０、５７０、５８０を備え、これらとストレージエリアネットワーク８００を介して接続されるようになっている。
【００９６】
そして、まず記憶装置５１０には物理情報２０を記憶させ、記憶装置５２０にはレイアウト情報６０を記憶させ、記憶装置５３０には要求仕様情報４０を記憶させ、記憶装置５４０には論理情報５０を記憶させ、記憶装置５５０には識別番号情報７０を記憶させておく。
【００９７】
また記憶装置５６０には製品情報３００を記憶させ、記憶装置５７０にはユーザ認証情報４１０を記憶させ、記憶装置５８０にはアクセスログ４２０を記憶させておく。
【００９８】
このとき、計算機７００上では、ＷＥＢサーバプログラム７１０が動作しており、半導体チップ２に個別に異なる回路パターン２Ｂを備えた半導体装置１が搭載されている携帯端末６００に、ネットワーク８１０を介して任意にアクセスできるようになっている。
【００９９】
そして、ＷＥＢサーバプログラム７１０は、記憶装置５７０に記憶されているユーザ認証情報４１０を参照し、携帯端末６００のアクセスに対する認証を行ない、携帯端末６００のアクセスに係る情報を記憶装置５８０にアクセスログ４２０として保持する。
【０１００】
従って、このシステム構成によれば、記憶装置５８０からアクセスログ４２０を読出すことにより、半導体装置１を搭載したそれぞれの製品について、該製品をトラッキングすることができ、更にユーザが当該半導体装置１をどのように製品に搭載し使用しているかなどのデータも収集することができることになる。
【０１０１】
ここで、この図１２の実施形態では、記憶装置５７０に機器の使用者情報としてユーザ認証情報４１０を記憶しているが、これを医療機関で記録されている患者のカルテ情報に置き換え、製品としての携帯端末６００を患者毎に製造された医用検査チップに置き換えてやれば、患者毎に最適な医用検査チップの提供が可能になる。
【０１０２】
次に、この図１２の実施形態における要求仕様情報４０の一例を、ＵＭＬで表現した場合について、図１３により説明する。ここで、この図１３に示した携帯端末４１は、図１２における携帯端末６００に相当する。
【０１０３】
そして、この携帯端末４１は、動画再生４２をサポートしないか、若しくは１以上の動画再生をサポートし、静止画表示４３はサポートしないか、若しくは１以上の静止画表示をサポートするものである。
【０１０４】
このとき、動画再生４２の継承として、ＭＰＥＧ２形式の動画データの再生４４と、ＭＰＥＧ４形式の動画データの再生４５の２種が存在する。
【０１０５】
そしてＭＰＥＧ２形式の動画データの再生４４には、ハードによるＭＰＥＧ２再生の実装９００とソフトによるＭＰＥＧ２再生の実装１０００が存在し、次にＭＰＥＧ４形式の動画データの再生４５には、ハードによるＭＰＥＧ４再生の実装９１０とソフトによるＭＰＥＧ４再生の実装１０１０が存在する。
【０１０６】
一方、静止画表示４３の継承としては、ＧＩＦ形式の静止画データの表示４６と、ＪＰＥＧ形式の静止画データの表示４７の２種が存在する。
【０１０７】
そして、まずＧＩＦ形式の静止画データの表示４６には、ハードによるＧＩＦ表示の実装９２０とソフトによるＧＩＦ表示の実装１０２０が存在し、次にＪＰＥＧ形式の静止画データの表示４７には、ハードによるＪＰＥＧ表示の実装９３０とソフトによるＪＰＥＧ表示の実装１０３０が存在する。
【０１０８】
従って、この図１３の要求仕様情報４０を適用した実施形態によれば、動画再生４２と静止画表示４３を自由な組み合わせのもとで、ハードとソフトから選択して実装することが可能になる。
【０１０９】
次に、図１２のシステムに図１３の要求仕様情報４０を適用し、携帯端末６００（４１）のアクセスに係る情報であるアクセスログ４２０から、個々のユーザに適した要求仕様情報４０を作成する処理について、図１４のフローチャートにより説明する。
【０１１０】
この図１４のフローチャートによる処理が開始されたら、まず、アクセスログ４２０からアクセス毎の情報を切り出し（Ｓ１０）、次いで、このアクセス毎の情報からアクセスしたデータの形式を判定する（Ｓ２０）。
【０１１１】
ここで、このときのデータの形式の判定は、アクセスしたデータに対応するファイルの識別子で判定するのが一般的である。
【０１１２】
例えば、動画の場合は、前記ＭＰＥＧ２形式のデータを格納するファイル名には‘ｍｐｇ’や‘ｍｐ２’のような識別子が付き、静止画の場合は、前記ＪＰＥＧ形式のデータを格納するファイル名には、‘ｊｐｇ’のような識別子が付くのが一般的であり、各アクセス情報から字句解析をすることでデータの形式を判定することが可能である。
【０１１３】
次に、データ形式毎にアクセス頻度を更新し（Ｓ３０）、アクセスログの終端に達するまで上記のステップを繰り返す（Ｓ４０）。そして、以上のステップを実行することにより、データ形式毎のアクセス頻度の累積を求める。
【０１１４】
次に、データ形式毎にアクセスの有無を確認し、実装形態を選択する処理に分岐する（Ｓ５０）。そして、Ｓ５０でアクセスがあった場合には、選択されたデータ形式がサポートされているか否かを判定し（Ｓ６０）、ここでデータ形式がサポートされていない場合には、新たに該データ形式に対応するソフト実装を選択する（Ｓ７０）。
【０１１５】
一方、データ形式が既にサポートされている場合には、アクセスの頻度を判定する（Ｓ８０）。そして、ある頻度を超えない場合には、該データ形式に対応するソフト実装を維持し（Ｓ９０）、ある頻度を超える場合には、該データ形式に対応するハード実装に変更する（Ｓ１００）。
【０１１６】
そして、全てのデータ形式について上記ステップを繰り返し（Ｓ１１０）、以上の処理結果を新たな仕様として決定するのである（Ｓ１２０）。
【０１１７】
従って、この実施形態では、蓄積され続けるアクセスログを任意の時点において解析し、新たな仕様に反映するステップを取っていることになるが、図１２のシステム構成であれば、アクセス毎にアクセス頻度の更新Ｓ３０を実施するシーケンスをとることも可能である。
【０１１８】
次に、この図１４の処理により作成された新たな仕様に対する個々に異なる半導体をマスクレスで製造することができるようにしたシステム構成の一実施形態について、図１５により説明する。
【０１１９】
ここで、この図１５の実施形態は、図１２の実施形態において、更に記憶装置５９０と計算機７２０、それに電子線直接描画装置２０００が付加されただけで、その他の構成は、図１２の実施形態と同じである。
【０１２０】
そして、まず、記憶装置５９０は、電子線直接描画装置２０００が解釈可能なデータ形式の描画情報４４０と、当該電子線直接描画装置２０００が有するアパーチャに係る情報４５０を記憶する働きをする。
【０１２１】
次に、計算機７２０は、ＥＤＡプログラム７３０を搭載し、このプログラムにより、ストレージエリアネットワーク８００経由で、各記憶装置に記憶されている情報に基づいて描画情報４４０を生成し、記憶装置５９０に記憶する働きをする。
【０１２２】
このため、これら記憶装置５９０と計算機７２０、それに電子線直接描画装置２０００も、それぞれストレージエリアネットワーク８００に接続されていて、各記憶装置５１０、５２０、５３０、５４０、５５０、５６０、５７０、５８０及び計算機７００とアクセスすることができるようになっている。
【０１２３】
そして、ここでも、計算機７００上では、ＷＥＢサーバプログラム７１０が動作していて、半導体チップ２に個別に異なる回路パターン２Ｂを備えた半導体装置１が搭載されている携帯端末６００に、ネットワーク８１０を介して任意にアクセスできるようになっている。
【０１２４】
そして、ＷＥＢサーバプログラム７１０は、記憶装置５７０に記憶されているユーザ認証情報４１０を参照し、携帯端末６００のアクセスに対する認証を行ない、携帯端末６００のアクセスに係る情報を記憶装置５８０にアクセスログ４２０として保持する。
【０１２５】
従って、このシステム構成によれば、記憶装置５８０からアクセスログ４２０を読出すことにより、半導体装置１を搭載したそれぞれの製品について、該製品をトラッキングすることができ、更にユーザが当該半導体装置１をどのように製品に搭載し使用しているかなどのデータも収集することができることになる。
【０１２６】
そして、このとき、上記したように、計算機７２０上では、ＥＤＡプログラム７３０が動作し、ストレージエリアネットワーク８００経由で、各記憶装置に記憶されている情報に基づいて描画情報４４０が生成されているので、電子線直接描画装置２０００による半導体チップ２の製造が容易になる。
【０１２７】
従って、この実施形態によれば、マスクを前提とした半導体の製造では莫大な容量となるマスクデータか排除できる上、マスク作成に伴う製造費が削減でき、コストが低減でき、且つ個別に異なった物理情報と同一のレイアウト情報だけを管理すれば良くなるので、管理すべきデータ量を削減することができる。
【０１２８】
また、製品情報とユーザー情報、それにユーザの使用形態を示すアクセスログを管理しているので、個別の各半導体装置の追跡管理が可能になると共に、ユーザの使用形態に基づいて、当該ユーザ毎に最適な要求仕様を作成することができる。
【０１２９】
ここで、本発明の実施形態における要求仕様情報４０の一例として、図３に示した識別番号（ＩＤ）の１６ビットからなる１６進数データをＵＭＬで表現した場合を示すと図１６の通りになる。なお、この要求仕様情報４０はユースケース図などで表現する場合もあるが、このときには論理情報５０の一部となる場合もある。
【０１３０】
そして、図１７は、この図１６のＵＭＬに対応する論理情報５０をＳｙｓｔｅｍＣのソースコードとした場合の一例で、この例ではＳｙｓｔｅｍＣで表現したが、本発明の実施形態は、この言語に限定されるわけでなく、ＶＨＤＬ等の論理記述言語であってもかまわない。
【０１３１】
ところで、本発明による半導体装置１を搭載した製品としては、ＲＦタグと呼ばれる非接触ＩＣカードや非接触定期券などがあるが、この場合は無線（ＲＦ）によるアクセスとなる。
【０１３２】
そこで、次に、無線通信によりアクセスするようにした本発明の一実施形態について図１８により説明すると、この実施形態は、本発明による半導体装置１を搭載した製品がＲＦタグ６１０であり、これに対応して、システム側の計算機としてＲＦタグ読取機９００を用い、図１２、又は図１３のネットワーク８１０に代えて、無線伝送系８２０によるアクセスが行なえるように構成したもので、その他の構成と動作は、それぞれ図１２と図１５の場合と同じである。
【０１３３】
ここで、ＲＦタグ読取機９００は、常時、又は必要なとき、例えばマイクロ波の電波を送信している。そこで、このＲＦタグ読取機９００に半導体装置１を搭載したＲＦタグ６１０が近づくと、受信されたマイクロ波に当該ＲＦタグ６１０が反応して動作を開始し、無線伝送系８２０を介してアクセスが行なえることになる。
【０１３４】
【発明の効果】
本発明によれば、改竄と複製が困難で高い信頼性を備えた半導体装置が提供できる。
【０１３５】
また、本発明によれば、半導体装置を搭載した製品が追跡できるので、当該半導体装置の製造から使用態様までを容易に管理することができる。
【０１３６】
更に、本発明によれば、用途情報に係る部分について、設計段階からアパーチャ形状を決定することができるので、半導体装置の製造におけるスループットが向上できる。
【０１３７】
同じく、本発明によれば、一部に固有のパターンを有し、その他の部分は同一のパターンを有する半導体の要求仕様情報と設計情報、レイアウト情報、該半導体を搭載した製品のユーザーの情報、該ユーザの製品利用形態の情報が管理できるので、当該半導体を搭載した製品の管理と追跡が可能になる。
【０１３８】
同じく、本発明によれば、一部に固有のパターンを有し、その他の部分は同一のパターンを有する半導体の要求仕様情報と設計情報、レイアウト情報と該半導体を搭載した製品のユーザ情報と、該ユーザによる製品利用形態の情報が管理できるので、利用形態より個別のユーザ毎に最適な仕様を生成して要求仕様情報にフィードバックすることにより、各ユーザに個別の最適な個々に異なる半導体装置が製造できる。
【図面の簡単な説明】
【図１】本発明による半導体装置の一実施形態を示す説明図である。
【図２】本発明における設計情報の一実施形態を示す説明図である。
【図３】本発明における設計情報の他の一実施形態を示す説明図である。
【図４】本発明の一実施形態における物理情報をビアと配線の組合せにより表現した場合の説明図である。
【図５】本発明の一実施形態における物理情報の具体例を示す説明図である。
【図６】本発明の一実施形態における物理情報をゲートのレイアウトにより表現した場合の説明図である。
【図７】本発明の一実施形態における物理情報を抵抗とコンデンサの組合せにより表現した場合の説明図である。
【図８】本発明の一実施形態における物理情報をビアと配線の組合せにＯＰＣを付加した場合の電子線直接描画装置のアパーチャ形状で表現した場合の一例を示す説明図である。
【図９】本発明の一実施形態における物理情報をゲートにＯＰＣを付加した場合の電子線直接描画装置のアパーチャ形状で表現した場合の一例を示す説明図である。
【図１０】本発明の一実施形態における設計情報と製品情報及び使用者情報並びに使用履歴情報の関係を示したクラス図である。
【図１１】本発明の一実施形態における設計情報とユーザ認証情報及びアクセスログの関係を示したクラス図である。
【図１２】本発明による半導体製造管理システムの一実施形態を示す構成図である。
【図１３】本発明による半導体製造管理システムの一実施形態における携帯端末の要求仕様と用途情報と実装の関連を示すクラスとインスタンスの関係を示す説明図である。
【図１４】本発明による半導体製造管理システムの動作を説明するためのフローチャートである。
【図１５】電子線描画装置を適用した場合の本発明による半導体製造管理システムの一実施形態を示す構成図である。
【図１６】本発明の一実施形態における要求仕様をＵＭＬで示した説明図である。
【図１７】本発明の一実施形態における論理情報をＳｙｓｔｅｍＣで示した説明図である。
【図１８】無線アクセスを適用した場合の本発明による半導体製造管理システムの一実施形態を示す構成図である。
【符号の説明】
１ 半導体装置
２ 半導体チップ
２Ａ 各半導体チップに共通の回路パターン
２Ｂ 各半導体チップ毎に個別に異なっている回路パターン
１０ 設計情報
２０ 物理情報
３０ 用途情報
４０ 要求仕様情報
５０ 論理情報
６０ レイアウト情報
７０ 識別番号情報
７２ １６進数による識別番号
８０ １６進数
９０ ビアと配線によるパターン
１００ ビアと配線によるパターンのレイアウト
１１０ ２進数
１２０ トランジスタのソースとドレイン及びゲートによるパターン
１３０ トランジスタのソース
１４０ トランジスタのドレイン
１５０ トランジスタのゲート
２００ １０進数
２１０ 抵抗とコンデンサによるパターン
２３０ ビアと配線によるパターンのアパーチャ形状
２５０ ソースとドレイン及びゲートによるパターンのアパーチャ形状
３００ 製品情報（例えば製品番号）
３１０ 使用者情報（例えばシリアル番号）
３２０ 使用者情報（例えば故障の有無情報やクレーム情報）
４１０ ユーザ認証番号（例えばユーザ名やパスワード）
４２０ アクセスログ（例えばアクセス時間やアクセス対象ページ）
４４０ 電子描画装置が解釈可能なデータ形式による描画情報
４５０ 電子描画装置が有するアパーチャに係る情報
５１０〜５９０ 記憶装置
６００ 携帯端末
６１０ ＲＦタグ
７００ 計算機
７１０ ＷＥＢサーバプログラム
７２０ 計算機
７３０ ＥＤＡプログラム
８００ ストレージエリアネットワーク
８１０ ネットワーク
８２０ 無線伝送系
９００ ＲＦタグ読取機

Claims (16)

  1. 回路パターンが形成された半導体チップをパッケージした半導体装置において、
    前記半導体チップに、少なくとも２種の独立した回路パターンを形成し、
    前記２種の独立した回路パターンの少なくとも一方により識別情報が表現されていることを特徴とする半導体装置。
  2. 請求項１に記載の半導体装置において、
    前記少なくとも一方の回路パターンが電子線描画技法により形成されていることを特徴とする半導体装置。
  3. 請求項１に記載の半導体装置において、
    前記少なくとも一方の回路パターンが、ビアと配線の組合せにより前記識別情報を表現するものであることを特徴とする半導体装置。
  4. 請求項１に記載の半導体装置において、
    前記識別情報がロジック回路を意味することを特徴とする半導体装置。
  5. 請求項１に記載の半導体装置において、
    前記識別情報がプログラムを意味するロジック回路であることを特徴とする半導体装置。
  6. 請求項１に記載の半導体装置において、
    前記識別情報がアナログ回路を意味することを特徴とする半導体装置。
  7. 半導体チップに識別情報を有する半導体装置が搭載された製品にアクセスして前記識別情報を取込み、
    この識別情報に基づいて前記半導体装置を識別することを特徴とする半導体製造管理システム。
  8. 請求項７に記載の半導体製造管理システムにおいて、
    前記識別情報に基づく前記半導体装置の識別結果から、前記製品に搭載されている半導体装置の追跡と使用状況を把握することを特徴とする半導体製造管理システム。
  9. 請求項７に記載の半導体製造管理システムにおいて、
    前記アクセスが、ネットワークを介して行なわれることを特徴とする半導体製造管理システム。
  10. 請求項７に記載の半導体製造管理システムにおいて、
    前記アクセスが、無線伝送系を介して行なわれることを特徴とする半導体製造管理システム。
  11. 半導体チップに識別情報を有する半導体装置が搭載された製品にアクセスして前記識別情報を取込み、
    この識別情報に基づいて前記半導体装置を識別し、要求仕様情報を改変し、
    この改変された要求仕様情報に基づいて、前記半導体装置を製造することを特徴とする半導体製造管理システム。
  12. 請求項１１に記載の半導体製造管理システムにおいて、
    前記アクセスが、ネットワークを介して行なわれることを特徴とする半導体製造管理システム。
  13. 請求項１１に記載の半導体製造管理システムにおいて、
    前記アクセスが、無線伝送系を介して行なわれることを特徴とする半導体製造管理システム。
  14. 請求項１１に記載の半導体製造管理システムにおいて、
    前記半導体装置の製造がマスクレス技法によって行なわれることを特徴とする半導体製造管理システム。
  15. 請求項１１に記載の半導体製造管理システムにおいて、
    前記半導体装置の製造が電子線直接描画装置で行なわれることを特徴とする半導体製造管理システム。
  16. 請求項１１に記載の半導体製造管理システムにおいて、
    前記半導体装置の製造が、電子線直接描画装置のアパーチャパターンを用いたマスクレス技法で行なわれることを特徴とする半導体製造管理システム。
JP2003042797A 2003-02-20 2003-02-20 半導体装置及び半導体製造管理システム Pending JP2004253637A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2003042797A JP2004253637A (ja) 2003-02-20 2003-02-20 半導体装置及び半導体製造管理システム
TW092123570A TWI232490B (en) 2003-02-20 2003-08-27 Semiconductor device and semiconductor production management system
EP03815973A EP1598854A4 (en) 2003-02-20 2003-09-17 SEMICONDUCTOR DEVICE AND SEMICONDUCTOR MANUFACTURING MANAGEMENT SYSTEM
US10/545,658 US20060064191A1 (en) 2003-02-20 2003-09-17 Semiconductor device and semiconductor production management system
PCT/JP2003/011833 WO2004075267A1 (ja) 2003-02-20 2003-09-17 半導体装置及び半導体製造管理システム
EP09001452A EP2063456A3 (en) 2003-02-20 2003-09-17 Semiconductor manufacturing management system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003042797A JP2004253637A (ja) 2003-02-20 2003-02-20 半導体装置及び半導体製造管理システム

Publications (1)

Publication Number Publication Date
JP2004253637A true JP2004253637A (ja) 2004-09-09

Family

ID=32905369

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003042797A Pending JP2004253637A (ja) 2003-02-20 2003-02-20 半導体装置及び半導体製造管理システム

Country Status (5)

Country Link
US (1) US20060064191A1 (ja)
EP (2) EP2063456A3 (ja)
JP (1) JP2004253637A (ja)
TW (1) TWI232490B (ja)
WO (1) WO2004075267A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009147306A (ja) * 2007-10-16 2009-07-02 Asml Holding Nv 集積回路チップの信憑性の保証
JPWO2016035117A1 (ja) * 2014-09-01 2017-04-27 三菱電機株式会社 半導体装置、半導体チップおよび半導体チップの特性情報管理方法
JP2018041951A (ja) * 2016-09-08 2018-03-15 マッパー・リソグラフィー・アイピー・ビー．ブイ． シリアルナンバーを有するセキュアチップ
JP2018041950A (ja) * 2016-09-08 2018-03-15 マッパー・リソグラフィー・アイピー・ビー．ブイ． 荷電粒子マルチビームレットリソグラフィーシステムを使用し、一意的チップを製作するための方法及びシステム

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100966479B1 (ko) * 2005-09-27 2010-06-29 가부시키가이샤 어드밴티스트 관리 방법 및 관리 장치
US7530037B2 (en) * 2005-10-26 2009-05-05 Freescale Semiconductor, Inc. Methods of generating planar double gate transistor shapes and data processing system readable media to perform the methods
US7491594B2 (en) * 2005-10-26 2009-02-17 Freescale Semiconductor, Inc. Methods of generating planar double gate transistor shapes
KR100819031B1 (ko) * 2005-12-07 2008-04-02 한국전자통신연구원 전파식별 태그 장치 및 그 인증 방법
US8754538B2 (en) 2008-06-24 2014-06-17 Infineon Technologies Ag Semiconductor chip including identifying marks
US20180157246A1 (en) * 2015-01-30 2018-06-07 Arima Communications Corp. Automated production system for mobile phone
TWM505131U (zh) * 2015-01-30 2015-07-11 Arima Communication Corp 手機自動化生產系統
GB201609781D0 (en) 2016-06-03 2016-07-20 Irdeto Bv Secured chip
US10079206B2 (en) 2016-10-27 2018-09-18 Mapper Lithography Ip B.V. Fabricating unique chips using a charged particle multi-beamlet lithography system
NL2019502B1 (en) * 2016-09-08 2018-08-31 Mapper Lithography Ip Bv Method and system for fabricating unique chips using a charged particle multi-beamlet lithography system
NL2019504B1 (en) * 2016-09-08 2018-07-02 Mapper Lithography Ip Bv Secure chips with serial numbers
EP3559980B1 (en) * 2016-12-23 2022-07-13 ASML Netherlands B.V. Secure chips with serial numbers
KR102359084B1 (ko) * 2016-12-23 2022-02-07 에이에스엠엘 네델란즈 비.브이. 하전 입자 멀티-빔렛 리소그래피 시스템을 이용한 고유 칩 제조
NL2018368B1 (en) * 2017-02-13 2018-09-04 Mapper Lithography Ip Bv Data generation for fabricating unique chips using a charged particle multi-beamlet lithography system
US11176300B2 (en) * 2018-02-03 2021-11-16 Irdeto B.V. Systems and methods for creating individualized processing chips and assemblies

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0227747A (ja) * 1988-07-15 1990-01-30 Nec Corp 半導体集積回路の識別方式
DE69032740T2 (de) * 1989-12-20 1999-06-02 Koninklijke Philips Electronics N.V., Eindhoven Informationscodierungsverfahren zur Chipidentifizierung unter Verwendung von schrittlitografischen Methoden
JPH06314314A (ja) 1993-05-06 1994-11-08 Matsushita Electric Ind Co Ltd Ｈｄｌ記述装置
JPH1125161A (ja) 1997-07-08 1999-01-29 Canon Inc 顧客参加型製品開発システムおよび方法
US6049624A (en) * 1998-02-20 2000-04-11 Micron Technology, Inc. Non-lot based method for assembling integrated circuit devices
JP2000067109A (ja) 1998-08-25 2000-03-03 Sanyo Electric Co Ltd 商品企画支援装置
JP4951811B2 (ja) * 1999-03-24 2012-06-13 富士通セミコンダクター株式会社 半導体装置の製造方法
US6211575B1 (en) * 1999-08-18 2001-04-03 Sigmatel Inc. Method and apparatus for identifying customized integrated circuits
JP2001060194A (ja) 1999-08-20 2001-03-06 Toshiba Corp 企画支援装置、企画支援方法および企画支援プログラムを格納したコンピュータ読取り可能な記録媒体
US6318636B1 (en) * 1999-09-21 2001-11-20 Intermec Ip Corp. Method and apparatus to read different types of data carriers, such RFID tags and machine-readable symbols, and a user interface for the same
JP2002007253A (ja) 2000-06-19 2002-01-11 Freebit.Com Co Ltd インターネット接続システム、インターネット利用者への情報提供システム、及びインターネット利用者への情報提供方法
JP2001273393A (ja) 2000-03-24 2001-10-05 Shima Seiki Mfg Ltd アパレル製品の販売予測方法および装置
JP2001282653A (ja) 2000-03-31 2001-10-12 Freebit.Com Co Ltd インターネット接続システム、インターネット利用者情報提供システム、インターネット利用者の嗜好情報提供方法、及びインターネットを利用したデジタルコンテンツの配信方法
JP2001306783A (ja) 2000-04-26 2001-11-02 Shiseido Co Ltd 商品コンセプト開発方法
US6303398B1 (en) * 2000-05-04 2001-10-16 Advanced Micro Devices, Inc. Method and system of managing wafers in a semiconductor device production facility
JP2002041124A (ja) * 2000-07-24 2002-02-08 Toshiba Corp 生産管理システムおよび生産管理情報利用システム
JP2002041126A (ja) * 2000-07-27 2002-02-08 Toshiba Corp 半導体デバイスの生産方法及び生産システム
JP2002083752A (ja) * 2000-09-06 2002-03-22 Sharp Corp 抵抗体を用いた基板識別方法およびそれに用いられる抵抗体を備えた基板
JP2002083751A (ja) * 2000-09-08 2002-03-22 Mitsubishi Electric Corp 半導体ウェハ／チップの標識構造
JP2002092294A (ja) 2000-09-19 2002-03-29 Misawa Homes Co Ltd 製品企画立案の支援方法、装置、システム
US7120884B2 (en) * 2000-12-29 2006-10-10 Cypress Semiconductor Corporation Mask revision ID code circuit
MXPA04004573A (es) * 2001-11-13 2005-11-23 Applied Business Ct Ed Technol Sistemas y metodos para suministrar informacion multilingue en un dispositivo de salida.
US7073018B1 (en) * 2001-12-27 2006-07-04 Cypress Semiconductor Corporation Device identification method for systems having multiple device branches

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009147306A (ja) * 2007-10-16 2009-07-02 Asml Holding Nv 集積回路チップの信憑性の保証
JPWO2016035117A1 (ja) * 2014-09-01 2017-04-27 三菱電機株式会社 半導体装置、半導体チップおよび半導体チップの特性情報管理方法
JP2018041951A (ja) * 2016-09-08 2018-03-15 マッパー・リソグラフィー・アイピー・ビー．ブイ． シリアルナンバーを有するセキュアチップ
JP2018041950A (ja) * 2016-09-08 2018-03-15 マッパー・リソグラフィー・アイピー・ビー．ブイ． 荷電粒子マルチビームレットリソグラフィーシステムを使用し、一意的チップを製作するための方法及びシステム

Also Published As

Publication number Publication date
WO2004075267A1 (ja) 2004-09-02
EP1598854A1 (en) 2005-11-23
EP2063456A3 (en) 2009-12-09
EP2063456A2 (en) 2009-05-27
US20060064191A1 (en) 2006-03-23
TWI232490B (en) 2005-05-11
TW200416809A (en) 2004-09-01
EP1598854A4 (en) 2007-03-21

Similar Documents

Publication Publication Date Title
JP2004253637A (ja) 半導体装置及び半導体製造管理システム
US8086981B2 (en) Method and system for design rule checking enhanced with pattern matching
CN102112988B (zh) 用于针对生产工作流的芯片设计中的单元完整性、改变和起点的独立评估的方法和设备
US7904844B2 (en) System, method, and computer program product for matching cell layout of an integrated circuit design
US7788612B2 (en) System, method, and computer program product for matching cell layout of an integrated circuit design
TW201009624A (en) Method and system for model-based design and layout of an integrated circuit
US20080216026A1 (en) Integrated circuit layout design supporting device
US20120233575A1 (en) Layout method for integrated circuit including vias
US20070283306A1 (en) Layout cells, layout cell arrangement, method of generating a layout cell, method of generating a layout cell arrangement, computer program products
US9053259B1 (en) Methods, systems, and articles of manufacture for implementing pattern-based design enabled manufacturing of electronic circuit designs
KR100910069B1 (ko) 집적 회로용 설계 코드 평가를 위한 컴퓨터-구현 방법과 장치, 데이터베이스 실장 방법 및 컴퓨터 판독 가능한 기록 매체
US8677300B2 (en) Canonical signature generation for layout design data
US7735029B2 (en) Method and system for improving the manufacturability of integrated circuits
US7546565B2 (en) Method for comparing two designs of electronic circuits
US10216963B2 (en) Method to protect an IC layout
CN112416784A (zh) 基于配置中心的接口校验方法、系统及装置及存储介质
US6463571B1 (en) Full-chip extraction of interconnect parasitic data
CN106897504B (zh) 对ip模块进行开发形成参数化单元的方法
CN113836852B (zh) 模拟位流生成方法、装置、设备和存储介质
CN115221837A (zh) 一种InP HBT与CMOS器件异构集成的PDK开发方法
US8132141B2 (en) Method and apparatus for generating a centerline connectivity representation
US8181143B2 (en) Method and apparatus for generating a memory-efficient representation of routing data
Wang et al. On the use of bloom filters for defect maps in nanocomputing
US9009639B2 (en) Method and system for enhanced integrated circuit layout
US20240242013A1 (en) Trusted parameterized cells (pcells) on blockchain

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040609

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071009

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080708