TWI232490B - Semiconductor device and semiconductor production management system - Google Patents
Semiconductor device and semiconductor production management system Download PDFInfo
- Publication number
- TWI232490B TWI232490B TW092123570A TW92123570A TWI232490B TW I232490 B TWI232490 B TW I232490B TW 092123570 A TW092123570 A TW 092123570A TW 92123570 A TW92123570 A TW 92123570A TW I232490 B TWI232490 B TW I232490B
- Authority
- TW
- Taiwan
- Prior art keywords
- information
- semiconductor
- semiconductor device
- aforementioned
- identification information
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 167
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 52
- 238000010894 electron beam technology Methods 0.000 claims description 15
- 238000005516 engineering process Methods 0.000 claims description 11
- 238000000034 method Methods 0.000 claims description 9
- 239000004020 conductor Substances 0.000 claims description 7
- 230000005540 biological transmission Effects 0.000 claims description 5
- 230000008859 change Effects 0.000 claims description 4
- 239000000047 product Substances 0.000 description 44
- 235000012431 wafers Nutrition 0.000 description 29
- 238000013461 design Methods 0.000 description 25
- 238000010586 diagram Methods 0.000 description 18
- 238000003860 storage Methods 0.000 description 13
- 238000009434 installation Methods 0.000 description 10
- 238000012545 processing Methods 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 3
- 238000012937 correction Methods 0.000 description 3
- 210000000988 bone and bone Anatomy 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 238000000609 electron-beam lithography Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000002558 medical inspection Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 239000002689 soil Substances 0.000 description 2
- 101100074998 Neurospora crassa (strain ATCC 24698 / 74-OR23-1A / CBS 708.71 / DSM 1257 / FGSC 987) nmp-2 gene Proteins 0.000 description 1
- 235000010627 Phaseolus vulgaris Nutrition 0.000 description 1
- 244000046052 Phaseolus vulgaris Species 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 229910052797 bismuth Inorganic materials 0.000 description 1
- JCXGWMGPZLAOME-UHFFFAOYSA-N bismuth atom Chemical compound [Bi] JCXGWMGPZLAOME-UHFFFAOYSA-N 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000012938 design process Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/418—Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS] or computer integrated manufacturing [CIM]
- G05B19/4183—Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS] or computer integrated manufacturing [CIM] characterised by data acquisition, e.g. workpiece identification
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67242—Apparatus for monitoring, sorting or marking
- H01L21/67276—Production flow monitoring, e.g. for increasing throughput
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67242—Apparatus for monitoring, sorting or marking
- H01L21/67294—Apparatus for monitoring, sorting or marking using identification means, e.g. labels on substrates or labels on containers
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/30—Nc systems
- G05B2219/31—From computer integrated manufacturing till monitoring
- G05B2219/31304—Identification of workpiece and data for control, inspection, safety, calibration
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/30—Nc systems
- G05B2219/45—Nc applications
- G05B2219/45031—Manufacturing semiconductor wafers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/5442—Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54433—Marks applied to semiconductor devices or parts containing identification or tracking information
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54433—Marks applied to semiconductor devices or parts containing identification or tracking information
- H01L2223/5444—Marks applied to semiconductor devices or parts containing identification or tracking information for electrical read out
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
- Y02P90/02—Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Automation & Control Theory (AREA)
- General Engineering & Computer Science (AREA)
- Quality & Reliability (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
1232490 玖、發明說明: 【發明所屬之技術領域】 本發明係有關㈣別半導體裝置之技術者’特別有關於 該技術所必須之半導體裝置及製造管理此種半導體裝置之 系統者。 【先前技術】 ic等半導體裝置係以大量生產相同樣式者為常例,因此, 為了保持產品之可靠性,由設計過程至製造過程,甚至包 含藉由使用者(User)之使用過程之產品之可識別性,所謂溯 源性係為重要,故,自先前即賦予各半導體裝置識別資訊。 此時,先前技術中,例如:將快閃記憶體等記憶要素或 保險、、’糸群安裝於半導體晶片(元件),於該半導體晶片製造 後,使前述之記憶要素記憶特定之資訊以作為識別資訊, 或施加將前述保險絲群之一部分切斷等處理以作為識別資 訊。 然而,裝入半導體裝置之產品之大部分被賦予序號,藉 此可备易特疋產品,而此時,亦可能賦予識別該產品之使 用者之貝詋,此情況,一般亦一併記錄該使用者所持有之 其他之資訊。 在此,例如:孩產品為行動電話等末端裝置之情況時, j使用使用者所有之電話號碼或1?位址、帳號名、及密碼 寺作為此使用者之資訊(參考專利文獻丨及專利文獻2)。 又,女裝半導體裝置之產品之情況時,先前係採用根據 4產叩·^使用者所要求之樣式設計前述半導體之方法,而 87316 1232490 此時,先前之技術係由使用者處收集對於半導體裝置之要 求,由該收集之資訊,以最大公倍數而形成該半導體裝置 之樣式,或以最小公倍數而形成該半導體裝置之樣式(參考 專利文獻3)。 K万法係由不特定多數 另一方面,先前之技術中 之使用者之要求,以最大公倍數或最小公彳立 % ^ A L数而形成焊々 (參考專利文獻4〜專利文獻8),此時,若已、、夫^ 、 7K ^ 則半導體之設計者親自將有關於半導體製造&迟樣式 設計應安裝於半導體晶片之電路(參考專利绝又樣式輸入, 【專利文獻1】 ’ 1又獻9) 特開2001-282653號公報 【專利文獻2】 特開2002-7253號公報 【專利文獻3】 特開2002-108946號公報 【專利文獻4】 特開2000-67109號公報 【專利文獻5】 特開2001-60194號公報 【專利文獻6】 特開2002-92294號公報 【專利文獻7】 特開平11-25161號公報 【專利文獻8】 87316 1232490 特開2001-273393號公報 【專利文獻8】 特開2001-306783號公報 【專利文獻9】 特開平6-314314號公報 【發明所欲解決之問題】 上述先前技術並未顧慮到對於半導體裝置之識別資訊之 職予態樣,其係具有以下所說明之問題。 首先,上述先前技術係藉由記憶要素或保險絲群而賦予 識別資訊,然而,此種情況,記憶要素之記憶内容係可變 更,保險絲群亦可修正,故具有容易竄改且難以保持可靠 性之問題。 一,述先珂技術中,藉由上述序號之識別資訊與同 精由上述使用者之資訊之識別資訊並不具關連性。因此 使用者若不揭示序號,則難以 疋座及琢產品所安裝 +導姐裝置,故,於特定半導 .^ , 、 干爷把裝置又故障之有無、產 < 丨U通路徑、產品之使用者 用耆寺万面具有問題。 同梭,上述先前技術之目的係 裝置之甚口、、-虹 ’、根據來自利用安裝半導 以吾*、 者個別之要求樣式,製作出 以Ϊ產《要求樣式,故其係製 I作出 小公倍數之樣式。 瑕大公倍數之樣式或 總言之,此先前技術係由少種 旦 體製造之立場而決定樣式,因此九:里生產為目的之半 用者為最適合之樣式之半導髀’具有難以製成對於各 87316 1232490 在此,如上所述,不於全部之半導體晶片設置記憶要素 或保險絲群’而是於各個半導體晶片分別設置個別相異^ 佈局之識別資訊之方法亦受到考慮,然而,先前之半導體 <製造方法之主泥係使用以光罩製造裝置所製成之光罩 (Retide)大量生產半導體晶片之方法’故若將個別相異之半 導體晶片之佈局作為識別資訊,要與應製造之半導體 晶片相同數目之光罩,將伴.隨光罩製成時間之增加及成= 之大幅上升,故實際上不可能達成。 本發明之第-目的係提供具備難以霞改之識別資訊之半 導體裝置。 本發明之第二目的係提供-種半導體製造管理系統,並 係可進行具備難以物理霞改之識別資訊之半導體裝置由製 造至使用態樣為止之管理者。 本!月〈第一目的係提供一種半導體製造管理系統,其 係使具備難以物理鼠改之識別資訊之半導體裝置之樣式係 可根據使用者之資訊而決定者。 【發明内容】 本發明之第一目的係於封举 、_, 於對裝形成電路圖案之半導體晶片 之半導體裝置中,於半導骨#曰 、— 子阳片形成至少2種獨立之電路圖 案’並藉由此等2種獨立之電路圖案之至少一方表現識別資 訊而達成。 本發明之第二目的佴茲丄、λ , 主道& “精由於半導體晶片具有識別資訊之 扣祕, 進仃存取,載入前述識別資訊, 據此識別資訊而識別半導體裝置而達成。 87316 1232490 本發明〈弟三目的係藉由於半導體晶片具有識別資 半導體裝置所安奘夕衾口、佳/ , 口 女衣芡產進行存取,載入珂述識別資訊, 根據此識別資訊而識別半導體裝置,&變要求樣式資訊: 根據此受到改變之要求樣式資訊,製造半導體裝置° 【實施方式】 战° 以下’精由圖示之實施型態,詳細說明本發明之半 裝置及半導體製造管理系統。 、首先說明本發明之半導體裝置,在此,圖1係本發明之丰 導體裝置之一實施型態。 如眾所周知,一般之半導體裝置中,積體電路⑻)之本體 之半導:晶片係受到封裝。因此,於此圖1中首先表示圖:) <半導體裝置1及半導體裝置半導體晶片2封裝於此之狀 悲,圖(b)係表示僅取出半導體晶片2之狀態。 圖1(b)中,電路元件或配線等電路圖案係形成(安裝)於半 導把日日片2,此時,無需贅言,本實施型態亦如圖所示形成 原本半導體裝置所必須之電路圖案2A,然而,本實施型態 中並不僅止於此,進一步形成電路圖案2八以外之其他之電 路圖案2B。 且,本實施型態中,電路圖案2A係作為原本半導體裝置 斤必~之黾路圖案而形成,電路圖案2B係作為藉此而表現 雨述識別資訊而形成者。再者,此電路圖案2B係藉由後述 之物理資訊20而表現者,待以下詳述。 在此’如眾所周知,排除試製品之情況,依常例,此種 半導體晶片係於半導體晶圓排列複數個(例如:1〇〇個)而形 87316 1232490 成後,切割(Dicing)為個別之晶片而製作者,此時,原本半 導體裝置所必須之電路圖案係遍及成為產品製造個數之單 位之各批,於全部之半導體晶片同樣形成者。 且,本實施型態中,一方為電路圖案2A,其係遍及各批, 方、王邙之半導骨豆日曰片同樣形成者,另一方為電路圖案, 其係於各半導體晶片2形成各個相異者。 此結果,本實施型態之情況,某批内之半導<體晶片中之 私路圖案2A係全邵相同,關於電路圖案2B,各半導體晶片 1係獨立而分別形成各個相異者,因此,藉由以特定方法於 電路圖案2B進行存取,可讀取各半導體裝置所特有之資訊。 因此,本實施型態係藉由電路圖案2B而表現識別資訊者, 此争此笔路圖案係形成於封裝於半導體裝置中之半導 體晶片本身,故產品化後,除了破壞封裝之外不可能竄改, 即使受到氣改亦可立即辨識。 因此,根據本實施型態,無受到竄改之虞,可提供具備 具有高可靠性之識別資訊之半導體裝置。 其次’說明本發明之半導體製造管理系統。 在此,此半導體製造管理系統係以上述之本發明之半導 把裝置為則棱者’冑此,可容易把握該半導體裝置由製造 至使用態樣等為止之管理。 首先’祝明本發明之實施型態之各種資訊。 ^f | 圖 2 係有關藉由 UML(Unified Modeling Language ·統一模型化語言)而表現之本發明之一實施型態 之 < 计貝1 〇,其中亦包含其與各資訊之關連性。 87316 1232490 且;此設計資訊10係具有:要求樣式資訊40,其係表現 了 1導體裝置所要求之樣式者;用途資訊3Q,纟係表示半 導把所特有 < 圖案,亦即上述電路圖案2B如何受到利用者; 里貝Λ 20,其係表現構成上述電路圖案2B之閘極或電晶 ^道接觸點、配線導體之形狀等者;邏輯資訊5 〇, 八係由要求樣式資訊4〇所導出者;及佈局資訊6〇 ,其係由 此邏輯資訊50所形成者。 在此,上述邏輯資訊50係以邏輯電路或網表、等 逑輯敘述浯έ、SystemC等程式語言、uML等類之敘述語言 所表現者。 又,所呵佈局資訊60,其係可為GDSn等之cAD資料,亦 可為裝置獨自之二進位模式資料之情況。且,此佈局資訊6〇 係土 V具有1個以上之物理資訊2〇。又,用途資訊係至少 與1個以上之物理資訊2〇保持關係。 此時,此等要求樣式資訊4〇、邏輯資訊5〇、用途資訊3〇、 体局資訊60、及物理資訊2〇係如前述可以UML表示,且, 此種資料之關連係可以物件導向資料庫而使其容易實現。 藉此,可特定先前之半導體製造管理系統所難以實現之 對應用途資訊之物理資訊。故,判定是否為仿造品亦無須 調查半導體全體之佈局資訊等,僅調查仿造成為問題之用 途資訊所對應物理資訊即可完成。 其次,圖3係以UML表示用途資訊意味識別號碼、物理資 訊表示1 6位元之16進數資料之半導體之關連性時之一實施 型態,此種情況中,設計資訊10之半導體之要求樣式資訊4〇 87316 -12- 1232490 具備識別號碼資訊70,其係表示特有之圖案相當於識別資 訊者。 且,由具備物理資訊20及邏輯資訊50、及由該邏輯資訊50 所形成之佈局資訊60之觀點考量,其係相同於圖2之實施型 態’此時,識別號碼資訊70係至少與1個以上之物理資訊20 保持關係,佈局資訊60係至少具有1個以上之物理資訊20。 以此管理資料,可使個別之識別號碼與個別之物理資訊 保持1對1之關係,並可管理設計資訊及最終產品之半導體。 在此’此等資訊亦可利用EPC(Electronic Product Code : 電子產品碼)或 ISBN(International Standard Book Numbering) 等之識別資訊。 其次’說明本實施型態之藉由物理資訊2 〇之識別資訊之 表現方法。在此,如上所述,此物理資訊2〇係用於表現電 路圖案2B者。 首先’如眾所周知,常例之形成於半導體之電路圖案係 由閘極或電晶體等電路元件部分、及通道或接觸點、配線 導體等配線部分所構成。 且’首先’圖4係以通道及配線導體之組合所實現之物理 資訊20之一實施型態,為了取得與識別號碼資訊7〇之相關 性’此係藉由1 6進數所表現之數值,亦即丨6進數值8〇,及 對應於該數值80之圖案90,以表現物理資訊2〇者。 因此’將此圖4之各位數對應於圖4之物理資訊2〇之數值 80 ’選擇相當於各16進數之圖案9〇,並進行排列,可獲得 相當於識別號碼資訊7 〇之佈局1 〇 〇。 87316 -13- 1232490 在此’將藉由此物理資訊20所表現之識別號碼資訊70之 一例不表示於圖5,此係表示識別號碼資訊7〇之例示之識別 號碼72為0x1 AE5之情況。在此,「Ox」係表示此數值為16進 位之接頭詞。 在此’先前,常例係使用光罩形成此種電路圖案,故難 以於個別之半導體晶片製作相異之圖案,然而,現在係以 私子束直接於光罩描畫圖案,採用藉由所謂電子束微影之 無光罩技術,故可容易實施。 因此’根據圖4及圖5之實施型態,由各個相異之識別號 碼可做成分別對應之物理資訊,可製造具有個別相異之通 道及配線所形成之佈局之半導體,可使物理之複製變得困 難。 ^、’入 圖6係將物理資訊2 0以作為邏輯電路之相當於1位 疋之ROM(唯讀記憶體)之單元所表現時之一實施型態,此 時之單元係作為源極130及汲極140、及具有閘極1 50之電晶 體(FET)而形成。 且此時’首先’相當於藉由2進數之數值1丨〇之〇之單元 係呈閘極150浮起之狀態之圖案,其次,相當於2進數ιι〇之 1 穿 1 — 早几係具有連接用以使閘極i 5〇連接於電源Vcc等之通道 mo之圖案,源極130與汲極14〇之間係成為呈導通狀態之圖 案。 因此,根據此圖6之實施型態,藉由將RQM之單元配置於 期望 < 字元串,設定各半導體晶片之個別圖案ΐβ,可使個 別 < 字7G串具有已記憶之邏輯電路。 87316 -14- 1232490 先前,常例之此種ROM係作為字元串及2進值固定之光罩 唯讀記憶體(Mask ROM)而安裝,故難以為個別之半導體製 作相異之字元率及2進值之ROM,然而,如上所述,藉由採 用電子束微影之無光罩技術,可容易實施。 又,藉由使此種ROM之邏輯電路記憶程式之二缚位碼, 亦可於每半導體晶片安裝相異之程式’此時’可將識別資 訊作為如PML(Physical Mark-up Language :物件標示語言) 之程式内之靜態資料,而埋入半導體晶片。 且’如此’個別之半導體晶片持有分別相異之邏輯電路 之情況時,亦具有難以物理複製半導體晶片本身之優點。 在此,此種邏輯電路係未限定於上述ROM,亦可藉由正反 器等邏輯電路而構成。 甚而,圖7係以類比電路表現電路圖案2B,並藉由R(電阻 元件之電阻值)與C(電容器元件之電容值)之時間常數電路表 現物理資訊20時之一實施型態,此種情況之類比電路係具 有藉由RC之組合之電路圖案210,並分配圖案210之藉由R 與C之時間常數,以使其相當於10進位之各數值200者。 藉此,以電阻元件(R)與電容器(C)之組合,可表現發生相 異之時間常數之類比電路,藉由使此時間常數對應識別資 訊,可表現任意之識別資訊。 再者,類比電路並不限定於本實施型態所示之RC之時間 常數電路,頻率或調變方式相異之RF電路等之類比電路亦 〇 因此,藉由組合以上之實施型態,可製造一種半導體裝 87316 15 1232490 置,其係半導體晶片個別具有相異之識別資訊,且,藉由 個别相兴 < 邏輯電路進行程式動作,亦即進行各個相異之 動作,且,以個別相異之頻率或調變方式動作者。 例如·現在若將ic標籤號碼或IC卡之序號作為識別資訊, 不僅可將相異之號碼之識別資訊,藉由相異之圖案而物理、 性=分配予各個IC標籤或1(:卡,並可將認證號碼之加密化、 及復合化處理,作為以相異之加密化及復合化演算法動作· 之程式而安裝於各個IC標籤或IC卡。 _ 又,甚而,可藉由個別相異之頻率或調變方式而進行通 _ 仏’故可提升内部設置IC標籤之紙幣或IC卡等產品之可靠 性,並增加其複製之困難度。 然而,如上所述,本發明之實施係採用以電子束直接於 光阻層描畫圖案,所謂藉由電子束微影之無光罩技術為佳, 在此,使用此技術之裝置係稱為電子束直接描畫裝置。 且,此電子束直接描畫裝置中,藉由使用其樣本圖案之 孔徑(亦稱單元投影之孔徑或區塊曝光之孔徑),比較簡單之春 圖案之情況時,進行1次照射即可幾乎同時形成全圖案。 因此,其次,藉由圖8,說明將此電子束直接描畫裝置之 ” 樣本圖案之孔徑作為物理資訊2〇時之一實施型態。 … 在此,此圖8之實施型態係以藉由上述孔徑之圖案取代圖 4爻圖案90之通道,;16進位之數值8〇係以孔徑圖案表現,此 時,數值80係僅表示16進位之數值!及數值八之情況。 根據本貫訑型怨,例如··以1 6進位之數值表現物理資訊2〇 時,準備由16進位之數值0至數值16種樣本,由其中僅 87316 16 1232490 依序選擇1片#太s 取土物理資訊20之位數,並僅需依序進行電 知、射’ gp可形成對應物理資訊20之電路圖案2B,故, 可:短時間内容易獲得正確之電路圖案。 :而’不同於圖4之物理資訊20之通道之形狀,此圖8中 :、:、、大致X字形〈圖案230,此乃由於隨著圖案之微細化, 必須進行聚焦模糊補正所致。 · ,、藉由此大致X字形之圖案23〇,實際於半導體晶片所, 形成义圖案之形狀為物理資訊2〇所必須之形狀(大致正方· 形因此,不進行聚焦模糊補正之情況時,一般係使孔徑 _ 足形狀與物理資訊20之形狀相同。 在此,通常之孔徑之製成方法必須依照於做成全佈局後, 重禝抽出數目多之圖形,根據此圖形製成孔徑之順序,由 於花費極多之時間,實用性上多少具有問題。 乂而,本貫施型怨中,由圖2之用途資訊3 〇或圖3之識別 號碼資訊70做成孔徑即可,可於短時間内容易做成孔徑。 其次,圖9係同樣採用電子束直接描畫裝置之樣本圖案時鲁 (實施型態,此時,使用藉由上述孔徑之圖案作為圖6之圖 案120之閘極150及通道160,以孔徑圖案表現16進位之數值 · 120,此時,數值120亦與圖6相同,僅表現16進位之數值1 ·— 及數值2之情況。 且,此圖9之實施型態亦為了進行微細化所伴隨之聚焦模 糊補正’使孔徑之形狀異於圖6之物理資訊20而顯示某種狀 態者。 如此,若根據採用電子束直接描晝裝置,使用孔徑於半 87316 1232490 導體晶片1形成電路圖案之實施型態,可無需光罩而一次描 畫複雜之圖形,故即使為個別相異之電路圖案2B,亦可縮 短描畫時間。 其次’若說明根據本發明之半導體製造管理系統,管理 半導體裝置由製造至使用態樣等為止之把握,首先,本實 施型態係將半導體之物理資訊及用途資訊、要求樣式資訊、 邏輯設計資訊、及半導體全體之佈局資訊之關連作為設計 資訊而保持者。 在此,圖10係以UML表現本發明之一實施型態之設計資 訊10與產品資訊3〇〇、該產品之使用者資訊3 1〇、及藉由各 所有者之使用之使用履歷資訊32〇之關連性者。 此時’設計資訊10係如圖2所示者,在此,首先,產品資 訊300係相當於例如:半導體裝置之製造號碼,其係於設計 資訊1 0及使用者資訊3 1 0具有關連性。 其次’使用者資訊3 1〇係相當於例如:分配予各個半導體 裝置之序號’保持或未保持使用履歷資訊320者,在此,若 有例如·關於故障之有無之資訊或投訴之情況時,使用履 歷資訊320係相當於表現該投訴之内容之資訊。 如此,使設計資訊10、產品資訊300、使用者資訊3 1〇、 及使用履歷資訊320具有關連性,可容易管理安裝具有個別 相異之圖案之半導體裝置之產品。 其次’圖11係同樣以UML表現本發明之其他之一實施型 態之設計資訊1〇與產品資訊3〇〇、及各資訊之關連性者,在 此’設計資訊1〇為具有圖3所說明之識別號碼資訊7〇之情 87316 -18- 1232490 況,對於產品資訊300,係#UML表現其與該產品之使用者 認證資訊4 1 0及各使用者之存取記錄檔42〇之關連性。 因此,設計資訊10係如圖3所說明者,在此,首先,例如: 可攜式末端裝置用之網路系統中,產品資訊3〇〇係相當於分 配予該可攜式末端裝置之電話號碼,其係保持設計資訊 與使用者認證資訊4 1 〇之關連。 - 且,此時,使用者認證資訊410係相當於分配予各個可攜, 式末端裝置之各使用者之使用者名及密碼,保持或未心 2取記錄樓420’在此,存取記錄檔42〇係相當於有關例如:罐 則述使用者藉由前述可攜式末端裝置,於網路進行存取之 時間及存取對象之網頁之資訊。 如此’使設計資訊10、產品資訊300、使用者認證資訊410、 :存取記錄檔320具有關連性,可容易管理安裝具有個別相 異《圖案之半導體裝置之產品,同時,可把握各使用者之 嗜好’並可配合各使用者而改變要求樣式資訊4〇,製作出 新的要求樣式資訊4 〇。 因此’說明使以上說明之半導體之物理資訊及用途资訊、« 要求樣式資訊、邏輯設計資訊、及半導體全體之佈局資气’ 具有關連性,並將其作為設計資訊而保持之本發明之 .. 體製造管理系統之實施型態。 、首先,圖12係本發明之-實施型態,其係以安裝本發明 <半導體裝置之產品為行動電語等可攜式末端裝置, :由词服器經由網路而於此可攜式末端裝置_進行存取之 情況為對象者,此圖中,7GG為半導體製造管理系統之計算 87316 19 1232490 機,由此經由網路8 1 0而於可攜式末端裝置6〇〇進行存取。 因此,計算機700係具備記憶裝置51〇、520、530、54〇、 5 50、560、570、5 80,並經由儲存區域網路8〇〇而與此等連 接。 且,首先使物理資訊20記憶於記憶裝置51〇,使佈局資訊 60圮fe、於圮憶裝置520,使要求樣式資訊4〇記憶於記憶裝置 530 ,使邏輯資訊50記憶於記憶裝置54〇,識別號碼資訊7〇 記憶於記憶裝置550。 又,使產品資訊300記憶於記憶裝置56〇 ,使用者認證資 訊410記憶於記憶裝置570,存取記錄檔42〇記憶於記憶裝置 580 0 此時,於計异機700上,網路伺服端程式7丨〇係動作,經 由網路81〇而可任意於半導體晶片2具備個別相異之電路^ 案2B之半導體裝置1所安裝之可攜式末端裝置6〇〇進行存 取〇 且,網路伺服端程式710係參考記憶於記憶裝置57〇之使 用者認證資訊41〇,對於可攜式末端裝置6〇〇之存取進行認 證,關於可攜式末端裝置600之存取之資訊係作為存取記錄 檔420而保持於記憶裝置580。 因此,根據此系統構成,藉由從記憶裝置58〇讀取存取記 錄檔420,可追蹤安裝半導體裝置丨之分別之產品,甚而, 可收集使用者將該半導體裝置丨如何安裝於產品並使用之資 料。 在此,此圖12之實施型態中,使用者認證資訊41〇係作為 87316 -20- 1232490 機器之使用者資訊而記憶於記憶裝置570,若將此置換為醫 療機構所記錄之病患之病例資訊,將做為產品之可攜式末 端裝置600置換為依照每位病患所製造之醫療用檢查晶片, 則可提供每位病患最適合之醫療用檢查晶片。 其次,藉由圖13說明以UML表現此圖12之實施型態之要 求樣式資訊4 0之一例示。在此,此圖1 3所示之可攜式末端 裝置41係相當於圖12之可攜式末端裝置600。 且,此可攜式末端裝置41係未支援動畫播放42或支援1種 以上之動畫播放,未支援靜止畫面顯示43或支援1種以上之 靜止畫面顯示。 此時,動畫播放42之繼承係存在MPEG2形式之動畫資料 之播放44及MPEG4形式之動畫資料之播放45等2種。 且,MPEG2形式之動畫資料之播放44係存在藉由硬體之 MPEG2播放之安裝900及藉由軟體之MPEG2播放之安裝 1000,其次,MPEG4形式之動畫資料之播放45係存在藉由 硬體之“?£〇4播放之安裝910及藉由軟體之]^?£〇4播放之安 裝 1010。 另一方面,靜止畫面顯示43之繼承係存在GIF形式之靜止 畫面資料之顯示46及JPEG形式之靜止畫面資料之顯示47等2 種。 且,首先,GIF形式之靜止畫面資料之顯示46係存在藉由 硬體之GIF顯示之安裝920及藉由軟體之GIF顯示之安裝. 1020,其次,JPEG形式之靜止畫面資料之顯示47係存在藉 由硬體之JPEG顯示之安裝930及藉由軟體之JPEG顯示之安 87316 1232490 裝 1030 〇 因此,根據適用此圖13之要求樣式資訊40之實施型態, 於動畫播放42與靜止畫面顯示43自由組合之狀態下,可由 硬體或軟體選擇並安裝。 其次,藉由圖14之流程圖,說明將圖13之要求樣式資料切 適用於圖12之系統,由關於可攜式末端裝置6〇〇(41)之存取 <資料之存取記錄檔42〇 ,做成適合於各個使用者之要求樣 式資訊40之處理。 依照此圖14之流程圖之處理若開始,首先,由存取記錄 檔420切取出每次存取之資訊(sl〇),其次,由此每次存取 之資訊判定存取之資料之形式(S2〇)。 在此,此時之資料之形式之判定一般係以對應於存取之 資料之檔案之識別名而進行判定。 例如:動畫之情況,收納前述MpEG2形式之資料之檔名 般係附有mpg’l nmp2”等類之識別名,靜止畫面之情況, 收納前述JPEG形式之資料之檔名一般係附有,,jpg,,等類之識 別名,由各存取資訊解析字句,可判定資料之形式。 其次,於每資料形式進行存取頻率之更新,到達存 取記錄檔之終端為止,重複上述之步驟(S4〇)。且,藉由實 行以上之步驟,求得每資料形式之存取頻率之累積。、 其〜,於每資料形式確認存取之有無,將安裝型態分為 込擇之處理(S50)。且,S50有存取之情況時,判定選擇之 資料形式是否受到支援(S6〇),在此,資料形式若未受到支 援時,重新選擇對應該資料形式之軟體安裝(S7〇)。 87316 -22- 1232490 另一方面 率(S80)。且 安裝(S90), 安裝(S100)。 ’若資料形式已經受到古p 土 J支铋時,判定存取之頻 ,未超過某頻率時,唯姓 、 、准持对應孩資料形式軟體 超過某頻率時,變更為與處、、 尺為封應孩資料形式之硬體 、且全部之資料形式,重複上述步驟(s_,將以上 <處理結果作為新樣式而決定(S 120)。 士因此,本實施型態所採取之步驟係於任意之時點解析持 績畜積之存取記錄標,並反映於新的樣式,然而,若為_ (系統構成’亦可採取於每次存取時實施存取頻率之更新 S 3 0之順序。 : 藉由圖1 5过明系統構成之一實施型態,其係可對 '藉由此圖1 4之處理而做成之新樣式,以無光罩而製造各 個相異之半導體者。 在此,此圖15之實施型態係僅於圖12之實施型態進一步 附加記憶裝置590 '計算機72〇、及電子束直接描畫裝置 2000,其他構成則與圖丨2之實施型態相同。 批且首先,圮憶裝置590之功能係為記憶電子束直接描畫 裝置2_可解析之資㈣式之描畫資訊4嫩該電子束直接 描畫裝置2000所具有之關於孔徑之資訊450。 ’、彳、计异機720之功能係安裝EDA程式730,藉由此程 式、·二由儲存區域網路800,根據各記憶裝置所記憶之資訊 而开/成4¾畫貝訊440 ’並記憶於記憶裝置59〇。 金因此,此等記憶裝置59〇、計算機720、及電子束直接描 旦裝置2000係分別連接於儲存區域網路川〇,並可與各記憶 87316 -23 - 1232490 裝置 510、520、530、540、550、56〇、570、580、及計算 機700進行存取。 且,在此,於計算機700上,網路伺服端程式71〇亦動作, 經由網路810而可任意於半導體晶片2具備個別相異之電路 圖案2B之半導體裝置1所安裝之可攜式末端裝置6〇〇進行存 取。 且,網路伺服端程式710係參考記憶於記憶裝置57〇之使 用者認證資訊410 ,對於可攜式末端裝置6〇〇之存取進行認 澄,關於可攜式末端裝置600之存取之資訊係作為存取記錄 檔420而保持於記憶裝置580。 因此,根據此系統構成,藉由從記憶裝置58〇讀取存取記 錄檔420,可追蹤安裝半導體裝置i之分別之產品;甚而, 可收集使用者將該半導體裝置丨如何安裝於產品並使用之資 料。 且,此時,如上述,於計算機72〇上,EDA程式73〇係動 作,經由儲存區域網路8〇〇,根據各記憶裝置所記憶之資訊 而形成描畫資訊440,故可藉由電子束直接描畫裝置2〇〇〇而 容易製造半導體晶片2。 因此,根據本實施例,可排除以光罩為前提之半導體製 造中足龐大容量之光罩資料,且可削減製成光罩所伴隨之 製造費’可減低成本,且,僅管理個別相異之物理資訊及 同一佈局資訊即可,故可削減應管理之資料量。 又,由於官理產品資訊、使用者資訊、及表示使用者之 使用型怨之存取記錄檔,故可追蹤管理個別之各半導體裝 87316 -24- 1232490 置’同時’可根據使用者之使用型態,做成最適合該使用 者之要求樣式。 在此’作為本發明之實施型態之要求樣式資訊4〇之一例 不’圖16係將圖3所示之識別號碼(1〇)之16位元所構成之16 進數資料以UML表現之情況。再者,此要求樣式資訊4〇亦 出現以案例圖等表現之情況,此時,亦可能成為邏輯資訊5 〇 之一部分。 且’圖17係將對應此圖16之uml之邏輯資訊50作為 SystemC之原始碼時之一例示,此例示中係以SystemC表現, 然而’本發明之貫施型態並未限定於此語言,VHDL等邏輯 敘述語言亦可。 然而,%為尺!7標籤之非接觸式1(:卡或非接觸式定期車票 等係安裝根據本發明之半導體裝置丨之產品,然而,此時係 藉由典線(RF)而存取。 因此,其次,以圖18說明藉由無線通信而存取之本發明 (一實施型態。本實施型態中,安裝根據本發明之半導體 裝置1之產品為RF標籤610,對應於此,系統側之計算機係 使用RF標籤讀取機9〇〇,藉由無線傳送系統82〇取代圖^或 圖13之網路810以進行存取而構成,其他之構成及動作係分 別與圖1 2及圖1 5之情況相同。 在此,RF標籤讀取機900係於經常或必要時,發射例如: 微波之電波。因此,當安裝半導體裝置rrf標藏61〇接近 此RF讀取機900時,該RF標籤61〇對於接收之微波產生反應 而開始動作,並藉由無線傳送系統82〇而進行存取。 心 87316 -25- 1232490 【發明效果】 根據本發明,可提供一種難以竄改及複製之具備高可靠 性之半導體裝置。 又’根據本發明,可追縱安裝半導體裝置之產品,故可 客易進行該半導體裝置由製造至使用態樣為止之管理。 甚而,根據本發明,關於用途資訊之部分,可由設計階 段開始即決定孔徑形狀,故可提升半導體裝置之製造之產 同樣,根據本發明,可管理一部分具有特有之圖案、其 他邵分具有同一圖案之半導體之要求樣式資訊及設計資 訊、佈局資訊、安裝該半導體之產品之使用者資訊、該使 用者之產品利用型態之資訊,故可管理及追蹤安裝該半導 體之產品。 他部分具有同一 同樣,根據本發明,可管理一部分具有特有之圖案、其 圖 1(a)、 說明圖。 (b)係表示本發明之半導體裝置之 一實施型態之 丢Hi、体居杳如 一圖案之半導體之要求樣式資訊及設計資
可製造取適合各使用者之各個相異之半導體裝置 【圖式簡單說明】
圖3係表示本發明之設計資訊^ 之一實施型態之說明圖。 之其他之一實施型態之說明 87316 * 26 - 1232490 圖。 圖4传矣- ''喪不本發明之一實施型態之物理資訊之藉由通道及 配,,泉而表現時之說明圖。 圖5作本-, ^、表不本發明之一實施型態之物理資訊之具體說 明圖。 0 圖6係表示本發明之一實施型態之物理資訊之藉由閘極之 佈局而表現時之說明圖。 圖7係表示本發明之一實施型態之物理資訊之藉由電阻與 電谷器之組合而表現時之說明圖。 圖8係表示本發明之一實施型態之物理資訊之藉由於通道 及配線之組合附加〇pc時之電子束直接描畫裝置之孔徑形 狀而表現時之一例示之說明圖。 圖9係表示本發明之一實施型態之物理資訊之藉由於閘極 附加OPC時之電子束直接描畫裝置之孔徑形狀而表現時之 一例示之說明圖。 圖1 〇係表示本發明之一實施型態之設計資訊、產品資訊、 使用者資訊、及使用者履歷資訊之關係之類別圖。 圖11係表示本發明之一實施型態之設計資訊、使用者認 證資訊、及存取記錄檔之關係之類別圖。 圖12係表示本發明之半導體製造管理系統之一實施型態 之構成圖。 圖13係表示本發明之半導體製造管理系統之一實施型態 l可攜式末端裝置之要求樣式、用途資訊、及安裝之關連 之類別及案例之關係之說明圖。 87316 -27- 1232490 圖14係說明本發明之半導體製造管理系統 圖。 之、成程 圖15係表示適用電子束描晝裝置時之本發明之半導㈣製 造管理系統之一實施型態之構成圖。 圖16係以狐表示本發明之-實施型態之要求樣式之說 明圖。 圖1 7係以SystemC表示本發 說明圖。 明之一實施型態之邏輯資訊之 圖1 8係表不適用我線存取時之本發明之半導體製造管理 系統之一實施型態之構成圖。 【圖式代表符號說明】 1 半導體裝置 2 半導體晶片 2A 各半導體晶片共通之電路圖案 2B 各半導體晶片之個別相異之電路圖案 10 設計資訊 20 物理資訊 3 0 用途資訊 40 要求樣式資訊 5 0 邏輯資訊 60 佈局資訊 70 識別號碼資訊 72 藉由1 6進數之識別號碼 8〇 16進數 87316 -28- 1232490 90 藉由通道及配線之圖案 100 藉由通道及配線之圖案之佈局 110 2進數 120 藉由電晶體之源極、汲極、及閘極之圖案 130 電晶體之源極 140 電晶體之汲極 150 電晶體之閘極 200 10進數 210 藉由電阻及電容器之圖案 230 藉由通道及配線之圖案之孔徑形狀 250 藉由源極、汲極、及閘極之圖案之孔徑圖案 300 產品資訊(例如··產品號碼) 310 使用者資訊(例如:序號) 320 使用者資訊(例如:有無故障之資訊或投訴資訊) 410 使用者認證號碼(例如:使用者名或密碼) 420 存取記錄檔(例如:存取時間或存取對象網頁) 440 藉由電子描畫裝置可解釋之資料形式之描畫資訊 450 關於電子描畫裝置所具有之孔徑之資訊 5 10〜590 記憶裝置 600 可攜式末端裝置 610 RF標蕺 700 計算機 710 網路伺服端程式 720 計算機 87316 -29- 1232490 730 EDA程式 800 儲存區域網路 810 網路 820 無線傳送系統 900 RF標籤讀取機 -30- 87316
Claims (1)
1232490 拾、申請專利範圍: 1·種半導胆裝置,其係封裝形成有電路圖案之半導體晶片 者,其特徵在於: 於可述半導體晶片形成至少2種獨立之電路圖案, 藉由前述2種獨立之電路圖案纟纟少一彳表現識別資訊 者。 2·如申請專利範圍第1項之半導體裝置,其中前述至少一方 <電路圖案係藉由電子束描畫技術而形成者。 3·如申請專利範圍第丨項之半導體裝置,其中前述至少一方 <電路圖案係藉由通道及配線之組合而表現前述識別資訊 者。 4·如申請專利範圍第μ之半導體裝置,其中前述識別資訊 係意味邏輯電路者。 其中前述識別資訊 其中前述識別資訊 5·如申清專利範圍第1項之半導體裝置 係意味程式之邏輯電路者。 6·如申請專利範圍第1項之半導體裝置 係意味類比電路者。 7· —種半導體製造管理系統,其特徵在於:對安裝有於半導 體晶片具有識別資訊之半導體裝置之產品進行存取,載入 前述識別資訊; 根據此識別資訊而識別前述半導體裝置者。 8.如申請專利範圍第7項之半導體製造管理系統,其中由根 據丽述識別資訊之前述半導體裝置之識別結果,把握前述 產品上所安裝之半導體裝置之追蹤及使用狀況者。 87316 1232490 9·如t請專利範園第7項之半導體製造管理系統,其中前述 存取係經由網路而進行者。 1〇·如申請專利範園第7項之半導體製造管理系統,其中前述 存取係經由無線傳送系統而進行者。 11=半導體製造管理系統,其特徵在於:對安裝有於半導 叩片具有硪別資訊之半導體裝置之產品進行存專又,載入 前述識別資訊; 根據此識別資訊而識別前述半導體裝置,改變要求樣 式資訊; 據此又到改受之要求冑式資訊,製造前述半導體裝 置者。 12.如申請專利範圍第11項之半導體製造管㈣統,其中前述 存取係經由網路而進行者。 13:申請專利範圍第u項之半導體製造管理系統,其中前述 存取係經由無線傳送系統而進行者。 14.如申請專利範圍第"項之半導體製造管理系統,其中前述 半導體裝置疋製造係藉由無光罩技術而進行者。 ⑽中請專利範圍第U項之半導體製造管理 半導體裝置之製造係以♦早击^ 八中則述 灰、係以私子束直接描畫裝置而進行 16·如申請專利範圍第"項之半導體製造管理系統,其… :導體=之製造係以採用電子束直接描畫裝置之孔= 案之典光罩技術所進行者。 87316
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003042797A JP2004253637A (ja) | 2003-02-20 | 2003-02-20 | 半導体装置及び半導体製造管理システム |
Publications (2)
Publication Number | Publication Date |
---|---|
TW200416809A TW200416809A (en) | 2004-09-01 |
TWI232490B true TWI232490B (en) | 2005-05-11 |
Family
ID=32905369
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW092123570A TWI232490B (en) | 2003-02-20 | 2003-08-27 | Semiconductor device and semiconductor production management system |
Country Status (5)
Country | Link |
---|---|
US (1) | US20060064191A1 (zh) |
EP (2) | EP1598854A4 (zh) |
JP (1) | JP2004253637A (zh) |
TW (1) | TWI232490B (zh) |
WO (1) | WO2004075267A1 (zh) |
Families Citing this family (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2007036985A1 (ja) * | 2005-09-27 | 2007-04-05 | Advantest Corporation | 管理方法、及び管理装置 |
US7491594B2 (en) * | 2005-10-26 | 2009-02-17 | Freescale Semiconductor, Inc. | Methods of generating planar double gate transistor shapes |
US7530037B2 (en) * | 2005-10-26 | 2009-05-05 | Freescale Semiconductor, Inc. | Methods of generating planar double gate transistor shapes and data processing system readable media to perform the methods |
KR100819031B1 (ko) * | 2005-12-07 | 2008-04-02 | 한국전자통신연구원 | 전파식별 태그 장치 및 그 인증 방법 |
NL1036049A1 (nl) * | 2007-10-16 | 2009-04-20 | Asml Holding Nv | Securing authenticity of integrated circuit chips. |
US8754538B2 (en) * | 2008-06-24 | 2014-06-17 | Infineon Technologies Ag | Semiconductor chip including identifying marks |
US10062650B2 (en) * | 2014-09-01 | 2018-08-28 | Mitsubishi Electric Corporation | Semiconductor device, and semiconductor chip having chip identification information |
US20180157246A1 (en) * | 2015-01-30 | 2018-06-07 | Arima Communications Corp. | Automated production system for mobile phone |
TWM505131U (zh) * | 2015-01-30 | 2015-07-11 | Arima Communication Corp | 手機自動化生產系統 |
GB201609781D0 (en) | 2016-06-03 | 2016-07-20 | Irdeto Bv | Secured chip |
US10714427B2 (en) | 2016-09-08 | 2020-07-14 | Asml Netherlands B.V. | Secure chips with serial numbers |
US20180068047A1 (en) | 2016-09-08 | 2018-03-08 | Mapper Lithography Ip B.V. | Method and system for fabricating unique chips using a charged particle multi-beamlet lithography system |
NL2019502B1 (en) * | 2016-09-08 | 2018-08-31 | Mapper Lithography Ip Bv | Method and system for fabricating unique chips using a charged particle multi-beamlet lithography system |
NL2019504B1 (en) * | 2016-09-08 | 2018-07-02 | Mapper Lithography Ip Bv | Secure chips with serial numbers |
US10418324B2 (en) | 2016-10-27 | 2019-09-17 | Asml Netherlands B.V. | Fabricating unique chips using a charged particle multi-beamlet lithography system |
EP3559752A4 (en) * | 2016-12-23 | 2020-08-19 | ASML Netherlands B.V. | PRODUCTION OF UNIQUE CHIPS WITH A LITHOGRAPHY SYSTEM WITH MULTIPLE CARRIER PART JETS |
KR102257854B1 (ko) * | 2016-12-23 | 2021-05-31 | 에이에스엠엘 네델란즈 비.브이. | 일련번호를 갖는 보안 칩 |
NL2018368B1 (en) * | 2017-02-13 | 2018-09-04 | Mapper Lithography Ip Bv | Data generation for fabricating unique chips using a charged particle multi-beamlet lithography system |
US11176300B2 (en) * | 2018-02-03 | 2021-11-16 | Irdeto B.V. | Systems and methods for creating individualized processing chips and assemblies |
Family Cites Families (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0227747A (ja) * | 1988-07-15 | 1990-01-30 | Nec Corp | 半導体集積回路の識別方式 |
DE69032740T2 (de) * | 1989-12-20 | 1999-06-02 | Koninkl Philips Electronics Nv | Informationscodierungsverfahren zur Chipidentifizierung unter Verwendung von schrittlitografischen Methoden |
JPH06314314A (ja) | 1993-05-06 | 1994-11-08 | Matsushita Electric Ind Co Ltd | Hdl記述装置 |
WO2000057458A1 (en) * | 1999-03-24 | 2000-09-28 | Fujitsu Limited | Method of manufacturing semiconductor device and semiconductor device manufactured by it |
JPH1125161A (ja) | 1997-07-08 | 1999-01-29 | Canon Inc | 顧客参加型製品開発システムおよび方法 |
US6049624A (en) * | 1998-02-20 | 2000-04-11 | Micron Technology, Inc. | Non-lot based method for assembling integrated circuit devices |
JP2000067109A (ja) | 1998-08-25 | 2000-03-03 | Sanyo Electric Co Ltd | 商品企画支援装置 |
US6211575B1 (en) * | 1999-08-18 | 2001-04-03 | Sigmatel Inc. | Method and apparatus for identifying customized integrated circuits |
JP2001060194A (ja) | 1999-08-20 | 2001-03-06 | Toshiba Corp | 企画支援装置、企画支援方法および企画支援プログラムを格納したコンピュータ読取り可能な記録媒体 |
US6318636B1 (en) * | 1999-09-21 | 2001-11-20 | Intermec Ip Corp. | Method and apparatus to read different types of data carriers, such RFID tags and machine-readable symbols, and a user interface for the same |
JP2002007253A (ja) | 2000-06-19 | 2002-01-11 | Freebit.Com Co Ltd | インターネット接続システム、インターネット利用者への情報提供システム、及びインターネット利用者への情報提供方法 |
JP2001273393A (ja) | 2000-03-24 | 2001-10-05 | Shima Seiki Mfg Ltd | アパレル製品の販売予測方法および装置 |
JP2001282653A (ja) | 2000-03-31 | 2001-10-12 | Freebit.Com Co Ltd | インターネット接続システム、インターネット利用者情報提供システム、インターネット利用者の嗜好情報提供方法、及びインターネットを利用したデジタルコンテンツの配信方法 |
JP2001306783A (ja) | 2000-04-26 | 2001-11-02 | Shiseido Co Ltd | 商品コンセプト開発方法 |
US6303398B1 (en) * | 2000-05-04 | 2001-10-16 | Advanced Micro Devices, Inc. | Method and system of managing wafers in a semiconductor device production facility |
JP2002041124A (ja) * | 2000-07-24 | 2002-02-08 | Toshiba Corp | 生産管理システムおよび生産管理情報利用システム |
JP2002041126A (ja) * | 2000-07-27 | 2002-02-08 | Toshiba Corp | 半導体デバイスの生産方法及び生産システム |
JP2002083752A (ja) * | 2000-09-06 | 2002-03-22 | Sharp Corp | 抵抗体を用いた基板識別方法およびそれに用いられる抵抗体を備えた基板 |
JP2002083751A (ja) * | 2000-09-08 | 2002-03-22 | Mitsubishi Electric Corp | 半導体ウェハ/チップの標識構造 |
JP2002092294A (ja) | 2000-09-19 | 2002-03-29 | Misawa Homes Co Ltd | 製品企画立案の支援方法、装置、システム |
US7120884B2 (en) * | 2000-12-29 | 2006-10-10 | Cypress Semiconductor Corporation | Mask revision ID code circuit |
MXPA04004573A (es) * | 2001-11-13 | 2005-11-23 | Applied Business Ct Ed Technol | Sistemas y metodos para suministrar informacion multilingue en un dispositivo de salida. |
US7073018B1 (en) * | 2001-12-27 | 2006-07-04 | Cypress Semiconductor Corporation | Device identification method for systems having multiple device branches |
-
2003
- 2003-02-20 JP JP2003042797A patent/JP2004253637A/ja active Pending
- 2003-08-27 TW TW092123570A patent/TWI232490B/zh not_active IP Right Cessation
- 2003-09-17 WO PCT/JP2003/011833 patent/WO2004075267A1/ja active Application Filing
- 2003-09-17 US US10/545,658 patent/US20060064191A1/en not_active Abandoned
- 2003-09-17 EP EP03815973A patent/EP1598854A4/en not_active Withdrawn
- 2003-09-17 EP EP09001452A patent/EP2063456A3/en not_active Withdrawn
Also Published As
Publication number | Publication date |
---|---|
EP1598854A1 (en) | 2005-11-23 |
EP2063456A3 (en) | 2009-12-09 |
US20060064191A1 (en) | 2006-03-23 |
TW200416809A (en) | 2004-09-01 |
EP1598854A4 (en) | 2007-03-21 |
EP2063456A2 (en) | 2009-05-27 |
JP2004253637A (ja) | 2004-09-09 |
WO2004075267A1 (ja) | 2004-09-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI232490B (en) | Semiconductor device and semiconductor production management system | |
TWI482173B (zh) | 具有非二次方記憶體容量之非揮發性記憶體 | |
TW201106157A (en) | Memory management device | |
US7069533B2 (en) | System, apparatus and method for automated tapeout support | |
TW201017458A (en) | Modifying integrated circuit layout | |
EP1733305A1 (en) | Semiconductor memory | |
CN103093020A (zh) | 访问设计规则和设计特征库的方法、系统和软件 | |
CN104867519B (zh) | 防篡改熔丝设计 | |
US11699009B2 (en) | Integrated circuit design method and system | |
US20070266248A1 (en) | System and Method for Design-for-Manufacturability Data Encryption | |
CN109783833A (zh) | 集成电路及其设计的方法及其设计系统 | |
CN108416077A (zh) | 用于通过考虑后段制程来设计集成电路的方法和计算系统 | |
CN109086468A (zh) | 用于设计集成电路芯片的方法、系统及电脑程序产品 | |
TW200424934A (en) | Device information management system of application device and method thereof | |
US8060851B2 (en) | Method for operating a secure semiconductor IP server to support failure analysis | |
TWI833036B (zh) | 產生電路佈局之方法及系統 | |
US20240047348A1 (en) | Electrical fuse bit cell in integrated circuit having backside conducting lines | |
US9330224B2 (en) | Method and apparatus for dummy cell placement management | |
US10430546B2 (en) | Integrated circuit, and computing system and computer-implemented method for designing integrated circuit | |
Nair et al. | Workload-aware electromigration analysis in emerging spintronic memory arrays | |
US7530037B2 (en) | Methods of generating planar double gate transistor shapes and data processing system readable media to perform the methods | |
US20020111821A1 (en) | Information provider device, information provider system and advertising method | |
CN107122567A (zh) | 模块并入前进行天线效应检查的方法 | |
JP3502311B2 (ja) | 集積回路レイアウトシステム、レイアウト方法及び記録媒体 | |
KR20000068374A (ko) | 메인 파일과 보조 파일간의 링크를 생성하는 수단을 구비하는 보안 모듈 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |