JP2004247535A - 半導体装置及びその製造方法、半導体ウエハ、回路基板並びに電子機器 - Google Patents

半導体装置及びその製造方法、半導体ウエハ、回路基板並びに電子機器 Download PDF

Info

Publication number
JP2004247535A
JP2004247535A JP2003036143A JP2003036143A JP2004247535A JP 2004247535 A JP2004247535 A JP 2004247535A JP 2003036143 A JP2003036143 A JP 2003036143A JP 2003036143 A JP2003036143 A JP 2003036143A JP 2004247535 A JP2004247535 A JP 2004247535A
Authority
JP
Japan
Prior art keywords
resin layer
semiconductor device
semiconductor
wiring
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003036143A
Other languages
English (en)
Other versions
JP3945415B2 (ja
Inventor
Haruki Ito
春樹 伊東
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2003036143A priority Critical patent/JP3945415B2/ja
Priority to US10/763,858 priority patent/US7135354B2/en
Priority to TW093101763A priority patent/TWI239608B/zh
Priority to EP04001891A priority patent/EP1458022A3/en
Priority to CNB200410003939XA priority patent/CN1258208C/zh
Priority to KR1020040009446A priority patent/KR100646477B1/ko
Publication of JP2004247535A publication Critical patent/JP2004247535A/ja
Application granted granted Critical
Publication of JP3945415B2 publication Critical patent/JP3945415B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • E—FIXED CONSTRUCTIONS
    • E06—DOORS, WINDOWS, SHUTTERS, OR ROLLER BLINDS IN GENERAL; LADDERS
    • E06B—FIXED OR MOVABLE CLOSURES FOR OPENINGS IN BUILDINGS, VEHICLES, FENCES OR LIKE ENCLOSURES IN GENERAL, e.g. DOORS, WINDOWS, BLINDS, GATES
    • E06B9/00—Screening or protective devices for wall or similar openings, with or without operating or securing mechanisms; Closures of similar construction
    • E06B9/24—Screens or other constructions affording protection against light, especially against sunshine; Similar screens for privacy or appearance; Slat blinds
    • E06B9/26—Lamellar or like blinds, e.g. venetian blinds
    • E06B9/28—Lamellar or like blinds, e.g. venetian blinds with horizontal lamellae, e.g. non-liftable
    • E06B9/30—Lamellar or like blinds, e.g. venetian blinds with horizontal lamellae, e.g. non-liftable liftable
    • E06B9/32—Operating, guiding, or securing devices therefor
    • E06B9/322—Details of operating devices, e.g. pulleys, brakes, spring drums, drives
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • E—FIXED CONSTRUCTIONS
    • E06—DOORS, WINDOWS, SHUTTERS, OR ROLLER BLINDS IN GENERAL; LADDERS
    • E06B—FIXED OR MOVABLE CLOSURES FOR OPENINGS IN BUILDINGS, VEHICLES, FENCES OR LIKE ENCLOSURES IN GENERAL, e.g. DOORS, WINDOWS, BLINDS, GATES
    • E06B9/00—Screening or protective devices for wall or similar openings, with or without operating or securing mechanisms; Closures of similar construction
    • E06B9/24—Screens or other constructions affording protection against light, especially against sunshine; Similar screens for privacy or appearance; Slat blinds
    • E06B9/26—Lamellar or like blinds, e.g. venetian blinds
    • E06B9/28—Lamellar or like blinds, e.g. venetian blinds with horizontal lamellae, e.g. non-liftable
    • E06B9/30—Lamellar or like blinds, e.g. venetian blinds with horizontal lamellae, e.g. non-liftable liftable
    • E06B9/303—Lamellar or like blinds, e.g. venetian blinds with horizontal lamellae, e.g. non-liftable liftable with ladder-tape
    • E06B9/307—Details of tilting bars and their operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02331—Multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0235—Shape of the redistribution layers
    • H01L2224/02351—Shape of the redistribution layers comprising interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0236—Shape of the insulating layers therebetween
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structural Engineering (AREA)
  • Architecture (AREA)
  • Civil Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Dicing (AREA)

Abstract

【課題】半導体装置及びその製造方法、回路基板並びに電子機器に関して、信頼性を高めることにある。
【解決手段】複数の集積回路１２が形成されてなる半導体基板１０に、樹脂層２０を形成する。樹脂層２０の表面に、複数の凹部２２を形成する。樹脂層２０上に、いずれかの凹部２２を通るように配線４０を形成する。半導体基板１０を、複数の半導体チップに切断する。それぞれの凹部２２を、その開口幅が配線４０の厚みよりも小さく、１μｍ以上の深さを有するように形成する。
【選択図】 図５

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体装置及びその製造方法、半導体ウエハ、回路基板並びに電子機器に関する。
【０００２】
【従来の技術】
【０００３】
【特許文献１】
特開２００１−１４４２１７号公報
【０００４】
【発明の背景】
近年、ウエハレベルで製造する、いわゆるウエハレベルＣＳＰ（Ｃｈｉｐ Ｓｃａｌｅ／ Ｓｉｚｅ Ｐａｃｋａｇｅ）が注目されている。ウエハレベルＣＳＰでは、半導体ウエハに樹脂層を形成し、樹脂層上に配線を形成し、その後、半導体ウエハを複数の半導体装置にダイシングする。ここで、樹脂層と配線の密着性は、信頼性を高める上で重要である。
【０００５】
本発明の目的は、半導体装置及びその製造方法、回路基板並びに電子機器に関して、信頼性を高めることにある。
【０００６】
【課題を解決するための手段】
（１）本発明に係る半導体装置の製造方法は、複数の集積回路が形成されてなる半導体基板に、樹脂層を形成すること、
前記樹脂層の表面に、複数の凹部を形成すること、
前記樹脂層上に、いずれかの前記凹部を通るように配線を形成すること、及び、
前記半導体基板を、複数の半導体チップに切断すること、
を含み、
それぞれの前記凹部を、その開口幅が前記配線の厚みよりも小さく、１μｍ以上の深さを有するように形成する。本発明によれば、配線を、樹脂層の凹部を通るように形成するので、樹脂層と配線の密着性が向上する。
（２）この半導体装置の製造方法において、
前記樹脂層を、感光性樹脂前駆体で形成し、
前記凹部の形成工程は、マスクを使用するフォトリソグラフィを適用して行い、
前記マスクは、前記感光性樹脂前駆体に、解像力を超える微細パターンの光照射を行うための透過遮蔽パターンを含んでもよい。
（３）この半導体装置の製造方法において、
前記感光性樹脂前駆体は、感光部分が不溶性となるネガ型であり、
前記透過遮蔽パターンは、前記配線の厚み以下の幅の遮蔽部を含んでもよい。
（４）この半導体装置の製造方法において、
前記遮蔽部の幅は、前記樹脂層の厚みの１／４以下であってもよい。
（５）この半導体装置の製造方法は、
前記凹部の形成後であって前記配線の形成前に、前記樹脂層の前記凹部の内面を含む表面に粗面処理を行うことをさらに含んでもよい。
（６）この半導体装置の製造方法は、
前記配線の形成後であって前記半導体基板の切断前に、前記配線の少なくとも一部を覆うように前記樹脂層上に第２の樹脂層を形成することをさらに含んでもよい。
（７）この半導体装置の製造方法は、
前記第２の樹脂層の表面に凹凸を形成することをさらに含んでもよい。
（８）この半導体装置の製造方法は、
前記第２の樹脂層上に第３の樹脂層を形成することをさらに含んでもよい。
（９）この半導体装置の製造方法は、
前記第３の樹脂層の表面に凹凸を形成することをさらに含んでもよい。
（１０）本発明に係る半導体ウエハは、複数の集積回路が形成されてなる半導体基板と、
前記半導体基板に形成され、表面に複数の凹部が形成されてなる樹脂層と、
前記樹脂層上に、いずれかの前記凹部を通るように形成された配線と、
を含み、
それぞれの前記凹部は、その開口幅が前記配線の厚みよりも小さく、１μｍ以上の深さを有するように形成されてなる。本発明によれば、配線が樹脂層の凹部を通るように形成されているので、樹脂層と配線の密着性が向上する。
（１１）この半導体ウエハにおいて、
前記凹部の前記開口幅は、前記樹脂層の厚みの１／４以下であってもよい。
（１２）この半導体ウエハにおいて、
前記凹部は、前記樹脂層の前記表面全体に形成されていてもよい。
（１３）この半導体ウエハにおいて、
前記配線は、外部端子を設けるためのランドを有し、
前記凹部は、前記樹脂層の前記ランド下の領域に少なくとも形成されていてもよい。
（１４）この半導体ウエハにおいて、
前記樹脂層の前記凹部の内面を含む表面は、粗面処理されていてもよい。
（１５）この半導体ウエハは、
前記樹脂層を第１の樹脂層として、
前記配線の少なくとも一部を覆うように前記第１の樹脂層上に形成された第２の樹脂層をさらに含んでもよい。
（１６）この半導体ウエハにおいて、
前記第２の樹脂層の表面には凹凸が形成されていてもよい。
（１７）この半導体ウエハは、
前記第２の樹脂層上に形成された第３の樹脂層をさらに含んでもよい。
（１８）この半導体ウエハにおいて、
前記第３の樹脂層の表面には凹凸が形成されていてもよい。
（１９）この半導体ウエハにおいて、
前記第３の樹脂層は、前記第１及び第２の樹脂層よりも遮光性が高い材料で形成されていてもよい。
（２０）本発明に係る半導体装置は、集積回路が形成されてなる半導体チップと、
前記半導体チップに形成され、表面に複数の凹部が形成されてなる樹脂層と、
前記樹脂層上に、いずれかの前記凹部を通るように形成された配線と、
を含み、
それぞれの前記凹部は、その開口幅が前記配線の厚みよりも小さく、１μｍ以上の深さを有するように形成されてなる。本発明によれば、配線が樹脂層の凹部を通るように形成されているので、樹脂層と配線の密着性が向上する。
（２１）この半導体装置において、
前記凹部の前記開口幅は、前記樹脂層の厚みの１／４以下であってもよい。
（２２）この半導体装置において、
前記凹部は、前記樹脂層の前記表面全体に形成されていてもよい。
（２３）この半導体装置において、
前記配線は、外部端子を設けるためのランドを有し、
前記凹部は、前記樹脂層の前記ランド下の領域に少なくとも形成されていてもよい。
（２４）この半導体装置において、
前記樹脂層の前記凹部の内面を含む表面は、粗面処理されていてもよい。
（２５）この半導体装置は、
前記樹脂層を第１の樹脂層として、
前記配線の少なくとも一部を覆うように前記第１の樹脂層上に形成された第２の樹脂層をさらに含んでもよい。
（２６）この半導体装置において、
前記第２の樹脂層の表面には凹凸が形成されていてもよい。
（２７）この半導体装置は、
前記第２の樹脂層上に形成された第３の樹脂層をさらに含んでもよい。
（２８）この半導体装置において、
前記第３の樹脂層の表面には凹凸が形成されていてもよい。
（２９）この半導体装置において、
前記第３の樹脂層は、前記第１及び第２の樹脂層よりも遮光性が高い材料で形成されていてもよい。
（３０）本発明に係る回路基板は、上記半導体装置が実装されてなる。
（３１）本発明に係る電子機器は、上記半導体装置を有する。
【０００７】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して説明するが、本発明は、以下の実施の形態に限定されるものではない。本発明は、半導体装置の一形態であるＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ／Ｓｃａｌｅ Ｐａｃｋａｇｅ）に適用することができる。
【０００８】
図１に示すように、本実施の形態では半導体基板（例えば、半導体ウエハ）１０を使用する。半導体基板１０には、集積回路１２が形成されている。半導体基板１０を複数の半導体チップ９０（図７参照）に切り出す場合、半導体基板１０には、複数の集積回路１２が形成され、個々の半導体チップ９０が個々の集積回路１２を有することになる。
【０００９】
半導体基板１０の表面には、少なくとも１層からなるパッシベーション膜１４が形成されていてもよい。パッシベーション膜１４は電気的絶縁膜である。パッシベーション膜１４は、樹脂でない材料（例えばＳｉＯ２又はＳｉＮ）のみで形成してもよいし、その上に樹脂（例えばポリイミド樹脂）からなる膜をさらに含んでもよい。パッシベーション膜１４は、導電性粒子を含まない。
【００１０】
半導体基板１０には、電極１６が形成されている。電極１６は、集積回路１２に電気的に接続された配線の一部（端部）であってもよい。パッシベーション膜１４は、電極１６の少なくとも中央部を避けて形成されている。電極１６の端部にパッシベーション膜１４が載っていてもよい。
【００１１】
本実施の形態では、半導体基板１０に樹脂層２０を形成する。樹脂層２０は、半導体基板１０に樹脂前駆体を塗布して形成してもよいし、半導体基板１０上で樹脂前駆体をスピンコートによって拡げて形成してもよい。本実施の形態では、樹脂層２０は、硬化（重合）の前及び後のいずれの状態も含む。樹脂層２０は、複数層であってもよいし、１層であってもよい。樹脂層２０は、電気的絶縁層である。樹脂層２０は、硬化（重合）後において、応力緩和機能を有してもよい。樹脂層２０は、ポリイミド樹脂、シリコーン変性ポリイミド樹脂、エポキシ樹脂、シリコーン変性エポキシ樹脂、ベンゾシクロブテン（ＢＣＢ；ｂｅｎｚｏｃｙｃｌｏｂｕｔｅｎｅ）、ポリベンゾオキサゾール（ＰＢＯ；ｐｏｌｙｂｅｎｚｏｘａｚｏｌｅ）等の樹脂（またはその前駆体）で形成してもよい。樹脂層２０は、導電性粒子を含まない。樹脂層２０は、遮光性を有する材料で形成してもよい。
【００１２】
樹脂層２０は、エネルギー線（光線（紫外線、可視光線）、Ｘ線、電子線）に感応する性質を有するエネルギー線感応性樹脂前駆体で形成してもよい。エネルギー線感応性樹脂前駆体（例えば感光性樹脂前駆体）として、エネルギーの照射された部分の溶解性が減少して不溶性となるネガ型と、エネルギーの照射された部分の溶解性が増加するポジ型がある。
【００１３】
樹脂層２０はパターニングしてもよい。パターニングとは、樹脂層２０に、その一部の領域を除去して貫通スペースを形成することである。パターニングには、リソグラフィ（例えば、フォトリソグラフィ）を適用してもよい。その場合、マスク３０を使用する。
【００１４】
マスク３０は、樹脂層２０の、半導体基板１０を複数の半導体チップ９０（図７参照）に切断するときの切断領域（例えばスクライブライン）にある部分を除去するための透過／遮蔽部３２を有してもよい。透過／遮蔽部３２は、電極１６の上方に至るように配置してもよい。透過／遮蔽部３２は、半導体チップとなる領域の周縁部の上方に至るように配置してもよい。
【００１５】
透過／遮蔽部３２は、マスク３０がポジ型であれば（すなわち、樹脂層２０の形成に使用したエネルギー線感応性樹脂前駆体がポジ型であれば）、エネルギー（例えば光線）の透過部である。透過／遮蔽部３２は、図１に示すように、マスク３０がネガ型であれば（すなわち、樹脂層２０の形成に使用したエネルギー線感応性樹脂前駆体がネガ型であれば）、エネルギー（例えば光線）の遮蔽部である。その場合、透過／遮蔽部３２の直下領域にもエネルギー線が回り込む。その結果、図２に示すように、樹脂層２０は、パターニングによって形成された端部に傾斜面２１を有していてもよい。樹脂層２０のパターニングは、傾斜面２１が集積回路１２の上方に至らないように行ってもよいし、傾斜面２１が集積回路１２の上方に至るように形成してもよい。
【００１６】
マスク３０は、樹脂層２０に、解像力を超える微細パターンのエネルギー照射（例えば光照射）を行うための透過遮蔽パターン３４を含んでもよい。「解像力を超える微細パターン」とは、樹脂層２０に貫通スペースを形成することができないほど微細なパターンをいう。ただし、微細パターンではあるが、透過遮蔽パターン３４を通して、エネルギー線照射（例えば光線照射）が可能になっている。透過遮蔽パターン３４は、樹脂層２０に凹部２２を形成するためのものであり、凹部２２（その開口）の形状に対応する形状（反転形状を含む。）になっている。
【００１７】
透過遮蔽パターン３４は、樹脂層２０の形成に使用したエネルギー線感応性樹脂前駆体がネガ型であれば、遮蔽部３６を含む。遮蔽部３６によってエネルギー線が遮られるので、樹脂層２０の遮蔽部３６に対応する領域は、溶解性が減少しない。遮蔽部３６は、解像力を超える微細な形状になっている。遮蔽部３６の幅は、樹脂層２０の厚みの１／４以下であってもよい。遮蔽部３６の幅は、樹脂層２０上に形成する配線の厚み以下であってもよいし、それより小さくてもよい。
【００１８】
図２に示すように、樹脂層２０の表面に複数の凹部２２を形成する。凹部２２の形成には、マスク３０を使用したリソグラフィ（例えばフォトリソグラフィ）を適用してもよい。詳しくは、透過遮蔽パターン３４を通して、樹脂層２０にエネルギー線を照射すると、透過遮蔽パターン３４は解像力を超える微細な形状になっているので、樹脂層２０には貫通スペースが形成されず、凹部２２が形成される。凹部２２は、底面を有する。底面は、平坦であってもよく、凹部２２の開口を形成する面と平行であってもよい。凹部２２は、集積回路１２の上方に形成してもよい。
【００１９】
樹脂層２０を、ネガ型のエネルギー線感応性樹脂前駆体で形成したときには、遮蔽部３６の直下領域にもエネルギー線が回り込むため、凹部２２は、底面から外方向に向かって拡がる形状になってもよい。その場合、凹部２２の内壁面は、テーパ面であってもよい。凹部２２の形成は、樹脂層２０のパターニングと同時に行ってもよいし、別に行ってもよい。凹部２２は、その開口幅が、樹脂層２０上に形成する配線４０（図４（Ａ）参照）の厚みよりも小さくなるように形成する。また、凹部２２は、樹脂層２０とその上に形成する配線４０との密着性を向上させる程度の深さ（例えば１μｍ以上の深さ）を有するように形成する。
【００２０】
図３（Ａ）〜図３（Ｃ）は、凹部の開口の平面形状を説明する図であり、半導体基板１０において１つの半導体チップとなる領域を示している。図３（Ａ）に示す複数の凹部２４は、相互に連続して格子状をなしている。図３（Ｂ）に示す複数の凹部２６は、点在するように配置されている。この場合、各凹部２６の開口形状は、四辺形であってもよいし、円形であってもよい。図３（Ｃ）に示す各凹部２８は、リング状をなしている。この場合、同心円をなす１グループの凹部２８は、樹脂層２０上に形成する配線４０のランド４２（図５（Ａ）参照）を形成する位置に形成してもよい。これらの他、複数列の溝をなすように複数の凹部を形成してもよい。マスク３０の透過遮蔽パターン３４は、凹部の開口形状に対応した形状（反転形状を含む。）になっている。
【００２１】
リソグラフィ工程（フォトリソグラフィ工程）では、エネルギー線の照射（例えば露光）後に、樹脂層２０を現像する。現像によって凹部２２が形成される。樹脂層２０を、ネガ型のエネルギー線感応性樹脂前駆体で形成したときには、凹部２２が形成された樹脂層２０の全面にエネルギー線の照射（例えば全面露光）を行ってもよい。これにより樹脂層２０の全体を硬化させることができる。凹部２２が形成された樹脂層２０をキュアしてもよい。
【００２２】
樹脂層２０の凹部２２の内面を含む表面（例えば全表面）には粗面処理を行ってもよい。粗面処理は、上述したリソグラフィ工程（フォトリソグラフィ工程）の後に行ってもよいし、その逆でもよい。粗面処理は、アッシング、スパッタエッチング、サンドブラストのいずれか、あるいはその組み合わせによって行ってもよい。粗面処理によって形成される凹凸は、凹部２２によって形成される凹凸よりも微細なものである。粗面処理は、樹脂層２０の集積回路１２の上方の領域（のみ）に対して行う。粗面処理は、凹部２２の内面（例えば底面のみ）に行ってもよい。パターニング後に、樹脂層２０の端部が傾斜面２１を有する場合、この傾斜面２１に粗面処理を行ってもよい。
【００２３】
図４（Ａ）に示すように、樹脂層２０上に配線４０を形成する。配線４０は、１層で形成してもよいし、複数層で形成してもよい。例えば、スパッタリングでＴｉＷ層及びＣｕ層を積層し、その上にメッキによってＣｕ層を形成してもよい。その形成方法には、公知の技術を適用することができる。配線４０は、電極１６上を通るように（電極１６と電気的に接続されるように）形成する。配線４０は、傾斜面２１を通ってもよい。配線４０は、凹部２２が形成された領域に至るように形成する。配線４０は、凹部２２を通るように形成する。詳しくは、配線４０の一部を凹部２２の内面上に形成する。配線４０の表面は、凹部２２の内側においても、樹脂層２０の表面（開口が形成される面）を超えるように高くなってもよい。配線４０の表面には、凹部２２の上方に窪みがあってもよい。配線４０は、ランド（ラインよりも幅の広い部分）４２を有するように形成してもよい。ランド４２は、その上に外部端子６０（図５（Ａ）参照）を設けるためのものである。ランド４２（のみ）を、凹部２２上に形成してもよい。
【００２４】
図４（Ｂ）に示すように、樹脂層（第１の樹脂層）２０上に第２の樹脂層５０を形成してもよい。第２の樹脂層５０には、樹脂層２０の内容が該当してもよい。第２の樹脂層５０はソルダレジストであってもよい。第２の樹脂層５０は、配線４０の全体あるいは一部（例えばランド４２の中央部を除く部分）を覆うように形成してもよい。第２の樹脂層５０は、半導体基板１０の樹脂層２０からの露出部（例えばスクライブライン又は電極１６の付近）を覆うように形成してもよい。第２の樹脂層５０は、樹脂層２０の配線４０からの露出面において、凹部２２に入り込むように形成する。
【００２５】
図４（Ｃ）に示すように、第２の樹脂層５０をパターニングしてもよい。その形成には、樹脂層２０のパターニングで説明した内容を適用することができる。パターニングによって第２の樹脂層５０に貫通スペースを形成する。例えば、配線４０の一部（例えばランド４２の中央部）を第２の樹脂層５０から露出させてもよい。あるいは、半導体基板１０の切断領域を第２の樹脂層５０から露出させてもよい。パターニング後も、第２の樹脂層５０は、配線４０の少なくとも一部を覆うように残す。例えば、第２の樹脂層５０は、配線４０及び電極１６の電気的接続部を覆っていてもよい。第２の樹脂層５０は、樹脂層２０の傾斜面２１上において配線４０を覆っていてもよい。第２の樹脂層５０は、配線４０のランド４２の中央部を除く部分全体を覆っていてもよい。
【００２６】
本実施の形態は、第２の樹脂層５０に凹凸を形成することを含む。第２の樹脂層５０には、複数の凹部５２を形成してもよい。その形成には、樹脂層２０への凹部２２の形成で説明した内容を適用することができる。凹部５２は、樹脂層２０の上方に形成してもよいし、半導体基板１０の樹脂層２０からの露出領域上に形成してもよい。凹部５２の詳細については、凹部２２の内容を適用してもよい。第２の樹脂層５０には、粗面処理を行って凹凸を形成してもよい。この粗面処理には、樹脂層２０に対して行う粗面処理の内容を適用してもよい。
【００２７】
図５（Ａ）に示すように、外部端子６０を形成してもよい。外部端子６０は、軟ろう（ｓｏｆｔ ｓｏｌｄｅｒ）又は硬ろう（ｈａｒｄ ｓｏｌｄｅｒ）のいずれで形成してもよい。軟ろうとして、鉛を含まないハンダ（以下、鉛フリーハンダという。）を使用してもよい。鉛フリーハンダとして、スズー銀（Ｓｎ―Ａｇ）系、スズ−ビスマス（Ｓｎ−Ｂｉ）系、スズ−亜鉛（Ｓｎ−Ｚｎ）系、あるいはスズ−銅（Ｓｎ−Ｃｕ）系の合金を使用してもよいし、これらの合金に、さらに銀、ビスマス、亜鉛、銅のうち少なくとも１つを添加してもよい。外部端子６０の形成には、周知の方法を適用することができる。
【００２８】
図５（Ｂ）に示すように、第２の樹脂層５０上に第３の樹脂層７０を形成してもよい。第３の樹脂層７０には、樹脂層２０の内容が該当してもよい。第３の樹脂層７０は、第２の樹脂層５０を覆うように形成してもよい。第３の樹脂層７０は、第２の樹脂層５０の凹部５２に入り込むように形成してもよい。第３の樹脂層７０は、半導体基板１０の切断領域が露出するように形成してもよい。第３の樹脂層７０は、第２の樹脂層５０の切断領域側の側面を覆ってもよい。第３の樹脂層７０は、外部端子６０の一部（例えば根本部）を覆っていてもよい。第３の樹脂層７０は、半導体基板１０の全体を覆うように形成した後にパターニングしてもよい。第３の樹脂層７０を、外部端子６０が覆われるように設けた後、外部端子６０の上端部から第３の樹脂層７０を除去してもよい。パターニングには、樹脂層２０のパターニングで説明した内容を適用することができる。あるいは、レーザの使用又はアッシングによって、第３の樹脂層７０の一部を除去してもよい。レーザの使用又はアッシングは、第１又は第２の樹脂層２０，５０のパターニングに適用してもよい。
【００２９】
図５（Ｃ）に示すように、第３の樹脂層７０に凹凸を形成してもよい。例えば、第３の樹脂層７０に複数の凹部７２を形成してもよい。その形成には、樹脂層２０への凹部２２の形成で説明した内容を適用することができる。凹部７２は、第１及び第２の樹脂層２０，５０の上方に形成してもよい。凹部７２の詳細については、凹部２２の内容を適用してもよい。第３の樹脂層７０には、粗面処理を行って凹凸を形成してもよい。この粗面処理には、樹脂層２０に対して行う粗面処理の内容を適用してもよい。外部端子６０を覆うように第３の樹脂層７０を形成し、外部端子６０の上端部から第３の樹脂層７０を除去する工程（例えばアッシング等）で、それ以外の部分において第３の樹脂層７０の表面の粗面処理を行ってもよい。
【００３０】
本実施の形態に係る半導体ウエハは、複数の集積回路１２が形成されてなる半導体基板１０と、半導体基板１０に形成され、表面に複数の凹部が形成されてなる樹脂層２０と、樹脂層２０上に凹部２２を通るように形成された配線４０と、を含む。詳しくは、上述した通りである。
【００３１】
図６に示すように、半導体基板１０を切断（例えば、スクライビング又はダイシング）してもよい。半導体基板１０の切断領域に第１，２及び３の樹脂層２０，５０，７０を設けないようにすれば、樹脂を切断しないのでカッタ（又はブレード）８０の目詰まりを防止することができる。
【００３２】
図７は、本実施の形態に係る半導体装置を説明する図である。半導体装置は、集積回路１２が形成されてなる半導体チップ９０と、半導体チップ９０に形成され、表面に複数の凹部２２が形成されてなる樹脂層２０と、樹脂層２０上に凹部２２を通るように形成された配線４０と、を含む。半導体チップ９０は、半導体基板１０から切り出されたものであってもよい。その他の詳細については、上述した通りである。
【００３３】
本実施の形態によれば、樹脂層２０に凹部２２が形成されているので、樹脂層２０と配線４０（例えばそのランド４２）の密着性、あるいは樹脂層２０と第２の樹脂層５０の密着性が高い。樹脂層２０の表面が粗面処理されていれば、密着性はさらに高くなる。密着性に関しては、第２及び第３の樹脂層５０，７０にも該当する。また、樹脂層２０に凹部２２が形成されているので、光が反射又は屈折して、樹脂層２０の遮光性が高くなる。例えば、４００〜６００ｎｍの波長の光に対して遮光性が高められる。樹脂層２０の表面が粗面処理されていれば、遮光性はさらに高くなる。遮光性に関しては、第２及び第３の樹脂層５０，７０にも該当する。樹脂層２０等の遮光性が高いことで、集積回路１２の誤作動が少なくなる。
【００３４】
図８には、上述した実施の形態で説明した半導体装置１が実装された回路基板１０００が示されている。この半導体装置を有する電子機器として、図９にはノート型パーソナルコンピュータ２０００が示され、図１０には携帯電話３０００が示されている。
【００３５】
本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成（例えば、機能、方法及び結果が同一の構成、あるいは目的及び結果が同一の構成）を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
【図面の簡単な説明】
【図１】図１は、本発明の実施の形態に係る半導体装置の製造方法を説明する図である。
【図２】図２は、本発明の実施の形態に係る半導体装置の製造方法を説明する図である。
【図３】図３（Ａ）〜図３（Ｃ）は、凹部の開口形状を説明する図である。
【図４】図４（Ａ）〜図４（Ｃ）は、本発明の実施の形態に係る半導体装置の製造方法を説明する図である。
【図５】図５（Ａ）〜図５（Ｃ）は、本発明の実施の形態に係る半導体装置の製造方法を説明する図である。
【図６】図６は、本発明の実施の形態に係る半導体装置の製造方法を説明する図である。
【図７】図７は、本発明の実施の形態に係る半導体装置を説明する図である。
【図８】図８は、本実施の形態に係る半導体装置が実装された回路基板を示す図である。
【図９】図９は、本実施の形態に係る半導体装置を有する電子機器を示す図である。
【図１０】図１０は、本実施の形態に係る半導体装置を有する電子機器を示す図である。
【符号の説明】
１０ 半導体基板 １２ 集積回路 １４ パッシベーション膜 １６ 電極２０ 樹脂層 ２１ 傾斜面 ２２ 凹部 ２４ 凹部 ２６ 凹部 ３０ マスク ３２ 遮蔽部 ３４ 透過遮蔽パターン ３６ 遮蔽部 ４０ 配線 ４２ ランド ５０ 第２の樹脂層 ５２ 凹部 ６０ 外部端子 ７０ 第３の樹脂層 ７２ 凹部 ９０ 半導体チップ

Claims (31)

  1. 複数の集積回路が形成されてなる半導体基板に、樹脂層を形成すること、
    前記樹脂層の表面に、複数の凹部を形成すること、
    前記樹脂層上に、いずれかの前記凹部を通るように配線を形成すること、及び、
    前記半導体基板を、複数の半導体チップに切断すること、
    を含み、
    それぞれの前記凹部を、その開口幅が前記配線の厚みよりも小さく、１μｍ以上の深さを有するように形成する半導体装置の製造方法。
  2. 請求項１記載の半導体装置の製造方法において、
    前記樹脂層を、感光性樹脂前駆体で形成し、
    前記凹部の形成工程は、マスクを使用するフォトリソグラフィを適用して行い、
    前記マスクは、前記感光性樹脂前駆体に、解像力を超える微細パターンの光照射を行うための透過遮蔽パターンを含む半導体装置の製造方法。
  3. 請求項２記載の半導体装置の製造方法において、
    前記感光性樹脂前駆体は、感光部分が不溶性となるネガ型であり、
    前記透過遮蔽パターンは、前記配線の厚み以下の幅の遮蔽部を含む半導体装置の製造方法。
  4. 請求項３記載の半導体装置の製造方法において、
    前記遮蔽部の幅は、前記樹脂層の厚みの１／４以下である半導体装置の製造方法。
  5. 請求項１から請求項４のいずれかに記載の半導体装置の製造方法において、
    前記凹部の形成後であって前記配線の形成前に、前記樹脂層の前記凹部の内面を含む表面に粗面処理を行うことをさらに含む半導体装置の製造方法。
  6. 請求項５記載の半導体装置の製造方法において、
    前記配線の形成後であって前記半導体基板の切断前に、前記配線の少なくとも一部を覆うように前記樹脂層上に第２の樹脂層を形成することをさらに含む半導体装置の製造方法。
  7. 請求項６記載の半導体装置の製造方法において、
    前記第２の樹脂層の表面に凹凸を形成することをさらに含む半導体装置の製造方法。
  8. 請求項７記載の半導体装置の製造方法において、
    前記第２の樹脂層上に第３の樹脂層を形成することをさらに含む半導体装置の製造方法。
  9. 請求項８記載の半導体装置の製造方法において、
    前記第３の樹脂層の表面に凹凸を形成することをさらに含む半導体装置の製造方法。
  10. 複数の集積回路が形成されてなる半導体基板と、
    前記半導体基板に形成され、表面に複数の凹部が形成されてなる樹脂層と、
    前記樹脂層上に、いずれかの前記凹部を通るように形成された配線と、
    を含み、
    それぞれの前記凹部は、その開口幅が前記配線の厚みよりも小さく、１μｍ以上の深さを有するように形成されてなる半導体ウエハ。
  11. 請求項１０記載の半導体ウエハにおいて、
    前記凹部の前記開口幅は、前記樹脂層の厚みの１／４以下である半導体ウエハ。
  12. 請求項１０又は請求項１１記載の半導体ウエハにおいて、
    前記凹部は、前記樹脂層の前記表面全体に形成されてなる半導体ウエハ。
  13. 請求項１０から請求項１２のいずれかに記載の半導体ウエハにおいて、
    前記配線は、外部端子を設けるためのランドを有し、
    前記凹部は、前記樹脂層の前記ランド下の領域に少なくとも形成されてなる半導体ウエハ。
  14. 請求項１０から請求項１３のいずれかに記載の半導体ウエハにおいて、
    前記樹脂層の前記凹部の内面を含む表面は、粗面処理されてなる半導体ウエハ。
  15. 請求項１４記載の半導体ウエハにおいて、
    前記樹脂層を第１の樹脂層として、
    前記配線の少なくとも一部を覆うように前記第１の樹脂層上に形成された第２の樹脂層をさらに含む半導体ウエハ。
  16. 請求項１５記載の半導体ウエハにおいて、
    前記第２の樹脂層の表面には凹凸が形成されてなる半導体ウエハ。
  17. 請求項１６記載の半導体ウエハにおいて、
    前記第２の樹脂層上に形成された第３の樹脂層をさらに含む半導体ウエハ。
  18. 請求項１７記載の半導体ウエハにおいて、
    前記第３の樹脂層の表面には凹凸が形成されてなる半導体ウエハ。
  19. 請求項１８記載の半導体ウエハにおいて、
    前記第３の樹脂層は、前記第１及び第２の樹脂層よりも遮光性が高い材料で形成されてなる半導体ウエハ。
  20. 集積回路が形成されてなる半導体チップと、
    前記半導体チップに形成され、表面に複数の凹部が形成されてなる樹脂層と、
    前記樹脂層上に、いずれかの前記凹部を通るように形成された配線と、
    を含み、
    それぞれの前記凹部は、その開口幅が前記配線の厚みよりも小さく、１μｍ以上の深さを有するように形成されてなる半導体装置。
  21. 請求項２０記載の半導体装置において、
    前記凹部の前記開口幅は、前記樹脂層の厚みの１／４以下である半導体装置。
  22. 請求項２０又は請求項２１記載の半導体装置において、
    前記凹部は、前記樹脂層の前記表面全体に形成されてなる半導体装置。
  23. 請求項２０から請求項２２のいずれかに記載の半導体装置において、
    前記配線は、外部端子を設けるためのランドを有し、
    前記凹部は、前記樹脂層の前記ランド下の領域に少なくとも形成されてなる半導体装置。
  24. 請求項２０から請求項２３のいずれかに記載の半導体装置において、
    前記樹脂層の前記凹部の内面を含む表面は、粗面処理されてなる半導体装置。
  25. 請求項２４記載の半導体装置において、
    前記樹脂層を第１の樹脂層として、
    前記配線の少なくとも一部を覆うように前記第１の樹脂層上に形成された第２の樹脂層をさらに含む半導体装置。
  26. 請求項２５記載の半導体装置において、
    前記第２の樹脂層の表面には凹凸が形成されてなる半導体装置。
  27. 請求項２６記載の半導体装置において、
    前記第２の樹脂層上に形成された第３の樹脂層をさらに含む半導体装置。
  28. 請求項２７記載の半導体装置において、
    前記第３の樹脂層の表面には凹凸が形成されてなる半導体装置。
  29. 請求項２８記載の半導体装置において、
    前記第３の樹脂層は、前記第１及び第２の樹脂層よりも遮光性が高い材料で形成されてなる半導体装置。
  30. 請求項２０から請求項２９のいずれかに記載の半導体装置が実装された回路基板。
  31. 請求項２０から請求項２９のいずれかに記載の半導体装置を有する電子機器。
JP2003036143A 2003-02-14 2003-02-14 半導体装置の製造方法 Expired - Fee Related JP3945415B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2003036143A JP3945415B2 (ja) 2003-02-14 2003-02-14 半導体装置の製造方法
US10/763,858 US7135354B2 (en) 2003-02-14 2004-01-21 Semiconductor device and method of manufacturing the same, semiconductor wafer, circuit board and electronic instrument
TW093101763A TWI239608B (en) 2003-02-14 2004-01-27 Semiconductor device and the manufacturing method thereof, and semiconductor wafer
EP04001891A EP1458022A3 (en) 2003-02-14 2004-01-29 Semiconductor device and method of manufacturing the same, semiconductor wafer, circuit board and electronic instrument
CNB200410003939XA CN1258208C (zh) 2003-02-14 2004-02-10 半导体装置及其制造方法、半导体晶片、电路基板及电子机器
KR1020040009446A KR100646477B1 (ko) 2003-02-14 2004-02-13 반도체 장치의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003036143A JP3945415B2 (ja) 2003-02-14 2003-02-14 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2004247535A true JP2004247535A (ja) 2004-09-02
JP3945415B2 JP3945415B2 (ja) 2007-07-18

Family

ID=32767676

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003036143A Expired - Fee Related JP3945415B2 (ja) 2003-02-14 2003-02-14 半導体装置の製造方法

Country Status (6)

Country Link
US (1) US7135354B2 (ja)
EP (1) EP1458022A3 (ja)
JP (1) JP3945415B2 (ja)
KR (1) KR100646477B1 (ja)
CN (1) CN1258208C (ja)
TW (1) TWI239608B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005039260A (ja) * 2003-07-01 2005-02-10 Nec Corp 応力緩和構造とその形成方法、応力緩和シートとその製造方法、及び半導体装置並びに電子機器
US7825495B2 (en) 2007-01-24 2010-11-02 Samsung Electronics Co., Ltd. Semiconductor chip structure, method of manufacturing the semiconductor chip structure, semiconductor chip package, and method of manufacturing the semiconductor chip package

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100611768B1 (ko) * 2004-10-11 2006-08-10 삼성에스디아이 주식회사 유기전계발광표시장치 및 그 제조방법
US8133808B2 (en) * 2006-09-18 2012-03-13 Tessera, Inc. Wafer level chip package and a method of fabricating thereof
CN102313959B (zh) * 2007-11-21 2014-11-12 Lg伊诺特有限公司 摄像模块
JP2009239106A (ja) * 2008-03-27 2009-10-15 Sony Corp 半導体装置及び同半導体装置の製造方法
US8426959B2 (en) * 2009-08-19 2013-04-23 Samsung Electronics Co., Ltd. Semiconductor package and method of manufacturing the same
KR101695772B1 (ko) * 2009-08-19 2017-01-16 삼성전자주식회사 반도체 패키지 및 그 제조 방법
JP5968711B2 (ja) * 2012-07-25 2016-08-10 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
US9355906B2 (en) 2013-03-12 2016-05-31 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging devices and methods of manufacture thereof
CN104051332B (zh) * 2013-03-12 2017-04-12 台湾积体电路制造股份有限公司 封装器件及其制造方法
US9728517B2 (en) * 2013-12-17 2017-08-08 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and manufacturing method thereof
TW201812887A (zh) * 2016-09-23 2018-04-01 頎邦科技股份有限公司 晶圓切割方法
US10522526B2 (en) 2017-07-28 2019-12-31 Taiwan Semiconductor Manufacturing Company, Ltd. LTHC as charging barrier in InFO package formation
US20230378107A1 (en) * 2022-05-19 2023-11-23 Nxp B.V. Redistribution layer having a sideview zig-zag profile

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05267474A (ja) 1992-03-18 1993-10-15 Fujitsu Ltd 半導体装置
US5517758A (en) 1992-05-29 1996-05-21 Matsushita Electric Industrial Co., Ltd. Plating method and method for producing a multi-layered printed wiring board using the same
DE69535768D1 (de) 1994-12-01 2008-07-24 Ibiden Co Ltd Mehrschichtige leiterplatte und verfahren für deren herstellung
KR100200687B1 (ko) 1995-11-21 1999-06-15 윤종용 새로운 패드층을 구비하는 반도체장치
AU6418998A (en) 1997-03-21 1998-10-20 Seiko Epson Corporation Semiconductor device, film carrier tape, and method for manufacturing them
JP2000195896A (ja) * 1998-12-25 2000-07-14 Nec Corp 半導体装置
US6236114B1 (en) 1999-05-06 2001-05-22 Taiwan Semiconductor Manufacturing Co., Ltd. Bonding pad structure
JP2000340696A (ja) 1999-05-31 2000-12-08 Matsushita Electric Works Ltd 半導体パッケージの製造方法
JP2003502866A (ja) 1999-06-17 2003-01-21 インフィネオン テクノロジーズ アクチエンゲゼルシャフト 軟質ボンディング部を有する電子部品およびこのような部品を製造するための方法
JP2001015560A (ja) 1999-06-30 2001-01-19 Toppan Printing Co Ltd フィルムキャリアの製造方法
JP2001085560A (ja) 1999-09-13 2001-03-30 Sharp Corp 半導体装置およびその製造方法
JP2001144217A (ja) 1999-11-17 2001-05-25 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
CN1311547C (zh) 2000-03-23 2007-04-18 精工爱普生株式会社 半导体器件及其制造方法、电路基板和电子装置
JP4750926B2 (ja) 2000-06-06 2011-08-17 富士通セミコンダクター株式会社 半導体装置
JP3440070B2 (ja) * 2000-07-13 2003-08-25 沖電気工業株式会社 ウェハー及びウェハーの製造方法
US6713859B1 (en) * 2000-09-13 2004-03-30 Intel Corporation Direct build-up layer on an encapsulated die package having a moisture barrier structure

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005039260A (ja) * 2003-07-01 2005-02-10 Nec Corp 応力緩和構造とその形成方法、応力緩和シートとその製造方法、及び半導体装置並びに電子機器
US7825495B2 (en) 2007-01-24 2010-11-02 Samsung Electronics Co., Ltd. Semiconductor chip structure, method of manufacturing the semiconductor chip structure, semiconductor chip package, and method of manufacturing the semiconductor chip package

Also Published As

Publication number Publication date
KR100646477B1 (ko) 2006-11-14
CN1258208C (zh) 2006-05-31
US20040192024A1 (en) 2004-09-30
CN1521804A (zh) 2004-08-18
KR20040073984A (ko) 2004-08-21
TW200423315A (en) 2004-11-01
US7135354B2 (en) 2006-11-14
TWI239608B (en) 2005-09-11
EP1458022A2 (en) 2004-09-15
EP1458022A3 (en) 2006-02-15
JP3945415B2 (ja) 2007-07-18

Similar Documents

Publication Publication Date Title
JP3871609B2 (ja) 半導体装置及びその製造方法
JP3945415B2 (ja) 半導体装置の製造方法
JP2004288816A (ja) 半導体ウエハ、半導体装置及びその製造方法、回路基板並びに電子機器
JP2007157879A (ja) 半導体装置及びその製造方法、並びに半導体ウェーハ
JP2004104102A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP4324572B2 (ja) バンプの形成方法
JP2004158827A (ja) 半導体ウエハ、半導体装置及びその製造方法、回路基板並びに電子機器
JP2004104103A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
US7183645B2 (en) Semiconductor device with external terminal joined to concave portion of wiring layer
US7067929B2 (en) Semiconductor wafer, semiconductor device, circuit board, electronic instrument, and method for manufacturing semiconductor device
JP2002203869A (ja) バンプの形成方法、半導体装置及びその製造方法、回路基板並びに電子機器
WO2011078319A1 (ja) 半導体装置，半導体ウエハ，及び半導体装置の製造方法
JP2004281898A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
TWI493637B (zh) 增進底膠附著力之凸塊製程
JP3918941B2 (ja) 半導体装置の製造方法
JP3664167B2 (ja) 半導体ウエハ、半導体装置及びその製造方法、回路基板並びに電子機器
JP2004153249A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP4247611B2 (ja) 半導体装置
JP2004079797A (ja) 電解めっきを用いた配線の形成方法
US20090130599A1 (en) Method for forming an electrical structure comprising multiple photosensitive materials
JP2007095894A (ja) 半導体装置及びその製造方法
JP2006019497A (ja) 半導体装置及びその製造方法
US6864167B1 (en) Wafer scale solder bump fabrication method and structure
JP2004281896A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2013026367A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050307

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20051221

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061206

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061213

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070207

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070320

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070402

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110420

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110420

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120420

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130420

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees