JP2004179602A - セラミック多層基板及びその製造方法 - Google Patents

セラミック多層基板及びその製造方法 Download PDF

Info

Publication number
JP2004179602A
JP2004179602A JP2002378962A JP2002378962A JP2004179602A JP 2004179602 A JP2004179602 A JP 2004179602A JP 2002378962 A JP2002378962 A JP 2002378962A JP 2002378962 A JP2002378962 A JP 2002378962A JP 2004179602 A JP2004179602 A JP 2004179602A
Authority
JP
Japan
Prior art keywords
ceramic
internal connection
pattern layer
substrate
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002378962A
Other languages
English (en)
Inventor
Seok Taek Jun
碩 澤 全
Myoung Lip Moon
明 立 文
Duk Woo Lee
得 雨 李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2004179602A publication Critical patent/JP2004179602A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/403—Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09145—Edge details
    • H05K2201/09181—Notches in edge pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09145—Edge details
    • H05K2201/0919—Exposing inner circuit layers or metal planes at the side edge of the PCB or at the walls of large holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09454—Inner lands, i.e. lands around via or plated through-hole in internal layer of multilayer PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1476—Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

【課題】本発明は、外部端子と内部パターン層との接続をより安定にさせ、製造工程上の誤差があっても常に接続が維持されるようにするセラミック多層基板及びその製造方法に関するものである。
【解決手段】本発明は、一定の厚さに積層形成される複数個のセラミック基板２１０；前記セラミック基板２１０の表面上に形成され回路要素を具現するパターン層２３０；積層された前記複数個のセラミック基板２１０の外側面に形成される外部端子２２０；及び、前記パターン層２３０中一部に形成され、外部と信号を交換できるように前記外部端子２２０に接続され、前記外部端子２２０を覆うよう広く形成される内部接続部を含むセラミック多層基板及びその製造方法を提供する。
【選択図】 図４

Description

【０００１】
【発明の属する技術分野】
本発明は、内部パターンと外部端子との接続がより安定的に成される積層体構造物、とりわけ低温焼成セラミック多層基板とその製造方法に関するもので、より詳しくは、外部端子と接続を成すべく内部パターン層に形成される内部接続部が外部端子を覆うよう広く形成されるようにして外部端子と内部パターン層との接続をより安定させ、製造工程上の誤差が生じても常に接続を維持させられる低温焼成セラミック多層基板及びその製造方法に関するものである。
さらに、本発明は、外部端子と接続しない前記内部接続部が積層体の外部面に露出しないようにさせることで、低温焼成セラミック多層基板内に形成される表面弾性波フィルターチップの設置空間に成される真空圧の漏れや積層体外部面の割れを防止できる低温焼成セラミック多層基板及びその製造方法に関するものである。
【０００２】
【従来の技術】
低温焼成セラミック（Ｌｏｗ Ｔｅｍｐｅｒａｔｕｒｅ Ｃｏ−ｆｉｒｅｄ Ｃｅｒａｍｉｃ、以下「ＬＴＣＣ」と称す）基板の製造技術は、主にガラスセラミック（Ｇｌａｓｓ−ｃｅｒａｍｉｃ）材料から成る多数のグリーンシート（ｇｒｅｅｎ ｓｈｅｅｔ）層に電気伝導度の優れたＡｇ、Ｃｕなどを用いたスクリーンプリンティング工程により回路の内部電極及び受動素子（Ｒ、Ｌ、Ｃ）を具現させ、各層を積層後セラミックと金属導体を同時焼成（通常１０００℃以下）を施してＭＣＭ（Ｍｕｌｔｉ−Ｃｈｉｐ Ｍｏｄｕｌｅ）及び多重チップパッケージ（Ｍｕｌｔｉ−Ｃｈｉｐ Ｐａｃｋａｇｅ）を製造することをいう。
【０００３】
ＬＴＣＣ技術は、セラミックと金属の同時焼成が可能な工程上の特徴からモジュール内部に受動素子（Ｒ、Ｌ、Ｃ）を具現できる利点を有するので、部品間複合化と軽薄短小化を可能にさせる。前記ＬＴＣＣ基板は、こうした部品内蔵受動素子（Ｅｍｂｅｄｄ Ｐａｓｓｉｖｅ）を具現できる特徴によりＳＯＰ（Ｓｙｓｔｅｍ−Ｏｎ−ａ−Ｐａｃｋａｇｅ）を具現でき、ＳＭＤ（Ｓｕｒｆａｃｅ Ｍｏｕｎｔｅｄ Ｄｅｖｉｃｅ）部品に発生する寄生効果（ｐａｒａｓｉｔｉｃｅｆｆｅｃｔ）を最小化し、表面実装の際にハンダ部位に発生する電気的なノイズ信号の減少による電気的特性及びハンダ数の減少による信頼性の向上を図る利点がある。また、ＬＴＣＣの場合、Ｔｆ（Ｔｅｍｐｅｒａｔｕｒｅ Ｃｏｅｆｆｉｃｉｅｎｔ ｏｆ Ｒｅｓｏｎａｎｔ Ｆｒｅｑｕｅｎｃｙ）値を熱膨張係数の調節により最小化でき、誘電体共振器の特性を調節できる特徴もある。
【０００４】
ＬＴＣＣ基板は内部に回路を具現し、これを多数個積層して１つの基板を形成したものなので、外部と接続する外部端子が基板外部に設けられなければならず、該外部端子は内部回路パターンと電気的に連結されなければならない。図１３はセラミック電子部品の製造方法に関するものである（例えば、特許文献１参照）。
【０００５】
【特許文献１】
特開平６−２１５９８２号公報
前記発明は、セラミック基板に予め形成された孔の周辺に誘電体材料や磁性体材料を形成すると前記材料が孔の内部に浸透し孔を塞いでしまう場合が発生し、この場合、外部電極となるスルーホール（ｔｈｒｏｕｇｈ ｈｏｌｅ）を形成すべく一側から吸引すると各層における孔の断面積差により空気流が分散し孔の内壁に外部電極の塗布量がばらつくことになる問題点を解決するためのものである。
【０００６】
前記発明においては、複数個の孔を有するベース基板６０７の表面に前記孔を塞ぐことができ内部電極６０９を有するセラミック積層体６０８を設け、その後前記ベース基板の孔を基準に複数個の貫通孔を形成し、前記貫通孔に外部電極６１０を形成したセラミック電子部品の製造方法を提供する。
【０００７】
しかし、前記特開平６−２１５９８２号公報のような構造で内部電極と外部電極とを連結すると、内部電極と外部電極との接触部分が線接触に近いほど接触面積が小さく連結が不安定になり信号の入出力安定性に劣るという問題を抱えており、作業工程の誤差により製品歩留まりが悪くなるなどの様々な問題が起こる。即ち、内部電極を先ず形成してから貫通溝を形成し、外部電極を形成するので、図１４（Ａ）及び１４（Ｂ）に示すように、内部電極６０９が外部電極６１０と接する部位が少なくなると貫通溝の穿孔工程またはメッキ工程などで内部電極６０９を遮断したり、または電気的連結を不安定にし兼ねない問題がある。図１４（Ａ）はセラミック基板に貫通溝が形成されたものを示し、図１４（Ｂ）は貫通溝の形成されないセラミック基板を示す。
【０００８】
しかも、貫通溝の形成工程において、工程上の誤差により形成位置がずれると内部端子と外部端子との接触面積が変化し、最悪の場合は内部端子が外部端子と連結されないことも発生する。かかる工程上の誤差により不良が発生し、一貫した品質管理ができなくなるという問題もあった。
【０００９】
【発明が解決しようとする課題】
本発明は前記のような問題点を解決すべく案出されたもので、外部端子と連結される内部パターン層の終端が外部端子の断面を覆うよう広く形成されるようにしてパターン層が外部端子と安定的に接続されることを目的とする。
【００１０】
さらに、本発明は、貫通溝形成工程上の誤差が発生しても内部接続部と外部端子とが安定して連結されるようにし、一貫した品質管理を可能にさせることを目的とする。
【００１１】
さらに、本発明は、内部接続部が外部端子の形成領域を除く縁端から一定の間隔ほど離れて形成されるようにして内部接続部を拡大形成することにより積層体構造物の外部壁面に内部接続部が形成されるのを防ぎ、外部電極が壁面に誤って塗布されたり、表面弾性波フィルターのように積層体の内部に真空状態を維持すべき場合の漏れまたは割れを防止することを目的とする。
【００１２】
【課題を解決するための手段】
前記諸目的を成し遂げるための構成手段として、本発明は、一定の厚さに積層形成される複数個のセラミック基板；前記セラミック基板の表面上に形成され回路要素を具現するパターン層；積層された前記複数個のセラミック基板の外側面に形成される外部端子；及び、前記パターン層中一部に形成され、外部と信号を交換すべく前記外部端子と接続され、前記外部端子を覆うよう広く形成される内部接続部を含むセラミック多層基板を提供する。さらに、前記諸目的を成し遂げるための構成手段として、本発明は、一定の厚さに積層形成され、外側面に形成される１つ以上の貫通溝を含む複数個のセラミック基板；前記セラミック基板の表面上に形成され回路要素を具現するパターン層；積層された前記複数個のセラミック基板の貫通溝に形成される外部端子；及び、前記パターン層中一部に形成され、外部と信号を交換すべく前記外部端子と接続され、前記外部端子を覆うよう広く形成される内部接続部を含むセラミック多層基板を提供する。
【００１３】
また、前記諸目的を成し遂げるための構成手段として、本発明は、一定の厚さに積層形成され、外側面に形成される１つ以上の貫通溝を含む複数個のセラミック基板；前記セラミック基板の表面上に形成され回路要素を具現するパターン層；積層された前記複数個のセラミック基板の貫通溝に形成される外部端子；前記パターン層中一部に形成され、外部と信号を交換すべく前記外部端子と接続され、前記外部端子を覆うよう広く形成され、前記外部端子が前記セラミック基板と接触する部分に隣接した前記セラミック基板の外側面に一定の間隔を保ちながら形成される内部接続部；積層された前記複数個のセラミック基板の上部に形成されるキャビティ；前記キャビティに装着される電子部品；及び、前記キャビティ上部に装着されキャビティ内部に真空を維持させる蓋を含むセラミック多層基板を提供する。
【００１４】
さらに、前記諸目的を成し遂げるための構成手段として、本発明は、セラミック多層基板の製造方法において、一定の厚さのセラミック基板を用意する段階；前記セラミック基板の表面上に回路要素を具現すべくパターン層を形成する段階；前記パターン層中一部に外部と信号を交換すべく前記セラミック基板の縁端から一定間隔ほど離れるよう形成され、連結されるパターン層の幅より広幅の内部接続部を形成する段階；前記内部接続部及び前記セラミック基板の外側辺に一側の開口された半円形の貫通溝を形成する段階；前記のような段階を経たセラミック基板を、上部に電子部品を実装するキャビティが形成されるよう多数個積層する段階；積層されたセラミック基板の貫通溝に前記内部接続部と電気的に連結される外部端子を形成する段階を含むセラミック多層基板の製造方法を提供する。また、前記諸目的を成し遂げるための構成手段として、本発明は、セラミック多層基板の製造方法において、一定の厚さにセラミック基板を用意する段階；前記セラミック基板の表面上に回路要素を具現すべくパターン層を形成する段階；前記パターン層中一部に外部と信号を交換すべく前記セラミック基板の縁端から一定の間隔ほど離れ、連結されるパターン層の幅より広幅の内部接続部を形成する段階；前記内部接続部及び前記セラミック基板の外側辺に一側の開口された半円形の貫通溝を形成する段階；前記段階を経たセラミック基板を上部に電子部品を実装するキャビティが形成されるよう多数個積層する段階；積層されたセラミック基板の貫通溝に前記内部接続部と電気的に連結される外部端子を形成する段階；及び、前記キャビティに電子部品を実装し、前記キャビティ内部の真空を維持するようキャビティ上部に蓋を装着する段階を含むセラミック多層基板の製造方法を提供する。ここで、本発明の積層体構造物は多数個の材料層を積層して１つのパッケージを成す積層体を意味するもので、電気的、誘電的、磁気的性質を呈する材料層を適宜に選択して用いる。とりわけ、前記材料層には一定の厚さのセラミックグリーンシートを採用するのが一般で、このようなシート上には金属塗布膜が一定の形態で塗布されて１つのパターン層を成すようになり、該パターン層は積層され諸回路要素の機能を行うことになる。前記パターン層はＡｇ、Ｃｕなどの金属から成る。前記のようなセラミックシートを多数個積層し、これを低温で焼成加工し形成した１つの積層体構造物を低温焼成セラミック多層基板と称し、以下これを中心に取り上げて述べる。
【００１５】
【発明の実施の形態】
以下、本発明に係わり、好ましき実施の形態を基に添付の図面を参照しながらより詳しく説明する。図１は本発明による低温焼成セラミック多層基板の第１実施の形態を示す断面図で、図２は図１の多層基板の斜視図である。
【００１６】
第１実施の形態において、外部端子１２０は、積層された多層基板の外部壁面に形成され、且つ積層された多層基板の壁面に垂直に形成されている。先ず、セラミック多層基板は一定の厚さに積層形成される複数個のセラミック基板１１０を含む。前記複数個のセラミック基板１１０中一部または全部の上部面には回路要素を具現すべくパターン層１３０が形成される。前記パターン層１３０は積層体構造物内に諸回路要素を具現し、積層体の内部ではバイアホール（図示せず）などにより連結し合うこともできる。
【００１７】
前記セラミック基板１１０は四角形に形成され、外部端子１２０は前記セラミック基板１１０を複数個積層して該積層体の外部面に垂直に長く形成される。外部端子１２０は金属塗布膜から成り、積層体部品の内部に内蔵された回路要素との信号の入出力を可能にする。
【００１８】
図１のように、セラミック基板１１０上にはパターン層１３０に連結された内部接続部１４０が形成される。前記内部接続部１４０は外部の外部端子１２０とも連結され、積層される各々のセラミック基板全てに形成されるのではなく外部と信号を交換するパターン層１３０の存在するセラミック基板にのみ形成される。前記内部接続部１４０は外部と信号を交換する前記外部端子１２０と接続され、外部端子１２０を覆うよう広く形成される。即ち、セラミック基板１１０の外側縁端に前記外部端子１２０が形成される部分の周囲まで拡張されながら内部接続部１４０が形成されるのである。このような内部接続部１４０は前記パターン層１３０のように金属塗布膜から成るのが好ましい。
【００１９】
図２は本発明による第１実施の形態の斜視図である。図２によると、前記セラミック基板１１０は複数枚積層され積層体１００を成し、外部端子１２０は内部接続部１４０と連結される。図２のように外部端子１２０と内部接続部１４０とが接続されるので、より広い面積に亙って接続し合うことができ、もし工程上の誤差により外部電極１２０の形成位置が左右にずれても接続が成せる効果がある。こうした効果については、以下において第２実施の形態と共に説明する。
【００２０】
図３は本発明による低温焼成セラミック多層基板の第２実施の形態を示す断面図で、図４は図３の多層基板の斜視図である。第２実施の形態において、一定の厚さのセラミック基板２１０の外側面には１つ以上の貫通溝が形成される。前記貫通溝２５０の内側には内部接続部２４０が塗布され、外側には外部端子２２０が形成される。
【００２１】
前記貫通溝２５０は、外部端子が積層体の外側に突出形成されるのを避けるためのものであり、且つ１つの大きなシートに同一パターンを多数形成後、切断して多数個の多層基板を形成する量産工程において外部端子を形成するために使用される。１つのセラミック基板に形成される貫通溝２５０は一側の開口された半円形状となる。
【００２２】
第１実施の形態のように、セラミック多層基板は一定の厚さに積層形成される複数個のセラミック基板２１０を含む。前記複数個のセラミック基板２１０中一部または全部の上部面には回路要素を具現すべくパターン層２３０が形成される。前記パターン層２３０は積層体構造物内に諸回路要素を具現し、積層体内部ではバイアホール（図示せず）などにより上下間の信号連結のため連結し合うこともできる。
【００２３】
前記外部端子２２０は、前記セラミック基板２１０を積層し、前記セラミック基板２１０に形成された貫通溝２５０が１つの長い垂直溝を形成すると該溝に塗布して成る。外部端子２２０は金属塗布膜から成り、積層体部品の内部に内蔵された回路要素と信号の入出力を可能にする。
【００２４】
図３のように、セラミック基板２１０には先ずパターン層２３０が形成され、パターン層２３０と連結されてセラミック基板の外側縁端まで延びるよう内部接続部２４０が形成される。前記内部接続部２４０は、その後形成される半円形の貫通溝２５０より大きく、即ち貫通溝２５０を覆うように形成される。前記のように内部接続部２４０がセラミック基板２１０に形成されると、セラミック基板２１０に貫通溝２５０を形成する。
【００２５】
前記貫通溝２５０は前記セラミック基板２１０の外側縁端に外部端子の個数だけ形成し、該貫通溝中一部はセラミック基板に形成された内部接続部２４０に形成されても良い。かかる過程において、貫通溝２５０の形成位置が作業工程上の誤差により多少ずれても前記貫通溝は内部接続部２４０と接触されるようになる。これは作業工程上誤差があっても貫通溝２５０の外側面に形成される外部端子２２０と前記内部接続部２４０との連結が可能になることを意味する。
【００２６】
図５に基づきより詳しく説明する。図５のＡは、貫通溝が正確な位置に形成された場合を示すもので、従来の方式と本発明による内部接続部２４０を形成した場合とを各々図示した。かかる場合、従来の方式においても内部パターン９と外部端子１０とは円滑に接続される。問題はＢの場合である。Ｂは貫通溝が元の位置からややずれて形成された場合を示すが、こうした場合、従来の方式によりパターン層９と外部端子１０とを連結するのは不可能である。内部パターン層はセラミック基板に形成された貫通溝と接触せず、貫通溝に形成される外部端子とも接続されない問題が生じる。したがって、こうした場合、本発明のように広く形成される内部接続部２４０を形成すれば、同じ工程上の誤差が発生しても未だに貫通溝は内部接続部の形成位置に形成され外部端子２２０と内部パターンとを相互接続させることができる。これは、従来に比して作業工程上の許容誤差幅を広くするので、製品生産の際の歩留まりが向上し、均等な製品品質を保証できる効果を奏する。なお、図中Ａ，Ｂの本発明の内部パターン９はパターン層を指す。
【００２７】
かかる効果は前記第２実施の形態ばかりでなく、第１実施の形態によっても同様に得られる。即ち、前記第１実施の形態においては、貫通溝が形成されず外部端子が積層体外壁に塗布して形成される。このように形成される外部端子が工程上の誤差により正位置からややずれた位置に形成されても、すでに広く形成されている内部接続部との接触領域に入るので内部パターン層と外部端子とが接続されるのである。こうして、第２実施の形態と同様、作業工程上の許容誤差の幅が広がり製品の歩留まり向上と均等な品質の保証を果たせるようになる。
【００２８】
図４は本発明の第２実施の形態により内部接続部２４０が形成されたパターン層２３０を有するセラミック基板２１０を複数枚積層した状態の多層基板を示す。図４によると、外部端子２２０は積層体側面の貫通溝形成部分に塗布形成される。また、外部端子２２０は内部接続部２４０とより広面積において接続するようになる。かかる内部接続部２４０は前記パターン層１３０のように金属塗布膜から成ることが好ましい。
【００２９】
さらに、前記第２実施の形態による多層基板は、図６のように変形した内部接続部を用いてもよい。即ち、図６において、内部接続部２４０は前記貫通溝２５０周辺のセラミック基板の縁端（Ｅ）から一定間隔（Ｇ）ほど離れて形成される。このように一定間隔（Ｇ）を保つ理由は、前記内部接続部２４０がセラミック基板２１０の外側辺まで拡張し積層する際、積層体の外壁に内部接続部２４０が露出するのを防ぐためである。図７は、図６の積層された多層基板の断面を示すもので、内部パターン層と連結形成される内部接続部が積層体の外壁に露出しなくなることがわかる。
【００３０】
図４のように積層体の外壁に内部接続部２４０が露出すると貫通溝に塗布形成されなければならない外部端子２２０が積層体の外壁に塗布されることがあり、製品の外観を害する。さらに、焼成の際に外壁に露出する金属製の内部接続部とセラミック基板の収縮率差により金属の接続部とセラミック基板との間に隙間ができる。セラミック基板の積層体の内部に表面弾性波フィルターのチップのような電子部品を実装する場合には、表面弾性波フィルターチップの実装空間をほぼ真空状態に維持しなければならないが、この際、発生する積層体内外部の圧力差は、金属の接続部とセラミック基板との隙間からクラック（ｃｒａｃｋ）が発生する要因となる。そうすると内部真空状態が維持されない問題が起こりかねない。
【００３１】
したがって、本発明による多層基板は、図６のように一定間隙（Ｇ）ほど離隔形成された内部接続部２４０を用いることができ、かかる接続部を用いて積層されたセラミック基板の外壁に隙間ができないようにするので、前記のように発生しかねない諸問題を解決することができる。
【００３２】
本発明による内部接続部を形成した多層基板は様々な製品に適用できるが、以下ではとりわけ表面弾性波（ＳＵＲＦＡＣＥ ＡＣＯＵＳＴＩＣ ＷＡＶＥ）フィルターのチップを内部に実装した多層基板の製造方法を第３実施の形態として重点的に説明する。表面弾性波フィルターのチップを一定レベルの真空度以下に保存する機能を備えたセラミック積層パッケージが低温焼成セラミック加工方法により作製され、表面弾性波フィルターの周辺フィルターと表面弾性波フィルターとを１つの部品に複合させようと前記のように低温焼成セラミック加工方法で作製されるパッケージにフィルター機能を内蔵させた製品も諸電子機器に適用される傾向にある。
【００３３】
図８は表面弾性波フィルターパッケージの平面及び側断面を示す図面で、図９は表面弾性波フィルターパッケージの斜視図である。図８及び図９によると、表面弾性波フィルターパッケージは一定の厚さに積層形成される複数個のセラミック基板３１０を含み前記セラミック基板３１０には回路要素を具現するパターン層３３０が形成される。パターン層３３０中一部には外部と信号を交換するパターン層の幅より広く内部接続部３４０が基板縁端に隣接するよう形成される。内部接続部３４０は外部端子３２０を覆うよう広く形成される。また、前記セラミック基板３１０には外側縁端に接するよう半円形の貫通溝３５０が形成される。前記貫通溝３５０は前記セラミック基板が積層されると外部端子３２０が形成される領域を提供し、内部接続部３４０は貫通溝を覆うよう充分な大きさに形成される。前記セラミック基板３１０が積層され１つの積層体を成すと、前記貫通溝の形成領域は垂直の長い溝を形成し、該溝に外部端子３２０が塗布形成される。
【００３４】
前記内部接続部３４０は前記パターン層と同一の金属材質から成り、前記第２実施の形態と同様に、前記内部接続部３４０は前記外部端子３２０が前記セラミック基板３１０と接触する部分の周辺、即ちセラミック基板の外側縁端から一定間隔ほど離れて形成されるようにする。
【００３５】
前記セラミック基板が積層形成される積層体にはキャビティ３８０が形成される。即ち、積層体の上部に表面弾性波チップ３６０を実装する空間を形成するもので、１つ以上の表面弾性波チップが実装され、その上部には蓋３７０が覆われ内部が一定レベルの真空度を維持することになる。
【００３６】
以上のように、本発明により内部接続部３４０を形成し外部端子とセラミック基板のパターン層３３０とを接続させる方法を表面弾性波フィルターパッケージ３００に適用した。本発明が表面弾性波フィルターパッケージ３００にとりわけ有用に適用される理由は、表面弾性波フィルターパッケージのキャビティ３８０の真空度維持に伴う問題を解決できるからである。すなわち、低温焼成セラミック多層基板において外部端子と内部パターン層との間の接続の安定性を確保すると共に、積層されたセラミック基板同士で収縮率差などから間隙ができて真空が崩れてしまったり、または水分がしみ込むなどの問題を解決することができる。
【００３７】
通常、低温焼成セラミック多層基板を用いたパッケージが真空度を維持できなくなる主な原因は、表面弾性波フィルターのチップを保管するキャビティに外気、水分などが浸透する空間がパッケージ内に存在するようになるためである。２枚以上のシートが積層され、外部端子の幅より広幅で内部のパターン層に連結される内部接続部の形成されたパッケージ構造において、パッケージの外部面に内部電極が露出すると、基板シートと内部接続部の収縮率が一致しない限り、その間から空気または水分がしみ込む空間が発生することになる。
【００３８】
本発明を用いた表面弾性波フィルターは前記第１及び第２実施の形態のように、外部端子の形成領域を覆うよう内部接続部が形成され外部端子との接続安定性を確保し、また第２実施の形態のように貫通溝形成工程上の許容誤差の幅を広げる利点がある。さらに、第２実施の形態のように、内部接続部を積層体の外壁から一定の距離だけ離隔形成させて外壁に内部接続部が露出しないようにさせ、積層体内部に真空状態に間隙ができたり水分などがしみ込むことを防止でき、しかも外部端子が金属製の内部接続部に塗布されるのを防ぐことができる。
【００３９】
さらに、本発明は低温焼成セラミック多層基板を製造する方法を提供する。図１０は本発明による低温焼成セラミック多層基板の製造方法を段階別に示す図面である。本発明による低温焼成セラミック多層基板を製造するには、次のような製造順序に従う。
【００４０】
ａ）一定の厚さのセラミック基板４１０を用意する。
ｂ）前記セラミック基板４１０に回路要素を具現すべくパターン層４３０を形成する。パターン層４３０は、上下に積層される他のセラミック基板のパターン層と共に複数の回路要素を具現することになる。通常、パターン層は後で形成される外部端子より小幅となる。
ｃ）前記パターン層中一部に外部と信号を交換する前記セラミック基板の縁端まで連結され、連結されるパターン層の幅より広幅の内部接続部４４０を形成する。内部接続部は図１０のように半円形で広く形成され、これは次に形成される貫通溝が内部接続部の中に形成されるようにするためである。前記内部接続部は前記パターン層と同一の金属材質から成る。
【００４１】
ｄ）前記内部接続部及び前記セラミック基板の外側縁端に一側の開口された半円形の貫通溝４５０を形成する。貫通溝は隣接するセラミック基板に亙って形成されるので、１つのセラミック基板から見るとその形状は半円形になる。また内部接続部４４０が前記貫通溝を覆うよう内部接続部内に形成されるのが最も好ましいが、作業工程上の誤差によりその位置がややずれても内部接続部の形成面積範囲内では内部接続部と接触して形成されるため、工程上許容誤差の範囲が広くなる。
ｅ）前記段階らを経たセラミック基板を多数個積層する。積層したセラミック基板には同じ位置に各々貫通溝が形成され、該貫通溝は１つの垂直溝を成すことになる。
ｆ）積層されたセラミック基板４１０の貫通溝に前記内部接続部と電気的に連結される外部端子４２０を形成する。
【００４２】
前記のような製造工程において、前記内部接続部は内径が前記半円形の貫通溝の半径より小さく、外径が前記半円形の貫通溝の半径より大きい半円帯状とすることができる。すなわち、図１１のように、貫通溝の形成部分には内部接続部となる金属製塗布膜を形成しないことにより、金属製塗布膜の塗布により染み出てセラミック基板の外側面に付着することを防ぎ、材料の節減も可能にする効果を得ることができる。
【００４３】
さらに、前記のような製造工程において、前記内部接続部は外部端子が前記セラミック基板と接触する部分に隣接した基板の外側面と一定間隔ほど離れて形成されることが好ましい。このように一定間隔ほど離れて形成されると広く形成される内部接続部により外部端子と安定的な接続が可能になると共に、積層体の外壁に金属製の内部接続部が露出することを防いで基板同士に間隙ができるのを防止するなど様々な効果が得られる。
【００４４】
さらに、本発明は内部キャビティに電子部品、とりわけ表面弾性波チップを実装する場合、内部真空の維持に効果的なセラミック多層基板の製造方法を提供する。図１２は表面弾性波チップを実装する本発明によるセラミック多層基板の製造工程を段階別に示す図面である。本発明によるセラミック多層基板を製造するには、次のような製造順序に従う。
【００４５】
ａ）一定の厚さのセラミック基板５１０を用意する。
ｂ）前記セラミック基板５１０に回路要素を具現すべくパターン層５３０を形成する。パターン層５３０は上下に積層される他のセラミック基板のパターン層と共に様々な回路要素を具現する。通常、パターン層は後で形成される外部端子より小幅となる。
ｃ）前記パターン層中一部に外部と信号を交換する前記セラミック基板の縁端から一定間隔ほど離れて形成され、連結されるパターン層の幅より広幅の内部接続部５４０を形成する。内部接続部は図１２のように半円形で広く形成され、これは次に形成される貫通溝が内部接続部内に形成されるようにするためである。前記内部接続部は前記パターン層と同一の金属材質から成るのが好ましい。また、前記内部接続部がセラミック基板の縁端と一定間隔（Ｇ）ほど離れて形成されるのは、前記第２実施の形態のように、内部接続部がセラミック基板の外側面に露出するのを防いで内部の真空状態を維持させるためである。
【００４６】
ｄ）前記内部接続部及び前記セラミック基板の外側辺に一側の開口された半円形の貫通溝５５０を形成する。貫通溝は隣接したセラミック基板に亙って形成されるので、１つのセラミック基板から見るとその形状は半円形になる。また内部接続部５４０が前記貫通溝を覆うよう内部接続部内に形成されるのが最も好ましいが、作業工程上の誤差によりその位置がややずれても内部接続部の形成面積範囲内では内部接続部に接触して形成されるため工程上許容誤差の範囲が広がるようになる。
ｅ）前記段階を経たセラミック基板を多数個積層する。この際、積層されたセラミック基板の上部には電子部品を実装するキャビティ５６０を形成する。積層したセラミック基板には同じ位置に各々貫通溝が形成され、該貫通溝は１つの垂直溝を形成するようになる。
ｆ）積層されたセラミック基板５１０の貫通溝に前記内部接続部と電気的に連結される外部端子５２０を形成する。
ｇ）前記キャビティ５６０内に電子部品５７０を実装し、蓋５８０を上部に装着してキャビティ内部の真空を維持するようにする。この際、電子部品はとりわけ、実装空間の内部真空度を維持する必要のある表面弾性波チップとすることができる。
【００４７】
前記のような製造工程において、前記内部接続部は図１１のように、内径が前記半円形の貫通溝の半径より小さく、外径が前記半円形の貫通溝の半径より大きい半円帯状となるよう形成されることができる。これは貫通溝の形成される部分には内部接続部となる金属製塗布膜が形成されないようにして、金属製塗布膜が塗布されながら染み出しセラミック基板の外側面に付着することを防ぎ、材料節減効果が得られるようにするものである。
【００４８】
本発明は特定な実施の形態に係わり図示、説明したが、前述の特許請求の範囲により具備される本発明の精神や分野を外れない限度内において本発明が多様に改造及び変更され得ることを当業界において通常の知識を有する者であれば容易に想到できることを明かしておく。
【００４９】
【発明の効果】
以上のように、本発明によると、内部パターン層と連結され前記パターン層より広く形成される内部接続部を形成し、前記内部接続部が外部端子と接続されるので、より広い面積において接合し合える効果を奏する。さらに、本発明のように、広く形成される内部接続部を形成すると、工程上の誤差が生じても未だ貫通溝は内部接続部の形成位置に形成され外部端子と内部パターンとを相互接続させられる。これは従来に比して、作業工程上の許容誤差幅を広げ、製品生産の際の不良率を減少させることができ、製品の均等な品質を確保できる効果を奏する。さらに、本発明は、外側面から一定間隔（Ｇ）ほど離れて形成される内部接続部２４０を用いることができ、かかる接続部を用いて、積層された多層基板に間隙ができ空気または水分などがしみ込むことを防止することができ、クラックの発生を防ぐ効果を奏する。さらに、本発明による表面弾性波フィルターパッケージはチップを実装するキャビティに一定の真空度を維持できる構造から成る低温焼成セラミック多層基板を提供する効果を奏する。
【図面の簡単な説明】
【図１】本発明による低温焼成セラミック多層基板の第１実施の形態によるセラミック基板を示す断面図である。
【図２】図１の多層基板の斜視図である。
【図３】本発明による低温焼成セラミック多層基板の第２実施の形態によるセラミック基板を示す断面図である。
【図４】図３の多層基板の斜視図である。
【図５】基板の貫通溝形成工程上の誤差における従来の方式と本発明の方式を比較した図面である。
【図６】図３の第２実施の形態の内部接続部における変形例を示す図面である。
【図７】図６の内部接続部を用いた多層基板の側断面図である。
【図８】表面弾性波フィルター（ＳＡＷフィルター）パッケージの平面図及び側断面図を示す図面である。
【図９】本発明による第３実施の形態として、表面弾性波フィルターパッケージの斜視図である。
【図１０】本発明によるセラミック多層基板の製造工程を示す図面である。
【図１１】本発明によるセラミック多層基板の内部接続部における変形例を示す図面である。
【図１２】表面弾性波チップを実装した本発明によるセラミック多層基板の製造工程を示す図面である。
【図１３】従来の外部電極の形成されたセラミック積層体の断面を示す斜視図である。
【図１４】図１３のセラミック積層体の一層の断面を示す図面である。
【符号の説明】
１１０、２１０、３１０、４１０、５１０ セラミック基板
１２０、２２０、３２０、４２０、５２０ 外部端子
１３０、２３０、３３０、４３０、５３０ パターン層
１４０、２４０、３４０、４４０、５４０ 内部接続部
２５０、３５０、４５０、５５０ 貫通溝
３６０ 表面弾性波チップ
３７０、５８０ 蓋
３８０、５６０ キャビティ

Claims (18)

  1. 一定の厚さに積層形成される複数個のセラミック基板と、
    前記セラミック基板の表面上に形成され回路要素を具現するパターン層と、
    積層された前記複数個のセラミック基板の外側面に形成される外部端子と、
    前記パターン層中一部に形成され、外部と信号を交換する前記外部端子と接続され、前記外部端子を覆うよう広く形成される内部接続部と、
    を備えたことを特徴とするセラミック多層基板。
  2. 前記内部接続部は前記パターン層と同一の金属材質から成ることを特徴とする請求項１に記載のセラミック多層基板。
  3. 一定の厚さに積層形成され、外側面に形成される１つ以上の貫通溝を含む複数個のセラミック基板と、
    前記セラミック基板の表面上に形成され回路要素を具現するパターン層と、
    積層された前記複数個のセラミック基板の貫通溝に形成される外部端子と、
    前記パターン層中一部に形成され、外部と信号を交換すべく前記外部端子と接続され、前記外部端子を覆うよう広く形成される内部接続部と、
    を備えたことを特徴とするセラミック多層基板。
  4. 前記内部接続部は貫通溝に隣接する前記セラミック基板の外側面と一定間隔ほど離れて形成されることを特徴とする請求項３に記載のセラミック多層基板。
  5. 前記貫通溝は一側の開口された半円形に形成されることを特徴とする請求項３に記載のセラミック多層基板。
  6. 前記内部接続部は前記パターン層と同一の金属材質から成ることを特徴とする請求項３に記載のセラミック多層基板。
  7. 一定の厚さに積層形成され、外側面に形成される１つ以上の貫通溝を含む複数個のセラミック基板と、
    前記セラミック基板の表面上に形成され回路要素を具現するパターン層と、
    積層された前記複数個のセラミック基板の貫通溝に形成される外部端子と、
    前記パターン層中一部に形成され、外部と信号を交換する前記外部端子と接続され、前記外部端子を覆うよう広く形成され、前記外部端子が前記セラミック基板と接触する部分に隣接する前記セラミック基板の外側面から一定間隔ほど離れて形成される内部接続部と、
    積層された前記複数個のセラミック基板の上部に形成されるキャビティと、
    前記キャビティに装着される電子部品と、
    前記キャビティの上部に装着されキャビティ内部に真空を維持させる蓋と、
    を備えたことを特徴とするセラミック多層基板。
  8. 前記電子部品は表面弾性波チップであることを特徴とする請求項７に記載のセラミック多層基板。
  9. 前記貫通溝は一側の開口された半円形に形成されることを特徴とする請求項７に記載のセラミック多層基板。
  10. 前記内部接続部は前記パターン層と同一の金属材質から成ることを特徴とする請求項７に記載のセラミック多層基板。
  11. セラミック多層基板の製造方法において、
    一定の厚さのセラミック基板を用意する段階と、
    前記セラミック基板の表面上に回路要素を具現すべくパターン層を形成する段階と、
    前記パターン層中一部に外部と信号を交換する前記セラミック基板の縁端まで連結され、連結されるパターン層の幅より広幅の内部接続部を形成する段階と、
    前記内部接続部及び前記セラミック基板の外側縁端に一側の開口された半円形の貫通溝を形成する段階と、
    前記段階を経たセラミック基板を多数個積層する段階と、
    積層されたセラミック基板の貫通溝に前記内部接続部と電気的に連結される外部端子を形成する段階と、
    を有することを特徴とするセラミック多層基板の製造方法。
  12. 前記内部接続部は、内径が前記半円形の貫通溝の半径より小さく、外径が前記半円形の貫通溝の半径より大きい半円帯状となることを特徴とする請求項１１に記載のセラミック多層基板の製造方法。
  13. 前記内部接続部は、前記外部端子が前記セラミック基板と接触する部分に隣接する前記セラミック基板の外側面から一定間隔ほど離れて形成されることを特徴とする請求項１１に記載のセラミック多層基板の製造方法。
  14. 前記内部接続部は前記パターン層と同一の金属材質から成ることを特徴とする請求項１１に記載のセラミック多層基板の製造方法。
  15. セラミック多層基板の製造方法において、
    一定の厚さのセラミック基板を用意する段階と、
    前記セラミック基板の表面上に回路要素を具現すべくパターン層を形成する段階と、
    前記パターン層中一部に外部と信号を交換する前記セラミック基板の縁端から一定間隔ほど離れて形成され、連結されるパターン層の広さより広い幅を有する内部接続部を形成する段階と、
    前記内部接続部及び前記セラミック基板の外側縁端に一側の開口された半円形の貫通溝を形成する段階と、
    前記段階を経たセラミック基板を、上部に電子部品を実装できるキャビティが形成されるよう多数個積層する段階と、
    積層されたセラミック基板の貫通溝に前記内部接続部と電気的に連結される外部端子を形成する段階と、
    前記キャビティに電子部品を実装し、前記キャビティ内部の真空を維持するようキャビティ上部に蓋を装着する段階と、
    を有することを特徴とするセラミック多層基板の製造方法。
  16. 前記電子部品は表面弾性波チップであることを特徴とする請求項１５に記載のセラミック多層基板の製造方法。
  17. 前記内部接続部は、内径が前記半円形の貫通溝の半径より小さく、外径が前記半円形の貫通溝の半径より大きい半円帯状であることを特徴とする請求項１５に記載のセラミック多層基板の製造方法。
  18. 前記内部接続部は前記パターン層と同一の金属材質から成ることを特徴とする請求項１５に記載のセラミック多層基板の製造方法。
JP2002378962A 2002-11-25 2002-12-27 セラミック多層基板及びその製造方法 Pending JP2004179602A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0073623A KR100495211B1 (ko) 2002-11-25 2002-11-25 세라믹 다층기판 및 그 제조방법

Publications (1)

Publication Number Publication Date
JP2004179602A true JP2004179602A (ja) 2004-06-24

Family

ID=19720693

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002378962A Pending JP2004179602A (ja) 2002-11-25 2002-12-27 セラミック多層基板及びその製造方法

Country Status (9)

Country Link
US (2) US6987315B2 (ja)
JP (1) JP2004179602A (ja)
KR (1) KR100495211B1 (ja)
CN (1) CN1503616A (ja)
DE (1) DE10318297A1 (ja)
FI (1) FI20030579A (ja)
FR (1) FR2847716B1 (ja)
GB (1) GB2395605B (ja)
SE (1) SE525830C2 (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6806559B2 (en) * 2002-04-22 2004-10-19 Irvine Sensors Corporation Method and apparatus for connecting vertically stacked integrated circuit chips
US7777321B2 (en) * 2002-04-22 2010-08-17 Gann Keith D Stacked microelectronic layer and module with three-axis channel T-connects
KR100495211B1 (ko) * 2002-11-25 2005-06-14 삼성전기주식회사 세라믹 다층기판 및 그 제조방법
KR101134897B1 (ko) * 2005-02-14 2012-04-13 엘지전자 주식회사 측면패드가 제공되는 회로기판 및 그 회로기판의 제조방법
DE112006001414A5 (de) 2005-05-30 2008-03-06 Osram Opto Semiconductors Gmbh Gehäusekörper und Verfahren zu dessen Herstellung
US7919717B2 (en) * 2005-08-19 2011-04-05 Honeywell International Inc. Three-dimensional printed circuit board
KR100992233B1 (ko) * 2008-09-26 2010-11-05 삼성전기주식회사 세라믹/폴리머 복합재를 이용한 칩 캐패시터 제조방법
US20110170303A1 (en) * 2010-01-14 2011-07-14 Shang-Yi Wu Chip package and fabrication method thereof
CN102300384A (zh) * 2010-06-23 2011-12-28 环旭电子股份有限公司 多层式印刷电路板
USD692896S1 (en) * 2011-11-15 2013-11-05 Connectblue Ab Module
USD689053S1 (en) * 2011-11-15 2013-09-03 Connectblue Ab Module
USD680119S1 (en) * 2011-11-15 2013-04-16 Connectblue Ab Module
USD680545S1 (en) * 2011-11-15 2013-04-23 Connectblue Ab Module
CN103426844B (zh) * 2012-05-22 2017-02-15 广州程星通信科技有限公司 宽带全密封微波器件封装
KR20150004118A (ko) * 2013-07-02 2015-01-12 삼성디스플레이 주식회사 표시 장치용 기판, 상기 표시 장치용 기판의 제조 방법, 및 상기 표시 장치용 기판을 포함하는 표시 장치
CN107735861B (zh) * 2015-07-22 2020-01-14 阿尔卑斯阿尔派株式会社 高频模块
CN109496066B (zh) * 2018-10-31 2021-08-13 上海安费诺永亿通讯电子有限公司 一种设计于片式陶瓷基体特定区域的金属线路及其制备方法

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4963843A (en) 1988-10-31 1990-10-16 Motorola, Inc. Stripline filter with combline resonators
JPH02166792A (ja) * 1988-12-21 1990-06-27 Nippon Chemicon Corp 多層スルーホールおよびその形成方法
JP2600477B2 (ja) 1990-10-31 1997-04-16 株式会社村田製作所 積層セラミック電子部品
JPH05218653A (ja) 1992-01-31 1993-08-27 Sumitomo Metal Ind Ltd セラミック多層回路基板
JP2873645B2 (ja) 1992-05-25 1999-03-24 国際電気 株式会社 セラミック多層配線基板の製造方法
US5635669A (en) * 1992-07-27 1997-06-03 Murata Manufacturing Co., Ltd. Multilayer electronic component
EP0582881B1 (en) 1992-07-27 1997-12-29 Murata Manufacturing Co., Ltd. Multilayer electronic component, method of manufacturing the same and method of measuring characteristics thereof
US5625528A (en) * 1992-10-21 1997-04-29 Devoe; Daniel F. Monolithic, buried-substrate, ceramic multiple capacitors isolated, one to the next, by dual-dielectric-constant, three-layer-laminate isolation layers
JP3070364B2 (ja) 1992-11-25 2000-07-31 松下電器産業株式会社 セラミック電子部品の製造方法
US5455385A (en) * 1993-06-28 1995-10-03 Harris Corporation Multilayer LTCC tub architecture for hermetically sealing semiconductor die, external electrical access for which is provided by way of sidewall recesses
DE69419219T2 (de) 1993-09-03 2000-01-05 Toshiba Kawasaki Kk Leiterplatte und Verfahren zur Herstellung solcher Leiterplatten
JP3223708B2 (ja) 1994-07-21 2001-10-29 株式会社村田製作所 積層電子部品およびその製造方法
JPH1041626A (ja) * 1996-07-26 1998-02-13 Sumitomo Kinzoku Electro Device:Kk フリップチップ用セラミック多層基板及びその製造方法
JP3236782B2 (ja) * 1996-08-28 2001-12-10 京セラ株式会社 セラミック基板及びその製造方法並びに分割回路基板
US5855995A (en) 1997-02-21 1999-01-05 Medtronic, Inc. Ceramic substrate for implantable medical devices
JPH10247766A (ja) * 1997-03-03 1998-09-14 Alps Electric Co Ltd 回路基板
JPH10275979A (ja) * 1997-03-28 1998-10-13 Kyocera Corp セラミック基板および分割回路基板
JP3521699B2 (ja) 1997-08-19 2004-04-19 株式会社村田製作所 積層セラミック複合部品の製造方法
JP3402226B2 (ja) 1998-11-19 2003-05-06 株式会社村田製作所 チップサーミスタの製造方法
JP3362727B2 (ja) * 2000-03-17 2003-01-07 沖電気工業株式会社 弾性表面波フィルタ装置
JP3531573B2 (ja) * 2000-03-17 2004-05-31 株式会社村田製作所 積層型セラミック電子部品およびその製造方法ならびに電子装置
JP2002084064A (ja) * 2000-09-08 2002-03-22 Ibiden Co Ltd プリント基板の製造方法
JP2002141248A (ja) * 2000-11-02 2002-05-17 Murata Mfg Co Ltd セラミック電子部品およびその製造方法
US6462950B1 (en) 2000-11-29 2002-10-08 Nokia Mobile Phones Ltd. Stacked power amplifier module
JP2002270465A (ja) * 2001-03-08 2002-09-20 Soshin Electric Co Ltd 積層電子部品の端子電極
US6528875B1 (en) * 2001-04-20 2003-03-04 Amkor Technology, Inc. Vacuum sealed package for semiconductor chip
US6759940B2 (en) 2002-01-10 2004-07-06 Lamina Ceramics, Inc. Temperature compensating device with integral sheet thermistors
KR100489820B1 (ko) * 2002-11-19 2005-05-16 삼성전기주식회사 세라믹 다층기판 및 그 제조방법
KR100495211B1 (ko) * 2002-11-25 2005-06-14 삼성전기주식회사 세라믹 다층기판 및 그 제조방법

Also Published As

Publication number Publication date
GB2395605A (en) 2004-05-26
SE0301133L (sv) 2004-05-26
FR2847716A1 (fr) 2004-05-28
SE525830C2 (sv) 2005-05-10
US20040099942A1 (en) 2004-05-27
KR20040045768A (ko) 2004-06-02
CN1503616A (zh) 2004-06-09
FR2847716B1 (fr) 2006-02-17
GB2395605B (en) 2005-11-16
KR100495211B1 (ko) 2005-06-14
US20050168917A1 (en) 2005-08-04
SE0301133D0 (sv) 2003-04-16
DE10318297A1 (de) 2004-06-17
FI20030579A0 (fi) 2003-04-16
US6987315B2 (en) 2006-01-17
FI20030579A (fi) 2004-05-26

Similar Documents

Publication Publication Date Title
US20050168917A1 (en) Method for manufacturing ceramic multilayer substrate
KR100372042B1 (ko) 전자부품용 패키지
KR100489820B1 (ko) 세라믹 다층기판 및 그 제조방법
JPH0446405A (ja) ディレイライン及びその製造方法
JP4020644B2 (ja) Ｓａｗフィルタモジュール
KR100541079B1 (ko) 세라믹 패키지 및 그 제조방법
JPH11176987A (ja) 高周波用電力増幅器
JP2007173627A (ja) 配線基板内蔵用コンデンサの製造方法及び配線基板内蔵用コンデンサ
JP2000068716A (ja) 多層伝送線路
JPH11340085A (ja) 積層セラミックコンデンサ
JP2000068149A (ja) 積層電子部品及びその製造方法
JP2001111219A (ja) 多層セラミック基板及び連結多層セラミック基板
TWI817388B (zh) 陶瓷基板複合結構
JP2006041345A (ja) 積層基板およびその製造方法
JP2002076629A (ja) 複合多層配線基板
JP4062432B2 (ja) 回路基板とその製造方法
US20060001181A1 (en) Terminal structure of multi-layer substrate and method for forming the same
JP2002270465A (ja) 積層電子部品の端子電極
JP2006041319A (ja) 表面実装型多連コンデンサ及びその実装構造
JP2004296927A (ja) 電子部品収納用配線基板
JPH07106144A (ja) 表面実装型電子部品及びその製造方法
KR100471149B1 (ko) 저온동시소성 세라믹기판 모듈 패키지 제조방법
JP3971607B2 (ja) 電子部品およびその製造方法
JP2004055991A (ja) 配線基板
JPH11261226A (ja) セラミック多層配線基板

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051004

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060328