JP2004126932A - 集積回路装置 - Google Patents
集積回路装置 Download PDFInfo
- Publication number
- JP2004126932A JP2004126932A JP2002289999A JP2002289999A JP2004126932A JP 2004126932 A JP2004126932 A JP 2004126932A JP 2002289999 A JP2002289999 A JP 2002289999A JP 2002289999 A JP2002289999 A JP 2002289999A JP 2004126932 A JP2004126932 A JP 2004126932A
- Authority
- JP
- Japan
- Prior art keywords
- save
- data
- clock signal
- unit
- data storage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/3237—Power saving characterised by the action undertaken by disabling clock generation or distribution
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/3296—Power saving characterised by the action undertaken by lowering the supply or operating voltage
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- Semiconductor Integrated Circuits (AREA)
- Power Sources (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Logic Circuits (AREA)
Abstract
【課題】消費電力削減のために機能モジュール単位で柔軟に電源供給を制御でき、及びこれに伴い必要なデータの退避及び復帰を制御できる集積回路装置であって、しかも退避したデータの信頼性を低下させることがなく低コストで実現可能な集積回路装置を提供すること
【解決手段】退避クロック信号に同期して退避データを出力する少なくとも一つの機能モジュールと、該機能モジュールからいずれかの機能モジュールを選択し、選択された該機能モジュールへの電源供給の停止及び再開を制御する電源制御ユニットと、この電源制御ユニットにより選択された機能モジュールから出力された退避データを格納する退避データ格納部と、この退避データ格納部に格納された退避データが復帰クロック信号に同期して機能モジュールに復帰される際に、該退避データをエラー検出訂正するエラー検出訂正部とを具備する。
【選択図】 図１
【解決手段】退避クロック信号に同期して退避データを出力する少なくとも一つの機能モジュールと、該機能モジュールからいずれかの機能モジュールを選択し、選択された該機能モジュールへの電源供給の停止及び再開を制御する電源制御ユニットと、この電源制御ユニットにより選択された機能モジュールから出力された退避データを格納する退避データ格納部と、この退避データ格納部に格納された退避データが復帰クロック信号に同期して機能モジュールに復帰される際に、該退避データをエラー検出訂正するエラー検出訂正部とを具備する。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は消費電力削減のために機能モジュール単位で電源供給を制御し、内部レジスタ等のデータの退避及び復帰制御を行う集積回路装置に関する。
【０００２】
【従来の技術】
低電力ＳｏＣ（システム・オン・チップ）の実現においては、消費電力削減のために遊休（アイドル）状態の機能モジュールの動作を停止させるのが常套手段である。機能モジュールの動作を止めるにはクロックの供給を停止するという手法が知られている。しかし、クロック供給を停止し機能モジュールの動作を止めたとしても、機能モジュール自体には電源が供給されつづけているのでリーク電流によって生じる電力の損失を止めることはできない。このため、リークによる電力損失をも削減するためにアイドル状態の機能モジュールへの電源供給を停止する手法が考案されている。このような電源供給を停止され動作停止している機能モジュールの状態をスリープ（ＳＬＥＥＰ）状態という。
【０００３】
電源が遮断されると回路が保持していた情報がすべて失われてしまう。このため、機能モジュールがスリープ状態から復帰し、スリープに入る直前の状態から動作を再開するには、機能モジュールがスリープ状態になり電源供給が停止したとしても、復帰後に必要となるデータを保持していられる回路構成が必須である。このような回路構成としては、機能モジュールを構成する回路素子のうち必要なデータを保持する回路素子の電源は常に供給し、その他の回路素子の電源供給のみ停止する手法や、必要なデータを別のメモリブロックなどに退避・保存しておく手法が提案されている。
【０００４】
図１３はかかる従来例を示す図である。同図に示すＶＤＤは電源であり、この電源ＶＤＤに対しそれぞれスイッチＳＷＡ，ＳＷＢ，ＳＷＣを介してロジックＬＡ，ＬＢ，ＬＣが接続されている。ロジックＬＡとＬＢの間およびロジックＬＢとＬＣの間にはそれぞれフリップフロップＦＦ１，ＦＦ２が接続されている。これらフリップフロップＦＦ１，ＦＦ２は電源ＶＤＤにも接続されている。ロジックＬＡ，ＬＢ，ＬＣは組合せ回路に相当し、フリップフロップＦＦ１，ＦＦ２は順序回路に相当する。フリップフロップＦＦ１，ＦＦ２には、スリープ後にその直前の状態から動作を再開できるようデータを保持するために常に電源が供給されるようにする一方、ロジックＬＡ，ＬＢ，ＬＣについては消費電力削減のために必要に応じてスイッチＳＷＡ，ＳＷＢ，ＳＷＣをＯＦＦにすることで電源ＶＤＤからの給電を遮断する。このように給電方法を制御する従来例によれば、フリップフロップＦＦ１，ＦＦ２には常に電源が供給されるのでデータの退避動作が不要であるという利点がある。当然ながらデータ退避先の記憶領域を確保する必要もない。しかしながら、図１３から分かるように電源ＶＤＤからの配線をスイッチＳＷＡ，ＳＷＢ，ＳＷＣ（ロジックＬＡ，ＬＢ，ＬＣ）へのものと、フリップフロップＦＦ１，ＦＦ２へのものとに分ける必要があり、これにより回路のレイアウトが非常に困難となる。また、貫通電流を防止する目的からフリップフロップＦＦ１，ＦＦ２の前段にＮＡＮＤゲート等を設ける必要があり、これによりゲート段数が増加するというデメリットもある。
【０００５】
なお、この図１３の従来例と同様の先行技術が非特許文献１にも記載されている。
【０００６】
また、消費電力削減を目的として機能モジュールへの電源供給を適宜遮断する際に、データ退避を行う技術が幾つか提案されている。かかる従来例は、ロジックのみ電源供給を遮断しフリップフロップについては常に電源供給する上述の従来例とは異なり、機能モジュール内の必要なデータを退避した後に、該機能モジュール内への全ての電源供給を遮断するというものである。このようなデータ退避を行う従来例の一つに、メモリの内容を外部記憶装置（ハードディスク装置等）に退避するものがある（特許文献１参照）。この従来例では、ハードディスク装置等を用いていることから、データ退避先でのエラー発生を抑えることができ信頼性が高いものの、データ退避及びその復帰動作の際の遅延時間の問題がある。
【０００７】
また、データ退避を行う他の従来例として、フリップフロップのデータをスキャンチェーン用いて強誘電体メモリ（ＦＲＡＭ： Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｒａｎｄｏｍ ＡｃｃｅｓｓＭｅｍｏｒｙ）に退避するもの（特許文献２参照）がある。この従来例は、待機動作時のリーク電流を削減可能であり、消費電力削減の目的に適うものではあるが、製造時において通常ロジックとＦＲＡＭとの混載プロセスが必要であることから、コスト面において不利である。
【０００８】
ＦＲＡＭのような不揮発性メモリに代えてＤＲＡＭのような揮発性メモリをデータの退避先とする場合、消費電力削減のためにデータ退避先への供給電圧をデータ保持に必要な最低電圧としても、いわゆるソフトエラー等の発生による退避したデータの信頼性低下を抑えられることが好ましい。ソフトエラーは、トランジスタが保持したデータが外部から入射したα線や中性子の影響で発生した電荷によって変化させられる現象である。α線や中性子が生成する最大電荷量は１５〜１５０ｆＣ程度であり、トランジスタの保持している電荷が、該１５〜１５０ｆＣ程度の電荷発生では影響を受けないほど多ければ、ソフトエラーは発生しない。しかし、そのためには回路への印加電圧を高くしなければならず、低消費電力化の妨げとなってしまう。
【０００９】
また、低消費電力化という点からだけでなく、近年のプロセス微細化によってトランジスタの印加可能電圧が低下しているという問題もある。例えば、１００ｎｍプロセスで１．０Ｖ動作の場合の論理セルの臨界電荷量はおよそ１０ｆＣという報告がある（非特許文献２参照）。臨界電荷量とは、これ以上の電荷が加わったときにトランジスタが保持したデータが失われる電荷量である。このことにより中性子が生成する電荷量よりも臨界電荷量を大きくするには通常の１５倍の電圧をかける必要が生じることになる。これは、プロセスの微細化が進んでいる現状では、印加電圧を高くすることでソフトエラーを回避することは事実上、不可能となってきていることを示している。
【００１０】
【特許文献１】
特開２０００−８２０１４公報
【００１１】
【特許文献２】
特開平１０−７８８３６号公報
【００１２】
【非特許文献１】
Ｓｔｅｐｈｅｎ Ｖ． Ｋｏｓｏｎｏｃｋｙ， Ｍｉｋｅ Ｉｍｍｅｄｉａｔｏ， Ｐｅｔｅｒ Ｃｏｔｔｒｅｌｌ， ｅｔ ａｌ． ： ”Ｅｎｈａｎｃｅｄ Ｍｕｌｔｉ−Ｔｈｒｅｓｈｏｌｄ （ＭＴＣＭＯＳ） Ｃｉｒｃｕｉｔｓ Ｕｓｉｎｇ Ｖａｒｉａｂｌｅ Ｗｅｌｌ Ｂｉａｓ”， Ｐｒｏｃｅｅｄｉｎｇｓ ｏｆ ｔｈｅ ２００１ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｓｙｍｐｏｓｉｕｍ ｏｎ Ｌｏｗ Ｐｏｗｅｒ Ｅｌｅｃｔｒｏｎｉｃｓ ａｎｄ Ｄｅｓｉｇｎ ｐｐ．１６５−１６９， ２００１
【００１３】
【非特許文献２】
Ｐ． Ｓｈｉｖａｋｕｍａｒ， Ｄ． Ｂｕｒｇｅｒ， ｅｔ ａｌ．： ”Ｍｏｄｅｌｉｎｇ ｔｈｅ Ｅｆｆｅｃｔ ｏｆ Ｔｅｃｈｎｏｌｏｇｙ Ｔｒｅｎｄｓ ｏｎ ｔｈｅ Ｓｏｆｔ Ｅｒｒｏｒ Ｒａｔｅ ｏｆ Ｃｏｍｂｉｎａｔｉｏｎａｌ Ｌｏｇｉｃ”， Ｉｎｔｌ． Ｃｏｎｆ． Ｏｎ Ｄｅｐｅｎｄａｂｌｅ Ｓｙｓｔｅｍ ａｎｄ Ｎｅｔｗｏｒｋ， ２００２
【００１４】
【発明が解決しようとする課題】
本発明はかかる事情に鑑みてなされたものであり、消費電力削減のために機能モジュール単位で柔軟に電源供給を制御でき、及びこれに伴い必要なデータの退避及び復帰を制御できる集積回路装置であって、しかもデータ退避の信頼性を低下させることがなく低コストで実現可能な集積回路装置を提供することを目的とする。
【００１５】
【課題を解決するための手段】
本発明に係る集積回路装置は、退避クロック信号に同期して退避データを出力する少なくとも一つの機能モジュールと、前記機能モジュールからいずれかの機能モジュールを選択し、選択された該機能モジュールへの電源供給の停止及び再開を制御する電源制御ユニットと、前記電源制御ユニットにより選択された機能モジュールから出力された退避データを格納する退避データ格納部と、前記退避データ格納部に格納された退避データが復帰クロック信号に同期して前記機能モジュールに復帰される際に、該退避データをエラー検出訂正するエラー検出訂正部とを具備することを特徴とする集積回路装置である。
【００１６】
また、本発明に係るより具体的な構成の集積回路装置は、複数のフリップフロップを有し、該複数のフリップフロップがスキャンチェーンを構成しており、退避動作時には該フリップフロップのデータを退避クロック信号に同期した該スキャンチェーンのシフト動作により出力する一方、復帰動作時には退避したデータを復帰クロック信号に同期した該スキャンチェーンのシフト動作により前記フリップフロップに復帰させる少なくとも一つの機能モジュールと、前記機能モジュールからいずれかの機能モジュールを選択し、選択された該機能モジュールへの電源供給の停止及び再開を制御する電源制御ユニットと、前記電源制御ユニットにより選択された機能モジュールについて、退避クロック信号及び復帰クロック信号を生成するクロック信号生成部と、退避動作時又は復帰動作時において、前記電源制御ユニットにより選択された機能モジュールをスキャンテストモードに移行させると共に、前記スキャンチェーンのシフト動作のために供給するクロック信号として、前記クロック信号生成部により生成された退避クロック信号又は復帰クロック信号を選択するスキャンコントローラと、前記電源制御ユニットにより選択された機能モジュールから前記退避クロック信号に同期した前記スキャンチェーンのシフト動作により出力された退避データを格納する退避データ格納部と、前記退避データ格納部に格納された退避データが前記復帰クロック信号に同期した前記スキャンチェーンのシフト動作により前記機能モジュールのフリップフロップに復帰される際に、該退避データをエラー検出訂正するエラー検出訂正部とを具備することを特徴とする集積回路装置である。
【００１７】
なお、上記構成について、さらに、前記エラー検出訂正部を、前記退避データからエラー訂正符号を生成し、前記退避データ格納部に書き込む符号化器と、前記退避データ格納部から、格納されていた退避データとそれに対応する前記エラー訂正符号を読み出して該退避データを復号化する復号化器とを具備する具体的な構成としてもよい。
【００１８】
また、前記エラー検出訂正部が、前記退避データ格納部に格納された退避データを定期的にエラー検出訂正する構成としてもよい。
【００１９】
また、前記退避データ格納部が前記退避データの複製を複数格納し、前記エラー検出訂正部が前記退避データ格納部に格納された複数の複製データを用いる多数決演算によりエラー検出訂正する構成としてもよい。
【００２０】
また、前記クロック信号生成部が、前記退避データ格納部における定期的なエラー検出訂正に用いられるクロック信号を生成する構成としてもよい。
【００２１】
また、前記退避データ格納部を、自己テスト回路用の記憶手段により構成してもよい。
【００２２】
また、前記退避データ格納部に格納された退避データを圧縮する圧縮器と、前記圧縮器により圧縮された退避データを前記機能モジュールへの復帰の際に復元する復元器とをさらに具備する構成としてもよい。
【００２３】
【発明の実施の形態】
以下、図面を参照しながら本発明の実施形態を説明する。本実施形態は低電力ＳｏＣ（システム・オン・チップ）の実現に好適であり、消費電力削減のために遊休（アイドル）状態の機能モジュールに対する給電を遮断してスリープ（ＳＬＥＥＰ）状態に遷移させる集積回路装置に関する。本実施形態の集積回路装置では、機能モジュールへの電源供給を遮断する際にデータ退避を行い、所定のイベントに応じて、退避したデータを該機能モジュールに復帰させ、スリープ状態から通常動作状態に復帰させる。
【００２４】
図１は本発明に係る集積回路装置の基本構成図である。図１に示す１はＰＭＵ（Ｐｏｗｅｒ Ｍａｎａｇｅｍｅｎｔ Ｕｎｉｔ：電源管理ユニット）、２は機能モジュール、３は退避部である。機能モジュール２に設けられたスイッチＳＷ１の制御端子には、ＰＭＵ１からの電源制御信号線が接続されている。このスイッチＳＷ１はＰＭＵ１からの電源制御信号に応じてＯＮ又はＯＦＦとなり、これにより機能モジュール２に対する電源の供給又は遮断が制御される。
【００２５】
図１に示すように、退避部３は、符号化器５、退避データ格納領域６、および復号化器７を有する。符号化器４は、データ退避時において、退避クロック信号に同期して機能モジュール２から出力された退避データをエラー検出訂正のために符号化する。これにより得られた符号化データを退避データと共に退避データ格納領域６に出力する。退避データ格納領域６には、例えば揮発性メモリが用いられる。後述するが、退避データ格納領域６は専用領域として新規に設けられたり、既存のメモリ領域が利用される。既存のメモリ領域としては、ＤＲＡＭや、キャッシュ（ＣＡＣＨＥ）メモリを構成するＳＲＡＭ等である。
【００２６】
復号化器７は、退避データ格納領域６に格納されている退避データと、対応する符号化データとを読み出して復号化を行い、エラー訂正がなされた退避データを出力する。復号化器７によりエラー訂正がなされた退避データは復帰クロック信号に同期して機能モジュール２に復帰される。なお、このようなエラー訂正動作は、少なくとも、退避データ格納領域６から機能モジュール２に退避データが復帰される前に行うこととするが、データ退避期間中において定期的に行うことが好ましい。図１の構成では退避部３には常時電源が供給される。しかし、電力効率を考慮すると退避部３には使用されるときのみに電源が供給されることが好ましいことから、同退避部３への電源供給を制御するためのスイッチ（ＳＷ２）を備えていても良い。この場合、退避部３に設けられたスイッチの制御端子には、機能モジュール２に設けられたスイッチＳＷ１と同様にＰＭＵ１からの退避制御信号線が接続され、その退避制御信号に応じてＯＮ状態又はＯＦＦ状態となることで、退避部３の使用状態（イネーブル状態）又は未使用状態が機能モジュール２の電源供給状態に応じて制御されることになる。
【００２７】
図２はスキャンチェーンを用いたデータのシフト動作を説明するための図、図３はデータの退避及び復帰に係る処理の流れを示すフローチャートである。図２に示すように、機能モジュール２は複数のフリップフロップ（Ｓｃａｎ−ＦＦ）２１を有し、該複数のフリップフロップ２１がスキャンチェーン１１を構成している。一方、退避部３の退避データ格納領域６はシフトレジスタ２２を構成しており、データの退避時においてスキャンチェーン１１の出力端に接続される。なお、退避データ格納領域６にシフトレジスタ２２を用いる構成は、説明の簡単化のため想定したものであり、本発明はかかる構成に限定されないことは言うまでもない。
【００２８】
先ず、スリープモードへの遷移判定を行う（ステップＳ１）。機能モジュール２がスリープモードに遷移すると、退避部３は退避動作を開始する（ステップＳ２）。機能モジュール２は退避クロック信号に同期してスキャンチェーン１１のシフト動作を行い、フリップフロップ２１が保持している値を順番に出力する。この出力されたフリップフロップ２１の値は、退避クロック信号に同期して退避部３のシフトレジスタ２２に退避されていく（ステップＳ３）。退避クロック信号の周波数は、可能な限り低速でよい。
【００２９】
なお、退避すべき値を保持しているフリップフロップ（例えば機能モジュール２の内部レジスタを構成するようなもの）を、一つのスキャンチェーン１１に纏める構成にしておけば、データ退避領域側すなわち退避部３において必要なフリップフロップの数、および、退避に要するクロックサイクル数を必要最低限に抑えることができ好ましい。
【００３０】
また、退避部３のフリップフロップは、図２のようなシフトレジスタ２２のような直列接続としても構わないが、図４に示すように、数ビットからなるグループ１７の分割単位としてもよい。この図４の構成によれば、符号化器５によりチェックビット１６を生成する符号化処理が簡単に行える。また、この図４の構成は一種のパラレル−シリアル変換であり、退避部３内の殆どのフリップフロップのクロックをより低速にすることが可能になることから、電力消費量削減の面で有利である。
【００３１】
機能モジュール２は、必要な全てのフリップフロップ２１の値を退避部３側に退避し終えた時点（ステップＳ４＝ＹＥＳ）でスリープモードに遷移する。一方、退避部３はシフトレジスタ２２のシフト動作を停止し、機能モジュール２から退避された値を保持し続ける。このとき、データ退避領域の電圧すなわちシフトレジスタ２２の動作電圧を、同シフトレジスタ２２が値を保持できる最低限の電圧まで下げる構成とすれば、電力消費量削減の面で有利である。
【００３２】
定期的なエラー検出訂正以外の退避部３の動作状態は、言うまでもなく退避データを記憶するという動作状態である。この状態では回路内のトランジスタのスイッチングが発生しないので、スイッチングによる電力消費は発生しない。しかしながら、今日の半導体プロセスでは微細化が進み、サブスレッショルドリークによる電力消費が無視できなくなっている。このサブスレッショルドリークは印加電圧に比例して増加することから、低消費電力化のためには退避部３の印加電圧を極力低くすることが望ましい。例えば、１００ｎｍプロセスでは電圧１．０Ｖ程度が通常動作時に用いられるが、データを記憶しておくだけならばトランジスタのスレッショルド電圧近辺（例えば０．３〜０．５Ｖ周辺）まで下げることができる。
【００３３】
退避部３において、符号化器５はシフトレジスタ２２に退避されたデータに対してエラー訂正のための符号化を行う（ステップＳ５）。これにより、エラー訂正符号すなわちチェックビット１６が生成される。生成されたチェックビット１６は、退避部３内の図示しないフリップフロップに保存される。尚、チェックビット１６の保存先としては、フリップフロップのみに限定されない。
【００３４】
ここでは、ＥＣＣ（Ｅｒｒｏｒ Ｃｈｅｃｋｉｎｇ ａｎｄ Ｃｏｒｒｅｃｔｉｏｎ）の手法を用いることとするが、ソフトエラー発生確率に応じて他の適切な手法を採ってもよい。例えば、ＳＥＣ−ＤＥＤの手法を用いてもよい。ＳＥＣ−ＤＥＤは１ビット誤り訂正・２ビット誤り検出（Ｓｉｎｇｌｅ Ｅｒｒｏｒ Ｃｏｒｒｅｃｔｉｏｎ ａｎｄ Ｄｏｕｂｌｅ Ｅｒｒｏｒ Ｄｅｔｅｃｔｉｏｎ）の略称であり、データビット列と符号ビット列に対して特定の演算を行うコーディング方法である。ＳＥＣ−ＤＥＤでは、１ビット分のエラーが生じた場合はこれを訂正可能である。また、２ビット分のエラーが生じた場合、その訂正はできないがエラーが発生したこと自体は検知できる。
【００３５】
ステップＳ５においてエラー訂正符号（チェックビット１６）を生成したのち、機能モジュール２はスリープモードに従い動作停止する。すなわち、ＰＭＵ１からの制御による電源供給が一時的に遮断される（ステップＳ６）。
【００３６】
ここで、退避部３において、シフトレジスタ２２の保持値に対して定期的にエラー検出を行うようにし（ステップＳ７）、ステップＳ８においてエラーを検出した際は復号化器７によって該エラーを訂正する構成としてもよい（ステップＳ９）。このような定期的なエラー検出訂正によれば、退避データの信頼性を向上できる。
【００３７】
そしてステップＳ１０において機能モジュール２のスリープモードが解除されると、先ず機能モジュール２が動作を再開する（ステップＳ１１）。続いて、退避部３のシフトレジスタ２２から退避データが読み出されるとともに、フリップフロップに保持されているチェックビット１６も読み出され、これらのデータを用いて復号化器７により復号化が行われる。復号化されたデータは、エラー訂正がなされたものとなる。
【００３８】
エラー訂正が行われた退避データは、退避時とは逆に、スキャンチェーン１１を用いたシフト動作により機能モジュール２側に転送され、フリップフロップ２１に戻される（ステップＳ１２）。シフトレジスタ２２から全ての退避データが機能モジュール２のフリップフロップ２１に復帰されると、該機能モジュール２はスリープモードに遷移する直前の状態（通常動作モード）に復帰する一方、退避部３は動作停止しオフ状態となる（ステップＳ１３）。
【００３９】
以下、このような本発明に係る集積回路装置の基本構成が適用された種々の実施形態を説明する。
【００４０】
（第１実施形態）
図５は、本発明に係る集積回路装置の第１実施形態を示す構成図である。この第１実施形態は、図１に示した構成をより具体化したものである。図１に示した構成と同様、ＰＭＵ１が電源制御及び退避処理自体の制御を管理する主体である。ＰＭＵ１は、低電力指向の集積回路装置（ＬＳＩ）に通常設けられるものであって、各機能モジュール２へのクロック供給や電源供給の制御を行い、アイドル状態の機能モジュール２における電力消費を極力抑える働きを持つ。このようなＰＭＵ１はＯＳ（オペレーティングシステム）のようなソフトウェアで実現されても良いし、ハードウェアで実現されても良い。いずれの場合においても、ＰＭＵ１は特定の機能モジュール２ヘのクロック供給や電源供給の制御を、集積回路装置における処理のヒストリや待機時間をもとに行う。
【００４１】
ＰＭＵ１により管理される機能モジュール２は複数あり、同ＰＭＵ１がいずれかの機能モジュール２を選択して電源制御及び退避制御を行うことができるが、本実施形態では説明の便宜上、機能モジュールＡのみがスリープ時に退避しておくべきデータを持っており、その他のメモリ等の他の機能モジュール（不図示）はそのようなデータを持っていないものと仮定する。
【００４２】
また、図５の構成においては、退避部３には、その電源供給を制御するためのスイッチＳＷ２が設けられている。このスイッチＳＷ２の制御端子には、機能モジュール２に設けられたスイッチＳＷ１と同様にＰＭＵ１からの退避制御信号線が接続されており、その退避制御信号に応じてＯＮ状態又はＯＦＦ状態となる。これにより退避部３の使用状態（イネーブル状態）又は未使用状態が機能モジュール２の電源供給状態に応じて制御される。
【００４３】
図６はデータの退避及び復帰のタイミングを示すシーケンス図である。図６において、ＣＬＫ＿ＥＮはクロック供給のイネーブル信号、ＰＷ＿ＥＮは電源供給のイネーブル信号、ＳＨ＿ＥＮは退避部３のイネーブル信号である。ＰＭＵ１がある機能モジュール２（ここでは図５に示されるモジュールＡ）の電源をＯＮ／ＯＦＦする場合、これに先立ちＰＭＵ１は退避部３のイネーブル信号（ＳＨ＿ＥＮ）を出力する。またＰＭＵ１は、退避部３から、データ退避処理又はデータ復帰処理の動作が完了した旨の返答を受けてから、電源供給のイネーブル信号（ＰＷ＿ＥＮ）により電源のＯＮ／ＯＦＦを制御する。
【００４４】
図５に示すスキャンコントローラ１０は、通常では集積回路装置全体をスキャンテストモードに切り替える制御を行うが、スキャンチェーン１１を用いたシフト動作によるデータの退避又は復帰を行う際には、ＰＭＵ１からその旨の指示を受け、該ＰＭＵ１から指定された機能モジュール（ここではモジュールＡ）をテストモードイネーブル信号（ＮＴ）によりスキャンテストモードに切り替える。
【００４５】
退避部３に設けられたパルスジェネレータ１３は、コントローラ１２からの制御により、データ退避処理において必要なデータをスキャンインするため、もしくはデータ復帰処理において必要なデータをスキャンアウトするために必要な数のクロックパルス（ｐｕｌｓｅ）を発生し、スキャンコントローラ１０に対して出力する。これらは上述した退避クロック信号又は復帰クロック信号に相当する。コントローラ１２は、ＰＭＵ１からの指示により、パルスジェネレータ１３による発生パルスの制御および定期的なエラー検出訂正動作を制御するコントローラであり、退避部３に設けられている。
【００４６】
以下、このように構成された本実施形態の動作を説明する。
【００４７】
モジュールＡが当分使用されないことがＰＭＵ１により判断された場合、ＰＭＵ１はまずクロック制御ユニット（ＣｌｋＭｇｒ）にモジュールＡへのクロック供給を停止するよう指示する。これを受けてクロック制御ユニットはモジュールＡへのクロック供給のイネーブル信号（ＣＬＫ＿ＥＮ）を“Ｌ”にしてクロック供給を停止する。
【００４８】
この状態からさらにモジュールＡが当分使用されないことが判断されると、ＰＭＵ１は退避部３のイネーブル信号（ＳＨ＿ＥＮ）を出力して退避部３を動作可能状態にする。
【００４９】
一方、スキャンコントローラ１０は、テストモードイネーブル信号（ＮＴ）を出力し、モジュールＡをスキャンテストモードにする。また、このときモジュールＡへ供給されるクロックのパスを、通常のスキャンテストモード動作時のクロックパルス信号（ｎｏｒｍａｌ＿ｃｌｋ）のパスに代えて、退避部３のパルスジェネレータ１３から供給されるクロックパルス信号（ｐｕｌｓｅ）のパスに切り替える。
【００５０】
イネーブル信号（ＳＨ＿ＥＮ）により退避部３が動作可能状態になると、パルスジェネレータ１３はクロックパルス信号（ｐｕｌｓｅ）の生成を開始する。このクロックパルス信号は上記のようにパスが切り替えられたスキャンコントローラ１０を通じてモジュールＡのスキャンチェーン１１に供給される。このクロックパルス信号に同期して、スキャンチェーン１１のフリップフロップが保持していたデータが順次シフトアウトされる。モジュールＡからシフトアウトされたデータは退避部３のシリアルパラレル変換器及び符号化器１４によりシリアルパラレル変換がなされる。また、該データに対する訂正符号化処理によりチェックビットが生成され、退避データとともに退避データ格納領域６に格納されていく。
【００５１】
なお、退避データを圧縮することで退避データ格納領域６へ格納する際のデータサイズを小さくすることも可能である。この場合、退避データ格納領域６に格納された退避データを圧縮する圧縮器と、この圧縮器により圧縮された退避データを機能モジュールへの復帰の際に復元する復元器とを設ける。
【００５２】
また、退避データ格納領域６が十分大きい場合は多数決法などを使うことで、訂正符号化処理が不要となる可能性もある。多数決法を用いる実施形態については後述する（第６実施形態）。また、上記シリアルパラレル変換処理は、退避部３における動作周波数を下げて電力効率を上げるために行うのであり、必須の処理ではない。
【００５３】
スキャンチェーン１１の全てのフリップフロップのデータの退避処理が完了すると、パルスジェネレータ１３はクロックパルス信号の生成を停止する。その後、ＰＭＵ１はモジュールＡの電源供給イネーブル信号（ＰＷ＿ＥＮ）を“Ｌ”にしてモジュールＡの電源をＯＦＦにする。ここまでで、データの退避処理は完了である。
【００５４】
次に、退避データの定期的な検証について説明する。既存のエラー訂正処理にはエラーを訂正できるビット数に上限があることが知られている。データを退避している時間が長くなるにつれて退避データ中のエラーが増加していくので、可能なうちにエラーを訂正しておく必要がある。このため、退避データを保持している間、つまりＳＨ＿ＥＮが“Ｈ”の間、退避部３において次のような定期的なエラー検出・訂正処理を行うことが望ましい。
【００５５】
すなわち、退避データを保持している間、退避部３のコントローラ１２が時間を測定する。一定時間が経過すると、コントローラ１２はパルスジェネレータ１３にクロックパルス信号を生成するよう指示を出す。この指示を受けると、パルスジェネレータ１３はクロックパルス信号を出力し始め、これに同期して復号化器及びパラレルシリアル変換器１５が、退避されているデータの復号化及びパラレルシリアル変換を行う。復号化が行われた時点でエラー訂正は実施されているので、ここで得られたデータはエラーのないデータといえる。ここでシリアルパラレル変換器及び符号化器１４が、訂正後のデータに対し再びシリアルパラレル変換及び符号化処理を施し、退避データ格納領域６に格納する。
【００５６】
次に、退避データの復帰について説明する。ＰＭＵ１はモジュールＡを動作させる必要が生じたことを判断すると、電源供給のイネーブル信号（ＰＷ＿ＥＮ）を“Ｈ”にしてモジュールＡに電源を供給し始める。モジュールＡの電源が完全に行き渡って安定すると、退避部３に対し退避データを復帰するよう指示を出す（ＳＨ＿Ｃｔｒｌ）。この指示を受けると退避部３のパルスジェネレータ１３はクロックパルス信号を生成してスキャンコントローラ１０に出力する。一方、復号化器及びパラレルシリアル変換器１５は復号化及ぴパラレルシリアル変換を行いながら、退避データ格納領域６に格納されていたデータを出力し始める。
【００５７】
このとき、モジュールＡはテストモードイネーブル信号（ＮＴ）によってスキャンテストモードに設定されているので、退避部３から出力されたデータはデータ退避時と同様、スキャンチェーン１１を通って元のフリップフロップに復帰される。パルスジェネレータ１３は何サイクル分のクロックパルス信号を出力すればよいかの情報をデータ退避時に得ている。退避部３から全てのデータが出力され、データの復帰が完了した時点でパルスジェネレータ１３はクロックパルス信号の生成を停止する。
【００５８】
その後、スキャンコントローラ１０はテストモードイネーブル信号（ＮＴ）の出力を停止し、モジュールＡを通常動作モードにする。さらに退避部３のイネーブル信号（ＳＨ＿ＥＮ）を“Ｌ”にするとともに、該退避部３の電源をＯＦＦにする。これらの処理の後で、ＰＭＵ１はクロック制御ユニットにモジュールＡのクロックを供給するように指示する。これを受けてクロック制御ユニットはクロック供給のイネーブル信号（ＣＬＫ＿ＥＮ）を“Ｈ”にする。これによってモジュールＡは通常の動作を再開する。
【００５９】
なお、上記の動作において、機能モジュールのクロック停止の後、更に暫くしてから電源を切るようにしているのは、いったん電源を切ってしまうと次に電源を入れるときに時間がかかるためである。頻繁に機能モジュールのＯＮ／ＯＦＦが行われる場合はクロックだけを制御して、電源は入れたままにしておくのが一般的である。
【００６０】
上述したパルスジェネレータ１３は、退避部３に設けられるものとして説明したが、次に説明する第２実施形態の図７の構成のようにスキャンコントローラ１０が同等のパルスジェネレータ３１を備える構成とし、退避部３にパルスジェネレータ１３を設けない構成としてもよい。あるいは、第２実施形態の図７のようにスキャンコントローラ１０がパルスジェネレータ３１を備えるとともに退避部３もパルスジェネレータ１３を備え、両者が協働して制御を行う構成としてもよい。この場合、例えば、データの退避又は復帰動作時には、専らスキャンコントローラ１０のパルスジェネレータ３１を用い、定期的なエラー検出訂正処理時には専ら退避部３のパルスジェネレータ１３を用いるようにする。なお、いずれの構成においても、若干制御方法が異なるものとなるに過ぎず、当業者であればこれらの変形を容易に行うことができる。
【００６１】
コントローラ１２についても、パルスジェネレータと同様に、スキャンコントローラ１０に含めたり、本実施形態のように退避部３の各々が備える構成としてもよい。要するに、ＰＭＵ１からの指示を認識し、データ退避及び復帰ならびに定期的なエラー検出訂正処理のシーケンスを実行できる構成であれば良い。
【００６２】
（第２実施形態）
図７は第２実施形態に係るスキャンコントローラの構成例を示す図である。本実施形態のスキャンコントローラ１０は、退避部３のイネーブル信号（ＳＨ＿ＥＮ＿Ａ、ＳＨ＿ＥＮ＿Ｂ）を出力する退避コントローラ３０を備えており、ＰＭＵ１ではなくこの退避コントローラ３０を退避又は復帰時の制御主体としている点で上述した第１実施形態のものとは構成が異なっている。
【００６３】
本実施形態のスキャンコントローラ１０についても、第１実施形態のものと同様に通常では集積回路装置全体をスキャンテストモードに切り替える制御を行う。スキャンチェーン１１を用いたシフト動作によるデータの退避又は復帰を行う際には、ＰＭＵ１からその旨の指示を受け、これに応じて退避コントローラ３０は該当する機能モジュールを選択してイネーブル信号（ＳＨ＿ＥＮ＿ＡまたはＳＨ＿ＥＮ＿Ｂ）を出力する。また、退避コントローラ３０は選択した機能モジュールに対してテストモードイネーブル信号ＮＴ１またはＮＴ２を出力する。これにより機能モジュールを選択的にスキャンテストモードに切り替えることができる。第２実施形態は、このような機能モジュール単位の退避及び復帰制御のためのモード切替の具体的構成に関する。
【００６４】
クロックパルス発生器３１は、必要なサイクル数のクロックパルス信号を生成する。このクロックパルス信号は、図７に示すｓｃａｎ＿ｃｌｋと同じパスを通じて機能モジュールのスキャンチェーンに与えられる。なお、ｓｃａｎ＿ｃｌｋは通常のスキャンテストモード時に用いられるクロックパルス信号である。また、ｎｏｒｍａｌ＿ｃｌｋ＿Ａおよびｎｏｒｍａｌ＿ｃｌｋ＿Ｂは、スキャンテストモードでも退避又は復帰動作モードでもない、通常の動作モード時に用いられるクロックパルス信号である。
【００６５】
図８は複数の機能モジュールの夫々に退避部を設ける構成例を示す図である。図８に示される複数の機能モジュールには、図７に示したスキャンコントローラ１０が接続される。
【００６６】
図８から分かるように、モジュールＡに対応して退避部Ａが設けられ、モジュールＢに対応して退避部Ｂが設けられている。モジュールＡではスキャンチェーン１１を構成する全てのフリップフロップのデータ（ｓｃａｎ＿ｏｕｔ１）が退避部Ａに退避されるのに対し、モジュールＢについては一部のフリップフロップのデータ（ｓｃａｎ＿ｏｕｔ２）は退避部Ｂには退避されず、他のフリップフロップのデータ（ｓｃａｎ＿ｏｕｔ３）のみが退避部Ｂに退避される構成である。
【００６７】
機能モジュール毎に退避部を設ける構成とした場合、このような詳細な退避制御を退避部Ａと退避部Ｂとを一つの退避部に纏める場合よりも容易に実現できる。
【００６８】
（第３実施形態）
図９は本発明に係る集積回路装置の第３実施形態（専用領域へ退避）を示す構成図である。
【００６９】
同図に示す２０は機能モジュールとしてのメモリである。このメモリ２０に対しデータの書き込み及び読み出しを行うモジュールＡは、該メモリ２０をアクセスする際のアドレスを生成するアドレス生成器２３を備えている。
【００７０】
退避部３は、このような機能モジュールとしてのメモリ２０とは別に、専用領域としての退避データ格納領域６を備える。このような退避部３は、機能モジュール毎に設けられていてもよいし、複数の機能モジュールに対して一つだけ設けられてもよい。退避データ格納領域６を大容量化できる場合、多数決法などを使うことで、訂正符号化処理が不要となる可能性がある。この場合、シリアルパラレル変換器および符号化器１４、および復号化器およびパラレルシリアル変換器１５を省略できる。多数決法を用いる実施形態については後述する（第６実施形態）。
【００７１】
また、退避データ格納領域６をソフトエラー対策ラッチで構成すれば、上述した定期的なエラー検出訂正を行わなくとも、所要のデータ信頼性を得ることができる。この場合、シリアルパラレル変換器および符号化器１４、および復号化器およびパラレルシリアル変換器１５を省略できる可能性もある。
【００７２】
また、退避データ格納領域６を後述するＢＩＳＴ（Ｂｕｉｌｔ Ｉｎ Ｓｅｌｆ Ｔｅｓｔ；自己テスト）回路などによるテスト処理に使用することができる。また、退避データ格納領域６をセット／リセット付きフリップフロップによって構成する場合、退避領域にデータを退避していないときならば、該退避領域に初期化信号を与えることによってセット付きフリップフロップ、リセット付きフリップフロップの並び順に応じたデータを必ず読み出すことができる。これを利用して退避データ格納領域６をＲＯＭとして使用することも可能である。
【００７３】
（第４実施形態）
図１０は本発明に係る集積回路装置の第４実施形態（ＲＡＭやＣＡＣＨＥへ退避）を示す構成図である。
【００７４】
本実施形態の退避部５００は、第３実施形態のものとは異なりデータ退避先の専用領域を持たず、ＲＡＭやキャッシュメモリからなる他の機能モジュール（ここでは例えばメモリ７００）を退避先として利用する構成である。データを退避／復帰させる際のメモリ７００へのアクセスのために、退避部５００はアドレス生成器７０１を備える。また、本構成において、コントローラ１２は、メモリ７００に対する書き込みイネーブル信号線（ｗＥＮ）および読み出しイネーブル信号線（ｒＥＮ）に接続されている。
【００７５】
機能モジュール１２から退避されたデータはシリアルパラレル変換器及び符号化器１４を介して１ワードの中に退避データとそれに対応するチェックビットを含んだライトデータとして生成され、ａｄｄｒｅｓｓ ｇｅｎ７０１で指定されたアドレスに書き込まれる。退避部５００はデータを復帰するのに備えて、退避したデータをメモリ上のどのアドレスに保存したかを記憶しておく必要がある。そのため書き込んだアドレスを記憶しておくメモリ領域を備えても良いし、メモリ上の各アドレスにそこに格納しているデータが退避データか通常データのどちらかであるかを示す情報（タグ）を備えても良い。
【００７６】
また、シリアルパラレル変換器および符号化器１４は、メモリ７００への書き込みデータ信号線（ｗｒｉｔｅ＿ｄａｔａ）に接続されており、復号化器およびパラレルシリアル変換器１５はメモリ７００からの読み出しデータ信号線（ｒｅａｄ＿ｄａｔａ）に接続されている。
【００７７】
なお、退避部５００は、機能モジュール毎にそれぞれ設けられてもよいし、複数の機能モジュールについて一つだけ設けられる構成としてもよい。また、退避部５００がアクセスする退避先としては、一つの退避先（ここではメモリ７００）のみならず複数の退避先を用いてもよい。また、退避部毎に異なる退避先を設けても良い。
【００７８】
ここで、データ退避先を専用領域とする上述の第３実施形態と当該第４実施形態との比較、すなわちデータ退避先の違いによる得失（メリット／デメリット）を説明する。
【００７９】
データ退避先を専用領域とする上述の第３実施形態の場合、退避データ及び訂正符号を格納する退避領域を新規に用意しなければならないため面積のオーバヘッドが大きい。なお、電力のオーバヘッドは機能モジュールが動作しているときには退避部の電源は遮断されているのでわずかである。一方、データ退避先としてＲＡＭやキャッシュを用いる第４実施形態の場合、既存のメモリに対して退避データを格納したアドレスを記憶する領域またはメモリの各アドレスが保持しているデータが退避されたデータであるか通常のデータであるかを判定するためのデータ判定用ＩＤの格納領域を追加するだけで済むので面積のオーバヘッドは小さい。電力のオーバヘッドについては、第３実施形態の場合と同様に小さい。なお、データ退避時にはメモリ上の必要な部分のみを動作させるようにして無駄な電力消費を抑えるべきである。
【００８０】
また、第３実施形態の場合、通常動作への影響がほとんどないが、第４実施形態の場合は若干ある。それは例えばノーマルパスの容量増加や退避データを識別する論理が増加（キャッシュのタグ）することである。
【００８１】
エラー検出訂正（ＥＣＣ）の実現容易性に関して、第３実施形態の場合は速度がそれほど重要とされないので、良く知られたＥＣＣを利用可能である点で好ましい。ただし、ソフトエラー対策のために、該ＥＣＣを定期的に行う必要がある。一方、第４実施形態の場合、退避データ量に対して退避データ格納領域の容量が十分大きい場合、データのコピー（複数）を用いた多数決演算によるエラー検出訂正により容易化が可能である。かかる構成については後の第６実施形態にて説明する。また、通常動作時にＥＣＣを兼用できる可能性がある。
【００８２】
制御容易性に関して、第３実施形態の場合は通常動作用モジュールから完全に独立した構成とすることができ、極めて容易である。一方、第４実施形態の場合、ＲＡＭやキャッシュを使用する他のモジュールが動作中である場合は制御がやや困難化する。
【００８３】
以上述べたことから、第４実施形態は、面積のオーバーヘッドのメリット、および容量の特性を生かしたＥＣＣの容易化、簡素化のメリットがある。それ以外については当該第４実施形態よりも専用領域への退避を行う第３実施形態の方が有利（特に通常動作への影響が小さいこと）である。
【００８４】
（第５実施形態）
図１１は本発明に係る集積回路装置の第５実施形態（ＢＩＳＴ用メモリへ退避）を示す構成図である。
【００８５】
本実施形態の退避部６００は、第４実施形態のものと同様にデータ退避先の専用領域を持たず、他の機能モジュールを退避先として利用する構成であるが、特に本実施形態ではデータ退避先としてＢＩＳＴ（Ｂｕｉｌｔ Ｉｎ Ｓｅｌｆ Ｔｅｓｔ；自己テスト）回路を利用する。ＢＩＳＴ回路８００は、コントローラ８０１、パターン生成器８０２、ＢＩＳＴメモリ８０３、およびコンパレータ（比較器）８０４から構成されており、具体的にはＢＩＳＴ用メモリ８０３をデータ退避先とするものである。ＢＩＳＴについては公知であり詳細な説明は省略するが、コントローラ８０１からの制御によりパターン生成器８０２がテストパターンを生成し、これを入力データ（ＢＩＳＴ＿ｉｎｐｕｔ＿ｄａｔａ）としてモジュール２に与える。その結果を出力データ（ＢＩＳＴ＿ｏｕｔｐｕｔ＿ｄａｔａ）としてモジュール２からＢＩＳＴ回路８００側が受け取り、先の入力データと該出力データとをＢＩＳＴ用メモリ８０３から読み出し、コンパレータ８０４が比較演算を行って故障の有無を判断するというものである。
【００８６】
ＢＩＳＴ用メモリ８０３の容量が十分大きい場合、本実施形態のようにデータ退避先として利用することで上述の第４実施形態と同様に面積オーバーヘッドを小さくできるメリットがある。尚、本実施形態は、ＢＩＳＴ回路に代えて、通常動作時には使用されない内部テストモード用のメモリ領域を利用するよう変形することも可能である。
【００８７】
（第６実施形態）
図１２は本発明に係る集積回路装置の第６実施形態を示す構成図であって、多数決演算によるエラー検出訂正を説明する図である。
【００８８】
本実施形態の退避部４００は、コントローラ４０１、退避データ格納領域６０、および復号化器４０３から構成されている。コントローラ４０１は、大容量のＲＡＭやキャッシュメモリからなる退避データ格納領域６０をアクセスする際のアドレスを生成するアドレス生成器４０２を備える。なお、図１２では退避データ格納領域６０が退避部４００内の専用領域として設けられるよう示されているが、専用領域としてではなく、上述したように他の機能モジュールや、ＢＩＳＴ用メモリを利用する構成としてもよい。
【００８９】
コントローラ４０１は、機能モジュール２からデータが退避されてきた際に、該退避データの複製を複数、生成する。この複数の複製データは退避データ格納領域６０の異なる領域に格納される。このように退避されたデータを機能モジュール２に復帰させる際に、エラー検出訂正部としての復号化器４０３は、これら複数の複製データのすべてを退避データ格納領域６０から読み出し、多数決演算を行う。多数決演算の結果として得られるデータは、仮にソフトエラー等がデータ退避中に生じていたとしても、これが訂正された本来のデータとして得られる。このような本実施形態によれば、上述したような定期的なエラー検出訂正処理が不要となり好ましい。
【００９０】
なお、本発明は上述した実施形態に限定されず種々変形して実施可能である。
【００９１】
【発明の効果】
以上説明したように本発明によれば、消費電力削減のために機能モジュール単位で柔軟に電源供給を制御でき、及びこれに伴い必要なデータの退避及び復帰を制御できる集積回路装置であって、しかもデータ退避の信頼性を低下させることなく低コストで実現可能な集積回路装置を提供できる。特に、消費電力削減のためにデータ退避先への供給電圧をデータ保持に必要な最低電圧としても、データ退避先においてエラー検出訂正を行う構成によって、いわゆるソフトエラー等の発生による退避したデータの信頼性低下を抑えることができる。
【図面の簡単な説明】
【図１】本発明に係る集積回路装置の基本構成図
【図２】スキャンチェーンを用いたデータのシフト動作を説明するための図
【図３】データの退避及び復帰に係る処理の流れを示すフローチャート
【図４】退避データ格納領域におけるエラー検出訂正の流れを示す図
【図５】本発明に係る集積回路装置の第１実施形態を示す構成図
【図６】データの退避及び復帰のタイミングを示すシーケンス図
【図７】本発明に係る集積回路装置の第２実施形態を説明するための図であって、スキャンコントローラの構成例を示す図
【図８】第２実施形態に係り、複数の機能モジュールの夫々に退避部を設ける構成例を示す図
【図９】本発明に係る集積回路装置の第３実施形態（専用領域へ退避）を示す構成図
【図１０】本発明に係る集積回路装置の第４実施形態（ＲＡＭ／ＣＡＣＨＥへ退避）を示す構成図
【図１１】本発明に係る集積回路装置の第５実施形態（ＢＩＳＴ用メモリへ退避）を示す構成図
【図１２】本発明に係る集積回路装置の第６実施形態を示す構成図であって、多数決演算によるエラー検出訂正を説明する図
【図１３】従来例に係る給電制御を説明するための図
【符号の説明】
１…ＰＭＵ（電源管理ユニット）
２，２００，２０１…機能モジュール
３，３００，３０１，４００，５００，６００…退避部
４…セレクタ
５…符号化器
６，６０…退避データ格納領域
７，４０３…復号化器
１０…スキャンコントローラ
１１…スキャンチェーン
１２…コントローラ
１３…パルスジェネレータ
１４…シリアルパラレル変換器及び符号化器
１５…復号化器及びパラレルシリアル変換器
１６…チェックビット
１７…退避データ
２０，７００…メモリ（ＲＡＭ又はＣＡＣＨＥ）
２１…フリップフロップ
２２…シフトレジスタ
３０…退避コントローラ
３１…パルスジェネレータ
７０１…アドレス生成器
８００…ＢＩＳＴ（自己テスト回路）
８０１…コントローラ
８０２…パターン生成器
８０３…ＢＩＳＴ用メモリ
８０４…コンパレータ
【発明の属する技術分野】
本発明は消費電力削減のために機能モジュール単位で電源供給を制御し、内部レジスタ等のデータの退避及び復帰制御を行う集積回路装置に関する。
【０００２】
【従来の技術】
低電力ＳｏＣ（システム・オン・チップ）の実現においては、消費電力削減のために遊休（アイドル）状態の機能モジュールの動作を停止させるのが常套手段である。機能モジュールの動作を止めるにはクロックの供給を停止するという手法が知られている。しかし、クロック供給を停止し機能モジュールの動作を止めたとしても、機能モジュール自体には電源が供給されつづけているのでリーク電流によって生じる電力の損失を止めることはできない。このため、リークによる電力損失をも削減するためにアイドル状態の機能モジュールへの電源供給を停止する手法が考案されている。このような電源供給を停止され動作停止している機能モジュールの状態をスリープ（ＳＬＥＥＰ）状態という。
【０００３】
電源が遮断されると回路が保持していた情報がすべて失われてしまう。このため、機能モジュールがスリープ状態から復帰し、スリープに入る直前の状態から動作を再開するには、機能モジュールがスリープ状態になり電源供給が停止したとしても、復帰後に必要となるデータを保持していられる回路構成が必須である。このような回路構成としては、機能モジュールを構成する回路素子のうち必要なデータを保持する回路素子の電源は常に供給し、その他の回路素子の電源供給のみ停止する手法や、必要なデータを別のメモリブロックなどに退避・保存しておく手法が提案されている。
【０００４】
図１３はかかる従来例を示す図である。同図に示すＶＤＤは電源であり、この電源ＶＤＤに対しそれぞれスイッチＳＷＡ，ＳＷＢ，ＳＷＣを介してロジックＬＡ，ＬＢ，ＬＣが接続されている。ロジックＬＡとＬＢの間およびロジックＬＢとＬＣの間にはそれぞれフリップフロップＦＦ１，ＦＦ２が接続されている。これらフリップフロップＦＦ１，ＦＦ２は電源ＶＤＤにも接続されている。ロジックＬＡ，ＬＢ，ＬＣは組合せ回路に相当し、フリップフロップＦＦ１，ＦＦ２は順序回路に相当する。フリップフロップＦＦ１，ＦＦ２には、スリープ後にその直前の状態から動作を再開できるようデータを保持するために常に電源が供給されるようにする一方、ロジックＬＡ，ＬＢ，ＬＣについては消費電力削減のために必要に応じてスイッチＳＷＡ，ＳＷＢ，ＳＷＣをＯＦＦにすることで電源ＶＤＤからの給電を遮断する。このように給電方法を制御する従来例によれば、フリップフロップＦＦ１，ＦＦ２には常に電源が供給されるのでデータの退避動作が不要であるという利点がある。当然ながらデータ退避先の記憶領域を確保する必要もない。しかしながら、図１３から分かるように電源ＶＤＤからの配線をスイッチＳＷＡ，ＳＷＢ，ＳＷＣ（ロジックＬＡ，ＬＢ，ＬＣ）へのものと、フリップフロップＦＦ１，ＦＦ２へのものとに分ける必要があり、これにより回路のレイアウトが非常に困難となる。また、貫通電流を防止する目的からフリップフロップＦＦ１，ＦＦ２の前段にＮＡＮＤゲート等を設ける必要があり、これによりゲート段数が増加するというデメリットもある。
【０００５】
なお、この図１３の従来例と同様の先行技術が非特許文献１にも記載されている。
【０００６】
また、消費電力削減を目的として機能モジュールへの電源供給を適宜遮断する際に、データ退避を行う技術が幾つか提案されている。かかる従来例は、ロジックのみ電源供給を遮断しフリップフロップについては常に電源供給する上述の従来例とは異なり、機能モジュール内の必要なデータを退避した後に、該機能モジュール内への全ての電源供給を遮断するというものである。このようなデータ退避を行う従来例の一つに、メモリの内容を外部記憶装置（ハードディスク装置等）に退避するものがある（特許文献１参照）。この従来例では、ハードディスク装置等を用いていることから、データ退避先でのエラー発生を抑えることができ信頼性が高いものの、データ退避及びその復帰動作の際の遅延時間の問題がある。
【０００７】
また、データ退避を行う他の従来例として、フリップフロップのデータをスキャンチェーン用いて強誘電体メモリ（ＦＲＡＭ： Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｒａｎｄｏｍ ＡｃｃｅｓｓＭｅｍｏｒｙ）に退避するもの（特許文献２参照）がある。この従来例は、待機動作時のリーク電流を削減可能であり、消費電力削減の目的に適うものではあるが、製造時において通常ロジックとＦＲＡＭとの混載プロセスが必要であることから、コスト面において不利である。
【０００８】
ＦＲＡＭのような不揮発性メモリに代えてＤＲＡＭのような揮発性メモリをデータの退避先とする場合、消費電力削減のためにデータ退避先への供給電圧をデータ保持に必要な最低電圧としても、いわゆるソフトエラー等の発生による退避したデータの信頼性低下を抑えられることが好ましい。ソフトエラーは、トランジスタが保持したデータが外部から入射したα線や中性子の影響で発生した電荷によって変化させられる現象である。α線や中性子が生成する最大電荷量は１５〜１５０ｆＣ程度であり、トランジスタの保持している電荷が、該１５〜１５０ｆＣ程度の電荷発生では影響を受けないほど多ければ、ソフトエラーは発生しない。しかし、そのためには回路への印加電圧を高くしなければならず、低消費電力化の妨げとなってしまう。
【０００９】
また、低消費電力化という点からだけでなく、近年のプロセス微細化によってトランジスタの印加可能電圧が低下しているという問題もある。例えば、１００ｎｍプロセスで１．０Ｖ動作の場合の論理セルの臨界電荷量はおよそ１０ｆＣという報告がある（非特許文献２参照）。臨界電荷量とは、これ以上の電荷が加わったときにトランジスタが保持したデータが失われる電荷量である。このことにより中性子が生成する電荷量よりも臨界電荷量を大きくするには通常の１５倍の電圧をかける必要が生じることになる。これは、プロセスの微細化が進んでいる現状では、印加電圧を高くすることでソフトエラーを回避することは事実上、不可能となってきていることを示している。
【００１０】
【特許文献１】
特開２０００−８２０１４公報
【００１１】
【特許文献２】
特開平１０−７８８３６号公報
【００１２】
【非特許文献１】
Ｓｔｅｐｈｅｎ Ｖ． Ｋｏｓｏｎｏｃｋｙ， Ｍｉｋｅ Ｉｍｍｅｄｉａｔｏ， Ｐｅｔｅｒ Ｃｏｔｔｒｅｌｌ， ｅｔ ａｌ． ： ”Ｅｎｈａｎｃｅｄ Ｍｕｌｔｉ−Ｔｈｒｅｓｈｏｌｄ （ＭＴＣＭＯＳ） Ｃｉｒｃｕｉｔｓ Ｕｓｉｎｇ Ｖａｒｉａｂｌｅ Ｗｅｌｌ Ｂｉａｓ”， Ｐｒｏｃｅｅｄｉｎｇｓ ｏｆ ｔｈｅ ２００１ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｓｙｍｐｏｓｉｕｍ ｏｎ Ｌｏｗ Ｐｏｗｅｒ Ｅｌｅｃｔｒｏｎｉｃｓ ａｎｄ Ｄｅｓｉｇｎ ｐｐ．１６５−１６９， ２００１
【００１３】
【非特許文献２】
Ｐ． Ｓｈｉｖａｋｕｍａｒ， Ｄ． Ｂｕｒｇｅｒ， ｅｔ ａｌ．： ”Ｍｏｄｅｌｉｎｇ ｔｈｅ Ｅｆｆｅｃｔ ｏｆ Ｔｅｃｈｎｏｌｏｇｙ Ｔｒｅｎｄｓ ｏｎ ｔｈｅ Ｓｏｆｔ Ｅｒｒｏｒ Ｒａｔｅ ｏｆ Ｃｏｍｂｉｎａｔｉｏｎａｌ Ｌｏｇｉｃ”， Ｉｎｔｌ． Ｃｏｎｆ． Ｏｎ Ｄｅｐｅｎｄａｂｌｅ Ｓｙｓｔｅｍ ａｎｄ Ｎｅｔｗｏｒｋ， ２００２
【００１４】
【発明が解決しようとする課題】
本発明はかかる事情に鑑みてなされたものであり、消費電力削減のために機能モジュール単位で柔軟に電源供給を制御でき、及びこれに伴い必要なデータの退避及び復帰を制御できる集積回路装置であって、しかもデータ退避の信頼性を低下させることがなく低コストで実現可能な集積回路装置を提供することを目的とする。
【００１５】
【課題を解決するための手段】
本発明に係る集積回路装置は、退避クロック信号に同期して退避データを出力する少なくとも一つの機能モジュールと、前記機能モジュールからいずれかの機能モジュールを選択し、選択された該機能モジュールへの電源供給の停止及び再開を制御する電源制御ユニットと、前記電源制御ユニットにより選択された機能モジュールから出力された退避データを格納する退避データ格納部と、前記退避データ格納部に格納された退避データが復帰クロック信号に同期して前記機能モジュールに復帰される際に、該退避データをエラー検出訂正するエラー検出訂正部とを具備することを特徴とする集積回路装置である。
【００１６】
また、本発明に係るより具体的な構成の集積回路装置は、複数のフリップフロップを有し、該複数のフリップフロップがスキャンチェーンを構成しており、退避動作時には該フリップフロップのデータを退避クロック信号に同期した該スキャンチェーンのシフト動作により出力する一方、復帰動作時には退避したデータを復帰クロック信号に同期した該スキャンチェーンのシフト動作により前記フリップフロップに復帰させる少なくとも一つの機能モジュールと、前記機能モジュールからいずれかの機能モジュールを選択し、選択された該機能モジュールへの電源供給の停止及び再開を制御する電源制御ユニットと、前記電源制御ユニットにより選択された機能モジュールについて、退避クロック信号及び復帰クロック信号を生成するクロック信号生成部と、退避動作時又は復帰動作時において、前記電源制御ユニットにより選択された機能モジュールをスキャンテストモードに移行させると共に、前記スキャンチェーンのシフト動作のために供給するクロック信号として、前記クロック信号生成部により生成された退避クロック信号又は復帰クロック信号を選択するスキャンコントローラと、前記電源制御ユニットにより選択された機能モジュールから前記退避クロック信号に同期した前記スキャンチェーンのシフト動作により出力された退避データを格納する退避データ格納部と、前記退避データ格納部に格納された退避データが前記復帰クロック信号に同期した前記スキャンチェーンのシフト動作により前記機能モジュールのフリップフロップに復帰される際に、該退避データをエラー検出訂正するエラー検出訂正部とを具備することを特徴とする集積回路装置である。
【００１７】
なお、上記構成について、さらに、前記エラー検出訂正部を、前記退避データからエラー訂正符号を生成し、前記退避データ格納部に書き込む符号化器と、前記退避データ格納部から、格納されていた退避データとそれに対応する前記エラー訂正符号を読み出して該退避データを復号化する復号化器とを具備する具体的な構成としてもよい。
【００１８】
また、前記エラー検出訂正部が、前記退避データ格納部に格納された退避データを定期的にエラー検出訂正する構成としてもよい。
【００１９】
また、前記退避データ格納部が前記退避データの複製を複数格納し、前記エラー検出訂正部が前記退避データ格納部に格納された複数の複製データを用いる多数決演算によりエラー検出訂正する構成としてもよい。
【００２０】
また、前記クロック信号生成部が、前記退避データ格納部における定期的なエラー検出訂正に用いられるクロック信号を生成する構成としてもよい。
【００２１】
また、前記退避データ格納部を、自己テスト回路用の記憶手段により構成してもよい。
【００２２】
また、前記退避データ格納部に格納された退避データを圧縮する圧縮器と、前記圧縮器により圧縮された退避データを前記機能モジュールへの復帰の際に復元する復元器とをさらに具備する構成としてもよい。
【００２３】
【発明の実施の形態】
以下、図面を参照しながら本発明の実施形態を説明する。本実施形態は低電力ＳｏＣ（システム・オン・チップ）の実現に好適であり、消費電力削減のために遊休（アイドル）状態の機能モジュールに対する給電を遮断してスリープ（ＳＬＥＥＰ）状態に遷移させる集積回路装置に関する。本実施形態の集積回路装置では、機能モジュールへの電源供給を遮断する際にデータ退避を行い、所定のイベントに応じて、退避したデータを該機能モジュールに復帰させ、スリープ状態から通常動作状態に復帰させる。
【００２４】
図１は本発明に係る集積回路装置の基本構成図である。図１に示す１はＰＭＵ（Ｐｏｗｅｒ Ｍａｎａｇｅｍｅｎｔ Ｕｎｉｔ：電源管理ユニット）、２は機能モジュール、３は退避部である。機能モジュール２に設けられたスイッチＳＷ１の制御端子には、ＰＭＵ１からの電源制御信号線が接続されている。このスイッチＳＷ１はＰＭＵ１からの電源制御信号に応じてＯＮ又はＯＦＦとなり、これにより機能モジュール２に対する電源の供給又は遮断が制御される。
【００２５】
図１に示すように、退避部３は、符号化器５、退避データ格納領域６、および復号化器７を有する。符号化器４は、データ退避時において、退避クロック信号に同期して機能モジュール２から出力された退避データをエラー検出訂正のために符号化する。これにより得られた符号化データを退避データと共に退避データ格納領域６に出力する。退避データ格納領域６には、例えば揮発性メモリが用いられる。後述するが、退避データ格納領域６は専用領域として新規に設けられたり、既存のメモリ領域が利用される。既存のメモリ領域としては、ＤＲＡＭや、キャッシュ（ＣＡＣＨＥ）メモリを構成するＳＲＡＭ等である。
【００２６】
復号化器７は、退避データ格納領域６に格納されている退避データと、対応する符号化データとを読み出して復号化を行い、エラー訂正がなされた退避データを出力する。復号化器７によりエラー訂正がなされた退避データは復帰クロック信号に同期して機能モジュール２に復帰される。なお、このようなエラー訂正動作は、少なくとも、退避データ格納領域６から機能モジュール２に退避データが復帰される前に行うこととするが、データ退避期間中において定期的に行うことが好ましい。図１の構成では退避部３には常時電源が供給される。しかし、電力効率を考慮すると退避部３には使用されるときのみに電源が供給されることが好ましいことから、同退避部３への電源供給を制御するためのスイッチ（ＳＷ２）を備えていても良い。この場合、退避部３に設けられたスイッチの制御端子には、機能モジュール２に設けられたスイッチＳＷ１と同様にＰＭＵ１からの退避制御信号線が接続され、その退避制御信号に応じてＯＮ状態又はＯＦＦ状態となることで、退避部３の使用状態（イネーブル状態）又は未使用状態が機能モジュール２の電源供給状態に応じて制御されることになる。
【００２７】
図２はスキャンチェーンを用いたデータのシフト動作を説明するための図、図３はデータの退避及び復帰に係る処理の流れを示すフローチャートである。図２に示すように、機能モジュール２は複数のフリップフロップ（Ｓｃａｎ−ＦＦ）２１を有し、該複数のフリップフロップ２１がスキャンチェーン１１を構成している。一方、退避部３の退避データ格納領域６はシフトレジスタ２２を構成しており、データの退避時においてスキャンチェーン１１の出力端に接続される。なお、退避データ格納領域６にシフトレジスタ２２を用いる構成は、説明の簡単化のため想定したものであり、本発明はかかる構成に限定されないことは言うまでもない。
【００２８】
先ず、スリープモードへの遷移判定を行う（ステップＳ１）。機能モジュール２がスリープモードに遷移すると、退避部３は退避動作を開始する（ステップＳ２）。機能モジュール２は退避クロック信号に同期してスキャンチェーン１１のシフト動作を行い、フリップフロップ２１が保持している値を順番に出力する。この出力されたフリップフロップ２１の値は、退避クロック信号に同期して退避部３のシフトレジスタ２２に退避されていく（ステップＳ３）。退避クロック信号の周波数は、可能な限り低速でよい。
【００２９】
なお、退避すべき値を保持しているフリップフロップ（例えば機能モジュール２の内部レジスタを構成するようなもの）を、一つのスキャンチェーン１１に纏める構成にしておけば、データ退避領域側すなわち退避部３において必要なフリップフロップの数、および、退避に要するクロックサイクル数を必要最低限に抑えることができ好ましい。
【００３０】
また、退避部３のフリップフロップは、図２のようなシフトレジスタ２２のような直列接続としても構わないが、図４に示すように、数ビットからなるグループ１７の分割単位としてもよい。この図４の構成によれば、符号化器５によりチェックビット１６を生成する符号化処理が簡単に行える。また、この図４の構成は一種のパラレル−シリアル変換であり、退避部３内の殆どのフリップフロップのクロックをより低速にすることが可能になることから、電力消費量削減の面で有利である。
【００３１】
機能モジュール２は、必要な全てのフリップフロップ２１の値を退避部３側に退避し終えた時点（ステップＳ４＝ＹＥＳ）でスリープモードに遷移する。一方、退避部３はシフトレジスタ２２のシフト動作を停止し、機能モジュール２から退避された値を保持し続ける。このとき、データ退避領域の電圧すなわちシフトレジスタ２２の動作電圧を、同シフトレジスタ２２が値を保持できる最低限の電圧まで下げる構成とすれば、電力消費量削減の面で有利である。
【００３２】
定期的なエラー検出訂正以外の退避部３の動作状態は、言うまでもなく退避データを記憶するという動作状態である。この状態では回路内のトランジスタのスイッチングが発生しないので、スイッチングによる電力消費は発生しない。しかしながら、今日の半導体プロセスでは微細化が進み、サブスレッショルドリークによる電力消費が無視できなくなっている。このサブスレッショルドリークは印加電圧に比例して増加することから、低消費電力化のためには退避部３の印加電圧を極力低くすることが望ましい。例えば、１００ｎｍプロセスでは電圧１．０Ｖ程度が通常動作時に用いられるが、データを記憶しておくだけならばトランジスタのスレッショルド電圧近辺（例えば０．３〜０．５Ｖ周辺）まで下げることができる。
【００３３】
退避部３において、符号化器５はシフトレジスタ２２に退避されたデータに対してエラー訂正のための符号化を行う（ステップＳ５）。これにより、エラー訂正符号すなわちチェックビット１６が生成される。生成されたチェックビット１６は、退避部３内の図示しないフリップフロップに保存される。尚、チェックビット１６の保存先としては、フリップフロップのみに限定されない。
【００３４】
ここでは、ＥＣＣ（Ｅｒｒｏｒ Ｃｈｅｃｋｉｎｇ ａｎｄ Ｃｏｒｒｅｃｔｉｏｎ）の手法を用いることとするが、ソフトエラー発生確率に応じて他の適切な手法を採ってもよい。例えば、ＳＥＣ−ＤＥＤの手法を用いてもよい。ＳＥＣ−ＤＥＤは１ビット誤り訂正・２ビット誤り検出（Ｓｉｎｇｌｅ Ｅｒｒｏｒ Ｃｏｒｒｅｃｔｉｏｎ ａｎｄ Ｄｏｕｂｌｅ Ｅｒｒｏｒ Ｄｅｔｅｃｔｉｏｎ）の略称であり、データビット列と符号ビット列に対して特定の演算を行うコーディング方法である。ＳＥＣ−ＤＥＤでは、１ビット分のエラーが生じた場合はこれを訂正可能である。また、２ビット分のエラーが生じた場合、その訂正はできないがエラーが発生したこと自体は検知できる。
【００３５】
ステップＳ５においてエラー訂正符号（チェックビット１６）を生成したのち、機能モジュール２はスリープモードに従い動作停止する。すなわち、ＰＭＵ１からの制御による電源供給が一時的に遮断される（ステップＳ６）。
【００３６】
ここで、退避部３において、シフトレジスタ２２の保持値に対して定期的にエラー検出を行うようにし（ステップＳ７）、ステップＳ８においてエラーを検出した際は復号化器７によって該エラーを訂正する構成としてもよい（ステップＳ９）。このような定期的なエラー検出訂正によれば、退避データの信頼性を向上できる。
【００３７】
そしてステップＳ１０において機能モジュール２のスリープモードが解除されると、先ず機能モジュール２が動作を再開する（ステップＳ１１）。続いて、退避部３のシフトレジスタ２２から退避データが読み出されるとともに、フリップフロップに保持されているチェックビット１６も読み出され、これらのデータを用いて復号化器７により復号化が行われる。復号化されたデータは、エラー訂正がなされたものとなる。
【００３８】
エラー訂正が行われた退避データは、退避時とは逆に、スキャンチェーン１１を用いたシフト動作により機能モジュール２側に転送され、フリップフロップ２１に戻される（ステップＳ１２）。シフトレジスタ２２から全ての退避データが機能モジュール２のフリップフロップ２１に復帰されると、該機能モジュール２はスリープモードに遷移する直前の状態（通常動作モード）に復帰する一方、退避部３は動作停止しオフ状態となる（ステップＳ１３）。
【００３９】
以下、このような本発明に係る集積回路装置の基本構成が適用された種々の実施形態を説明する。
【００４０】
（第１実施形態）
図５は、本発明に係る集積回路装置の第１実施形態を示す構成図である。この第１実施形態は、図１に示した構成をより具体化したものである。図１に示した構成と同様、ＰＭＵ１が電源制御及び退避処理自体の制御を管理する主体である。ＰＭＵ１は、低電力指向の集積回路装置（ＬＳＩ）に通常設けられるものであって、各機能モジュール２へのクロック供給や電源供給の制御を行い、アイドル状態の機能モジュール２における電力消費を極力抑える働きを持つ。このようなＰＭＵ１はＯＳ（オペレーティングシステム）のようなソフトウェアで実現されても良いし、ハードウェアで実現されても良い。いずれの場合においても、ＰＭＵ１は特定の機能モジュール２ヘのクロック供給や電源供給の制御を、集積回路装置における処理のヒストリや待機時間をもとに行う。
【００４１】
ＰＭＵ１により管理される機能モジュール２は複数あり、同ＰＭＵ１がいずれかの機能モジュール２を選択して電源制御及び退避制御を行うことができるが、本実施形態では説明の便宜上、機能モジュールＡのみがスリープ時に退避しておくべきデータを持っており、その他のメモリ等の他の機能モジュール（不図示）はそのようなデータを持っていないものと仮定する。
【００４２】
また、図５の構成においては、退避部３には、その電源供給を制御するためのスイッチＳＷ２が設けられている。このスイッチＳＷ２の制御端子には、機能モジュール２に設けられたスイッチＳＷ１と同様にＰＭＵ１からの退避制御信号線が接続されており、その退避制御信号に応じてＯＮ状態又はＯＦＦ状態となる。これにより退避部３の使用状態（イネーブル状態）又は未使用状態が機能モジュール２の電源供給状態に応じて制御される。
【００４３】
図６はデータの退避及び復帰のタイミングを示すシーケンス図である。図６において、ＣＬＫ＿ＥＮはクロック供給のイネーブル信号、ＰＷ＿ＥＮは電源供給のイネーブル信号、ＳＨ＿ＥＮは退避部３のイネーブル信号である。ＰＭＵ１がある機能モジュール２（ここでは図５に示されるモジュールＡ）の電源をＯＮ／ＯＦＦする場合、これに先立ちＰＭＵ１は退避部３のイネーブル信号（ＳＨ＿ＥＮ）を出力する。またＰＭＵ１は、退避部３から、データ退避処理又はデータ復帰処理の動作が完了した旨の返答を受けてから、電源供給のイネーブル信号（ＰＷ＿ＥＮ）により電源のＯＮ／ＯＦＦを制御する。
【００４４】
図５に示すスキャンコントローラ１０は、通常では集積回路装置全体をスキャンテストモードに切り替える制御を行うが、スキャンチェーン１１を用いたシフト動作によるデータの退避又は復帰を行う際には、ＰＭＵ１からその旨の指示を受け、該ＰＭＵ１から指定された機能モジュール（ここではモジュールＡ）をテストモードイネーブル信号（ＮＴ）によりスキャンテストモードに切り替える。
【００４５】
退避部３に設けられたパルスジェネレータ１３は、コントローラ１２からの制御により、データ退避処理において必要なデータをスキャンインするため、もしくはデータ復帰処理において必要なデータをスキャンアウトするために必要な数のクロックパルス（ｐｕｌｓｅ）を発生し、スキャンコントローラ１０に対して出力する。これらは上述した退避クロック信号又は復帰クロック信号に相当する。コントローラ１２は、ＰＭＵ１からの指示により、パルスジェネレータ１３による発生パルスの制御および定期的なエラー検出訂正動作を制御するコントローラであり、退避部３に設けられている。
【００４６】
以下、このように構成された本実施形態の動作を説明する。
【００４７】
モジュールＡが当分使用されないことがＰＭＵ１により判断された場合、ＰＭＵ１はまずクロック制御ユニット（ＣｌｋＭｇｒ）にモジュールＡへのクロック供給を停止するよう指示する。これを受けてクロック制御ユニットはモジュールＡへのクロック供給のイネーブル信号（ＣＬＫ＿ＥＮ）を“Ｌ”にしてクロック供給を停止する。
【００４８】
この状態からさらにモジュールＡが当分使用されないことが判断されると、ＰＭＵ１は退避部３のイネーブル信号（ＳＨ＿ＥＮ）を出力して退避部３を動作可能状態にする。
【００４９】
一方、スキャンコントローラ１０は、テストモードイネーブル信号（ＮＴ）を出力し、モジュールＡをスキャンテストモードにする。また、このときモジュールＡへ供給されるクロックのパスを、通常のスキャンテストモード動作時のクロックパルス信号（ｎｏｒｍａｌ＿ｃｌｋ）のパスに代えて、退避部３のパルスジェネレータ１３から供給されるクロックパルス信号（ｐｕｌｓｅ）のパスに切り替える。
【００５０】
イネーブル信号（ＳＨ＿ＥＮ）により退避部３が動作可能状態になると、パルスジェネレータ１３はクロックパルス信号（ｐｕｌｓｅ）の生成を開始する。このクロックパルス信号は上記のようにパスが切り替えられたスキャンコントローラ１０を通じてモジュールＡのスキャンチェーン１１に供給される。このクロックパルス信号に同期して、スキャンチェーン１１のフリップフロップが保持していたデータが順次シフトアウトされる。モジュールＡからシフトアウトされたデータは退避部３のシリアルパラレル変換器及び符号化器１４によりシリアルパラレル変換がなされる。また、該データに対する訂正符号化処理によりチェックビットが生成され、退避データとともに退避データ格納領域６に格納されていく。
【００５１】
なお、退避データを圧縮することで退避データ格納領域６へ格納する際のデータサイズを小さくすることも可能である。この場合、退避データ格納領域６に格納された退避データを圧縮する圧縮器と、この圧縮器により圧縮された退避データを機能モジュールへの復帰の際に復元する復元器とを設ける。
【００５２】
また、退避データ格納領域６が十分大きい場合は多数決法などを使うことで、訂正符号化処理が不要となる可能性もある。多数決法を用いる実施形態については後述する（第６実施形態）。また、上記シリアルパラレル変換処理は、退避部３における動作周波数を下げて電力効率を上げるために行うのであり、必須の処理ではない。
【００５３】
スキャンチェーン１１の全てのフリップフロップのデータの退避処理が完了すると、パルスジェネレータ１３はクロックパルス信号の生成を停止する。その後、ＰＭＵ１はモジュールＡの電源供給イネーブル信号（ＰＷ＿ＥＮ）を“Ｌ”にしてモジュールＡの電源をＯＦＦにする。ここまでで、データの退避処理は完了である。
【００５４】
次に、退避データの定期的な検証について説明する。既存のエラー訂正処理にはエラーを訂正できるビット数に上限があることが知られている。データを退避している時間が長くなるにつれて退避データ中のエラーが増加していくので、可能なうちにエラーを訂正しておく必要がある。このため、退避データを保持している間、つまりＳＨ＿ＥＮが“Ｈ”の間、退避部３において次のような定期的なエラー検出・訂正処理を行うことが望ましい。
【００５５】
すなわち、退避データを保持している間、退避部３のコントローラ１２が時間を測定する。一定時間が経過すると、コントローラ１２はパルスジェネレータ１３にクロックパルス信号を生成するよう指示を出す。この指示を受けると、パルスジェネレータ１３はクロックパルス信号を出力し始め、これに同期して復号化器及びパラレルシリアル変換器１５が、退避されているデータの復号化及びパラレルシリアル変換を行う。復号化が行われた時点でエラー訂正は実施されているので、ここで得られたデータはエラーのないデータといえる。ここでシリアルパラレル変換器及び符号化器１４が、訂正後のデータに対し再びシリアルパラレル変換及び符号化処理を施し、退避データ格納領域６に格納する。
【００５６】
次に、退避データの復帰について説明する。ＰＭＵ１はモジュールＡを動作させる必要が生じたことを判断すると、電源供給のイネーブル信号（ＰＷ＿ＥＮ）を“Ｈ”にしてモジュールＡに電源を供給し始める。モジュールＡの電源が完全に行き渡って安定すると、退避部３に対し退避データを復帰するよう指示を出す（ＳＨ＿Ｃｔｒｌ）。この指示を受けると退避部３のパルスジェネレータ１３はクロックパルス信号を生成してスキャンコントローラ１０に出力する。一方、復号化器及びパラレルシリアル変換器１５は復号化及ぴパラレルシリアル変換を行いながら、退避データ格納領域６に格納されていたデータを出力し始める。
【００５７】
このとき、モジュールＡはテストモードイネーブル信号（ＮＴ）によってスキャンテストモードに設定されているので、退避部３から出力されたデータはデータ退避時と同様、スキャンチェーン１１を通って元のフリップフロップに復帰される。パルスジェネレータ１３は何サイクル分のクロックパルス信号を出力すればよいかの情報をデータ退避時に得ている。退避部３から全てのデータが出力され、データの復帰が完了した時点でパルスジェネレータ１３はクロックパルス信号の生成を停止する。
【００５８】
その後、スキャンコントローラ１０はテストモードイネーブル信号（ＮＴ）の出力を停止し、モジュールＡを通常動作モードにする。さらに退避部３のイネーブル信号（ＳＨ＿ＥＮ）を“Ｌ”にするとともに、該退避部３の電源をＯＦＦにする。これらの処理の後で、ＰＭＵ１はクロック制御ユニットにモジュールＡのクロックを供給するように指示する。これを受けてクロック制御ユニットはクロック供給のイネーブル信号（ＣＬＫ＿ＥＮ）を“Ｈ”にする。これによってモジュールＡは通常の動作を再開する。
【００５９】
なお、上記の動作において、機能モジュールのクロック停止の後、更に暫くしてから電源を切るようにしているのは、いったん電源を切ってしまうと次に電源を入れるときに時間がかかるためである。頻繁に機能モジュールのＯＮ／ＯＦＦが行われる場合はクロックだけを制御して、電源は入れたままにしておくのが一般的である。
【００６０】
上述したパルスジェネレータ１３は、退避部３に設けられるものとして説明したが、次に説明する第２実施形態の図７の構成のようにスキャンコントローラ１０が同等のパルスジェネレータ３１を備える構成とし、退避部３にパルスジェネレータ１３を設けない構成としてもよい。あるいは、第２実施形態の図７のようにスキャンコントローラ１０がパルスジェネレータ３１を備えるとともに退避部３もパルスジェネレータ１３を備え、両者が協働して制御を行う構成としてもよい。この場合、例えば、データの退避又は復帰動作時には、専らスキャンコントローラ１０のパルスジェネレータ３１を用い、定期的なエラー検出訂正処理時には専ら退避部３のパルスジェネレータ１３を用いるようにする。なお、いずれの構成においても、若干制御方法が異なるものとなるに過ぎず、当業者であればこれらの変形を容易に行うことができる。
【００６１】
コントローラ１２についても、パルスジェネレータと同様に、スキャンコントローラ１０に含めたり、本実施形態のように退避部３の各々が備える構成としてもよい。要するに、ＰＭＵ１からの指示を認識し、データ退避及び復帰ならびに定期的なエラー検出訂正処理のシーケンスを実行できる構成であれば良い。
【００６２】
（第２実施形態）
図７は第２実施形態に係るスキャンコントローラの構成例を示す図である。本実施形態のスキャンコントローラ１０は、退避部３のイネーブル信号（ＳＨ＿ＥＮ＿Ａ、ＳＨ＿ＥＮ＿Ｂ）を出力する退避コントローラ３０を備えており、ＰＭＵ１ではなくこの退避コントローラ３０を退避又は復帰時の制御主体としている点で上述した第１実施形態のものとは構成が異なっている。
【００６３】
本実施形態のスキャンコントローラ１０についても、第１実施形態のものと同様に通常では集積回路装置全体をスキャンテストモードに切り替える制御を行う。スキャンチェーン１１を用いたシフト動作によるデータの退避又は復帰を行う際には、ＰＭＵ１からその旨の指示を受け、これに応じて退避コントローラ３０は該当する機能モジュールを選択してイネーブル信号（ＳＨ＿ＥＮ＿ＡまたはＳＨ＿ＥＮ＿Ｂ）を出力する。また、退避コントローラ３０は選択した機能モジュールに対してテストモードイネーブル信号ＮＴ１またはＮＴ２を出力する。これにより機能モジュールを選択的にスキャンテストモードに切り替えることができる。第２実施形態は、このような機能モジュール単位の退避及び復帰制御のためのモード切替の具体的構成に関する。
【００６４】
クロックパルス発生器３１は、必要なサイクル数のクロックパルス信号を生成する。このクロックパルス信号は、図７に示すｓｃａｎ＿ｃｌｋと同じパスを通じて機能モジュールのスキャンチェーンに与えられる。なお、ｓｃａｎ＿ｃｌｋは通常のスキャンテストモード時に用いられるクロックパルス信号である。また、ｎｏｒｍａｌ＿ｃｌｋ＿Ａおよびｎｏｒｍａｌ＿ｃｌｋ＿Ｂは、スキャンテストモードでも退避又は復帰動作モードでもない、通常の動作モード時に用いられるクロックパルス信号である。
【００６５】
図８は複数の機能モジュールの夫々に退避部を設ける構成例を示す図である。図８に示される複数の機能モジュールには、図７に示したスキャンコントローラ１０が接続される。
【００６６】
図８から分かるように、モジュールＡに対応して退避部Ａが設けられ、モジュールＢに対応して退避部Ｂが設けられている。モジュールＡではスキャンチェーン１１を構成する全てのフリップフロップのデータ（ｓｃａｎ＿ｏｕｔ１）が退避部Ａに退避されるのに対し、モジュールＢについては一部のフリップフロップのデータ（ｓｃａｎ＿ｏｕｔ２）は退避部Ｂには退避されず、他のフリップフロップのデータ（ｓｃａｎ＿ｏｕｔ３）のみが退避部Ｂに退避される構成である。
【００６７】
機能モジュール毎に退避部を設ける構成とした場合、このような詳細な退避制御を退避部Ａと退避部Ｂとを一つの退避部に纏める場合よりも容易に実現できる。
【００６８】
（第３実施形態）
図９は本発明に係る集積回路装置の第３実施形態（専用領域へ退避）を示す構成図である。
【００６９】
同図に示す２０は機能モジュールとしてのメモリである。このメモリ２０に対しデータの書き込み及び読み出しを行うモジュールＡは、該メモリ２０をアクセスする際のアドレスを生成するアドレス生成器２３を備えている。
【００７０】
退避部３は、このような機能モジュールとしてのメモリ２０とは別に、専用領域としての退避データ格納領域６を備える。このような退避部３は、機能モジュール毎に設けられていてもよいし、複数の機能モジュールに対して一つだけ設けられてもよい。退避データ格納領域６を大容量化できる場合、多数決法などを使うことで、訂正符号化処理が不要となる可能性がある。この場合、シリアルパラレル変換器および符号化器１４、および復号化器およびパラレルシリアル変換器１５を省略できる。多数決法を用いる実施形態については後述する（第６実施形態）。
【００７１】
また、退避データ格納領域６をソフトエラー対策ラッチで構成すれば、上述した定期的なエラー検出訂正を行わなくとも、所要のデータ信頼性を得ることができる。この場合、シリアルパラレル変換器および符号化器１４、および復号化器およびパラレルシリアル変換器１５を省略できる可能性もある。
【００７２】
また、退避データ格納領域６を後述するＢＩＳＴ（Ｂｕｉｌｔ Ｉｎ Ｓｅｌｆ Ｔｅｓｔ；自己テスト）回路などによるテスト処理に使用することができる。また、退避データ格納領域６をセット／リセット付きフリップフロップによって構成する場合、退避領域にデータを退避していないときならば、該退避領域に初期化信号を与えることによってセット付きフリップフロップ、リセット付きフリップフロップの並び順に応じたデータを必ず読み出すことができる。これを利用して退避データ格納領域６をＲＯＭとして使用することも可能である。
【００７３】
（第４実施形態）
図１０は本発明に係る集積回路装置の第４実施形態（ＲＡＭやＣＡＣＨＥへ退避）を示す構成図である。
【００７４】
本実施形態の退避部５００は、第３実施形態のものとは異なりデータ退避先の専用領域を持たず、ＲＡＭやキャッシュメモリからなる他の機能モジュール（ここでは例えばメモリ７００）を退避先として利用する構成である。データを退避／復帰させる際のメモリ７００へのアクセスのために、退避部５００はアドレス生成器７０１を備える。また、本構成において、コントローラ１２は、メモリ７００に対する書き込みイネーブル信号線（ｗＥＮ）および読み出しイネーブル信号線（ｒＥＮ）に接続されている。
【００７５】
機能モジュール１２から退避されたデータはシリアルパラレル変換器及び符号化器１４を介して１ワードの中に退避データとそれに対応するチェックビットを含んだライトデータとして生成され、ａｄｄｒｅｓｓ ｇｅｎ７０１で指定されたアドレスに書き込まれる。退避部５００はデータを復帰するのに備えて、退避したデータをメモリ上のどのアドレスに保存したかを記憶しておく必要がある。そのため書き込んだアドレスを記憶しておくメモリ領域を備えても良いし、メモリ上の各アドレスにそこに格納しているデータが退避データか通常データのどちらかであるかを示す情報（タグ）を備えても良い。
【００７６】
また、シリアルパラレル変換器および符号化器１４は、メモリ７００への書き込みデータ信号線（ｗｒｉｔｅ＿ｄａｔａ）に接続されており、復号化器およびパラレルシリアル変換器１５はメモリ７００からの読み出しデータ信号線（ｒｅａｄ＿ｄａｔａ）に接続されている。
【００７７】
なお、退避部５００は、機能モジュール毎にそれぞれ設けられてもよいし、複数の機能モジュールについて一つだけ設けられる構成としてもよい。また、退避部５００がアクセスする退避先としては、一つの退避先（ここではメモリ７００）のみならず複数の退避先を用いてもよい。また、退避部毎に異なる退避先を設けても良い。
【００７８】
ここで、データ退避先を専用領域とする上述の第３実施形態と当該第４実施形態との比較、すなわちデータ退避先の違いによる得失（メリット／デメリット）を説明する。
【００７９】
データ退避先を専用領域とする上述の第３実施形態の場合、退避データ及び訂正符号を格納する退避領域を新規に用意しなければならないため面積のオーバヘッドが大きい。なお、電力のオーバヘッドは機能モジュールが動作しているときには退避部の電源は遮断されているのでわずかである。一方、データ退避先としてＲＡＭやキャッシュを用いる第４実施形態の場合、既存のメモリに対して退避データを格納したアドレスを記憶する領域またはメモリの各アドレスが保持しているデータが退避されたデータであるか通常のデータであるかを判定するためのデータ判定用ＩＤの格納領域を追加するだけで済むので面積のオーバヘッドは小さい。電力のオーバヘッドについては、第３実施形態の場合と同様に小さい。なお、データ退避時にはメモリ上の必要な部分のみを動作させるようにして無駄な電力消費を抑えるべきである。
【００８０】
また、第３実施形態の場合、通常動作への影響がほとんどないが、第４実施形態の場合は若干ある。それは例えばノーマルパスの容量増加や退避データを識別する論理が増加（キャッシュのタグ）することである。
【００８１】
エラー検出訂正（ＥＣＣ）の実現容易性に関して、第３実施形態の場合は速度がそれほど重要とされないので、良く知られたＥＣＣを利用可能である点で好ましい。ただし、ソフトエラー対策のために、該ＥＣＣを定期的に行う必要がある。一方、第４実施形態の場合、退避データ量に対して退避データ格納領域の容量が十分大きい場合、データのコピー（複数）を用いた多数決演算によるエラー検出訂正により容易化が可能である。かかる構成については後の第６実施形態にて説明する。また、通常動作時にＥＣＣを兼用できる可能性がある。
【００８２】
制御容易性に関して、第３実施形態の場合は通常動作用モジュールから完全に独立した構成とすることができ、極めて容易である。一方、第４実施形態の場合、ＲＡＭやキャッシュを使用する他のモジュールが動作中である場合は制御がやや困難化する。
【００８３】
以上述べたことから、第４実施形態は、面積のオーバーヘッドのメリット、および容量の特性を生かしたＥＣＣの容易化、簡素化のメリットがある。それ以外については当該第４実施形態よりも専用領域への退避を行う第３実施形態の方が有利（特に通常動作への影響が小さいこと）である。
【００８４】
（第５実施形態）
図１１は本発明に係る集積回路装置の第５実施形態（ＢＩＳＴ用メモリへ退避）を示す構成図である。
【００８５】
本実施形態の退避部６００は、第４実施形態のものと同様にデータ退避先の専用領域を持たず、他の機能モジュールを退避先として利用する構成であるが、特に本実施形態ではデータ退避先としてＢＩＳＴ（Ｂｕｉｌｔ Ｉｎ Ｓｅｌｆ Ｔｅｓｔ；自己テスト）回路を利用する。ＢＩＳＴ回路８００は、コントローラ８０１、パターン生成器８０２、ＢＩＳＴメモリ８０３、およびコンパレータ（比較器）８０４から構成されており、具体的にはＢＩＳＴ用メモリ８０３をデータ退避先とするものである。ＢＩＳＴについては公知であり詳細な説明は省略するが、コントローラ８０１からの制御によりパターン生成器８０２がテストパターンを生成し、これを入力データ（ＢＩＳＴ＿ｉｎｐｕｔ＿ｄａｔａ）としてモジュール２に与える。その結果を出力データ（ＢＩＳＴ＿ｏｕｔｐｕｔ＿ｄａｔａ）としてモジュール２からＢＩＳＴ回路８００側が受け取り、先の入力データと該出力データとをＢＩＳＴ用メモリ８０３から読み出し、コンパレータ８０４が比較演算を行って故障の有無を判断するというものである。
【００８６】
ＢＩＳＴ用メモリ８０３の容量が十分大きい場合、本実施形態のようにデータ退避先として利用することで上述の第４実施形態と同様に面積オーバーヘッドを小さくできるメリットがある。尚、本実施形態は、ＢＩＳＴ回路に代えて、通常動作時には使用されない内部テストモード用のメモリ領域を利用するよう変形することも可能である。
【００８７】
（第６実施形態）
図１２は本発明に係る集積回路装置の第６実施形態を示す構成図であって、多数決演算によるエラー検出訂正を説明する図である。
【００８８】
本実施形態の退避部４００は、コントローラ４０１、退避データ格納領域６０、および復号化器４０３から構成されている。コントローラ４０１は、大容量のＲＡＭやキャッシュメモリからなる退避データ格納領域６０をアクセスする際のアドレスを生成するアドレス生成器４０２を備える。なお、図１２では退避データ格納領域６０が退避部４００内の専用領域として設けられるよう示されているが、専用領域としてではなく、上述したように他の機能モジュールや、ＢＩＳＴ用メモリを利用する構成としてもよい。
【００８９】
コントローラ４０１は、機能モジュール２からデータが退避されてきた際に、該退避データの複製を複数、生成する。この複数の複製データは退避データ格納領域６０の異なる領域に格納される。このように退避されたデータを機能モジュール２に復帰させる際に、エラー検出訂正部としての復号化器４０３は、これら複数の複製データのすべてを退避データ格納領域６０から読み出し、多数決演算を行う。多数決演算の結果として得られるデータは、仮にソフトエラー等がデータ退避中に生じていたとしても、これが訂正された本来のデータとして得られる。このような本実施形態によれば、上述したような定期的なエラー検出訂正処理が不要となり好ましい。
【００９０】
なお、本発明は上述した実施形態に限定されず種々変形して実施可能である。
【００９１】
【発明の効果】
以上説明したように本発明によれば、消費電力削減のために機能モジュール単位で柔軟に電源供給を制御でき、及びこれに伴い必要なデータの退避及び復帰を制御できる集積回路装置であって、しかもデータ退避の信頼性を低下させることなく低コストで実現可能な集積回路装置を提供できる。特に、消費電力削減のためにデータ退避先への供給電圧をデータ保持に必要な最低電圧としても、データ退避先においてエラー検出訂正を行う構成によって、いわゆるソフトエラー等の発生による退避したデータの信頼性低下を抑えることができる。
【図面の簡単な説明】
【図１】本発明に係る集積回路装置の基本構成図
【図２】スキャンチェーンを用いたデータのシフト動作を説明するための図
【図３】データの退避及び復帰に係る処理の流れを示すフローチャート
【図４】退避データ格納領域におけるエラー検出訂正の流れを示す図
【図５】本発明に係る集積回路装置の第１実施形態を示す構成図
【図６】データの退避及び復帰のタイミングを示すシーケンス図
【図７】本発明に係る集積回路装置の第２実施形態を説明するための図であって、スキャンコントローラの構成例を示す図
【図８】第２実施形態に係り、複数の機能モジュールの夫々に退避部を設ける構成例を示す図
【図９】本発明に係る集積回路装置の第３実施形態（専用領域へ退避）を示す構成図
【図１０】本発明に係る集積回路装置の第４実施形態（ＲＡＭ／ＣＡＣＨＥへ退避）を示す構成図
【図１１】本発明に係る集積回路装置の第５実施形態（ＢＩＳＴ用メモリへ退避）を示す構成図
【図１２】本発明に係る集積回路装置の第６実施形態を示す構成図であって、多数決演算によるエラー検出訂正を説明する図
【図１３】従来例に係る給電制御を説明するための図
【符号の説明】
１…ＰＭＵ（電源管理ユニット）
２，２００，２０１…機能モジュール
３，３００，３０１，４００，５００，６００…退避部
４…セレクタ
５…符号化器
６，６０…退避データ格納領域
７，４０３…復号化器
１０…スキャンコントローラ
１１…スキャンチェーン
１２…コントローラ
１３…パルスジェネレータ
１４…シリアルパラレル変換器及び符号化器
１５…復号化器及びパラレルシリアル変換器
１６…チェックビット
１７…退避データ
２０，７００…メモリ（ＲＡＭ又はＣＡＣＨＥ）
２１…フリップフロップ
２２…シフトレジスタ
３０…退避コントローラ
３１…パルスジェネレータ
７０１…アドレス生成器
８００…ＢＩＳＴ（自己テスト回路）
８０１…コントローラ
８０２…パターン生成器
８０３…ＢＩＳＴ用メモリ
８０４…コンパレータ
Claims (9)
- 退避クロック信号に同期して退避データを出力する少なくとも一つの機能モジュールと、
前記機能モジュールからいずれかの機能モジュールを選択し、選択された該機能モジュールへの電源供給の停止及び再開を制御する電源制御ユニットと、
前記電源制御ユニットにより選択された機能モジュールから出力された退避データを格納する退避データ格納部と、
前記退避データ格納部に格納された退避データが復帰クロック信号に同期して前記機能モジュールに復帰される際に、該退避データをエラー検出訂正するエラー検出訂正部と
を具備することを特徴とする集積回路装置。 - 複数のフリップフロップを有し、該複数のフリップフロップがスキャンチェーンを構成しており、退避動作時には該フリップフロップのデータを退避クロック信号に同期した該スキャンチェーンのシフト動作により出力する一方、復帰動作時には退避したデータを復帰クロック信号に同期した該スキャンチェーンのシフト動作により前記フリップフロップに復帰させる少なくとも一つの機能モジュールと、
前記機能モジュールからいずれかの機能モジュールを選択し、選択された該機能モジュールへの電源供給の停止及び再開を制御する電源制御ユニットと、
前記電源制御ユニットにより選択された機能モジュールについて、退避クロック信号及び復帰クロック信号を生成するクロック信号生成部と、
退避動作時又は復帰動作時において、前記電源制御ユニットにより選択された機能モジュールをスキャンテストモードに移行させると共に、前記スキャンチェーンのシフト動作のために供給するクロック信号として、前記クロック信号生成部により生成された退避クロック信号又は復帰クロック信号を選択するスキャンコントローラと、
前記電源制御ユニットにより選択された機能モジュールから前記退避クロック信号に同期した前記スキャンチェーンのシフト動作により出力された退避データを格納する退避データ格納部と、
前記退避データ格納部に格納された退避データが前記復帰クロック信号に同期した前記スキャンチェーンのシフト動作により前記機能モジュールのフリップフロップに復帰される際に、該退避データをエラー検出訂正するエラー検出訂正部と
を具備することを特徴とする集積回路装置。 - 前記エラー検出訂正部は、
前記退避データからエラー訂正符号を生成し、前記退避データ格納部に書き込む符号化器と、
前記退避データ格納部から、格納されていた退避データとそれに対応する前記エラー訂正符号を読み出して該退避データを復号化する復号化器と
を具備することを特徴とする請求項１又は２に記載の集積回路装置。 - 前記エラー検出訂正部は、前記退避データ格納部に格納された退避データを定期的にエラー検出訂正することを特徴とする請求項１乃至３のいずれかに記載の集積回路装置。
- 前記退避データ格納部は前記退避データの複製を複数格納し、
前記エラー検出訂正部は前記退避データ格納部に格納された複数の複製データを用いる多数決演算によりエラー検出訂正することを特徴とする請求項１又は２に記載の集積回路装置。 - 前記クロック信号生成部は、前記退避データ格納部における定期的なエラー検出訂正に用いられるクロック信号を生成することを特徴とする請求項１乃至５のいずれかに記載の集積回路装置。
- 前記退避データ格納部が、自己テスト回路用の記憶手段から構成されることを特徴とする請求項１乃至６のいずれかに記載の集積回路装置。
- 前記退避データ格納部に格納された退避データを圧縮する圧縮器と、
前記圧縮器により圧縮された退避データを前記機能モジュールへの復帰の際に復元する復元器と
をさらに具備することを特徴とする請求項１乃至７のいずれかに記載の集積回路装置。 - 前記退避データ格納部を揮発性メモリにより構成したことを特徴とする請求項１乃至８のいずれかに記載の集積回路装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002289999A JP3910902B2 (ja) | 2002-10-02 | 2002-10-02 | 集積回路装置 |
| US10/674,951 US7269780B2 (en) | 2002-10-02 | 2003-09-30 | Power management for circuits with inactive state data save and restore scan chain |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002289999A JP3910902B2 (ja) | 2002-10-02 | 2002-10-02 | 集積回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004126932A true JP2004126932A (ja) | 2004-04-22 |
| JP3910902B2 JP3910902B2 (ja) | 2007-04-25 |
Family
ID=32170868
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002289999A Expired - Fee Related JP3910902B2 (ja) | 2002-10-02 | 2002-10-02 | 集積回路装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7269780B2 (ja) |
| JP (1) | JP3910902B2 (ja) |
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006004245A (ja) * | 2004-06-18 | 2006-01-05 | Seiko Epson Corp | 集積回路装置及び電子機器 |
| JP2007265557A (ja) * | 2006-03-29 | 2007-10-11 | Toshiba Corp | 半導体記憶装置 |
| JP2007536667A (ja) * | 2004-05-05 | 2007-12-13 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 集積回路を備えるモバイル装置およびそのような回路をパワーダウンする方法 |
| WO2008126418A1 (ja) * | 2007-04-11 | 2008-10-23 | Panasonic Corporation | データ退避システム及びデータ復帰システム、並びにデータ退避方法及びデータ復帰方法 |
| JP2009159011A (ja) * | 2007-12-25 | 2009-07-16 | Renesas Technology Corp | 半導体集積回路 |
| JP2009187552A (ja) * | 2008-02-11 | 2009-08-20 | Nvidia Corp | 電力制御システム及び電力制御方法 |
| JP2010231417A (ja) * | 2009-03-26 | 2010-10-14 | Denso Corp | ソフトエラー検出回路を備える制御装置 |
| KR20110018990A (ko) * | 2009-08-19 | 2011-02-25 | 삼성전자주식회사 | 파워 게이팅 장치 |
| JP2011090448A (ja) * | 2009-10-21 | 2011-05-06 | Renesas Electronics Corp | 半導体集積回路 |
| JP2012248194A (ja) * | 2011-05-27 | 2012-12-13 | Arm Ltd | 状態保持回路における状態保全性の検証 |
| US8705267B2 (en) | 2010-12-03 | 2014-04-22 | Semiconductor Energy Laboratory Co., Ltd. | Integrated circuit, method for driving the same, and semiconductor device |
| JP2014179080A (ja) * | 2013-03-13 | 2014-09-25 | Intel Corp | プラットフォーム非依存型パワー管理 |
| JP2017123119A (ja) * | 2016-01-08 | 2017-07-13 | 株式会社デンソー | 電子制御装置 |
| WO2018066246A1 (ja) * | 2016-10-03 | 2018-04-12 | ソニー株式会社 | 半導体回路、半導体回路の制御方法、および電子機器 |
| CN113268132A (zh) * | 2021-05-19 | 2021-08-17 | 维沃移动通信有限公司 | 供电控制方法、装置和电子设备 |
Families Citing this family (47)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005054884A1 (en) * | 2003-12-01 | 2005-06-16 | Nokia Corporation | Integrated circuit with leakage control and method for leakage control |
| KR100539254B1 (ko) * | 2004-03-13 | 2005-12-27 | 삼성전자주식회사 | 테스트용 스캔 체인을 이용한 반도체 장치의 슬립모드에서의 데이터 보존 회로 및 그 보존 방법 |
| US7447919B2 (en) * | 2004-04-06 | 2008-11-04 | Hewlett-Packard Development Company, L.P. | Voltage modulation for increased reliability in an integrated circuit |
| US20060080583A1 (en) * | 2004-10-07 | 2006-04-13 | International Business Machines Corporation | Store scan data in trace arrays for on-board software access |
| JP4531535B2 (ja) * | 2004-11-26 | 2010-08-25 | 富士通株式会社 | 命令処理停止手段を持つ命令制御装置におけるハードウェアエラー制御方式 |
| KR101185614B1 (ko) * | 2005-01-31 | 2012-09-28 | 삼성전자주식회사 | 절전모드가 아닌 동작상태저장과 전원차단으로 구현하는시스템의 소비전력 감소 방법 및 장치 |
| JP2006236252A (ja) * | 2005-02-28 | 2006-09-07 | Fujitsu Ltd | セキュリティ装置、時刻校正装置、タイムスタンプ装置、電源供給制御方法および電源供給制御プログラム |
| JP4761833B2 (ja) * | 2005-05-24 | 2011-08-31 | 株式会社東芝 | 半導体装置及びシステム |
| US20070124607A1 (en) * | 2005-11-30 | 2007-05-31 | Samsung Electronics Co., Ltd. | System and method for semi-automatic power control in component architecture systems |
| JP5058503B2 (ja) * | 2006-03-17 | 2012-10-24 | 日本電気株式会社 | スキャンテスト用回路を備える電子回路、集積回路及び該集積回路に用いられる消費電力低減方法 |
| JP2007287770A (ja) * | 2006-04-13 | 2007-11-01 | Matsushita Electric Ind Co Ltd | 半導体集積回路 |
| US7996738B2 (en) * | 2006-05-03 | 2011-08-09 | International Business Machines Corporation | Semiconductor chip with a plurality of scannable storage elements and a method for scanning storage elements on a semiconductor chip |
| JP2008117372A (ja) * | 2006-10-13 | 2008-05-22 | Nec Electronics Corp | 半導体集積回路およびその制御方法 |
| US7596737B2 (en) * | 2006-11-10 | 2009-09-29 | Taiwan Semiconductor Manufacturing Co., Ltd. | System and method for testing state retention circuits |
| US8316158B1 (en) | 2007-03-12 | 2012-11-20 | Cypress Semiconductor Corporation | Configuration of programmable device using a DMA controller |
| US7908516B2 (en) * | 2007-03-27 | 2011-03-15 | Microchip Technology Incorporated | Low power mode fault recovery method, system and apparatus |
| US8060661B1 (en) | 2007-03-27 | 2011-11-15 | Cypress Semiconductor Corporation | Interface circuit and method for programming or communicating with an integrated circuit via a power supply pin |
| US8046635B2 (en) * | 2007-04-11 | 2011-10-25 | Rohm Co., Ltd. | Data processing device and data control circuit for use therein |
| US7913132B2 (en) * | 2007-11-22 | 2011-03-22 | International Business Machines Corporation | System and method for scanning sequential logic elements |
| JP5140459B2 (ja) | 2008-02-28 | 2013-02-06 | ローム株式会社 | 不揮発性記憶ゲートおよびその動作方法、および不揮発性記憶ゲート組込み型論理回路およびその動作方法 |
| JP2010057160A (ja) * | 2008-08-01 | 2010-03-11 | Nec Electronics Corp | 半導体集積回路 |
| US8352819B2 (en) * | 2009-04-15 | 2013-01-08 | Arm Limited | State retention using a variable retention voltage |
| WO2011111506A1 (en) | 2010-03-12 | 2011-09-15 | Semiconductor Energy Laboratory Co., Ltd. | Method for driving circuit and method for driving display device |
| WO2011111508A1 (en) * | 2010-03-12 | 2011-09-15 | Semiconductor Energy Laboratory Co., Ltd. | Method for driving input circuit and method for driving input-output device |
| US8769338B1 (en) * | 2010-03-24 | 2014-07-01 | Qualcomm Incorporated | Saving and restoring states through low power mode |
| US8335881B2 (en) * | 2010-03-26 | 2012-12-18 | Freescale Semiconductor, Inc. | Method and apparatus for handling an interrupt during testing of a data processing system |
| US8438442B2 (en) * | 2010-03-26 | 2013-05-07 | Freescale Semiconductor, Inc. | Method and apparatus for testing a data processing system |
| WO2012017269A1 (en) * | 2010-08-05 | 2012-02-09 | Freescale Semiconductor, Inc. | Electronic circuit and method for state retention power gating |
| TWI536502B (zh) | 2011-05-13 | 2016-06-01 | 半導體能源研究所股份有限公司 | 記憶體電路及電子裝置 |
| US8732499B2 (en) | 2011-05-27 | 2014-05-20 | Arm Limited | State retention circuit adapted to allow its state integrity to be verified |
| US9135182B2 (en) | 2012-06-01 | 2015-09-15 | Semiconductor Energy Laboratory Co., Ltd. | Central processing unit and driving method thereof |
| US20140075091A1 (en) * | 2012-09-10 | 2014-03-13 | Texas Instruments Incorporated | Processing Device With Restricted Power Domain Wakeup Restore From Nonvolatile Logic Array |
| US9190172B2 (en) | 2013-01-24 | 2015-11-17 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US9281079B2 (en) * | 2013-02-12 | 2016-03-08 | International Business Machines Corporation | Dynamic hard error detection |
| KR102112367B1 (ko) | 2013-02-12 | 2020-05-18 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
| US20140281717A1 (en) | 2013-03-14 | 2014-09-18 | Nisar Ahmed | Built-in self test (bist) with clock control |
| US9294075B2 (en) | 2013-03-14 | 2016-03-22 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US8841952B1 (en) | 2013-05-27 | 2014-09-23 | Freescale Semiconductor, Inc. | Data retention flip-flop |
| US9383802B1 (en) * | 2013-06-20 | 2016-07-05 | Altera Corporation | Integrated circuit with state and data retention |
| KR20170073792A (ko) * | 2015-12-18 | 2017-06-29 | 에스케이하이닉스 주식회사 | 메모리 시스템 및 메모리 시스템의 동작 방법 |
| US10578672B2 (en) * | 2015-12-31 | 2020-03-03 | Stmicroelectronics (Grenoble 2) Sas | Method, device and article to test digital circuits |
| KR20170143084A (ko) | 2016-06-17 | 2017-12-29 | 에스케이하이닉스 주식회사 | 반도체장치 및 반도체시스템 |
| US10037073B1 (en) | 2016-09-23 | 2018-07-31 | Apple Inc. | Execution unit power management |
| EP3364301B1 (en) * | 2017-02-15 | 2020-04-01 | Nxp B.V. | Apparatus and associated method |
| US10956158B2 (en) | 2019-05-10 | 2021-03-23 | International Business Machines Corporation | System and handling of register data in processors |
| US11481273B2 (en) * | 2020-08-17 | 2022-10-25 | Micron Technology, Inc. | Partitioned memory having error detection capability |
| CN115312110A (zh) * | 2021-05-08 | 2022-11-08 | 瑞昱半导体股份有限公司 | 芯片验证系统及其验证方法 |
Family Cites Families (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US1078836A (en) * | 1909-11-23 | 1913-11-18 | Charles G Curtis | Gearing. |
| JPH05108496A (ja) | 1991-10-18 | 1993-04-30 | Nec Corp | パトロール制御方式 |
| US5502728A (en) * | 1992-02-14 | 1996-03-26 | International Business Machines Corporation | Large, fault-tolerant, non-volatile, multiported memory |
| JPH0652070A (ja) | 1992-05-29 | 1994-02-25 | Toshiba Corp | 集積回路のデータ保護装置およびデータ保護方法 |
| JPH06139153A (ja) | 1992-10-27 | 1994-05-20 | Shikoku Nippon Denki Software Kk | メモリ制御システム |
| WO1996018940A1 (en) * | 1994-12-16 | 1996-06-20 | Elonex Technologies, Inc. | Management of data before zero volt suspend in computer power management |
| US5701313A (en) * | 1995-02-24 | 1997-12-23 | Unisys Corporation | Method and apparatus for removing soft errors from a memory |
| US5761489A (en) * | 1995-04-17 | 1998-06-02 | Motorola Inc. | Method and apparatus for scan testing with extended test vector storage in a multi-purpose memory system |
| JPH0944277A (ja) | 1995-07-25 | 1997-02-14 | Mitsubishi Electric Corp | マイクロコンピュータ |
| US5784628A (en) * | 1996-03-12 | 1998-07-21 | Microsoft Corporation | Method and system for controlling power consumption in a computer system |
| JPH1078836A (ja) | 1996-09-05 | 1998-03-24 | Hitachi Ltd | データ処理装置 |
| JP3080062B2 (ja) * | 1998-04-06 | 2000-08-21 | 日本電気株式会社 | 半導体集積回路 |
| JP2000082014A (ja) | 1998-09-04 | 2000-03-21 | Canon Inc | 情報処理装置、情報処理方法、及び記憶媒体 |
| JP2000163320A (ja) | 1998-11-30 | 2000-06-16 | Nec Corp | ソフトエラー対策機能付メモリ装置及びソフトエラー対策方法 |
| US6510528B1 (en) * | 1999-12-14 | 2003-01-21 | International Business Machines Corporation | Method for improving personal computer reliability for systems that use certain power saving schemes |
| JP2001350672A (ja) | 2000-06-08 | 2001-12-21 | Casio Comput Co Ltd | メモリ制御装置およびそのデータ処理方法 |
| KR20020026814A (ko) | 2000-10-02 | 2002-04-12 | 포만 제프리 엘 | 컴퓨터 시스템의 중지 및 재개 동작을 위한 방법 및 장치 |
| KR100471056B1 (ko) * | 2000-11-18 | 2005-03-07 | 삼성전자주식회사 | 컴퓨터시스템 및 컴퓨터시스템의 대기모드제어방법 |
| JP2002196846A (ja) | 2000-12-26 | 2002-07-12 | Mitsubishi Electric Corp | Ｌｓｉのリーク電流低減方法 |
| US7058834B2 (en) * | 2001-04-26 | 2006-06-06 | Paul Richard Woods | Scan-based state save and restore method and system for inactive state power reduction |
| US6493257B1 (en) * | 2002-03-27 | 2002-12-10 | International Business Machines Corporation | CMOS state saving latch |
| US20030188241A1 (en) * | 2002-03-29 | 2003-10-02 | International Business Machines Corporation | CMOS low leakage power-down data retention mechanism |
-
2002
- 2002-10-02 JP JP2002289999A patent/JP3910902B2/ja not_active Expired - Fee Related
-
2003
- 2003-09-30 US US10/674,951 patent/US7269780B2/en not_active Expired - Fee Related
Cited By (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007536667A (ja) * | 2004-05-05 | 2007-12-13 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 集積回路を備えるモバイル装置およびそのような回路をパワーダウンする方法 |
| JP4662019B2 (ja) * | 2004-06-18 | 2011-03-30 | セイコーエプソン株式会社 | 集積回路装置及び電子機器 |
| JP2006004245A (ja) * | 2004-06-18 | 2006-01-05 | Seiko Epson Corp | 集積回路装置及び電子機器 |
| JP2007265557A (ja) * | 2006-03-29 | 2007-10-11 | Toshiba Corp | 半導体記憶装置 |
| WO2008126418A1 (ja) * | 2007-04-11 | 2008-10-23 | Panasonic Corporation | データ退避システム及びデータ復帰システム、並びにデータ退避方法及びデータ復帰方法 |
| JP2009159011A (ja) * | 2007-12-25 | 2009-07-16 | Renesas Technology Corp | 半導体集積回路 |
| JP2009187552A (ja) * | 2008-02-11 | 2009-08-20 | Nvidia Corp | 電力制御システム及び電力制御方法 |
| JP2010231417A (ja) * | 2009-03-26 | 2010-10-14 | Denso Corp | ソフトエラー検出回路を備える制御装置 |
| KR101636324B1 (ko) * | 2009-08-19 | 2016-07-05 | 삼성전자주식회사 | 파워 게이팅 장치 |
| KR20110018990A (ko) * | 2009-08-19 | 2011-02-25 | 삼성전자주식회사 | 파워 게이팅 장치 |
| JP2011090448A (ja) * | 2009-10-21 | 2011-05-06 | Renesas Electronics Corp | 半導体集積回路 |
| US8705267B2 (en) | 2010-12-03 | 2014-04-22 | Semiconductor Energy Laboratory Co., Ltd. | Integrated circuit, method for driving the same, and semiconductor device |
| US8891286B2 (en) | 2010-12-03 | 2014-11-18 | Semiconductor Energy Laboratory Co., Ltd. | Integrated circuit, method for driving the same, and semiconductor device |
| US9257971B2 (en) | 2010-12-03 | 2016-02-09 | Semiconductor Energy Laboratory Co., Ltd. | Integrated circuit, method for driving the same, and semiconductor device |
| JP2012248194A (ja) * | 2011-05-27 | 2012-12-13 | Arm Ltd | 状態保持回路における状態保全性の検証 |
| JP2014179080A (ja) * | 2013-03-13 | 2014-09-25 | Intel Corp | プラットフォーム非依存型パワー管理 |
| US9690353B2 (en) | 2013-03-13 | 2017-06-27 | Intel Corporation | System and method for initiating a reduced power mode for one or more functional blocks of a processor based on various types of mode request |
| JP2017123119A (ja) * | 2016-01-08 | 2017-07-13 | 株式会社デンソー | 電子制御装置 |
| WO2018066246A1 (ja) * | 2016-10-03 | 2018-04-12 | ソニー株式会社 | 半導体回路、半導体回路の制御方法、および電子機器 |
| US10818369B2 (en) | 2016-10-03 | 2020-10-27 | Sony Corporation | Semiconductor circuit, control method of semiconductor circuit, and electronic apparatus |
| CN113268132A (zh) * | 2021-05-19 | 2021-08-17 | 维沃移动通信有限公司 | 供电控制方法、装置和电子设备 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3910902B2 (ja) | 2007-04-25 |
| US7269780B2 (en) | 2007-09-11 |
| US20040088630A1 (en) | 2004-05-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3910902B2 (ja) | 集積回路装置 | |
| KR100305311B1 (ko) | 리프레시 간격 제어 장치와 방법 및 컴퓨터 | |
| US7171605B2 (en) | Check bit free error correction for sleep mode data retention | |
| US8560931B2 (en) | Low power retention random access memory with error correction on wake-up | |
| JP4664208B2 (ja) | 半導体メモリおよび半導体メモリの動作方法 | |
| US20100157693A1 (en) | Semiconductor memory device | |
| US9343183B2 (en) | Memory device retention mode based on error information | |
| US20080222483A1 (en) | Method, system, and apparatus for distributed decoding during prolonged refresh | |
| US20030009721A1 (en) | Method and system for background ECC scrubbing for a memory array | |
| US10319429B2 (en) | SRAM with error correction in retention mode | |
| CN113076219B (zh) | 一种高能效的片上存储器错误检测与纠错电路及实现方法 | |
| US20080016427A1 (en) | Semiconductor memory device | |
| US7171592B2 (en) | Self-testing circuit in semiconductor memory device | |
| JP2003151297A (ja) | 誤り訂正回路を備えた半導体記憶装置 | |
| JP2009048751A (ja) | エラー修正コード（ｅｃｃ）回路テストモード | |
| JP2008108390A (ja) | 半導体記憶装置及びそのテスト方法 | |
| JP2005158061A (ja) | メモリの回復方法及び回復能力を有するメモリデバイス | |
| JP2001351395A (ja) | 半導体メモリ集積回路 | |
| KR20140108886A (ko) | 이동 통신 시스템에서 메모리 제어 방법 및 장치 | |
| TWI485707B (zh) | 非揮發性記憶體裝置與用於處理其組態資訊的方法 | |
| WO2013132806A1 (ja) | 不揮発性論理集積回路と不揮発性レジスタの誤りビットの訂正方法 | |
| US20080028278A1 (en) | Circuit architecture protected against perturbations | |
| US11579776B2 (en) | Optimizing power consumption of memory repair of a device | |
| US11269720B2 (en) | Memory storage apparatus and data access method | |
| JP3973970B2 (ja) | 記憶素子のデータ退避・復元装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050419 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050426 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050627 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20060328 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20060328 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061017 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061215 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070116 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070125 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100202 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110202 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120202 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130202 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130202 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140202 Year of fee payment: 7 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |