TWI485707B - 非揮發性記憶體裝置與用於處理其組態資訊的方法 - Google Patents

Description

非揮發性記憶體裝置與用於處理其組態資訊的方法

本發明關於一種非揮發性記憶體裝置，尤其是關於一種用於處理儲存在一組態資訊儲存區塊中複數組態資料群組的技術。

做為一種非揮發性記憶體裝置的一種快閃記憶體裝置包括一組態資訊儲存區塊，用於儲存複數組態資料群組。組態資訊儲存區塊被指定為一記憶體裝置中的一特定區塊，並由複數非揮發性記憶胞所構成。就參考而言，這種組態資訊儲存區塊稱之為一碼位址記憶體(CAM,“Code address memory")。

儲存在該組態資訊儲存區塊中的該等複數組態資料群組之每一者，其包括內部偏壓資訊、內部邏輯組態資訊、失效的位址資訊與冗餘資訊中的任一種。在啟動作業周期當中，當電力首次施加於非揮發性記憶體裝置並執行電力啟始化時，儲存在該組態資訊儲存區塊中的該等複數組態資料群組即由一頁面緩衝器進行偵測並輸出。此時，執行一種判定由該頁面緩衝器輸出之該等複數組態資料群組的多數之程序，並將判定結果儲存為複數組態信號。「多數」可被定義為在一位元群組中多數位元為邏輯「1」。該位元群組可為例如8位元。

就參考而言，當該等組態資料群組之每一者被程式化至該組態資訊儲存區塊時，每個組態資料群組之所有個別資料被程式化為相同的數值而增加可靠度。例如，當假設一組態資料群組由8位元組態資料構成時，有8個「1」被程式化至該組態資訊儲存區塊。當該頁面緩衝器偵測並輸出儲存在該組態資訊儲存區塊中的該組態資料群組時，依照程式化狀態與偵測能力，輸出資料可以多種數值輸出，像是「1111 1111」、「1111 1000」等。藉由判定被輸出之多數8位元資料信號偵測一最終資料值。也就是說，如果多數8位元資料信號的數值為「1」，「1」即被判定為最終資料值。否則，即判定「0」為最終資料值。

在啟動作業周期期間以此方式執行組態資訊處理。在這方面，如果該等複數組態資料群組之數目很多，則每次啟動電力時，處理組態資訊就需要很長時間。因此，本技藝中需要一種可解決此問題的技術。

在本發明一具體實施例中，一種非揮發性記憶體裝置包括一記憶體裝置，其中包括一組態資訊儲存區塊，用於儲存複數組態資料群組，及一組態資訊處理電路，其配置成在一第一控制時脈信號的控制之下、於做為一啟動作業的一初始階段的一第一周期期間，判定自該記憶體裝置輸出之多數組態資料群組，並在其循環短於該第一控制時脈信號之一第二控制時脈信號的控制之下、於該第一周期之後的一第二周期期間，判定自該記憶體裝置輸出之多數組態資料群組。

在本發明另一具體實施例中，一種非揮發性記憶體裝置包括一電力穩定化偵測電路，其配置成偵測電力是否穩定，一控制時脈輸出單元，其配置成根據該電力穩定化偵測電路的偵測結果，輸出一第一控制時脈信號與其循環短於該第一控制時脈信號的一第二控制時脈信號中的任一者做為一輸出時脈信號，及一組態資料處理單元，其配置成在該輸出時脈信號的控制之下，判定多數依序自一組態資訊儲存區塊輸出的複數組態資料群組，並輸出其判定結果做為複數組態信號。

在本發明又另一具體實施例中，一種用於在一啟動作業期間處理複數組態資料群組的方法，其包含於一第一控制時脈信號的控制之下、於做為該啟動作業的一初始階段之一第一周期期間輸出的該等複數組態資料群組當中判定多數組態資料群組，並在其循環短於該第一控制時脈信號的一第二控制時脈信號的控制之下、於該第一周期之後的一第二周期期間，判定自該記憶體裝置輸出的多數組態資料群組。

以下將透過示例性具體實施例參照該等附屬圖式，說明根據本發明之一種非揮發性記憶體裝置的多種具體實施例以及一種用於處理其組態資訊的方法。

就參考而言，因為用於標定裝置、區塊等在圖式與實施方式中所使用的用語、標誌及符號視場合之需要可用於細部的單元，請注意在整個電路系統中相同的用語、標誌及符號可能並不標定相同的裝置、區塊等。概言之，一電路之邏輯信號與二元化資料值被區分為對應於電壓位準的高位準(H)及低位準(L)，並可表示成「1」及「0」。再者，一高阻抗狀態(一高Z狀態)可視場合的需要來定義與描述。同時，一資料信號之資料值可依照一電壓位準或一電流大小而不同地以單一位元型式或一多位元型式表示。

第1圖為根據本發明一具體實施例之一非揮發性記憶體裝置的組態圖。

為了清楚說明，根據本發明之具體實施例的非揮發性記憶體裝置僅包括一簡化的組態。

請參照第1圖，一非揮發性記憶體裝置1包括一記憶體裝置10與一組態資訊處理電路20。

以下將說明配置成如上述之非揮發性記憶體裝置1之細部組態與主要作業。

記憶體裝置10包括主儲存區塊BLOCK_0到BLOCK_N、一額外儲存區塊EXTRA BLOCK及一頁面緩衝器PAGE BUFFER。主儲存區塊BLOCK_0到BLOCK_N之每一者被區分成複數頁面，且每一頁面由複數記憶胞構成。額外儲存區塊EXTRA BLOCK包括一組態資訊儲存區塊，用於儲存複數組態資料群組。該組態資訊儲存區塊被區分成複數頁面，且每一頁面由複數記憶胞構成。頁面緩衝器PAGE BUFFER偵測並輸出儲存在該組態資訊儲存區塊與主儲存區塊BLOCK_0到BLOCK_N中的資料。就參考而言，該等複數組態資料群組之每一者皆包括內部偏壓資訊、內部邏輯組態資訊、失效的位址資訊與冗餘資訊中的任一者。

於一啟動作業中，當判定多數依序自記憶體裝置10輸出的該等複數組態資料群組時，組態資訊處理電路20藉由區別兩個周期來判定該等多數。

首先，於做為該啟動作業的一初始階段的一第一周期期間輸出的該等複數組態資料群組當中，多數的組態資料群組在一第一控制時脈信號的控制之下被判定。

接著，於該第一周期之後的一第二周期期間輸出的多數組態資料群組在其循環短於該第一控制時脈信號的一第二控制時脈信號的控制之下被判定。「多數」可被定義為在一位元群組中多數位元為邏輯「1」。該位元群組可為例如8位元。

換言之，於該啟動作業的初始階段之第一周期期間，因為電力並不穩定，該等多數係使用具有相對較低操作頻率的一控制時脈信號來判定，藉以確保操作穩定性。於電力為相對穩定的第二周期期間，該等多數係使用具有相對較高操作頻率的一控制時脈信號來判定。因此，判定多數所需要的時間可被縮短而確保操作穩定性。

在本具體實施例中，組態資訊處理電路20包括一控制時脈輸出單元21與一組態資料處理單元22。

控制時脈輸出單元21回應於一第一周期信號PERIOD1與一第二周期信號PERIOD2而分別輸出該第一控制時脈信號與該第二控制時脈信號做為一輸出時脈信號CLK_OUT。在本具體實施例中，控制時脈輸出單元21包括一振盪器21_1，與一時脈區分區段21_2。振盪器21_1回應於一時脈致能信號OSC_EN而產生一參考時脈信號CLK_REF。時脈區分區段21_2藉由區分參考時脈信號CLK_REF產生該等第一控制時脈信號與第二控制時脈信號，並回應於第一周期信號PERIOD1與第二周期信號PERIOD2而分別輸出該第一控制時脈信號與該第二控制時脈信號做為輸出時脈信號CLK_OUT。那就是，如果第一周期信號PERIOD1被啟動或啟動時，時脈區分區段21_2輸出該第一控制時脈信號做為輸出時脈信號CLK_OUT，而當第二周期信號PERIOD2被啟動時，輸出其循環短於該第一控制時脈信號的該第二控制時脈信號做為輸出時脈信號CLK_OUT。就參考而言，第一周期信號PERIOD1為在該第一周期期間被啟動的一信號，而第二周期信號PERIOD2為在該第二周期期間被啟動的一信號。第一周期信號PERIOD1與第二周期信號PERIOD2可被定義為自一內部命令處理電路或類似者輸出的信號。

組態資料處理單元22在輸出時脈信號CLK_OUT的控制之下，判定多數依序自記憶體裝置10輸出的該等複數組態資料群組，並輸出判定結果做為複數組態信號DATA_DET_LAT。在本具體實施例中，組態資料處理單元22包括一資料多工化區段22_1、一資料判定區段22_2與一閂鎖區段22_3。資料多工化區段22_1執行自記憶體裝置10接收的該等組態資料群組之並列至序列轉換的功能。資料判定區段22_2在輸出時脈信號CLK_OUT的控制之下，判定自資料多工化區段22_1輸出的多數信號並輸出判定結果。閂鎖區段22_3閂鎖自資料判定區段22_2輸出的信號。

第2圖為例示如第1圖所示之資料判定區段22_2的具體實施例之電路圖。

請參照第2圖，資料判定區段22_2包括複數D正反器210與一資料結合部份220。

複數D正反器210在該輸出時脈信號CLK_OUT的控制之下，閂鎖被依序施加的複數資料信號DATA<0>到DATA<7>。資料結合部份220處理儲存在該等複數D正反器中的複數資料信號DATA<0>到DATA<7>，並偵測多數的高信號。

資料結合部份220由複數NAND閘極所構成。在本具體實施例中，如果在8位元資料當中有5或更多位元資料被偵測為「1」，則最終輸出信號DATA_DET即輸出為「1」。也就是說，8位元資料信號DATA<0>~DATA<7>在此時被NAND化為5位元，且NAND化的結果被再次NAND化，藉此決定最終輸出信號DATA_DET的數值。

第3圖為根據本發明另一具體實施例之一非揮發性記憶體裝置的組態圖。

為了清楚說明，根據本發明之具體實施例的非揮發性記憶體裝置1僅包括一簡化的組態。

請參照第3圖，一非揮發性記憶體裝置1包括一記憶體裝置10、一組態資訊處理電路20A與一電力穩定化偵測電路30。組態資訊處理電路20A包括一控制時脈輸出單元21A與一組態資料處理單元22A。

以下將說明配置成如上述之非揮發性記憶體裝置1之細部組態與主要作業。

記憶體裝置10包括主儲存區塊BLOCK_0到BLOCK_N、一額外儲存區塊EXTRA BLOCK及一頁面緩衝器PAGE BUFFER。主儲存區塊BLOCK_0到BLOCK_N之每一者被區分成複數頁面，且每一頁面由複數記憶胞構成。額外儲存區塊EXTRA BLOCK包括一組態資訊儲存區塊，用於儲存複數組態資料群組。該組態資訊儲存區塊被區分成複數頁面，且每一頁面由複數記憶胞構成。頁面緩衝器PAGE BUFFER偵測並輸出儲存在該組態資訊儲存區塊與主儲存區塊BLOCK_0到BLOCK_N中的資料。就參考而言，該等複數組態資料群組之每一者包括內部偏壓資訊、內部邏輯組態資訊、失效的位址資訊與冗餘資訊中的任一者。

電力穩定化偵測電路30偵測電力是否穩定，並輸出偵測結果做為一電力偵測信號PWR_DET。

控制時脈輸出單元21A根據電力穩定化偵測電路30的偵測結果，輸出一第一控制時脈信號與其循環短於該第一控制時脈信號的一第二控制時脈信號中之任一者做為一輸出時脈信號。

組態資料處理單元22A在該輸出時脈信號的控制之下，判定多數依序自該組態資訊儲存區塊輸出的該等複數組態資料群組，並輸出判定結果做為複數組態信號DATA_DET_LAT。

在本具體實施例中，控制時脈輸出單元21A包括一振盪器21_1A與一時脈區分區段21_2A。振盪器21_1A回應於一時脈致能信號OSC_EN而產生一參考時脈信號CLK_REF。時脈區分區段21_2A區分參考時脈信號CLK_REF，並藉此產生一第一計數時脈信號CLK_CNT1、其循環比第一計數時脈信號CLK_CNT1要長一預定倍數的一第一閂鎖時脈信號CLK_LAT1、其循環短於第一計數時脈信號CLK_CNT1的一第二計數時脈信號CLK_CNT2、及其循環比第二計數時脈信號CLK_CNT2要短該預定倍數的一第二閂鎖時脈信號CLK_LAT2。時脈區分區段21_2A回應於電力偵測信號PWR_DET而輸出第一計數時脈信號CLK_CNT1與第一閂鎖時脈信號CLK_LAT1或第二計數時脈信號CLK_CNT2與第二閂鎖時脈信號CLK_LAT2。那就是，時脈區分區段21_2A在當電力偵測信號PWR_DET維持一低位準以代表電力不穩定時，輸出第一計數時脈信號CLK_CNT1與第一閂鎖時脈信號CLK_LAT1做為該輸出時脈信號。同時，時脈區分區段21_2A在當電力偵測信號PWR_DET維持一高位準以代表電力穩定時，輸出第二計數時脈信號CLK_CNT2與第二閂鎖時脈信號CLK_LAT2做為該輸出時脈信號。

在本具體實施例中，組態資料處理單元22A包括一資料多工化區段22_1A、一資料判定區段22_2A與一閂鎖區段22_3A。資料多工化區段22_1A執行被施加的該等組態資料群組的並列至序列轉換的功能。資料判定區段22_2A在該輸出時脈信號的控制之下，判定自資料多工化區段22_1A輸出的多數信號，也就是說，自時脈區分區段21_2A輸出的該計數時脈信號與該閂鎖時脈信號，並輸出判定結果。閂鎖區段22_3A閂鎖自資料判定區段22_2A輸出的信號。就參照而言，類似於資料判定區段22_2的資料判定區段22_2A可包括複數D正反器與一資料結合部份。該等複數D正反器配置成在一對應計數時脈信號的控制之下，閂鎖依序被施加的複數資料信號。該資料結合部份配置成在一對應閂鎖時脈信號的控制之下，處理被儲存在該等複數D正反器中的該等複數資料信號，並偵測多數的高信號。

在本具體實施例中，於電力並不穩定的周期期間，組態資訊處理電路20A使用第一計數時脈信號CLK_CNT1與具有相對較低操作頻率的第一閂鎖時脈信號CLK_LAT1來判定多數，藉以確保操作的穩定性。在電力相對穩定化之後，組態資訊處理電路20A使用第二計數時脈信號CLK_CNT2與具有相對較高操作頻率之第二閂鎖時脈信號CLK_LAT2來判定多數。因此，判定大多數所需要的時間可被縮短而確保操作穩定性。

第4圖為例示如第3圖所示之資料判定區段22_2A的內部作業之時序圖。

資料判定區段22_2A之內部作業將在以下參照第4圖的時序圖進行說明。

一第一時序圖410代表使用第一計數時脈信號CLK_CNT1與第一閂鎖時脈信號CLK_LAT1來判定一多數的作業。該第二時序圖420代表使用第二計數時脈信號CLK_CNT2與第二閂鎖時脈信號CLK_LAT2來判定一多數的作業。

第一計數時脈信號CLK_CNT1之循環例如可為100 ns，而第一閂鎖時脈信號CLK_LAT1之循環例如可為800 ns，其比第一計數時脈信號CLK_CNT1的循環要長8倍。因此，資料判定區段22_2A在每100 ns的循環時閂鎖資料，並在每800 ns的循環時透過閂鎖的8位元資料判定一多數，並輸出一判定結果做為一最終輸出信號DATA_DET。

第二計數時脈信號CLK_CNT2之循環例如可為50 ns，而第二閂鎖時脈信號CLK_LAT2之循環例如可為400 ns，其比第二計數時脈信號CLK_CNT2的循環要長8倍。因此，資料判定區段22_2A在每50 ns的循環時閂鎖資料，並在每400 ns的循環時透過閂鎖的8位元資料判定一多數，並輸出一判定結果做為一最終輸出信號DATA_DET。

由前述說明可知，適用於在一啟動作業期間處理複數組態資料群組的處理一非揮發性記憶體裝置的組態資訊之方法，其包含以下步驟：在一第一控制時脈信號的控制之下，於做為該啟動作業的一初始階段之一第一周期期間輸出的該等複數組態資料群組當中判定多數組態資料群組；並在其循環短於該第一控制時脈信號的一第二控制時脈信號的控制之下，於該第一周期之後的一第二周期期間輸出的該等複數組態資料群組當中判定多數組態資料群組。用於處理一非揮發性記憶體裝置的組態資訊之方法另可包括偵測於一啟動作業周期期間電力是否穩定，並區別該第一周期與該第二周期之步驟。

因此，根據本發明之該等具體實施例，該非揮發性記憶體裝置與用於處理一非揮發性記憶體裝置之組態資訊的方法之好處在於可以縮短組態資訊處理時間。

目前為止，已經詳細說明了本發明之具體實施例。就參考而言，間接與本發明之技術精神相關之包括額外組件元件的具體實施例可被示例化，藉以更為詳細地說明本發明。再者，用於指示信號與電路之啟動狀態的一啟動高組態與一啟動低組態可依照一具體實施例而改變。因為這種具體實施例變化有大量的案例，並可由本技藝專業人士簡易地推論出來，故在此處將省略其列舉。

雖然以上已經說明某些具體實施例，本技藝專業人士將可瞭解到所述的該等具體實施例僅做為範例。因此，此處所說明之非揮發性記憶體裝置與用於處理其組態資訊的方法並不基於所述的具體實施例而做限制。而是，此處所述的非揮發性記憶體裝置與用於處理其組態資訊的方法必須僅受限於配合以上說明及附屬圖式所依循的該等申請專利範圍。

1．．．非揮發性記憶體裝置

10．．．記憶體裝置

20．．．組態資訊處理電路

21．．．控制時脈輸出單元

22．．．組態資料處理單元

30．．．電力穩定化偵測電路

210．．．D正反器

220．．．資料結合部份

410．．．第一時序圖

420．．．第二時序圖

21_1．．．振盪器

21_2．．．時脈區分區段

22_1．．．資料多工化區段

22_2．．．資料判定區段

22_3．．．閂鎖區段

20A．．．組態資訊處理電路

21A．．．控制時脈輸出單元

22A．．．組態資料處理單元

21_1A．．．振盪器

21_2A．．．時脈區分區段

22_1A．．．資料多工化區段

22_2A．．．資料判定區段

22_3A．．．閂鎖區段

配合附屬圖式說明特徵、態樣及具體實施例，其中：

第1圖為根據本發明一具體實施例之一非揮發性記憶體裝置的組態圖；

第2圖為例示如第1圖所示之一資料判定區段的具體實施例之電路圖；

第3圖為根據本發明另一具體實施例之一非揮發性記憶體裝置的組態圖；以及

第4圖為例示如第3圖所示之一資料判定區段的內部作業之時序圖。

1．．．非揮發性記憶體裝置

10．．．記憶體裝置

20．．．組態資訊處理電路

21．．．控制時脈輸出單元

21_1．．．振盪器

21_2．．．時脈區分區段

22．．．組態資料處理單元

22_1．．．資料多工化區段

22_2．．．資料判定區段

22_3．．．閂鎖區段

Claims (19)

1. 一種非揮發性記憶體裝置，其包含：一記憶體裝置，其包括用於儲存複數組態資料群組的一組態資訊儲存區塊，並且於一啟動作業的一第一周期期間及該第一周期之後的一第二周期期間提供該等組態資料群組；以及一組態資訊處理電路，其配置成在一第一控制時脈信號的該控制之下、於該啟動作業的該第一周期期間，判定自該記憶體裝置接收的該等組態資料群組之多數組態資料群組，並在其循環短於該第一控制時脈信號之一第二控制時脈信號的該控制之下、於該第一周期之後的該第二周期期間，判定自該記憶體裝置接收的該等組態資料群組之多數組態資料群組。
2. 如申請專利範圍第1項之非揮發性記憶體裝置，其中該組態資訊儲存區塊被區分成複數頁面，且每一頁面包括複數非揮發性記憶胞。
3. 如申請專利範圍第1項之非揮發性記憶體裝置，其中該等複數組態資料群組之每一者皆包括內部偏壓資訊、內部邏輯組態資訊、失效的位址資訊與冗餘資訊中的任一者。
4. 如申請專利範圍第1項之非揮發性記憶體裝置，其中該記憶體裝置包含：主儲存區塊；以及一頁面緩衝器，其配置成偵測並輸出儲存在該組態資訊儲存區塊與該等主儲存區塊中的資料。
5. 如申請專利範圍第4項之非揮發性記憶體裝置，其中該等主儲存區塊之每一者被區分成複數頁面，且每一頁面包括複數非揮發性記憶胞。
6. 申請專利範圍第1項之非揮發性記憶體裝置，其中該組態資訊處理電路包含：一控制時脈輸出單元，其配置成回應於一第一周期信號與一第二周期信號而分別輸出該第一控制時脈信號與該第二控制時脈信號做為一輸出時脈信號；以及一組態資料處理單元，其配置成在該輸出時脈信號的該控制之下，判定多數依序自該記憶體裝置輸出的該等複數組態資料群組，並輸出判定結果做為複數組態信號。
7. 如申請專利範圍第6項之非揮發性記憶體裝置，其中該第一周期信號為在該第一周期期間被啟動的一信號，而該第二周期信號為在該第二周期期間被啟動的一信號。
8. 如申請專利範圍第6項之非揮發性記憶體裝置，其中該控制時脈輸出單元包含：一振盪器，其配置成回應於一時脈致能信號而產生一參考時脈信號；以及一時脈區分區段，其配置成藉由區分該參考時脈信號而產生該等第一控制時脈信號與第二控制時脈信號，並回應於該第一周期信號與該第二周期信號而分別輸出該第一控制時脈信號與該第二控制時脈信號。
9. 如申請專利範圍第6項之非揮發性記憶體裝置，其中該組態資料處理單元包含： 一資料多工化區段，其配置成執行該等組態資料群組的並列至序列轉換以隨後輸出；一資料判定區段，其配置成在該輸出時脈信號的該控制之下，判定自該資料多工化區段輸出之該等組態資料群組的多數信號，並輸出判定結果；以及一閂鎖區段，其配置成閂鎖該等判定結果。
10. 如申請專利範圍第9項之非揮發性記憶體裝置，其中該資料判定區段包含：複數串聯耦合的D正反器，其配置成在該輸出時脈信號的該控制之下閂鎖複數資料信號；以及一資料結合部份，其配置成判定儲存在該等D正反器中該等信號之多數。
11. 一種非揮發性記憶體裝置，其包含：一電力穩定化偵測電路，其配置成偵測電力何時穩定；一控制時脈輸出單元，其配置成根據該電力穩定化偵測電路的一偵測結果輸出一第一控制時脈信號與其循環短於該第一控制時脈信號的一第二控制時脈信號其中一者做為一輸出時脈信號；一記憶體裝置，其具有一組態儲存區塊，用以儲存複數組態資料群組，並且於一啟動作業的一第一周期期間及該第一周期之後的一第二周期期間提供該等組態資料群組；以及一組態資料處理單元，其配置成在一第一控制時脈 信號的該控制之下、於該啟動作業的該第一周期期間，判定自該記憶體裝置接收該等組態資料群組之多數組態資料群組，並在其循環短於該第一控制時脈信號之一第二控制時脈信號的該控制之下、於該第一周期之後的該第二周期期間，判定自該記憶體裝置接收該等組態資料群組之多數組態資料群組，並輸出判定結果做為複數組態信號。
12. 如申請專利範圍第11項之非揮發性記憶體裝置，其中該控制時脈輸出單元包含：一振盪器，其配置成回應於一時脈致能信號而產生一參考時脈信號；以及一時脈區分區段，其配置成區分該參考時脈信號、產生一第一計數時脈信號、其循環比該第一計數時脈信號長的一第一閂鎖時脈信號、其循環比該第一計數時脈信號短的一第二計數時脈信號、及其循環比該第二計數時脈信號長的一第二閂鎖時脈信號，並依照該電力穩定化偵測電路之該偵測結果，輸出該第一計數時脈信號與該第一閂鎖時脈信號或該第二計數時脈信號與該第二閂鎖時脈信號。
13. 如申請專利範圍第12項之非揮發性記憶體裝置，其中該組態資料處理單元包含：一資料多工化區段，其配置成執行該等組態資料群組的並列至序列轉換的功能以隨後輸出；一資料判定區段，其配置成在一對應計數時脈信號 與一對應閂鎖時脈信號的該控制之下，判定自該資料多工化區段輸出之該等組態資料群組的多數信號，並輸出該等判定結果；以及一閂鎖區段，其配置成閂鎖該等判定結果。
14. 如申請專利範圍第13項之非揮發性記憶體裝置，其中該資料判定區段包含：複數串聯耦合的D正反器，其配置成在一對應計數時脈信號的該控制之下閂鎖複數資料信號；以及一資料結合部份，其配置成在一對應閂鎖時脈信號的該控制之下，判定儲存在該等D正反器中該等信號之多數。
15. 如申請專利範圍第11項之非揮發性記憶體裝置，其中該等複數組態資料群組之每一者皆包括內部偏壓資訊、內部邏輯組態資訊、失效的位址資訊與冗餘資訊中的任一者。
16. 一種在一啟動作業期間用於處理複數組態資料群組的方法，該方法包括：儲存來自一記憶體裝置的複數組態資料群組，並且於一啟動作業的一第一周期期間及該第一周期之後的一第二周期期間提供該等組態資料群組，判定在一第一控制時脈信號的該控制之下、於做為該啟動作業的一初始階段的該第一周期期間輸出之該等組態資料群組的多數組態資料群組；以及判定在其循環短於該第一控制時脈信號的一第二控 制時脈信號的該控制之下、於該第一周期之後的該第二周期期間，自該記憶體裝置輸出之該等組態資料群組的多數組態資料群組。
17. 如申請專利範圍第16項之方法，另包含：區別當電力不穩定時的該第一周期以及當電力穩定時的該第二周期。
18. 如申請專利範圍第16項之方法，其中該等組態資料群組為儲存在一組態資訊儲存區塊中的信號。
19. 如申請專利範圍第16項之方法，其中該等組態資料群組之每一者皆包括內部偏壓資訊、內部邏輯組態資訊、失效的位址資訊與冗餘資訊中的任一者。