KR20100073433A - 플래쉬 메모리의 캠셀 검출 회로 - Google Patents

플래쉬 메모리의 캠셀 검출 회로 Download PDF

Info

Publication number
KR20100073433A
KR20100073433A KR1020080132104A KR20080132104A KR20100073433A KR 20100073433 A KR20100073433 A KR 20100073433A KR 1020080132104 A KR1020080132104 A KR 1020080132104A KR 20080132104 A KR20080132104 A KR 20080132104A KR 20100073433 A KR20100073433 A KR 20100073433A
Authority
KR
South Korea
Prior art keywords
cam cell
cam
flash memory
cell block
word line
Prior art date
Application number
KR1020080132104A
Other languages
English (en)
Inventor
주영동
Original Assignee
주식회사 동부하이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 동부하이텍 filed Critical 주식회사 동부하이텍
Priority to KR1020080132104A priority Critical patent/KR20100073433A/ko
Publication of KR20100073433A publication Critical patent/KR20100073433A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C15/00—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores
    • G11C15/04—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores using semiconductor elements
    • G11C15/046—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores using semiconductor elements using non-volatile storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/785—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes
    • G11C29/789—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes using non-volatile cells or latches
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
    • G11C29/808—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout using a flexible replacement scheme

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

본 실시예에 의한 플래쉬 메모리의 캠셀 검출회로는 워드라인 전압을 출력하는 로직회로; 상기 워드라인 전압에 의하여 인에이블되어 캠셀의 센싱시간을 확보하는 기준 캠셀 블럭; 및 상기 캠셀을 독출하는 캠셀 블럭;을 포함한다.
캠셀 검출회로

Description

플래쉬 메모리의 캠셀 검출 회로{CAM cell detecting circuit of flash memory}
본 실시예는 플래쉬 메모리의 캠셀 검출 회로에 대해서 개시한다.
일반적으로, 플래쉬 메모리의 사이즈를 줄이면, 메모리의 에러율을 증가하게 된다. 예를 들면, 작은 사이즈의 메모리는 제조하기도 어려울 뿐만 아니라 워드 라인의 쇼트 혹은 메모리 셀의 불량등이 발생하기 쉽다. 그래서, 이러한 에러를 줄이기 위하여 메모리에 잉여회로(redundant circuit)가 구비되고 있다.
현재 사용되고 있는 플래쉬 메모리에서는 수율 향상을 위하여 다음과 같은 캠(Content Addressable Memory, CAM) 셀을 사용하여 잉여회로에 의한 리페어 과정을 갖는다.
이러한 플래쉬 메모리의 캠 셀을 독출하는 독출회로에서는, 캠 셀을 인에이블시키는 신호 CEb가 다수의 캠(CAM0~CAMn)의 센스 앰프에 접속되고, 워드라인(W/L)은 캠으로 접속되어 있다.
종래의 플래쉬 메모리의 캠 셀 독출회로에서는 모든 캠들이 CEb에 의해 제어를 받아 CEb가 로우신호일 때 캠셀의 데이터를 독출하도록 되어 있다. 그래서, 항 상 칩 동작상태에서는 캠 셀을 독출하기 때문에 전력소모가 많았으며, 그에 따라 캠 셀의 스트레스가 커지게 되었다.
그리고, 높은 전압에서는 캠 셀의 워드라인에 전원전압을 인가하면 캠 셀의 문턱전압이 낮더라도 충분히 센싱이 가능하지만, 플래쉬 메모리의 전원전압이 저전압으로 갈수록 캠 셀의 전류가 작아져 독출이 어렵게 되는 문제점이 있다.
또한, 이러한 문제점과 관련하여, 낮은 전원전압에서도 캠 셀을 안정적으로 센싱할 수 있도록 파워가 상승할 때 발생하는 신호를 이용하여 워드라인을 펌핑하여 캠셀을 빠른 시간 내에 독출하고 래치할 수 있는 플래쉬 메모리의 캠 셀 검출회로를 제안하는 문헌도 있다.
그러나, 이러한 문헌에서 제안하는 구성은 파워 업 리세트 신호에 의해 인에이블되어 캠셀의 센싱시간을 조정하는 별도의 딜레이부를 구비하고 있으나, 이러한 딜레이부의 동작 범위는 아주 넓어 정확한 센싱 시간을 확보하기가 어려운 문제가 있다.
즉, 딜레이부(지연회로)를 정의하기 위하여 저항 소자를 이용하거나 MOS 트랜지스터를 이용하게 되는데, 이에 대한 변화가 너무 커서 정확한 센싱 시간을 구현하기가 힘들게 된다.
본 실시예는 플래쉬 메모리의 동작중에 파워 업(up)시 또는 내부 동작중에 사용되는 캠의 센싱에 관한 것으로서, 캠을 이용하여 리페어 정보나 트림(trim) 정보 및 테스트 관련된 옵션 정보들의 저장 정보를 센싱하게 된다.
따라서, 캠셀을 정확하게 센싱하여 플래쉬 메모리의 동작 특성을 확보하고, 오동작을 방지할 수 있는 플래쉬 메모리의 캠셀 검출회로를 제안한다.
본 실시예에 의한 플래쉬 메모리의 캠셀 검출회로는 워드라인 전압을 출력하는 로직회로; 상기 워드라인 전압에 의하여 인에이블되어 캠셀의 센싱시간을 확보하는 기준 캠셀 블럭; 및 상기 캠셀을 독출하는 캠셀 블럭;을 포함한다.
그리고, 상기 로직회로는 임베디드 상에서 발생되는 트리거 신호를 입력받아 상기 워드라인 전압을 출력한다.
그리고, 상기 로직회로는 플래쉬 메모리의 파워 업(up)시에 발생되는 리셋 신호를 입력받아 상기 워드라인 전압을 출력한다.
그리고, 상기 기준 캠셀 블럭은 복수의 캠셀과, 상기 캠셀을 센싱하는 센싱회로를 갖는다.
그리고, 상기 기준 캠셀 블럭내의 복수의 캠셀들은 직렬로 연결된다.
제안되는 바와 같은 실시예의 플래쉬 메모리의 캠셀 검출회로에 의해서, 플 래쉬 메모리가 파워 업될 때 또는 내부 임베디드 동작시에 발생되는 트리거 신호를 입력받아 캠셀을 독출하고, 캠셀 독출시에 캠셀과 동일한 셀 레퍼런스를 이용함으로써 캠셀의 공정 및 웨이퍼 변화에 대해 안정적인 마진을 확보할 수 있게 되고, 레퍼런스 캠셀을 직렬로 연결시킴으로써 안정적인 독출시간 마진을 확보할 수 있는 장점이 있다.
이하에서는, 본 실시예에 대하여 첨부되는 도면을 참조하여 상세하게 살펴보도록 한다. 다만, 본 실시예가 개시하는 사항으로부터 본 실시예가 갖는 발명의 사상의 범위가 정해질 수 있을 것이며, 본 실시예가 갖는 발명의 사상은 제안되는 실시예에 대하여 구성요소의 추가, 삭제, 변경등의 실시변형을 포함한다고 할 것이다.
그리고, 이하의 설명에서, 단어 '포함하는'은 열거된 것과 다른 구성요소들 또는 단계들의 존재를 배제하지 않는다.
도 1은 본 실시예에 따른 플래쉬 메모리의 캠셀 검출회로를 도시한 도면이다.
도 1을 참조하면, 본 실시예의 캠셀 검출회로는 캠셀 회로를 독출하기 위한 펄스를 만들어 내는 트리거(trigger)회로로서 로직 회로(110)와, 상기 로직 회로(110)로부터 출력되는 워드라인 전압(Vwl)을 인가받아 캠셀 블럭(130)을 독출하는데 소요되는 시간 및 안정적인 마진을 확보하기 위한 기준 캠셀 블럭(120)을 포함한다.
상기 캠셀 블럭(130)은 상기 기준 캠셀 블럭(120)으로부터 출력되는 REFout 신호를 이용하여 캠셀 데이터를 래치(latch)하고, 캠셀의 래치는 워드라인 전압이 하이에서 로우로 떨어지거나 상기 REFout 신호가 로우에서 하이로 변하는 경우에 완료된다.
상기 로직회로(110)는 캠셀을 독출하기 위한 펄스를 생성하고, 캠 셀들의 워드라인 전압을 생성하기 위한 회로이다. 이러한 로직회로(110)는 캠셀의 워드라인을 펌핑 또는 부스트하기 위한 것으로서, 내부 트리거 신호에 의해 캠 셀을 독출하도록 한다.
반면에, 다른 실시예로서는, 상기 로직회로(110)는 플래쉬 메모리의 파워 업시에 발생되는 리셋 신호를 입력받도록 설계될 수 있다. 이 경우는, 로직회로(110)는 입력받은 파워 업 리셋 신호를 상기 기준 캠셀 블럭(120) 및 캠셀 블럭(120)으로 출력하기 위한 워드라인 전압을 생성한다.
본 실시예에서는 별도의 딜레이부등을 형성하는 대신에, 상기 기준 캠셀 블럭(120)에 의해서 확보되는 시간 마진 동안에 상기 캠셀 블럭(130)의 센싱이 수행되도록 하는데, 상기 기준 캠셀 블럭(120)은 복수의 캠셀들이 직렬로 연결되는 구조를 갖는다.
즉, 상기 기준 캠셀 블럭(120)은 복수의 캠셀들이 직렬로 연결된 구조를 갖게 됨에 따라 이로 인한 저항증가로 인하여 센싱할 수 있는 전류가 감소하게 되고, 상기 기준 캠셀 블럭(120)과 캠셀 블럭(130)을 센싱하기 위한 전류가 동일한 값을 갖는 동안의 마진시간을 상기 기준 캠셀 블럭(120)이 제공하는 것이다.
상기 기준 캠셀 블럭(120)에 대한 상세 구성은 도 2에 도시되어 있다.
도 2를 참조하여 보면, 복수의 캠셀들(M1,M2,……, Mn)(121)이 직렬로 연결되어 있으며, 센싱회로(122)가 센싱하는데 있어 시간적인 마진을 갖게 된다. 왜냐하면, 셀들이 직렬로 연결되면 리니어(linear) 영역에서 동작하는 셀들의 저항이 증가하기 때문에, 센싱되는 전류의 감소로 인하여 기설정된 전류값을 갖는 동안에 시간적인 마진이 확보된다.
도 3에는 본 실시예에 따른 캠셀 블럭(130)이 도시되어 있다.
도 3을 참조하면, 실시예의 캠셀 블럭(130)은 그 센싱 속도를 향상시키기 위하여 셀(131)이 병렬로 연결된다. 즉, 캠셀 블럭(130)의 센싱시에 발생되는 저항을 감소시키기 위하여 셀은 직렬 구조를 갖지 않는다. 이로써, 같은 쓰레스홀드(threshold)를 갖는 캠셀드이기 때문에, 셀 특성에 영향이 없이 센싱회로(132)에 의하여 안정적으로 센싱할 수 있게 된다.
도 4에는 본 실시예에 따른 검출회로의 타이밍도이며, 이하에서는, 도 4를 참조하여 본 실시예의 캠셀 검출회로의 동작에 대해서 다시 한번 살펴보기로 한다.
플래쉬 메모리의 내부 동작에 의한 트리거 신호 또는 플래쉬 메모리의 파워 업시에 발생되는 리셋 신호에 의하여 인에이블(enable)이 발생되면, 이에 따라 워드 라인 전압이 발생된다.
그리고, 기준 캠셀 블럭(120)과 캠셀 블럭(130)이 동작하게 되며, 여기서 기준 캠셀 블럭(120) 및 캠셀 블럭(130)의 캠셀들은 초기 상태로 이레이즈(erase)된 상태가 된다. 그리고, 내부동작에 의하여 캠아웃(CAMOUT)의 센싱동작이 훨씬 빠르 게 되므로, 안정적인 CAMOUT을 확인한 다음 REFout값이 로우에서 하이로 변경된다.
참고로, 도 4에는 확보된 시간 마진 동안에 3개의 캠셀에 대한 펌핑이 이루어진 경우가 도시되어 있다.
그리고, REFout 신호가 로우에서 하이로 변하게 되면, 워드라인 전압과 인에이블 신호는 디스에이블(disable)되면서 캠셀의 센싱동작이 완료된다.
전술한 바와 같은 실시예의 캠셀 검출회로에 의해서, 플래쉬 메모리의 파워 업 때에 발생되는 트리거 신호 또는 임베디드 알고리즘 상에서 발생되는 트리거 신호를 이용해서 캠셀을 독출할 수 있으므로 안정적인 센싱 제어신호를 출력할 수 있으며, 셀들의 저항을 이용하여 캠셀을 센싱하기 위한 시간을 안정적으로 확보할 수 있는 장점이 있다.
도 1은 본 실시예에 따른 플래쉬 메모리의 캠셀 검출회로를 도시한 도면.
도 2는 본 실시예에 따른 기준 캠셀 블럭의 구성을 도시한 도면.
도 3은 본 실시예에 따른 캠셀 블럭의 구성을 도시한 도면.
도 4는 본 실시예에 따른 캠셀 검출회로의 타이밍도.

Claims (6)

  1. 워드라인 전압을 출력하는 로직회로;
    상기 워드라인 전압에 의하여 인에이블되어 캠셀의 센싱시간을 확보하는 기준 캠셀 블럭; 및
    상기 캠셀을 독출하는 캠셀 블럭;을 포함하는 플래쉬 메모리의 캠셀 검출회로.
  2. 제 1 항에 있어서,
    상기 로직회로는 임베디드 상에서 발생되는 트리거 신호를 입력받아 상기 워드라인 전압을 출력하는 플래쉬 메모리의 캠셀 검출회로.
  3. 제 1 항에 있어서,
    상기 로직회로는 플래쉬 메모리의 파워 업(up)시에 발생되는 리셋 신호를 입력받아 상기 워드라인 전압을 출력하는 플래쉬 메모리의 캠셀 검출회로.
  4. 제 1 항에 있어서,
    상기 기준 캠셀 블럭은 복수의 캠셀과, 상기 캠셀을 센싱하는 센싱회로를 갖는 플래쉬 메모리의 캠셀 검출회로.
  5. 제 4 항에 있어서,
    상기 기준 캠셀 블럭내의 복수의 캠셀들은 직렬로 연결되는 플래쉬 메모리의 캠셀 검출회로.
  6. 제 1 항에 있어서,
    상기 캠셀 블럭은 병렬 구조로 배열된 캠셀들을 갖는 플래쉬 메모리의 캠셀 검출회로.
KR1020080132104A 2008-12-23 2008-12-23 플래쉬 메모리의 캠셀 검출 회로 KR20100073433A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080132104A KR20100073433A (ko) 2008-12-23 2008-12-23 플래쉬 메모리의 캠셀 검출 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080132104A KR20100073433A (ko) 2008-12-23 2008-12-23 플래쉬 메모리의 캠셀 검출 회로

Publications (1)

Publication Number Publication Date
KR20100073433A true KR20100073433A (ko) 2010-07-01

Family

ID=42636399

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080132104A KR20100073433A (ko) 2008-12-23 2008-12-23 플래쉬 메모리의 캠셀 검출 회로

Country Status (1)

Country Link
KR (1) KR20100073433A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104081559A (zh) * 2011-12-14 2014-10-01 泰科电子公司 电池连接器系统

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104081559A (zh) * 2011-12-14 2014-10-01 泰科电子公司 电池连接器系统

Similar Documents

Publication Publication Date Title
US7564279B2 (en) Power on reset circuitry in electronic systems
US7990778B2 (en) Nonvolatile semiconductor memory and method for testing the same
US8379460B2 (en) Trim circuit and semiconductor memory device comprising same
US7016245B2 (en) Tracking circuit enabling quick/accurate retrieval of data stored in a memory array
US8289778B2 (en) Data processing device and method of reading trimming data
CN104520933B (zh) 快闪记忆体自适应演算法的方法、设备以及制成品
US10665318B2 (en) Semiconductor systems
US6788588B2 (en) Asynchronous semiconductor memory device
US8614921B2 (en) Nonvolatile semiconductor memory device
US7376044B2 (en) Burst read circuit in semiconductor memory device and burst data read method thereof
US9368212B1 (en) Memory with temperature coefficient trimming
US8488407B2 (en) Nonvolatile memory apparatus and method for processing configuration information thereof
KR20100073433A (ko) 플래쉬 메모리의 캠셀 검출 회로
US8565028B2 (en) Semiconductor nonvolatile memory device
US20130314989A1 (en) Memory system
US6456539B1 (en) Method and apparatus for sensing a memory signal from a selected memory cell of a memory device
KR102119179B1 (ko) 반도체 장치 및 그 동작 방법
US8788893B2 (en) Semiconductor device and memory device
US9236096B2 (en) Initializing dummy bits of an SRAM tracking circuit
CN106409340B (zh) 写入电压生成电路以及存储器装置
US7929363B1 (en) Memory test and setup method
US20240145015A1 (en) Method and system for reading unknown data from non-volatile memory
JP4608990B2 (ja) 半導体装置およびトリミング方法
US8395439B2 (en) Semiconductor device having fuse circuit and control method thereof
US20140376316A1 (en) Programmable memory cell and data read method thereof

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination