JP2001350672A - メモリ制御装置およびそのデータ処理方法 - Google Patents

Abstract

(57)【要約】 【課題】 記録素子の複数の記憶エリアに記録された複
数の書き込みデータを多数決判定することにより、有効
なデータを選択して出力するメモリ制御装置において、
書き込みデータがすべて異なっている場合であっても、
良好に有効なデータを選択して出力することができるメ
モリ制御装置およびそのデータ処理方法を提供すること
を目的とする。 【解決手段】 本発明に係るメモリ制御装置３０は、デ
ータ書き込み制御部３１と、データ読み出し制御部３２
と、アドレスデータ制御部３３と、多数決判定処理部３
４と、有効データ選択処理部３５Ａと、を備えた構成を
有し、制御データの読み出し動作時に、読み出されたデ
ータがすべて相違し、多数決判定が正常に実行できなか
った場合には、ＥＥＰＲＯＭ２０に最初に書き込まれた
データを有効データに設定してマイコン１０に出力す
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、メモリ制御装置お
よびそのデータ処理方法に関し、特に、マイコン制御等
において、制御データを記憶手段に書き込み、読み出し
する際に、制御データの異常に対処して有効なデータを
選択、出力可能なメモリ制御装置およびそのデータ処理
方法に関する。

【０００２】

【従来の技術】近年、家電製品の動作制御や車両の走行
制御、ビルのメンテナンス等、様々な用途に制御用マイ
クロプロセッサ（以下、「マイコン制御回路」と記す）
が利用されている。このようなマイコン制御回路を用い
て機器の動作制御を行う場合、制御プログラムに用いら
れるプログラムデータや演算データ等（以下、「制御デ
ータ」と総称する）を記憶する手段（記憶素子）とし
て、たとえば、ＥＥＰＲＯＭ（電気的消去・書き込み可
能な読み出し専用メモリ）が適用されている。

【０００３】ここで、マイコン制御回路におけるＥＥＰ
ＲＯＭ等の記憶素子への制御データ等の書き込み、読み
出し動作（または、送受信動作）においては、マイコン
制御回路のＣＰＵ（中央演算処理装置）とＥＥＥＰＲＯ
Ｍ等の周辺回路とを、シリアル通信等の手法により送受
信を行う場合、上記制御データをＥＥＰＲＯＭに書き込
む送信動作中に、通信障害（たとえば、電源レベルの低
下等）や、記憶素子の動作不良、特性異常等によって、
制御データの破壊や破損が発生する場合がある。

【０００４】このような制御データの破壊によるマイコ
ン制御の異常の発生を防止する技術としては、書き込み
動作時に、単一の制御データを複数回書き込んで、それ
ぞれの制御データ（書き込みデータ）を記録素子の異な
る複数の記憶エリアに個別に記憶し、読み出し動作時に
は、複数の記憶エリアに記憶されている制御データを読
み出して、これらの読み出された制御データに対して多
数決判定処理を行って有効なデータを選択決定する手法
が知られている。このような多数決判定処理により、書
き込まれた制御データの異常に起因するマイコン制御の
誤動作の発生を抑制するデータ処理方法については、特
開平７−２６２７９５号公報等に詳しく説明されてい
る。

【０００５】

【発明が解決しようとする課題】しかしながら、上述し
たような多数決判定処理を適用したデータ処理方法にお
いては、記憶素子の複数の記憶エリアに書き込まれた制
御データがすべて異なっていた場合には、読み出し動作
時における多数決判定処理が正常に行われなくなり（判
定不可となり）、マイコン制御回路による機器の動作制
御に支障を生じるという問題を有していた。

【０００６】そこで、本発明は、上述したような問題点
に鑑み、書き込みデータを記録素子の複数の記憶エリア
に個別に記憶し、それらの記憶エリアに記録された複数
の書き込みデータを多数決判定することにより、有効な
データを選択して出力するメモリ制御装置において、記
録素子の複数の記憶エリアに記憶された書き込みデータ
がすべて異なっている場合であっても、良好に有効なデ
ータを選択して出力することができるメモリ制御装置お
よびそのデータ処理方法を提供することを目的とする。

【０００７】

【課題を解決するための手段】請求項１記載のメモリ制
御装置は、書き換え可能な記憶手段へのデータの書き込
み、読み出しを制御するメモリ制御装置において、所定
の書き込みデータを前記記憶手段に書き込む際に、同一
の前記書き込みデータを複数の記憶エリアに個別に、順
次書き込むデータ書き込み手段と、前記複数の記憶エリ
アに個別に書き込まれた前記書き込みデータを複数の読
み出しデータとして読み出し、該複数の読み出しデータ
に基づいて、有効データを決定して出力するデータ読み
出し手段と、を備え、前記データ読み出し手段は、前記
複数の記憶エリアから読み出された前記複数の読み出し
データに対して多数決判定を行い、多数を占める前記読
み出しデータを前記有効データとして選択し、出力する
とともに、前記多数決判定において、読み出された前記
複数の読み出しデータがすべて相違している場合には、
前記データ書き込み手段により前記記憶手段に最初に書
き込まれた前記書き込みデータに対応する前記読み出し
データを前記有効データとして選択し、出力することを
特徴としている。

【０００８】請求項２記載のメモリ制御装置は、書き換
え可能な記憶手段へのデータの書き込み、読み出しを制
御するメモリ制御装置において、所定の書き込みデータ
を前記記憶手段に書き込む際に、同一の前記書き込みデ
ータを複数の記憶エリアに個別に、順次書き込むデータ
書き込み手段と、予め設定されたデフォルトデータを予
め保持するデフォルトデータ保持手段と、前記複数の記
憶エリアに個別に書き込まれた前記書き込みデータを複
数の読み出しデータとして読み出し、該複数の読み出し
データに基づいて、有効データを決定して出力するデー
タ読み出し手段と、を備え、前記データ読み出し手段
は、前記複数の記憶エリアから読み出された前記複数の
読み出しデータに対して多数決判定を行い、多数を占め
る前記読み出しデータを前記有効データとして選択し、
出力するとともに、前記多数決判定において、読み出さ
れた前記複数の読み出しデータがすべて相違している場
合には、前記デフォルトデータ保持手段に予め保持され
ている前記デフォルトデータを前記有効データとして選
択し、出力することを特徴としている。

【０００９】請求項３記載のメモリ制御装置のデータ処
理方法は、書き換え可能な記憶手段へのデータの書き込
み、読み出しを制御するメモリ制御装置のデータ処理方
法において、所定の書き込みデータを前記記憶手段に書
き込む際に、同一の前記書き込みデータを複数の記憶エ
リアに個別に、順次書き込む処理と、前記複数の記憶エ
リアに個別に書き込まれた前記書き込みデータを複数の
読み出しデータとして読み出し、該複数の読み出しデー
タに対して多数決判定を行う処理と、前記多数決判定に
おいて、多数を占める前記読み出しデータを前記有効デ
ータとして選択する処理と、前記多数決判定において、
読み出された前記複数の読み出しデータがすべて相違し
ている場合には、前記記憶手段に最初に書き込まれた前
記書き込みデータに対応する前記読み出しデータを前記
有効データとして選択する処理と、前記有効データとし
て選択された前記書き込みデータを出力する処理と、を
有することを特徴としている。

【００１０】請求項４記載のメモリ制御装置のデータ処
理方法は、書き換え可能な記憶手段へのデータの書き込
み、読み出しを制御するメモリ制御装置のデータ処理方
法において、所定の書き込みデータを前記記憶手段に書
き込む際に、同一の前記書き込みデータを複数の記憶エ
リアに個別に、順次書き込む処理と、前記複数の記憶エ
リアに個別に書き込まれた前記書き込みデータを複数の
読み出しデータとして読み出し、該複数の読み出しデー
タに対して多数決判定を行う処理と、前記多数決判定に
おいて、多数を占める前記読み出しデータを前記有効デ
ータとして選択する処理と、前記多数決判定において、
読み出された前記複数の読み出しデータがすべて相違し
ている場合には、予め保持されたデフォルトデータを前
記有効データとして選択する処理と、前記選択された有
効データを出力する処理と、を有していることを特徴と
している。

【００１１】すなわち、本発明に係るメモリ制御装置お
よびデータ制御方法は、記憶手段の異なる記憶エリアに
書き込まれた同一データを読み出し、多数決判定により
有効データを決定するメモリ制御装置において、読み出
されたデータがすべて異なり、多数決判定が正常に実行
できなかった場合には、記憶手段に最初に書き込まれた
データに対応する読み出しデータ、あるいは、予め保持
されているデフォルトデータを有効データとして選択す
る。

【００１２】したがって、このようなメモリ制御装置お
よびそのデータ制御方法によれば、メモリに書き込まれ
たデータを読み出す際に、データの書き込み動作中の異
常や記憶手段の不良等により、書き込みデータが破壊ま
たは破損して、正常な多数決判定ができない場合であっ
ても、最も正常と判定される確率の高いデータ（記憶手
段に最初に書き込まれたデータ、あるいは、予め保持さ
れているデフォルトデータ）を有効データとして選択し
て出力することができるので、マイコン制御に適用した
場合に、破壊されたデータによるマイコンの誤動作の発
生を抑制することができ、信頼性の高いマイコン制御回
路を提供することができる。

【００１３】

【発明の実施の形態】以下、本発明に係るメモリ制御装
置およびそのデータ処理方法の実施の形態について、図
面を参照しながら説明する。 ＜第１の実施形態＞図１は、本発明に係るメモリ制御装
置を適用したマイコン制御回路の第１の実施形態を示す
概略構成図である。図１に示すように、本発明に係るメ
モリ制御装置３０は、大別して、データ書き込み制御部
３１と、データ読み出し制御部３２と、アドレスデータ
制御部３３と、多数決判定処理部３４と、有効データ選
択処理部３５Ａと、を備えた構成を有し、このメモリ制
御装置３０を介して、マイコン本体（ＣＰＵ）１０とＥ
ＥＰＲＯＭ（記憶素子）２０との間で、マイコン制御に
必要な制御データの書き込み、読み出し動作が実行され
る。

【００１４】以下、各構成について説明する。マイコン
（ＣＰＵ）１０は、所定の制御プログラムを実行するこ
とにより、たとえば、制御対象となる機器（図示を省
略）の駆動制御を行う。ここで、駆動制御に必要な制御
データ（プログラムデータや演算データ等）は、メモリ
制御装置３０を介してＥＥＰＲＯＭ２０に書き込み、読
み出しすることにより、必要に応じて利用される。な
お、マイコン１０とメモリ制御装置３０（またはＥＥＰ
ＲＯＭ２０）との制御データの書き込み、読み出し動作
は、たとえば、シリアル通信等の手法を用いて送受信す
ることにより行われる。

【００１５】ＥＥＰＲＯＭ２０は、少なくとも、マイコ
ン制御に利用される制御データを格納する複数（図１で
は、３個）の記憶エリアＭａ、Ｍｂ、Ｍｃを有し、メモ
リ制御装置３０を構成するデータ書き込み制御部３１お
よびデータ読み出し制御部３２により、書き込み動作時
には、同一の制御データが、各記憶エリアＭａ、Ｍｂ、
Ｍｃの所定のアドレスに、個別に順次格納されるととも
に、読み出し動作時には、同一の制御データに対応する
各記憶エリアＭａ、Ｍｂ、Ｍｃのアドレスに格納された
制御データが読み出される。すなわち、ＥＥＰＲＯＭ２
０へのデータの書き込み、読み出し動作は、各々複数回
（３回）ずつ実行される。

【００１６】データ書き込み制御部３１は、マイコン１
０からの指令に基づいて、制御データをＥＥＰＲＯＭ２
０の各記憶エリアＭａ、Ｍｂ、Ｍｃに記憶する。ここ
で、データの書き込み動作は、上述したように、ＥＥＰ
ＲＯＭ２０の複数の記憶エリアＭａ、Ｍｂ、Ｍｃに対し
て、同一のデータを、たとえば、記憶エリアＭａ、Ｍ
ｂ、Ｍｃの順にアドレスを指定して個別に記憶する。な
お、これら同一のデータが記憶される各記憶エリアＭ
ａ、Ｍｂ、Ｍｃのアドレスデータは、後述するアドレス
データ制御部３３により相互に関連付けられて管理され
る。

【００１７】データ読み出し制御部３２は、マイコン１
０からの指令に基づいて、ＥＥＰＲＯＭ２０に記憶され
た制御データのうち、マイコン制御に利用される制御デ
ータを各記憶エリアＭａ、Ｍｂ、Ｍｃから読み出す。こ
こで、データの読み出し動作は、ＥＥＰＲＯＭ２０の複
数の記憶エリアＭａ、Ｍｂ、Ｍｃに対して、アドレスデ
ータ制御部２２により同一のデータとして相互に関連付
けられたアドレスに格納された制御データを、たとえ
ば、記憶エリアＭａ、Ｍｂ、Ｍｃの順にアドレスを指定
して個別に読み出す。

【００１８】アドレスデータ制御部３３は、上述したよ
うに、制御データの書き込み、読み出し動作時に、ＥＥ
ＰＲＯＭ２０の各記憶エリアＭａ、Ｍｂ、Ｍｃに書き込
まれた同一の制御データのアドレス相互を関連付けして
管理し、マイコンからの指令に基づいて、該当する制御
データの書き込みアドレスおよび読み出しアドレスを設
定し、データ書き込み制御部３１およびデータ読み出し
制御部３２に通知する。

【００１９】多数決判定処理部３４は、データ読み出し
制御部３２によるデータの読み出し動作時に、ＥＥＰＲ
ＯＭ２０の各記憶エリアＭａ、Ｍｂ、Ｍｃから読み出さ
れた複数（３個）の制御データに対して、多数決判定処
理を実行し、多数（本実施形態の場合、２個または３
個）を占める制御データを選択する。ここで、読み出さ
れた複数の制御データにより、正常に多数決判定が実行
された場合には、判定終了の制御通知信号を後述する有
効データ選択処理部３５Ａに出力する。一方、多数決判
定処理において、読み出された複数の制御データが、す
べて異なり、多数決判定が正常に実行されなかった場合
には、判定不可の制御通知信号を有効データ選択処理部
３５Ａに出力する。

【００２０】有効データ選択処理部３５Ａは、多数決判
定処理部３４から出力される多数決判定処理に関する制
御通知信号に基づいて、マイコン１０に出力する有効デ
ータを決定する。ここで、多数決判定処理部３４から出
力される制御通知信号が、判定終了を示す場合には、多
数決判定処理により選択された制御データを、有効デー
タに設定してマイコン１０に出力する。一方、制御通知
信号が、判定不可を示す場合には、読み出された複数の
制御データのうち、最初にＥＥＰＲＯＭ２０に書き込ま
れたデータを、有効データに設定してマイコン１０に出
力する。

【００２１】上述したように、有効データ選択処理部３
５Ａにおいて、多数決判定が正常に実行されなかった場
合に、最初にＥＥＰＲＯＭ２０に書き込まれたデータを
有効データに設定するという有効データの選択設定処理
は、一般に、データの書き込み動作（データの送受信
中）において、たとえば、１回目にデータを正常に書き
込んだ後、何らかの原因により電圧レベルに異常が生
じ、２回目以降の書き込み動作が正常に行われなくな
り、書き込みデータの破壊や破損が生じる可能性が高い
という現象に基づいている。

【００２２】したがって、書き込み動作において、２回
目、３回目以降にＥＥＰＲＯＭ２０に書き込まれるデー
タに比較して、最初（１回目）に書き込まれたデータが
正しい、すなわち、有効なデータであるという確率が比
較的高いので、多数決判定が正常に実行されなかった場
合に、最初にＥＥＰＲＯＭ２０に書き込まれたデータを
マイコン制御に利用することにより、誤動作の発生を大
幅に抑制することができる。

【００２３】次に、上述したような構成を有するメモリ
制御装置におけるデータ処理方法について、図面を参照
して説明する。図２、図３は、本実施形態に係るメモリ
制御装置に適用されるデータ処理の動作手順を示すフロ
ーチャートであって、図２は、本実施形態に係るデータ
書き込み動作を示すフローチャートであり、図３は、本
実施形態に係るデータ読み出し動作を示すフローチャー
トである。なお、ここでは、上述したメモリ制御装置の
構成（図１）を適宜参照しながら説明する。

【００２４】＜データ書き込み動作＞本実施形態に係る
データ書き込み動作は、たとえば、マイコン１０による
機器の駆動制御の途中で、制御データの書き込み要求が
発生されることにより、図２に示すようなデータ書き込
み動作がスタートする。

【００２５】（Ｓ１０１）制御データの書き込み要求の
発生により、データ書き込み制御部３１は、当該制御デ
ータＤＷを書き込む記憶エリアを設定するとともに、ア
ドレスデータ制御部３３から書き込み対象となっている
記憶エリアのアドレスデータを取得する。具体的には、
たとえば、ＥＥＰＲＯＭ２０に設定された３個の記憶エ
リアＭａ、Ｍｂ、Ｍｃのうち、１回目のデータ書き込み
動作の対象として記憶エリアＭａを設定するとともに、
当該記憶エリアＭａにおける書き込みアドレスを指定す
る。

【００２６】（Ｓ１０２）次いで、上記ステップＳ１０
１により指定された記憶エリアＭａの所定のアドレス
に、マイコン１０から送信された制御データＤＷａ（＝
ＤＷ）を格納する（１回目の書き込み動作）。

【００２７】（Ｓ１０３／Ｓ１０４）次いで、上記ステ
ップＳ１０１、Ｓ１０２に示した制御データＤＷの書き
込み動作が３回実行されたか否かが判別される。ここ
で、制御データＤＷの書き込み動作が１回または２回終
了した状態の場合には、２回目または３回目の書き込み
動作の対象となる記憶エリアＭｂまたはＭｃを設定する
とともに、当該記憶エリアＭｂ、Ｍｃにおける制御デー
タＤＷの書き込みアドレスを指定して、上記ステップ１
０２に示したように、記憶エリアＭｂまたはＭｃの所定
のアドレスに、１回目と同一の制御データＤＷｂ（＝Ｄ
Ｗ）またはＤＷｃ（＝ＤＷ）を格納する（２回目、３回
目の書き込み動作）。

【００２８】以上のような一連の書き込み動作を実行す
ることにより、同一の制御データＤＷが３つの記憶エリ
アＭａ、Ｍｂ、Ｍｃに個別に、順次書き込まれる。これ
により、マイコン１０から送信された制御データＤＷ
は、ＥＥＰＲＯＭに３回連続して個別の制御データＤＷ
ａ、ＤＷｂ、ＤＷｃとして書き込まれたことになり、デ
ータ書き込み動作を終了する。なお、このとき、アドレ
スデータ制御部３３は、３つの記憶エリアＭａ、Ｍｂ、
Ｍｃに書き込んだ制御データＤＷａ、ＤＷｂ、ＤＷｃの
アドレスを相互に関連付けて保持する。

【００２９】＜データ読み出し動作＞本実施形態に係る
データ読み出し動作動作は、たとえば、マイコン１０に
よる機器の駆動制御の途中で、制御データの読み出し要
求が発生されることにより、図３に示すようなデータ読
み出し動作がスタートする。

【００３０】（Ｓ１１１）制御データの読み出し要求の
発生により、データ読み出し制御部３２は、当該制御デ
ータが記憶された記憶エリアを設定するとともに、アド
レスデータ制御部３３から読み出し対象となっている制
御データのアドレスデータを取得する。具体的には、た
とえば、ＥＥＰＲＯＭ２０に設定された３個の記憶エリ
アＭａ、Ｍｂ、Ｍｃのうち、データ読み出し動作の対象
として記憶エリアＭａを指定するとともに、当該記憶エ
リアＭａにおける読み出し対象となっている制御データ
ＤＲａのアドレスを指定する。

【００３１】（Ｓ１１２）次いで、上記ステップＳ１１
１により指定された記憶エリアＭａの所定のアドレスに
格納された制御データＤＲａを読み出す（１回目の読み
出し動作）。

【００３２】（Ｓ１１３／Ｓ１１４）次いで、上記ステ
ップＳ１１１、Ｓ１１２に示した制御データの読み出し
動作が３回実行されたか否かが判別される。ここで、制
御データの読み出し動作が１回または２回終了した状態
の場合には、２回目または３回目の読み出し動作の対象
となる記憶エリアＭｂまたはＭｃを設定するとともに、
当該記憶エリアＭｂ、Ｍｃにおける読み出し対象となっ
ている制御データＤＲｂまたはＤＲｃのアドレスを指定
して、上記ステップ１１２に示したように、記憶エリア
ＭｂまたはＭｃの所定のアドレスに格納された制御デー
タＤＲｂまたはＤＲｃを読み出す（２回目、３回目の読
み出し動作）。

【００３３】以上のような一連の処理を実行することに
より、同一の書き込み動作により３つの記憶エリアＭ
ａ、Ｍｂ、Ｍｃに個別に、順次書き込まれ、記憶されて
いた制御データＤＲａ、ＤＲｂ、ＤＲｃが読み出され
る。これにより、ＥＥＰＲＯＭ２０に同一の制御データ
として記憶された制御データが連続して読み出されたこ
とになる。

【００３４】（Ｓ１１５／Ｓ１１６）次いで、多数決判
定処理部３４により、ＥＥＰＲＯＭ２０から読み出され
た３つの制御データＤＲａ、ＤＲｂ、ＤＲｃに対して、
多数決判定処理を実行する。具体的には、まず、制御デ
ータＤＲａと制御データＤＲｂが一致するか否かを判別
する。そして、両者が一致する場合には、読み出された
３つの制御データＤＲａ、ＤＲｂ、ＤＲｃのうち、２つ
以上（ＤＲａ、ＤＲｂ）が一致することになり、多数を
占めることになるので、有効データ選択処理部３５Ａに
より、当該制御データＤＲａ（または、ＤＲｂ）を有効
データＤＲに設定して、通信線を介してマイコン１０に
送信出力し、データ読み出し動作を終了する。

【００３５】（Ｓ１１７／Ｓ１１８）一方、上記ステッ
プＳ１１５において、制御データＤＲａと制御データＤ
Ｒｂが一致しないと判別された場合には、次いで、制御
データＤＲｂと制御データＤＲｃが一致するか否かを判
別する。そして、両者が一致する場合には、読み出され
た３つの制御データＤＲａ、ＤＲｂ、ＤＲｃのうち、２
つ（ＤＲｂ、ＤＲｃ）が一致することになり、多数を占
めることになるので、有効データ選択処理部３５Ａによ
り、当該制御データＤＲｂ（または、ＤＲｃ）を有効デ
ータＤＲに設定して、通信線を介してマイコン１０に送
信出力し、データ読み出し動作を終了する。

【００３６】（Ｓ１１９／Ｓ１２０）一方、上記ステッ
プＳ１１７において、制御データＤＲｂと制御データＤ
Ｒｃが一致しないと判別された場合には、次いで、制御
データＤＲａと制御データＤＲｃが一致するか否かを判
別する。そして、両者が一致する場合には、読み出され
た３つの制御データＤＲａ、ＤＲｂ、ＤＲｃのうち、２
つ（ＤＲａ、ＤＲｃ）が一致することになり、多数を占
めることになるので、有効データ選択処理部３５Ａによ
り、当該制御データＤＲａ（または、ＤＲｃ）を有効デ
ータＤＲに設定して、通信線を介してマイコン１０に送
信出力し、データ読み出し動作を終了する。

【００３７】（Ｓ１２１）一方、上記ステップＳ１１９
において、制御データＤＲａと制御データＤＲｃが一致
しないと判別された場合には、読み出された３つの制御
データＤＲａ、ＤＲｂ、ＤＲｃのすべてが異なることに
なる。この場合、書き込み動作において最初にＥＥＰＲ
ＯＭ２０に書き込まれた制御データ、たとえば、記憶エ
リアＭａに記憶された制御データＤＲａを有効データＤ
Ｒに設定して、通信線を介してマイコン１０に送信出力
し、データ読み出し動作を終了する。

【００３８】したがって、上述したような一連のデータ
処理方法によれば、書き込み動作時に通信異常等により
書き込みデータの破壊や破損が生じ、かつ、読み出し動
作時の多数決判定処理が正常に実行されなかった場合で
あっても、書き込み動作において、最も正常（有効）と
考えられる最初（１回目）に書き込まれたデータを選択
して、マイコン制御に利用することができるので、誤動
作の発生を抑制して、信頼性の高いマイコン制御回路を
提供することができる。

【００３９】＜第２の実施形態＞次に、本発明に係るメ
モリ制御装置の第２の実施形態について、図面を参照し
て説明する。図４は、本発明に係るメモリ制御装置を適
用したマイコン制御回路の第２の実施形態を示す概略構
成図である。ここで、上述した実施形態と同等の構成に
ついては、同一の符号を付して、その説明を簡略化す
る。

【００４０】図４に示すように、本発明に係るメモリ制
御装置３０は、大別して、データ書き込み制御部３１
と、データ読み出し制御部３２と、アドレスデータ制御
部３３と、多数決判定処理部３４と、有効データ選択処
理部３５Ｂと、デフォルトデータ保持部３６と、を備え
た構成を有し、このメモリ制御装置３０を介して、マイ
コン本体（ＣＰＵ）１０とＥＥＰＲＯＭ（記憶素子）２
０との間で、マイコン制御に必要な制御データの書き込
み、読み出し動作が実行される。ここで、データ書き込
み制御部３１、データ読み出し制御部３２、アドレスデ
ータ制御部３３、多数決判定処理部３４は、上述した第
１の実施形態と同等の構成および機能を有しているの
で、その説明を省略する。

【００４１】有効データ決定処理部３５Ｂは、多数決判
定処理部３４から出力される多数決判定処理に関する制
御通知信号に基づいて、マイコン１０に出力する有効デ
ータを決定する。ここで、多数決判定処理部３４から出
力される制御通知信号が、判定終了を示す場合には、多
数決判定処理により選択された制御データを、有効デー
タに設定してマイコン１０に出力する。一方、制御通知
信号が、判定不可を示す場合には、後述するデフォルト
データ保持部３６に予め保持されたデフォルトデータ
を、有効データに設定してマイコン１０に出力する。

【００４２】デフォルトデータ保持部３６は、マイコン
制御に関連して、通常の駆動制御において利用される制
御データのうち、最も使用確率の高いデフォルトデータ
を格納し、上述した有効データ決定制御部３５Ｂにおけ
る有効データの選択設定処理に際し、所定のデフォルト
データが読み出される。ここで、デフォルトデータ保持
部３６は、ＥＥＰＲＯＭ２０とは個別の記憶素子により
構成されるものであってもよいし、上述した制御データ
が記憶されるＥＥＰＲＯＭ２０に設定された別個の記憶
エリアであってもよい。

【００４３】上述したように、有効データ決定処理部３
５Ｂにおいて、多数決判定が正常に実行されなかった場
合に、デフォルトデータ保持部３６に予め保持されたデ
ータを有効データとするという、有効データの選択設定
処理は、マイコン制御で実行される演算処理のパターン
が系統的な傾向を示すことに基づいている。したがっ
て、マイコン制御において使用確率の高い制御データを
デフォルトデータとして予めデフォルトデータ保持部３
６に格納しておき、書き込みデータの破壊や破損が生じ
て、多数決判定が正常に実行されなかった場合に、デフ
ォルトデータを読み出して利用することにより、マイコ
ン制御における誤動作の発生を大幅に抑制することがで
きる。

【００４４】次に、上述したような構成を有するメモリ
制御装置におけるデータ処理方法について、図面を参照
して説明する。図５は、本実施形態に係るメモリ制御装
置に適用されるデータ処理手順を示すフローチャートで
ある。なお、本実施形態において、データ書き込み動作
およびデータ読み出し動作の一部は、上述した実施形態
に示した処理手順（図２、図３）と同等であるので、こ
こでは、本実施形態の特徴であるデータ読み出し動作に
おける主要な処理手順のみを示し、上述したデータ処理
方法と同一の処理手順については、その説明を省略また
は簡略化する。

【００４５】（Ｓ１１５〜Ｓ１２０）上述した実施形態
に示した処理手順（図３）と同様に、制御データの読み
出し処理（Ｓ１１１〜Ｓ１１４）を実行した後、図５に
示すように、ステップＳ１１５〜Ｓ１２０の多数決判定
処理において、読み出された３つの制御データＤＲａ、
ＤＲｂ、ＤＲｃうち、いずれか２つの制御データが一致
した場合には、一致した制御データが多数を占めること
になるので、当該制御データを有効データＤＲに設定し
てマイコン１０に出力する。

【００４６】（Ｓ１３１／Ｓ１３２）一方、上記ステッ
プＳ１１５〜Ｓ１２０において、読み出された３つの制
御データＤＲａ、ＤＲｂ、ＤＲｃのすべてが異なり、い
ずれも一致しなかった場合には、デフォルトデータ保持
部３６に予め保持された、マイコン制御において使用確
率の高いデフォルトデータＤｄを読み出して、当該デフ
ォルトデータＤｄを有効データＤＲに設定して、通信線
を介してマイコン１０に送信出力し、データ読み出し動
作を終了する。

【００４７】したがって、本実施形態に係る一連のデー
タ処理方法によれば、書き込み動作時に通信異常等によ
り書き込みデータの破壊や破損が生じ、かつ、読み出し
動作時の多数決判定処理が正常に実行されなかった場合
であっても、予め保持されたマイコン制御において最も
使用確率の高いデフォルトデータを読み出して、マイコ
ン制御に利用することができるので、誤動作の発生を抑
制して、信頼性の高いマイコン制御回路を提供すること
ができる。

【００４８】なお、上述した各実施形態においては、Ｅ
ＥＰＲＯＭに設定される記憶エリアの数を３つとして、
制御データの書き込み回数を３回とした場合について説
明したが、本発明に係るメモリ制御装置は、これに限定
されないことはいうまでもない。この場合、本発明に係
るメモリ制御装置においては、ＥＥＰＲＯＭから読み出
されたデータに対して、多数決判定処理を実行して多数
を占める読み出しデータを有効データとしてマイコンに
出力する処理手順を有しているので、ＥＥＰＲＯＭへの
同一データの書き込み動作回数およびそれに対応する記
憶エリアの数は、奇数に設定されている必要がある。ま
た、上述した各実施形態においては、記憶素子としてＥ
ＥＰＲＯＭを示した説明したが、本発明はこれに限定さ
れるものではない。要するに、データの書き込み、読み
出しが可能であって、マイコン制御等に用いられる制御
データを適切に記憶することができる記憶素子であれ
ば、他の形態のものであってもよい。

【００４９】

【発明の効果】本発明に係るメモリ制御装置およびその
データ処理方法によれば、メモリに書き込まれたデータ
を読み出す際に、データの書き込み動作中の異常や記憶
手段の不良等により、書き込みデータが破損または破壊
されて、正常な多数決判定ができない場合であっても、
最も正常と判定される確率の高いデータ（記憶手段に最
初に書き込まれたデータ、あるいは、予め保持されてい
るデフォルトデータ）を有効データとして選択して出力
することができるので、マイコン制御に適用した場合
に、破壊されたデータによるマイコンの誤動作の発生を
抑制することができ、信頼性の高いマイコン制御回路を
提供することができる。

【図面の簡単な説明】

【図１】本発明に係るメモリ制御装置を適用したマイコ
ン制御回路の第１の実施形態を示す概略構成図である。

【図２】本実施形態に係るメモリ制御装置に適用される
データ書き込み動作を示すフローチャートである。

【図３】本実施形態に係るメモリ制御装置に適用される
データ読み出し動作を示すフローチャートである。

【図４】本発明に係るメモリ制御装置を適用したマイコ
ン制御回路の第２の実施形態を示す概略構成図である。

【図５】本実施形態に係るメモリ制御装置に適用される
データ処理手順を示すフローチャートである。

【符号の説明】 １０ マイコン（ＣＰＵ） ２０ ＥＥＰＲＯＭ ３０ メモリ制御回路 ３１ データ書き込み制御部 ３２ データ読み出し制御部 ３３ アドレスデータ制御部 ３４ 多数決判定処理部 ３５Ａ、３５Ｂ 有効データ選択処理部 ３６ デフォルトデータ保持部

Claims (4)

【特許請求の範囲】
1. 【請求項１】書き換え可能な記憶手段へのデータの書き
   込み、読み出しを制御するメモリ制御装置において、 所定の書き込みデータを前記記憶手段に書き込む際に、
   同一の前記書き込みデータを複数の記憶エリアに個別
   に、順次書き込むデータ書き込み手段と、 前記複数の記憶エリアに個別に書き込まれた前記書き込
   みデータを複数の読み出しデータとして読み出し、該複
   数の読み出しデータに基づいて、有効データを決定して
   出力するデータ読み出し手段と、を備え、 前記データ読み出し手段は、前記複数の記憶エリアから
   読み出された前記複数の読み出しデータに対して多数決
   判定を行い、多数を占める前記読み出しデータを前記有
   効データとして選択し、出力するとともに、前記多数決
   判定において、読み出された前記複数の読み出しデータ
   がすべて相違している場合には、前記データ書き込み手
   段により前記記憶手段に最初に書き込まれた前記書き込
   みデータに対応する前記読み出しデータを前記有効デー
   タとして選択し、出力することを特徴とするメモリ制御
   装置。
2. 【請求項２】書き換え可能な記憶手段へのデータの書き
   込み、読み出しを制御するメモリ制御装置において、 所定の書き込みデータを前記記憶手段に書き込む際に、
   同一の前記書き込みデータを複数の記憶エリアに個別
   に、順次書き込むデータ書き込み手段と、 予め設定されたデフォルトデータを予め保持するデフォ
   ルトデータ保持手段と、 前記複数の記憶エリアに個別に書き込まれた前記書き込
   みデータを複数の読み出しデータとして読み出し、該複
   数の読み出しデータに基づいて、有効データを決定して
   出力するデータ読み出し手段と、 を備え、 前記データ読み出し手段は、前記複数の記憶エリアから
   読み出された前記複数の読み出しデータに対して多数決
   判定を行い、多数を占める前記読み出しデータを前記有
   効データとして選択し、出力するとともに、前記多数決
   判定において、読み出された前記複数の読み出しデータ
   がすべて相違している場合には、前記デフォルトデータ
   保持手段に予め保持されている前記デフォルトデータを
   前記有効データとして選択し、出力することを特徴とす
   るメモリ制御装置。
3. 【請求項３】書き換え可能な記憶手段へのデータの書き
   込み、読み出しを制御するメモリ制御装置のデータ処理
   方法において、 所定の書き込みデータを前記記憶手段に書き込む際に、
   同一の前記書き込みデータを複数の記憶エリアに個別
   に、順次書き込む処理と、 前記複数の記憶エリアに個別に書き込まれた前記書き込
   みデータを複数の読み出しデータとして読み出し、該複
   数の読み出しデータに対して多数決判定を行う処理と、 前記多数決判定において、多数を占める前記読み出しデ
   ータを前記有効データとして選択する処理と、 前記多数決判定において、読み出された前記複数の読み
   出しデータがすべて相違している場合には、前記記憶手
   段に最初に書き込まれた前記書き込みデータに対応する
   前記読み出しデータを前記有効データとして選択する処
   理と、 前記有効データとして選択された前記書き込みデータを
   出力する処理と、を有することを特徴とするメモリ制御
   装置のデータ処理方法。
4. 【請求項４】書き換え可能な記憶手段へのデータの書き
   込み、読み出しを制御するメモリ制御装置のデータ処理
   方法において、 所定の書き込みデータを前記記憶手段に書き込む際に、
   同一の前記書き込みデータを複数の記憶エリアに個別
   に、順次書き込む処理と、 前記複数の記憶エリアに個別に書き込まれた前記書き込
   みデータを複数の読み出しデータとして読み出し、該複
   数の読み出しデータに対して多数決判定を行う処理と、 前記多数決判定において、多数を占める前記読み出しデ
   ータを前記有効データとして選択する処理と、 前記多数決判定において、読み出された前記複数の読み
   出しデータがすべて相違している場合には、予め保持さ
   れたデフォルトデータを前記有効データとして選択する
   処理と、 前記選択された有効データを出力する処理と、を有して
   いることを特徴とするメモリ制御装置のデータ処理方
   法。