CN115954037A - 提高efuse芯片良率的方法、装置和设备及存储介质 - Google Patents

Abstract

本申请公开了一种提高efuse芯片良率的方法、装置和设备及存储介质，确定所述efuse芯片的烧写完毕的编程区每个bit位的状态信息；如果第一bit位的状态信息表征所述第一bit位烧写失败，则通过所述冗余区对所述第一bit位进行寻址；所述译码器根据所述冗余区的编码控制所述第一bit位的二输入MUX选通高电平输入，修复所述第一bit位的状态信息。通过冗余位进行寻址，控制烧写失败的bit位的二输入MUX选通高电平输入，进而将烧写失败的bit位状态信息修改为1，实现对efuse芯片bit位的修复，从而提高了芯片的良率。

Description

提高efuse芯片良率的方法、装置和设备及存储介质

技术领域

本申请涉及半导体芯片技术领域，具体涉及一种提高efuse芯片良率的方法、装置和设备及存储介质。

背景技术

efuse也称为一次性可编程存储器，不同于大多数FPGA使用的SRAM阵列，efuse一次只有一根熔丝能够被编程。efuse应用到芯片中时，可以使得芯片中的电路运行效率提高上千倍，并且因为efuse的成本较低，保存的信息不会因为掉电而丢失，所以目前很多低成本的芯片采用efuse替代NVR，被广泛应用于芯片中保存关键信息数据。

efuse的良率会影响芯片的良率，特别是对于全定制的efuse芯片，efuse的良率影响可能会更大。假设efuse单个bit不良率为0.005‰(典型值)，对一个256bit的efuse芯片而言，其不良率可以上升为1.28‰。随着全定制的efuse芯片中efuse的bit的提高，其发生故障的可能性也随之提高。如果有1bit烧写不进去，特别是当这一bit是用来修调比较重要的参数指标时，这颗芯片就成了不良品，所以efuse的不良率也成了芯片不良率提高的重要原因。

因此，如何实现全定制的efuse芯片良率的提高，是本领域亟待解决的技术问题。

发明内容

本申请为了解决上述技术问题，提出了如下技术方案：

第一方面，本申请实施例提供了一种提高efuse芯片良率的方法，efuse芯片包括编程区和冗余区，所述编程区的每个bit位连接二输入MUX，所述冗余区连接有译码器，所述二输入MUX的选择端与所述译码器的输出端电连接，一个输入端与efuse芯片的输出端电连接，另一个输入端与高电平信号电连接，所述方法包括：

确定所述efuse芯片的烧写完毕的编程区每个bit位的状态信息；

如果第一bit位的状态信息表征所述第一bit位烧写失败，则通过所述冗余区对所述第一bit位进行寻址；

所述译码器根据所述冗余区的编码控制所述第一bit位的二输入MUX选通高电平输入，修复所述第一bit位的状态信息。

在一种可能的实现方式中，所述如果第一bit位的状态信息表征所述第一bit位烧写失败，则通过所述冗余区对所述第一bit位进行寻址，包括：

根据所述编程区的bit位数确定所述冗余区的bit位数，以保证所述冗余区寻址时能覆盖所述编程区的最大地址；

确定出所述第一bit位的地址信息，将所述地址信息进行二进制寻址编码。

在一种可能的实现方式中，如果所述efuse芯片中存在多个烧写失败的bit位，则根据烧写失败的bit位个数配置冗余区。

在一种可能的实现方式中，所述如果第一bit位的状态信息表征所述第一bit位烧写失败，则通过所述冗余区对所述第一bit位进行寻址，包括：

将所述编程区的bit位进行划分获得多个子编程区；

将每个所述子编程区的bit位进行独立编码，使得每个子编程区的bit位从0开始；

将每个所述子编程区对应不同的冗余区；

通过不同的冗余区对所述子编程区中的烧写失败的bit位地址进行寻址编码。

在一种可能的实现方式中，所述将所述编程区的bit位进行划分获得多个子编程区，包括：

确定烧写失败的bit位的地址信息；

根据烧写失败的bit位的地址信息对所述编程区的bit位进行划分，使得每个子编程区仅存在一个烧写失败的bit位。

第二方面，本申请实施例提供了一种提高efuse芯片良率的装置，efuse芯片包括编程区和冗余区，所述编程区的每个bit位连接二输入MUX，所述冗余区连接有译码器，所述二输入MUX的选择端与所述译码器的输出端电连接，一个输入端与efuse芯片的输出端电连接，另一个输入端与高电平信号电连接，所述装置包括：

确定模块，用于确定所述efuse芯片的烧写完毕的编程区每个bit位的状态信息；

寻址模块，用于如果第一bit位的状态信息表征所述第一bit位烧写失败，则通过所述冗余区对所述第一bit位进行寻址；

修复模块，用于所述译码器根据所述冗余区的编码控制所述第一bit位的二输入MUX选通高电平输入，修复所述第一bit位的状态信息。

第三方面，本申请实施例提供了一种电子设备，包括：

处理器；

存储器；

以及计算机程序，其中所述计算机程序被存储在所述存储器中，所述计算机程序包括指令，当所述指令被所述处理器执行时，使得所述电子设备执行第一方面及第一方面任一可能实现方式所述的方法。

第四方面，本申请实施例提供了一种计算机可读存储介质，所述计算机可读存储介质包括存储的程序，其中，在所述程序运行时控制所述计算机可读存储介质所在设备执行第一方面及第一方面任一可能实现方式所述的方法。

在本申请实施例中，通过对efuse芯片的每个bit位的状态进行确定，将烧写失败的bit位，通过冗余位进行寻址，然后译码器通过冗余位的寻址编码控制烧写失败的bit位的二输入MUX选通高电平输入，进而将烧写失败的bit位状态信息修改为1，实现对efuse芯片bit位的修复，从而提高了芯片的良率。

附图说明

图1为本申请实施例提供的efuse芯片良率提升构架示意图；

图2为本申请实施例提供的一种提高efuse芯片良率的方法的流程示意图；

图3为本申请实施例提供的efuse芯片编程区划分示意图；

图4为本申请实施例提供的一种提高efuse芯片良率的装置框架示意图；

图5为本申请实施例提供的一种电子设备示意图。

具体实施方式

下面结合附图与具体实施方式对本方案进行阐述。

参见图1，本实施例中的efuse芯片包括编程区和冗余区，所述编程区的每个bit位连接二输入MUX，所述冗余区连接有译码器，所述二输入MUX的选择端与所述译码器的输出端电连接，一个输入端与efuse芯片的输出端电连接，另一个输入端与高电平信号电连接。图1中efuse[0]……efuse[n]表示efuse芯片每个bit位的fuse值，本实施例中只有存在efuse芯片的bit位烧写失败时，二输入MUX的输出才会替代efuse芯片中烧写失败的bit位的fuse值，对烧写失败的bit位进行修复。

图2为本申请实施例提供的一种提高efuse芯片良率的方法的流程示意图。参见图2，本申请实施例中的提高efuse芯片良率的方法包括：

S101，确定所述efuse芯片的烧写完毕的编程区每个bit位的状态信息。

efuse芯片烧写完毕后，通过efuse控制器或者I2C/SPI读出fuse的值，如果bit位烧写成功，则fuse值为1，烧写失败，则为0。

S102，如果第一bit位的状态信息表征所述第一bit位烧写失败，则通过所述冗余区对所述第一bit位进行寻址。

对于bit位烧写失败的情况，一般为以下两种情况。

如果在编程区中有且仅有一个bit位烧写失败，则根据所述编程区的bit位数确定所述冗余区的bit位数，以保证所述冗余区寻址时能覆盖所述编程区的最大地址。确定出所述第一bit位的地址信息，将所述地址信息进行二进制寻址编码。

假设全定制efuse芯片中，编程区用到500bit,则在其后面加入9bit的冗余位。这9bit的冗余位用于对前面500bit的寻址。假设每个bit位在烧写之前的输出值为0，烧写成功之后的输出值为1。

如果500 bit中需要烧写的bit都烧写成功，即通过efuse控制器或者I2C/SPI读出fuse的值与期望值一致，冗余的9bit不需要烧写，其值为9’b0_0000_0000，500个MUX的输出均为fuse的输出。

如果500 bit中有1bit烧写失败，即有一个bit位烧写完成后其输出仍为0。需要通过efuse控制器或者I2C/SPI读出bit位的fuse值，判断出错的位置。根据出错的位置，来确定冗余的9bit需要烧写什么值。例如fuse的第23bit烧写失败，需要把冗余的9bit烧写成0_0001_0111。这时fuse第23bit的MUX选择信号为1，输出为1，达到了修复烧写失败的功能。

上述情况是针对于在efuse芯片编程区，仅存在一个烧写失败的bit位，如果在一种极端的情况下，在efuse芯片编程区存在多个烧写失败的bit位，由于一个冗余区仅对应一个烧写失败的bit位寻址，因此此时需要设置多个冗余区。

一种情况就是在上述实施例的基础上，根据烧写失败的bit位多加几个9bit的冗余区，但是这样造成了冗余区的bit位浪费。

本实施例中，将所述编程区的bit位进行划分获得多个子编程区，将每个所述子编程区的bit位进行独立编码，使得每个子编程区的bit位从0开始。将每个所述子编程区对应不同的冗余区，通过不同的冗余区对所述子编程区中的烧写失败的bit位地址进行寻址编码。

需要指出的是，本实施例中进行编程区的bit位划分时，不是采用对编程区的bit位均分的方式，而是根据烧写失败的bit位的地址信息对所述编程区的bit位进行划分，使得每个子编程区仅存在一个烧写失败的bit位。

同样以上述举例，全定制efuse芯片中，编程区用到500bit。如果第23bit、第100bit和199bit烧写失败。则将500bit的编程区划分长度可以为32bit、128bit和340bit，这样对于的冗余区的bit位数分别为：5bit、7bit和7bit。需要指出的是，虽然针对于340bit的子编程区原则上需要9bit的冗余位，但是由于已经确定了烧写失败的bit位位置，而且采用7bit的冗余位就可以实现编码寻址，因此将340bit的子编程区对应的冗余区设置为7bit。

将500bit的编程区划分长度可以为32bit、128bit和340bit的子编程区，进行重新独立地址编码后，如图3所示。32bit的子编程区bit位为0-31，烧写失败的bit位为23bit。128 bit的子编程区bit位为0-127，烧写失败的bit位为67bit。340bit的子编程区bit位为0-339，烧写失败的bit位为38bit。针对于上述3个烧写失败的比特位，对应的冗余区烧写成1_0111、100_0011和010_0110。

S103，所述译码器根据所述冗余区的编码控制所述第一bit位的二输入MUX选通高电平输入，修复所述第一bit位的状态信息。

对应冗余区编码寻址之后，译码器对冗余区的编码进行译码确定出了对应烧写失败的bit位的地址。从而将对应bit位的二输入MUX选通高电平输入，将烧写失败的bit为状态信息置为高电平，完成烧写失败bit位的修复，从而提高了efuse芯片良率。

与上述实施例相对应，本申请还提供了一种提高efuse芯片良率的装置。

参见图4，为本申请实施例提供的一种提高efuse芯片良率的装置的结构框图。如图4所示，提高efuse芯片良率的装置20主要包括:

确定模块201，用于确定所述efuse芯片的烧写完毕的编程区每个bit位的状态信息。

寻址模块202，用于如果第一bit位的状态信息表征所述第一bit位烧写失败，则通过所述冗余区对所述第一bit位进行寻址。

修复模块203，用于所述译码器根据所述冗余区的编码控制所述第一bit位的二输入MUX选通高电平输入，修复所述第一bit位的状态信息。

需要指出的是，本申请实施例涉及的具体内容可以参见上述方法实施例的描述，为了表述简洁，在此不再赘述。

与上述实施例相对应，本申请实施例还提供了一种电子设备。

参见图5，为本申请实施例提供的一种电子设备的结构示意图。如图5所示，该电子设备300可以包括：处理器301、存储器302及通信单元303。这些组件通过一条或多条总线进行通信，本领域技术人员可以理解，图中示出的电子设备结构并不构成对本申请实施例的限定，它既可以是总线形结构，也可以是星型结构，还可以包括比图示更多或更少的部件，或者组合某些部件，或者不同的部件布置。

其中，通信单元303，用于建立通信信道，从而使电子设备可以与其它设备进行通信。

处理器301，为电子设备的控制中心，利用各种接口和线路连接整个电子设备的各个部分，通过运行或执行存储在存储器302内的软件程序和/或模块，以及调用存储在存储器内的数据，以执行电子设备的各种功能和/或处理数据。所述处理器可以由集成电路(integrated circuit，IC) 组成，例如可以由单颗封装的IC 所组成，也可以由连接多颗相同功能或不同功能的封装IC而组成。举例来说，处理器301可以仅包括中央处理器(centralprocessing unit，CPU)。在本申请实施方式中，CPU可以是单运算核心，也可以包括多运算核心。

存储器302，用于存储处理器301的执行指令，存储器302可以由任何类型的易失性或非易失性存储设备或者它们的组合实现，如静态随机存取存储器（SRAM），电可擦除可编程只读存储器（EEPROM），可擦除可编程只读存储器（EPROM），可编程只读存储器（PROM），只读存储器（ROM），磁存储器，快闪存储器，磁盘或光盘。

当存储器302中的执行指令由处理器301执行时，使得电子设备300能够执行上述方法实施例中的部分或全部步骤。

与上述实施例相对应，本申请实施例还提供一种计算机可读存储介质，其中，该计算机可读存储介质可存储有程序，其中，在程序运行时可控制计算机可读存储介质所在设备执行上述方法实施例中的部分或全部步骤。具体实现中，该计算机可读存储介质可为磁碟、光盘、只读存储记忆体（英文：read-only memory，简称：ROM）或随机存储记忆体（英文：random access memory，简称：RAM）等。

与上述实施例相对应，本申请实施例还提供了一种计算机程序产品，该计算机程序产品包含可执行指令，当可执行指令在计算机上执行时，使得计算机执行上述方法实施例中的部分或全部步骤。

本申请实施例中，“至少一个”是指一个或者多个，“多个”是指两个或两个以上。“和/或”，描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示单独存在A、同时存在A和B、单独存在B的情况。其中A，B可以是单数或者复数。字符“/”一般表示前后关联对象是一种“或”的关系。“以下至少一项”及其类似表达，是指的这些项中的任意组合，包括单项或复数项的任意组合。例如，a，b和c中的至少一项可以表示：a, b, c, a-b,a-c, b-c,或a-b-c，其中a, b,c可以是单个，也可以是多个。

本领域普通技术人员可以意识到，本文中公开的实施例中描述的各单元及算法步骤，能够以电子硬件、计算机软件和电子硬件的结合来实现。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本申请的范围。

所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，上述描述的系统、装置和单元的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。

Claims (8)

1.一种提高efuse芯片良率的方法，其特征在于，efuse芯片包括编程区和冗余区，所述编程区的每个bit位连接二输入MUX，所述冗余区连接有译码器，所述二输入MUX的选择端与所述译码器的输出端电连接，一个输入端与efuse芯片的输出端电连接，另一个输入端与高电平信号电连接，所述方法包括：

确定所述efuse芯片的烧写完毕的编程区每个bit位的状态信息；

如果第一bit位的状态信息表征所述第一bit位烧写失败，则通过所述冗余区对所述第一bit位进行寻址；

所述译码器根据所述冗余区的编码控制所述第一bit位的二输入MUX选通高电平输入，修复所述第一bit位的状态信息。

2.根据权利要求1所述的提高efuse芯片良率的方法，其特征在于，所述如果第一bit位的状态信息表征所述第一bit位烧写失败，则通过所述冗余区对所述第一bit位进行寻址，包括：

根据所述编程区的bit位数确定所述冗余区的bit位数，以保证所述冗余区寻址时能覆盖所述编程区的最大地址；

确定所述第一bit位的地址信息，将所述地址信息进行二进制寻址编码。

3.根据权利要求1所述的提高efuse芯片良率的方法，其特征在于，如果所述efuse芯片中存在多个烧写失败的bit位，则根据烧写失败的bit位个数配置冗余区。

4.根据权利要求3所述的提高efuse芯片良率的方法，其特征在于，所述如果第一bit位的状态信息表征所述第一bit位烧写失败，则通过所述冗余区对所述第一bit位进行寻址，包括：

将所述编程区的bit位进行划分获得多个子编程区；

将每个所述子编程区的bit位进行独立编码，使得每个子编程区的bit位从0开始；

将每个所述子编程区对应不同的冗余区；

通过不同的冗余区对所述子编程区中的烧写失败的bit位地址进行寻址编码。

5.根据权利要求4所述的提高efuse芯片良率的方法，其特征在于，所述将所述编程区的bit位进行划分获得多个子编程区，包括：

确定烧写失败的bit位的地址信息；

根据烧写失败的bit位的地址信息对所述编程区的bit位进行划分，使得每个子编程区仅存在一个烧写失败的bit位。

6.一种提高efuse芯片良率的装置，其特征在于，efuse芯片包括编程区和冗余区，所述编程区的每个bit位连接二输入MUX，所述冗余区连接有译码器，所述二输入MUX的选择端与所述译码器的输出端电连接，一个输入端与efuse芯片的输出端电连接，另一个输入端与高电平信号电连接，所述装置包括：

确定模块，用于确定所述efuse芯片的烧写完毕的编程区每个bit位的状态信息；

寻址模块，用于如果第一bit位的状态信息表征所述第一bit位烧写失败，则通过所述冗余区对所述第一bit位进行寻址；

修复模块，用于所述译码器根据所述冗余区的编码控制所述第一bit位的二输入MUX选通高电平输入，修复所述第一bit位的状态信息。

7.一种电子设备，其特征在于，包括：

处理器；

存储器；

以及计算机程序，其中所述计算机程序被存储在所述存储器中，所述计算机程序包括指令，当所述指令被所述处理器执行时，使得所述电子设备执行权利要求1至5中任意一项所述的方法。

8.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质包括存储的程序，其中，在所述程序运行时控制所述计算机可读存储介质所在设备执行权利要求1至5中任意一项所述的方法。

Images