JP2004047549A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2004047549A
JP2004047549A JP2002200064A JP2002200064A JP2004047549A JP 2004047549 A JP2004047549 A JP 2004047549A JP 2002200064 A JP2002200064 A JP 2002200064A JP 2002200064 A JP2002200064 A JP 2002200064A JP 2004047549 A JP2004047549 A JP 2004047549A
Authority
JP
Japan
Prior art keywords
temperature
heating furnace
substrate
oxide film
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002200064A
Other languages
English (en)
Inventor
Shigeyuki Tsunoda
角田 茂幸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Instruments Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Priority to JP2002200064A priority Critical patent/JP2004047549A/ja
Publication of JP2004047549A publication Critical patent/JP2004047549A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】ある程度の酸化速度をえるために半導体基板を挿入した加熱炉は低い温度にできない。このため、コンタクト部へのBPSG膜からの外放拡散を防止する熱酸化膜の形成時、この熱酸化膜は多量のボロン、リンを含有してしまい、後の弗酸系の洗浄で除去できない熱酸化膜が発生し、配線材料との安定したコンタクトが得られない。
【解決手段】早い酸化速度を得られる水蒸気を発生する加熱炉と、半導体基板を挿入する加熱炉を分け、充分低い温度で酸化を行うことにより、きわめてボロン、リンの含有量の少ない熱酸化膜で覆われたコンタクト部を得ることができる。
【選択図】  図2

Description

【0001】
【発明の属する技術分野】
本発明は、半導体装置の製造方法に関し、コンタクトエッチング後の加熱炉におけるリフローアニール時に、シリコン基板上に形成される絶縁膜の形成方法に関するものである。
【0002】
【従来の技術】
半導体装置を製造するには、シリコン基板上を覆っている絶縁膜の所望の位置にコンタクトホールといわれる小孔をあけ、金属配線とシリコン基板の導通を取り、所望の配線加工をすることで集積回路が製造される。このシリコン基板上を覆っている絶縁膜には、シリコン基板側から熱酸化膜、ボロンリンシリカゲイトグラス膜(BPSG膜)の積層膜が用いられることが多く、用途としてシリコン基板、ゲート電極、金属配線の絶縁を取る為にこれらの層間に形成されることから層間膜とも呼ばれる。
【0003】
この層間膜は形成の後、ゲート電極やシリコン基板と金属配線との導通をとる為にコンタクトホールが所望の位置に形成されるが、その形成方法は一般的にドライエッチング方法が用いられる。このドライエッチングはその加工寸法精度の制御に闌ける反面、コンタクホールの断面形状は垂直形状となる。形状的にはゴルフのホールと類似した形状である。
【0004】
この垂直形状のまま金属配線を形成すると、その形成工程が一般的にスパッタリング法であることから、層間膜上に比較してコンタクトホール内の側壁や側壁上部の角は膜厚が薄くなってしまう。それはコンタクトホールが小さい程顕著となる。膜厚が薄くなる為、後の工程の熱処理や形成される膜応力で、金属配線は断線してしまい半導体装置の歩留まりや信頼性に深刻な影響を与える。
【0005】
これらを防ぐ為に一般的にコンタクトリフローという工程が行われる。この工程はコンタクトエッチングの後、加熱炉に半導体基板を搬入し800℃から900℃で加熱することで、ほぼ直角となっているコンタクトホールの上部角を熱によるリフロ−で緩やかな丸みをもった形状にする工程である。
【0006】
このとき、層間膜がBPSG膜であることから、加熱炉への搬入から取りだしまでの工程の最中、BPSG膜より高濃度のボロン、リンが外放拡散し、露出しているシリコン基板へと拡散してしまう。このため、所望の濃度に加工された半導体装置のシリコン基板表面のN型、P型の濃度は変化してしまい、後に形成される金属配線との接触抵抗を増大に至らしませる。
【0007】
このため従来技術としてのコンタクトリフローは、800℃から850℃で酸素雰囲気の加熱炉内に半導体基板を搬入し、そのままの温度で所望の時間酸化される。これはこの温度より高いと、半導体基板を加熱炉に搬入した途端に外放拡散が進み、酸素雰囲気でシリコン基板を酸化する前にボロン、リンが拡散されてしまう。また、温度が低いと外放拡散によるシリコン基板への拡散は微量であるが酸化膜が形成されず、後に昇温した時に外放拡散でシリコン基板へボロン、リンが拡散されてしまう。この800℃から850℃の酸素雰囲気で半導体基板内で露出しているシリコン基板表面には50Åから100Åの熱酸化膜が成長する。その後、加熱炉は非酸化性雰囲気で850℃から900℃に昇温され所望の時間アニールされる。その後、再び700℃から800℃に降温され半導体基板は取りだされる。このコンタクトリフローの初期の段階で成長した50Åから100Åの熱酸化膜は、その後の高温でのアニール時におけるボロン、リンのシリコン基板への進入を防ぐ役割を担っている。この熱酸化膜の存在により、コンタクトエッチングで露出したシリコン基板表面のN型、P型の濃度変化が防止され、後に形成される金属配線との接触抵抗を低抵抗で安定したものとしている。
【0008】
【発明が解決しようとする課題】
このように、半導体装置の製造工程におけるコンタクトリフロ−工程においては、低温でウエハを加熱炉に搬入し、BPSG膜からの外放拡散が少ない低温のまま酸化を行う。しかしながら、従来技術においてウエハを加熱炉に搬入し酸化を行う800℃から850℃でも、少なからずBPSG膜からのボロン、リンの外放拡散は存在する。そして、このボロン、リンは搬入後の酸化の工程で形成される酸化膜にとりこまれる。
【0009】
コンタクトリフロー工程を終えたウエハは、金属配線形成工程の前にコンタクトホール内に形成された酸化膜を除去する工程が行われる。この除去工程はボロン、リンなどの不純物を含まない酸化膜と含んだ酸化膜の除去量を極力同量とするために弗化水素水と弗化アンモニュウムからなる混酸が使用される。しかしながら、半導体装置内に数百から数万個存在するコンタクトホール内に形成された酸化膜の内、1個から数個のコンタクトホール内の酸化膜は、外放拡散によりその形成時に他よりも多くのボロン、リン不純物を含む酸化膜が存在する。この不純物を多く含む酸化膜は、前述の混酸では除去されずらく、他の酸化膜に対して所望量の除去を行っても完全に除去されず残ってしまう。また所望量の除去量を増やすことは、コンタクトホール径の増大になり不可能である。このため、この後形成されるの金属配線とシリコン基板間に絶縁物が残ることになり、数百から数万個の内1個から数個のコンタクトが不良となる。この不良となるコンタクトは半導体装置内で特定の部位ではなく、BPSG膜内の不純物濃度の分布及びコンタクトリフローの酸化速度に依存し、半導体装置内で不特定の部位となる。このように、従来のコンタクトリフロー工程ではBPSG膜からの不純物の外放拡散を制御しながら、半導体装置内全てのコンタクトホール内に不純物を含まない絶縁膜を形成することができず、その後の除去工程で除去しきれないという問題があった。
【0010】
本発明の課題は、上述した従来技術の問題点を解決することであって、その目的は、さらなる低温酸化によって酸化膜を形成し、且つ加熱炉の雰囲気を水蒸気とすることで、工程の操業効率を減ずることなく不純物含有量の少ない薄膜の絶縁膜をコンタクトホール内に形成することのできる半導体装置の製造方法を提供することである。
【0011】
【課題を解決するための手段】
上述した本発明の課題は、加熱炉にてさらに低温度にて半導体基板を加熱炉に搬入し、同温度のまま雰囲気を酸化性雰囲気に変更することにより解決することができる。
【0012】
一般に薄い酸化膜を形成する場合は、酸化速度を遅くするために酸化温度を低温にする必要がある。従来の形成方法は、800℃から850℃の低温で酸化膜を形成して、温度を上昇させ再び降温してウエハを取り出すものであったため、外放拡散で不純物の多い酸化膜が形成されてしまう。しかし、本発明の形成方法では、加熱炉への搬入から酸化膜形成をさらに低い温度で行うため、不純物含有の少ない酸化膜を形成することができる。このように、本発明のコンタクトリフロ工程によって形成されたシリコン酸化膜は、不純物含有が極めて少ないため、その後の除去工程で完全に除去でき、半導体装置の生産歩留まりを向上させることができる。
【0013】
【発明の実施の形態】
本発明は、半導体装置の製造工程の一つであるコンタクトホールの上部角に丸みを持たせるコンタクトリフロー工程において以下の工程よりなる。
(1)熱酸化膜とBPSG膜で覆われたシリコン基板表面の1部が、コンタクトエッチング工程により露出したシリコン層を有する基板を、加熱炉に搬入する工程
(2)前記基板を、酸化性雰囲気に晒しつつ550℃以上600℃以下の酸化温度にて前記シリコン層の表面に極薄の絶縁膜を形成する工程
(3)非酸化性雰囲気にて前記加熱炉内の温度を前記工程(2)の酸化温度より高い880℃以上920℃以下の温度に昇温する工程
(4)700℃以上800℃以下の温度に降温する工程
(5)降温された温度にて、極薄絶縁膜が形成された前記基板を前記加熱炉から取り出す工程と、
を有する。
【0014】
前記工程(1)における前記加熱炉の雰囲気は、基板が搬入される加熱炉とは別の加熱炉にて酸素と水素を燃焼させ生成した水蒸気が導入され、前記の別の加熱炉の温度は900℃以上1000℃以下であることを特徴とする半導体装置の製造方法である。
【0015】
また、前記工程(2)において形成される絶縁膜の膜厚は、N型半導体基板上で200Å以上300Åであることを特徴としている。ここで、工程(1)の搬入温度は、BPSG膜からのボロン、リンの外放拡散を完全に防止するには低温程効果があるが、半導体基板を550℃600℃以下で加熱炉に搬入するのは、工程(2)の搬入の後の完全な酸化性雰囲気で半導体基板を酸化する工程で、搬入温度と酸化温度に大きな差があると、加熱炉の温度がその酸化温度になるまで時間を要し、工程時間が長くなってしまうからである。
【0016】
工程(2)ではBPSG膜からの外放拡散を極力抑える為になるべく低温かつ工程の時間をなるべく長時間化させない酸化速度を得るために550℃以上600℃以下を用いている。そして酸化速度を少しでも早くするために酸素と水素を燃焼して得られる水蒸気を酸化雰囲気として用いている。
【0017】
この場合、半導体基板を搬入した加熱炉は550℃以上600℃以下の温度であるため、酸素と水素を導入しても燃焼はおこらず危険である。このため別に加熱炉を用意し、900℃以上1000℃以下の温度下で水素と酸素を導入する。
【0018】
この別の加熱炉では水素と酸素は充分に燃焼し水蒸気が生成される。この生成された水蒸気を加熱炉同士を接続した導入管で半導体基板を搬入した加熱炉へと導く。そして導かれた雰囲気ガスはその温度での最大の酸化速度を得るために寄与する。また、酸化雰囲気に水蒸気を使うことで、この加熱炉の温度下ではN型半導体基板上の酸化速度はP型半導体基板上の3倍以上の酸化速度を得ることができ、拡散係数の早いボロンの拡散で影響を受けるN型半導体基板上により早く酸化膜を成長させることができる。
【0019】
【実施例】
次に、図面を参照して、本発明の実施例について詳細に説明する。図1は、本発明の実施例におけるコンタクトリフロー工程を示すタイムチャートである。また、図2は、図1のコンタクトリフロー工程によって酸化膜が形成され、コンタクトの上角部が丸みをおびる過程を示すウエハの概略断面図である。
【0020】
まず、図2(a)に示すように、図示しないコンタクトホールパターンマスクを熱酸化膜2とBPSG膜3で覆われたシリコン基板1に形成する。そして、図1(a)のようにコンタクトエッチングを行う。コンタクトエッチングはシリコン基板1が露出してからオーバーエッチングを施すので、他の部分のシリコン基板1よりも削られてしまう。
【0021】
その量は10Åから50Å程度である。次に、シリコン基板1を石英ボートに載せて、抵抗加熱型の縦型拡散装置の反応炉内に搬入する。このときの炉内は、図1の期間T1に示すように、炉内気圧は常圧とし、550℃から600℃としておく。また、このときの炉内雰囲気は、酸素毎分15リットル、水素毎分5リットルが別の加熱炉で燃焼した水蒸気で満たされるようにした。
【0022】
次に、加熱炉である反応炉の温度と水素と酸素の燃焼ガス雰囲気はそのままにしておき、図1の期間T2の時間、この状態に維持する。この時、図2(b)に示されるように露出したシリコン基板に熱酸化膜2aが成長する。そしてN型シリコン基板1のほうがP型シリコン基板1よりも厚い熱酸化膜が生成される。この熱酸化膜2aが生成された後は、外放拡散が起きてもこの熱酸化膜2aでシリコン基板1内への拡散は防止される。また、熱酸化膜2aが生成される図1の期間T2は充分低い温度なので、BPSG膜3からの外放拡散は充分少なく、生成時のボロン、リンの含有も充分少ない。このため、コンタクトリフロー工程の後の配線材料を形成する前の洗浄工程で用いられる弗酸系のエッチング液に容易にエッチングされ、シリコン基板1と図示しない配線材料は安定した接触が得られる。
【0023】
その後、図1の期間T3に示すように、雰囲気を毎分10リットルで流れる窒素に切り替え、反応炉内温度を8℃/minで880℃から920℃の間の温度まで昇温した。その後、図1の期間T4に示すように、一定期間保持する。この時BPSG膜の自己リフローが起こり、コンタクトたく上角部は丸みをおびる。この状態を図2(C)に示す。これによって配線材料は良好なカバレッジをもって形成することができる。
【0024】
次に、図1の期間T5に示すように、雰囲気ガスはそのままで炉内温度を700℃から800℃の間の温度まで−2.8℃/minで降温し、期間T6で炉内より取り出す。これら一連の工程によって、ボロン、リンの含有の少ない熱酸化膜で覆われたコンタクト部を有し、充分なリフロー状態をもった半導体基板をえることができた。
【0025】
【発明の効果】
早い酸化速度を得られる水蒸気を発生する加熱炉と、半導体基板を挿入する加熱炉を分け、充分低い温度で酸化を行うことにより、きわめてボロン、リンの含有量の少ない熱酸化膜で覆われたコンタクト部を得ることができる。
【図面の簡単な説明】
【図1】本発明の一実施例のコンタクトリフロー工程を示すタイムチャートである。
【図2】図1の工程の過程を示すウエハの概略断面図である。
【符号の説明】
1  シリコン基板
2  熱酸化膜
3  BPSG膜

Claims (4)

  1. 熱酸化膜とBPSG膜で覆われたシリコン基板表面の1部が、コンタクトエッチング工程により露出したシリコン層を有する基板を、加熱炉に搬入する第1工程と、
    前記基板を、酸化性雰囲気に晒しつつ550℃以上600℃以下の酸化温度にて前記シリコン層の表面に極薄の絶縁膜を形成する第2工程と、
    非酸化性雰囲気にて前記加熱炉内の温度を前記第2工程の酸化温度より高い880℃以上920℃以下の温度に昇温する第3工程と、
    700℃以上800℃以下の温度に降温する第4工程と、
    降温された温度にて、極薄絶縁膜が形成された前記基板を前記加熱炉から取り出す第5工程と、を有することを特徴とする半導体装置の製造方法。
  2. 前記第1工程における前記加熱炉の雰囲気は、基板が搬入される加熱炉とは別の加熱炉にて酸素と水素を燃焼させ生成した水蒸気が導入される請求項1記載の半導体装置の製造方法。
  3. 前記別の加熱炉の温度は900℃以上1000℃以下である請求項2記載の半導体装置の製造方法。
  4. 前記第2の工程において形成される絶縁膜の膜厚は、N型半導体基板上で200Å以上300Åである請求項1記載の半導体装置の製造方法。
JP2002200064A 2002-07-09 2002-07-09 半導体装置の製造方法 Pending JP2004047549A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002200064A JP2004047549A (ja) 2002-07-09 2002-07-09 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002200064A JP2004047549A (ja) 2002-07-09 2002-07-09 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2004047549A true JP2004047549A (ja) 2004-02-12

Family

ID=31707031

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002200064A Pending JP2004047549A (ja) 2002-07-09 2002-07-09 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2004047549A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006332604A (ja) * 2005-04-28 2006-12-07 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006332604A (ja) * 2005-04-28 2006-12-07 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法

Similar Documents

Publication Publication Date Title
JPH07114199B2 (ja) 半導体装置の製造方法
US3751314A (en) Silicon semiconductor device processing
JP3514178B2 (ja) 半導体装置の製造方法
JP2004047549A (ja) 半導体装置の製造方法
JPS6234152B2 (ja)
KR100361536B1 (ko) 반도체소자의층간절연막형성방법
JPH07153778A (ja) 増強された効率を有するエミッタを有するトランジスタの形成方法
JP2843037B2 (ja) 半導体装置の製造方法
JP2003179066A (ja) 半導体装置とその製造方法
JPH0122731B2 (ja)
JPS62293772A (ja) 半導体装置
JP3632198B2 (ja) 半導体装置の製造方法
JPH022621A (ja) 半導体装置の製造方法
JPH04142777A (ja) ゲート電極又は配線の形成方法
JPS58106846A (ja) 半導体装置の製造方法
JPS6068656A (ja) 半導体装置の製造方法
JPH03266434A (ja) 半導体装置の製造方法
JPH04372131A (ja) 半導体装置におけるコンタクト孔形成後のbpsg膜のリフロー法
JPH01165156A (ja) 半導体装置
JPH09266170A (ja) 半導体装置の製造方法
JPH01245560A (ja) 半導体装置の製造方法
JPS5968950A (ja) 半導体装置の製造方法
JP2008066436A (ja) 半導体素子とその製造方法
JPH0442958A (ja) 半導体集積回路の製造方法
JPS6365664A (ja) 半導体集積回路の製造方法

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Effective date: 20040304

Free format text: JAPANESE INTERMEDIATE CODE: A7421